JPH09129695A - 誘電体膜評価用テスト構造 - Google Patents

誘電体膜評価用テスト構造

Info

Publication number
JPH09129695A
JPH09129695A JP7281223A JP28122395A JPH09129695A JP H09129695 A JPH09129695 A JP H09129695A JP 7281223 A JP7281223 A JP 7281223A JP 28122395 A JP28122395 A JP 28122395A JP H09129695 A JPH09129695 A JP H09129695A
Authority
JP
Japan
Prior art keywords
dielectric film
test structure
evaluating
film
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7281223A
Other languages
English (en)
Inventor
Mitsunori Tsujino
光紀 辻野
Mikihiro Kimura
幹広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7281223A priority Critical patent/JPH09129695A/ja
Priority to US08/630,454 priority patent/US5841164A/en
Publication of JPH09129695A publication Critical patent/JPH09129695A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 誘電体膜評価用テスト構造により実際のデバ
イスに近い評価結果を得る。 【解決手段】 誘電体膜評価用テスト構造にゲート電極
６Ａを設ける。ゲート電極６Ａに、ゲート絶縁膜５の上
にエッチング等で形成された開口部２０を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、誘電体膜の特性
を評価するためのテスト構造に関し、実際のデバイスに
近い構造で誘電体膜の耐圧（ＶBD）、経時誘電体膜破壊
（ＴＤＤＢ），電流電圧（Ｉ−Ｖ）特性，容量電圧（Ｃ
−Ｖ）特性等の評価を行う新しい誘電体膜評価用テスト
構造に関するものである。
【０００２】
【従来の技術】図３８は、誘電体膜評価の対象の一例と
しての半導体ウェーハを示す平面図である。図３８の右
下隅に、半導体ウェーハ１の一部１ａを拡大して示し
た。この拡大図からも分かるように、半導体ウェーハ１
には、多数の素子２が形成されている。
【０００３】素子２は、従来、図３９及び図４０に示し
た誘電体膜評価用テスト構造を有している。図３９は従
来の誘電体膜評価用テスト構造を示す平面図であり、図
４０は図３９の線Ｘ−Ｘについての断面図である。図３
９及び図４０において、３はウェーハ等の半導体基板、
４は半導体基板３の一方主面３ａ上に形成されたフィー
ルド酸化膜、５はフィールド酸化膜４で囲まれた一方主
面３ａ上に形成された誘電体膜、６は誘電体膜５及び一
部のフィールド酸化膜４上に形成されたゲート電極であ
る。半導体基板３と誘電体膜５とゲート電極６は、平面
的なキャパシタを構成している。これをキャパシタとし
て働かせるため、例えば、半導体基板３の他方主面３ｂ
とゲート絶縁膜６との間に電圧が印加される。
【０００４】次に、誘電体膜の評価方法について説明す
る。図４１は、耐圧、Ｉ−Ｖ特性及びＴＤＤＢ試験を行
うための装置の概念図である。図４１において、４０は
半導体基板あるいはそれに相当する部分、４１は半導体
基板４０上に形成された誘電体膜、４２は絶縁膜上に形
成された電極、４３は半導体基板４０と電極４２との間
に電圧を印加するための直流電源、４４は直流電源４３
の両端に接続されて直流電源４３の出力電圧を測定する
ための電圧計、４４は直流電源４３が電圧を供給するた
めの電流経路中に挿入され電極４２と半導体基板４０と
の間に流れる電流を測定するための電流計である。実際
には、半導体基板４０は図３８に示したウェーハ１であ
り、電極４２はウェーハ１上の複数の素子２に設けられ
た電極である。図４２はＩ−Ｖ特性試験及び耐圧試験の
結果の一例を示すグラフである。グラフの横軸は均等目
盛りで誘電体膜中の電界強度Ｅoxを、グラフの縦軸は対
数目盛りでゲート電流密度ＪGを表している。絶縁耐圧
は誘電体膜の膜厚に依存しており、絶縁破壊が起きる電
界強度Ｅｂ、誘電体膜の膜厚ｔｂとすると、絶縁耐圧
は、Ｅｂ×ｔｂと表される。図４２において、５０はス
トレスをかけた後の誘電体膜についての測定結果を示す
曲線、５１はストレスがかけられていない場合の誘電体
膜についての測定結果を示す曲線である。図４３は、Ｔ
ＤＤＢ試験の結果の一例を示すグラフである。図４３に
おいて、縦軸は累積故障率、横軸はストレス時間を表し
ている。ＴＤＤＢ試験では、ストレスをかける時の電圧
値と測定時の電圧値とをそれぞれ決定しておき、測定電
圧を印加した状態で所定の電圧を越えた素子を故障と判
定する（ＣＶＳ測定：Ｃｏｎｓｔａｎｔ Ｖｏｌｔａｇ
ｅ Ｓｔｒｅｓｓ ｍｅａｓｕｒｅｍｅｎｔ）。ウェー
ハの中の何パーセントの素子が故障と判定されるかを時
間を追って観察する。図４４は、ＭＯＳキャパシタのＣ
−Ｖ特性試験の結果の一例を示すグラフである。図にお
いて、縦軸は固定容量で標準化された容量Ｃ／Ｃ0、横
軸はゲート電圧ＶGを表している。図４４において、５
５は測定に印加する交流電圧の周波数が１０Ｈｚの場合
の測定結果を示す曲線、５６は交流電圧の周波数が１０
０Ｈｚの場合の測定結果を示す曲線、５７は交流電圧の
周波数が１０ＫＨｚの場合の測定結果を示す曲線であ
る。
【０００５】
【発明が解決しようとする課題】従来の誘電体膜評価用
テスト構造は図３９及び４０に示すように構成されてお
り、ゲート電極のエッチングプロセスがない、半導体基
板３の表面にウェルがない、さらにはソース・ドレイン
等の注入層が形成されていないなど、従来の誘電体膜評
価用テスト構造は実際のデバイス構造とは異なってい
る。例えばゲート電極エッチングダメージ、ソース・ド
レインのイオン注入ダメージ及び半導体基板にウェルを
設けた時に半導体表面・ゲート酸化膜が受ける影響など
実際のプロセスフローで誘電体が受けるダメージの影響
を考慮した試験を行うことができなかった。そのため、
従来の誘電体膜評価用テスト構造から得られる上記特性
等の評価結果と、実デバイスから得られる特性との間に
生じる誤差が大きくなっていた。
【０００６】特に最近では、スケーリング則に基づき、
ソース・ドレインのイオン注入濃度が高く、また誘電体
膜厚が数十オングストロームと薄くなってきているた
め、上記プロセスが誘電体膜に与えるダメージを無視で
きず、正確な評価が困難となっている。
【０００７】この発明は、上記のような問題を解消する
ためになされたもので、誘電体膜の上記特性評価をより
正確に求め、応用評価を可能とした誘電体膜評価用テス
ト構造を提供すること等を目的とする。
【０００８】
【課題を解決するための手段】第１の発明に係る誘電体
膜評価用テスト構造は、一方主面と他方主面とを有する
半導体基板と、前記半導体基板の前記一方主面上に、該
一方主面上の少なくとも一つの第１の領域を囲むように
形成されたフィールド酸化膜と、前記少なくとも一つの
第１の領域に、端部が前記フィールド酸化膜と結合され
るように形成された誘電体膜と、前記誘電体膜上に形成
された電極材料を含む少なくとも一つのゲート電極とを
備え、前記少なくとも一つのゲート電極は、前記電極材
料をエッチングすることにより前記誘電体膜上に形成さ
れた複数の開口部によって形状が決定され、前記誘電体
膜のうち該複数の開口部より覗いている部分の下にはソ
ース・ドレイン領域が形成されていないことを特徴とす
る。
【０００９】第２の発明に係る誘電体膜評価用テスト構
造は、第１の発明の誘電体膜評価用テスト構造におい
て、前記少なくとも一つのゲート電極は、前記誘電体膜
上において、前記複数の開口部によって分離されて形成
された複数の細長いゲート電極を含むことを特徴とす
る。
【００１０】第３の発明に係る誘電体膜評価用テスト構
造は、第１または第２の発明の誘電体膜評価用テスト構
造において、前記少なくとも一つの第１の領域は、複数
の第１の領域を含み、前記少なくとも一つのゲート電極
は、前記フィールド酸化膜のうちの前記複数の第１の領
域にはさまれた部分と交差するように、前記複数の第１
の領域にまたがって形成されていることを特徴とする。
【００１１】第４の発明に係る誘電体膜評価用テスト構
造は、第１から第３の発明のうちのいずれかの誘電体膜
評価用テスト構造において、前記誘電体膜の下の前記半
導体基板に形成されたウェルをさらに備え、前記ウェル
は、前記少なくとも一つのゲート電極と該ウェル間に所
望の電圧を印加するためのウェルコンタクトを有するこ
とを特徴とする。
【００１２】第５の発明に係る誘電体膜評価用テスト構
造は、第４の発明の誘電体膜評価用テスト構造におい
て、前記ウェルコンタクトが省かれていることを特徴と
する。
【００１３】第６の発明に係る誘電体膜評価用テスト構
造は、一方主面と他方主面とを有する半導体基板と、前
記半導体基板の前記一方主面上に、該一方主面上の少な
くとも一つの第１の領域を囲むように形成されたフィー
ルド酸化膜と、前記少なくとも一つの第１の領域に、端
部が前記フィールド酸化膜と結合されるように形成され
た誘電体膜と、前記誘電体膜上に配設された電極材料を
含み、該電極材料をエッチングして形成された複数の開
口部によって形状が決定される複数のゲート電極と、前
記誘電体膜のうち前記複数の開口部より覗いている部分
の下に、該誘電体膜を通して不純物が打ち込まれること
で形成されたソース・ドレイン領域とを備えて構成され
る。
【００１４】第７の発明に係る誘電体膜評価用テスト構
造は、第６の発明の誘電体膜評価用テスト構造におい
て、前記ソース・ドレイン領域に形成され、前記ソース
・ドレイン領域と前記半導体基板との間に所定の電圧を
印加するためのソース・ドレインコンタクトをさらに備
えて構成される。
【００１５】第８の発明に係る誘電体膜評価用テスト構
造は、第６の発明の誘電体膜評価用テスト構造におい
て、前記ソース・ドレイン領域は、コンタクトを有して
おらず、半導体基板と同じ導電型であることを特徴とす
る。
【００１６】第９の発明に係る誘電体膜評価用テスト構
造は、第６または第７の発明の誘電体膜評価用テスト構
造において、前記誘電体膜の下の前記半導体基板に形成
されたウェルをさらに備え、前記ウェルは、前記少なく
とも一つのゲート電極と該ウェル間に所望の電圧を印加
するためのウェルコンタクトを有することを特徴とす
る。
【００１７】第１０の発明に係る誘電体膜評価用テスト
構造は、第９の発明の誘電体膜評価用スト構造におい
て、前記ウェルコンタクトが省かれていることを特徴と
する。
【００１８】第１１の発明に係る誘電体膜評価用テスト
構造は、第６から第１０の発明の誘電体膜評価用テスト
構造のいずれかにおいて、前記少なくとも一つの第１の
領域は、複数の第１の領域を含み、前記少なくとも一つ
のゲート電極は、前記複数の第１の領域にまたがって形
成されていることを特徴とする。
【００１９】
【発明の実施の形態】
実施の形態１．図１及び図２は、この発明の実施の形態
１による誘電体膜評価用テスト構造を示す図である。図
１は実施の形態１による誘電体膜評価用テスト構造の平
面図であり、図２は図１の線Ｙ１−Ｙ１についての断面
図である。図１及び図２において、３はウェーハ等の半
導体基板、４は半導体基板３の一方主面３ａ上に形成さ
れたフィールド酸化膜、５はフィールド酸化膜４で囲ま
れた一方主面３ａ上に形成されたゲート絶縁膜、６Ａは
誘電体膜５の上に形成されゲート電極エッチングプロセ
スにより形成されチャネル長がチャネル幅より短い複数
のゲート電極、７はゲート電極６Ａとの電気的接続を行
うためのコンタクト、２０がゲート電極がエッチングプ
ロセスによりゲート電極６Ａが形成される際に電極部材
が除去されてできた開口部である。試験を行う際には、
図１及び図２に示した誘電体膜評価用テスト構造にあっ
ては、４つのゲート電極６Ａの全てのコンタクトを共通
に接続して、４つのゲート電極６Ａ全てに同じ電圧が印
加されるように構成する。複数のゲート電極６Ａを共通
に接続するため、大面積で誘電体膜の評価を行えプロセ
スダメージ等の外的要因の影響を大きくすることができ
る。
【００２０】上記の実施の形態で、誘電体膜５の特性評
価を行う際に、ゲート電極６Ａの構造をゲートエッチン
グプロセスを用いて作製しているため、実際のデバイス
においてゲート電極エッチングプロセス時に誘電膜（ゲ
ート電極５）が受けるエッチングダメージの影響を正し
く評価ができる構造となっている。なお、複数のゲート
電極６Ａを共通に接続するためのコンタクト７をフィー
ルド酸化膜４上に設けている。このように構成すること
で、高集積・高性能化が進みゲート長（チャネル長）が
短くなることでゲートコンタクトマージンがなくなる問
題を回避することができる。また、このような構成にす
ることで、配線材料等の汚染が誘電体膜に与える影響を
軽くすることもできる。
【００２１】実施の形態２．図３及び図４はこの発明の
実施の形態２による誘電体膜評価用テスト構造の構成を
示す図である。図３は実施の形態２による誘電体膜評価
用テスト構造の平面図であり、図４は図３の線Ｙ２−Ｙ
２についての断面図である。図３及び図４において、４
ａは複数のゲート絶縁膜５の間に形成されているフィー
ルド酸化膜であり、その他図１または図２と同一符号の
部分は、図１または図２の同一符号部分と同一または相
当する部分である。図３に示した誘電体膜評価用テスト
構造が、図１に示した誘電体膜評価用テスト構造と異な
る点は、誘電体膜（ゲート絶縁膜５）がフィールド酸化
膜４に囲まれた複数の領域に形成されているところにあ
る。そのため、誘電体膜の一評価用テスト構造当たりの
ゲート絶縁膜５とフィールド酸化膜４との境界線がゲー
ト電極６Ａと重なる部分の長さが、図１に示した誘電体
膜評価用テスト構造に比べて長くなる。従って、フィー
ルド酸化膜４とゲート絶縁膜５の境界線の影響を際だた
せることができ、この境界線の影響に対する評価精度が
向上する。すなわち、フィールド酸化膜４の端部（エッ
ジ）による欠陥やフィールド酸化膜４の端部で発生する
応力破壊等が誘電体膜に与える影響を考慮した誘電体膜
評価が行え、実際のデバイスに近い評価ができるという
ことである。
【００２２】実施の形態３．図５及び図６はこの発明の
実施の形態３による誘電体膜評価用テスト構造の構成を
示す図である。図５は実施の形態３による誘電体膜評価
用テスト構造の平面図であり、図６は図５の線Ｙ３−Ｙ
３についての断面図である。図５及び図６において、２
１はゲート絶縁膜５の下の半導体基板３の一方主面３ａ
に形成されたウェル、２２はウェル２１とゲート電極６
Ａ間に所望の電圧を印加するためのウェルコンタクト、
２３はウェル２１とウェルコンタクト２２との接続を良
好に行わせるために形成されウェル２１よりも不純物濃
度の高い半導体領域であり、その他図１または図２と同
一符号の部分は、図１または図２の同一符号部分と同一
または相当する部分である。図５及び図６に示したテス
ト構造は、図１に示した実施の形態１によるテスト構造
にはないウェル２１が半導体基板３の一方主面３ａに形
成されているという特徴を有する。
【００２３】図５及び図６に示した誘電体膜評価用テス
ト構造を使用することにより得られる効果は、ウェル５
の形成で誘電体膜が受ける影響等を考慮した評価が行え
ることである。このような構造を設けることで、ソフト
エラー対策に用いられる浅いウェル構造への応用構造に
おける評価も行うことができる。さらには、マスクを使
用して、図３８に示した一つのウェーハ１上の素子２を
Ｐ型とＮ型に作り分け、導電型の異なる２つの素子を用
いることでＣＭＯＳ構造の評価も行える。
【００２４】実施の形態４．図７及び図８はこの発明の
実施の形態４による誘電体膜評価用テスト構造の構成を
示す図である。図７は実施の形態４による誘電体膜評価
用テスト構造の平面図であり、図８は図７の線Ｙ４−Ｙ
４についての断面図である。図７及び図８において、４
ａは複数の誘電体膜（ゲート絶縁膜５）の間に形成され
ているフィールド酸化膜であり、その他図５または図６
と同一符号の部分は、図５または図６の同一符号部分と
同一または相当する部分である。図７及び図８に示した
誘電体膜評価用テスト構造が、図５に示した誘電体膜評
価用テスト構造と異なる点は、誘電体膜（ゲート絶縁膜
５）がフィールド酸化膜４に囲まれた複数の領域に形成
されているところにある。そのため、誘電体膜の一評価
用テスト構造当たりのゲート絶縁膜５とフィールド酸化
膜４の境界線がゲート電極６Ａと重なる部分の長さが、
図５に示した誘電体膜評価用テスト構造に比べて長くな
る。従って、フィールド酸化膜４とゲート絶縁膜５の境
界線の影響を際だたせることができ、この境界線の影響
に対する評価精度が向上する。
【００２５】実施の形態５．図９及び図１０はこの発明
の実施の形態５による誘電体膜評価用テスト構造の構成
を示す図である。図９は実施の形態５による誘電体膜評
価用テスト構造の平面図であり、図１０は図９の線Ｙ５
−Ｙ５についての断面図である。図９及び図１０におい
て、２１はゲート絶縁膜５の下の半導体基板３の一方主
面３ａに形成されたウェルであり、その他図１または図
２と同一符号の部分は、図１または図２の同一符号部分
と同一または相当する部分である。
【００２６】図９及び図１０に示したテスト構造は、図
１に示した実施の形態１によるテスト構造にはないウェ
ル２１が半導体基板３の一方主面３ａに形成されている
という特徴を有する。そのため、図５及び図６に示され
た実施の形態３による誘電体膜評価用テスト構造と同じ
効果を奏する。また、図９及び図１０に示された誘電体
膜評価用テスト構造には、図５及び図６に示された誘電
体膜評価用テスト構造が有するウェルコンタクト２２や
半導体領域２３を備えていないため、構成が簡単でテス
ト構造の製造が容易になるという効果がある。しかし、
ウェル２１と半導体基板３との間にＰＮ接合が生じるた
め、ゲート電極６Ａをウェル２１に対して高電圧にした
ときのみしか正しい評価が行えず、この点に関しては、
ゲート電極６Ａをウェル２１に対して高電圧にする場合
または低電圧にする場合の双方に対する評価が行える実
施の形態３の誘電体膜評価用テスト構造の方が優れてい
る。
【００２７】実施の形態６．図１１及び図１２はこの発
明の実施の形態６による誘電体膜評価用テスト構造の構
成を示す図である。図１１は実施の形態６による誘電体
膜評価用テスト構造の平面図であり、図１２は図１１の
線Ｙ６−Ｙ６についての断面図である。図１１及び図１
２において、４ａは複数の誘電体膜（ゲート絶縁膜５）
の間に形成されているフィールド酸化膜であり、その他
図９または図１０と同一符号の部分は、図９または図１
０の同一符号部分と同一または相当する部分である。図
１１及び図１２に示した誘電体膜評価用テスト構造が、
図９及び図１０に示した誘電体膜評価用テスト構造と異
なる点は、誘電体膜（ゲート絶縁膜５）がフィールド酸
化膜４に囲まれた複数の領域に形成されているところに
ある。そのため、図１１及び図１２に示したテスト構造
において、誘電体膜５の一評価用テスト構造当たりの誘
電体膜とフィールド酸化膜４の境界線がゲート電極６Ａ
と重なる部分の長さが、図９及び図１０に示した誘電体
膜評価用テスト構造に比べて長くなる。従って、フィー
ルド酸化膜４とゲート絶縁膜５の境界線の影響を際だた
せることができ、この境界線の影響に対する評価精度が
向上する。その他の効果は、図９及び図１０に示した誘
電体膜評価用テスト構造と同様である。
【００２８】実施の形態７．図１３及び図１４はこの発
明の実施の形態７による誘電体膜評価用テスト構造の構
成を示す図である。図１３は実施の形態７による誘電体
膜評価用テスト構造の平面図であり、図１４は図１３の
線Ｚ１−Ｚ１についての断面図である。図１３及び図１
４において、２４は半導体基板３の一方主面３ａにゲー
ト絶縁膜５を通して不純物を打ち込むことにより形成さ
れ半導体基板３と導電型の異なるソース・ドレイン領
域、２５はソース・ドレイン領域２４との電気的接続を
行うためのソース・ドレイン電極であり、その他図１ま
たは図２と同一符号の部分は、図１または図２の同一符
号部分と同一または相当する部分である。
【００２９】図１３及び図１４のテスト構造において実
施の形態１と異なるところは、ゲート電極６Ａの両脇の
チャネル方向にソース・ドレイン領域２４を設けた構造
になっていることである。
【００３０】図１３及び図１４に示した誘電体膜評価用
テスト構造を使用することにより、誘電体膜（ゲート絶
縁膜５）の特性評価を行うに当たり、実際のデバイスの
誘電体膜（ゲート絶縁膜５）がソース・ドレイン領域２
４形成時に受けるダメージの影響を評価できる。また、
ソース・ドレイン電極２５を配線材料を用いて接地（Ｇ
ＮＤ）することにより、誘電体膜の耐圧（ＶBD）評価、
経時誘電体膜破壊（ＴＤＤＢ）評価等を行う際に、ゲー
ト絶縁膜５に発生させる電界の方向が上下何れの向きで
あってもよく、誘電体膜への正ストレス／負ストレスの
両ストレス評価が行える。
【００３１】実施の形態８．図１５及び図１６はこの発
明の実施の形態８による誘電体膜評価用テスト構造の構
成を示す図である。図１５は実施の形態８による誘電体
膜評価用テスト構造の平面図であり、図１６は図１５の
線Ｚ２−Ｚ２についての断面図である。図１５及び図１
６において、４ａは複数の誘電体膜（ゲート絶縁膜５）
の間に形成されているフィールド酸化膜であり、その他
図１３または図１４と同一符号の部分は、図１３または
図１４の同一符号部分と同一または相当する部分であ
る。図１５及び図１６に示した誘電体膜評価用テスト構
造が、図１３及び図１４に示した誘電体膜評価用テスト
構造と異なる点は、誘電体膜（ゲート絶縁膜５）がフィ
ールド酸化膜４に囲まれた複数の領域に形成されている
ところにある。そのため、ゲート電極６Ａは複数の誘電
体膜にわたって形成され、誘電体膜間のフィールド酸化
膜４ａを横切ることになる。図１５及び図１６に示した
テスト構造において、誘電体膜（ゲート絶縁膜５）の一
評価用テスト構造当たりの誘電体膜とフィールド酸化膜
４の境界線がゲート電極６Ａと重なる部分の長さが、図
１３及び図１４に示した誘電体膜評価用テスト構造に比
べて長くなる。従って、フィールド酸化膜４と誘電体膜
の境界線の影響を際だたせることができ、この境界線の
影響に対する評価精度が向上する。その他の効果は、図
１３及び図１４に示した誘電体膜評価用テスト構造と同
様である。
【００３２】実施の形態９．図１７及び図１８はこの発
明の実施の形態９による誘電体膜評価用テスト構造の構
成を示す図である。図１７は実施の形態９による誘電体
膜評価用テスト構造の平面図であり、図１８は図１７の
線Ｚ３−Ｚ３についての断面図である。図１７及び図１
８において、図１３または図１４と同一符号の部分は、
図１３または図１４の同一符号部分と同一または相当す
る部分である。
【００３３】図１７及び図１８のテスト構造において実
施の形態７と異なるところは、ソース・ドレイン領域２
４に接続されたソース・ドレイン電極２５を省いた構造
になっていることである。図１７及び図１８に示した誘
電体膜評価用テスト構造を使用しても、誘電体膜（ゲー
ト絶縁膜５）の特性評価を行うに当たり、実際のデバイ
スの誘電体膜がソース・ドレイン領域２４形成時に受け
るダメージの影響を評価できる。また、図１３及び図１
４に示した誘電体膜評価用テスト構造のように、誘電体
膜への正ストレス／負ストレスの両ストレス評価の一方
のみしか行えなくなるが、ソース・ドレイン電極を省く
ことで構造が簡単になり、製造が容易になる。
【００３４】実施の形態１０．図１９及び図２０はこの
発明の実施の形態１０による誘電体膜評価用テスト構造
の構成を示す図である。図１９は実施の形態１０による
誘電体膜評価用テスト構造の平面図であり、図２０は図
１９の線Ｚ３−Ｚ３についての断面図である。図１９及
び図２０において、４ａは複数の誘電体膜（ゲート絶縁
膜５）の間に形成されているフィールド酸化膜であり、
その他図１９または図２０と同一符号の部分は、図１３
または図１４の同一符号部分と同一または相当する部分
である。図１９及び図２０に示した誘電体膜評価用テス
ト構造が、図１７及び図１８に示した誘電体膜評価用テ
スト構造と異なる点は、誘電体膜（ゲート絶縁膜５）が
フィールド酸化膜４に囲まれた複数の領域に形成されて
いるところにある。そのため、ゲート電極６Ａは複数の
誘電体膜にわたって形成され、誘電体膜間のフィールド
酸化膜４ａを横切ることになる。図１９及び図２０に示
したテスト構造において、誘電体膜（ゲート絶縁膜５）
の一評価用テスト構造当たりの誘電体膜とフィールド酸
化膜４の境界線がゲート電極６Ａと重なる部分の長さ
が、図１７及び図１８に示した誘電体膜評価用テスト構
造に比べて長くなる。従って、フィールド酸化膜４と誘
電体膜の境界線の影響を際だたせることができ、この境
界線の影響に対する評価精度が向上する。その他の効果
は、図１７及び図１８に示した誘電体膜評価用テスト構
造と同様である。
【００３５】実施の形態１１．図２１及び図２２はこの
発明の実施の形態１１による誘電体膜評価用テスト構造
の構成を示す図である。図２１は実施の形態１１による
誘電体膜評価用テスト構造の平面図であり、図２２は図
２１の線Ｚ５−Ｚ５についての断面図である。図２１及
び図２２において、２７は半導体基板３の一方主面３ａ
にゲート絶縁膜５を通して不純物を打ち込むことによっ
て形成され半導体基板３と導電型が同じ半導体領域、で
あり、その他図１３または図１４と同一符号の部分は、
図１３または図１４の同一符号部分と同一または相当す
る部分である。
【００３６】図２１及び図２２のテスト構造において実
施の形態７と異なるところは、ゲート電極６Ａの両脇の
チャネル方向にソース・ドレイン領域２４に代わって半
導体領域２７を形成した構造になっていることである。
半導体領域２７を形成する際にゲート絶縁膜５を通して
不純物を打ち込むため、ゲート絶縁膜５はその際に損傷
を受ける。
【００３７】図２１及び図２２に示した誘電体膜評価用
テスト構造を使用することにより、誘電体膜（ゲート絶
縁膜５）の特性評価を行うに当たり、実際のデバイスの
誘電体膜がソース・ドレイン領域を形成する時に受ける
ダメージの影響を評価できる。また、半導体領域２７が
半導体基板３と同じ導電型であるため、誘電体膜（ゲー
ト絶縁膜５）の耐圧（ＶBD）評価、経時誘電体膜破壊
（ＴＤＤＢ）評価等を行う際に、誘電体膜への正ストレ
ス／負ストレスの両ストレス評価が行える。
【００３８】実施の形態１２．図２３及び図２４はこの
発明の実施の形態１２による誘電体膜評価用テスト構造
の構成を示す図である。図２１は実施の形態１２による
誘電体膜評価用テスト構造の平面図であり、図２２は図
２１の線Ｚ３−Ｚ３についての断面図である。図２３及
び図２４において、４ａは複数の誘電体膜（ゲート絶縁
膜５）の間に形成されているフィールド酸化膜であり、
その他図２１または図２２と同一符号の部分は、図２１
または図２２の同一符号部分と同一または相当する部分
である。図２３及び図２４に示した誘電体膜評価用テス
ト構造が、図２１及び図２２に示した誘電体膜評価用テ
スト構造と異なる点は、誘電体膜（ゲート絶縁膜５）が
フィールド酸化膜４に囲まれた複数の領域に形成されて
いるところにある。そのため、ゲート電極６Ａは複数の
誘電体膜にわたって形成され、誘電体膜間のフィールド
酸化膜４ａを横切ることになる。図２３及び図２４に示
したテスト構造において、誘電体膜（ゲート絶縁膜５）
の一評価用テスト構造当たりの誘電体膜とフィールド酸
化膜４の境界線がゲート電極６Ａと重なる部分の長さ
が、図２１及び図２２に示した誘電体膜評価用テスト構
造に比べて長くなる。従って、フィールド酸化膜４と誘
電体膜の境界線の影響を際だたせることができ、この境
界線の影響に対する評価精度が向上する。その他の効果
は、図２１及び図２２に示した誘電体膜評価用テスト構
造と同様である。
【００３９】実施の形態１３．図２５及び図２６はこの
発明の実施の形態１３による誘電体膜評価用テスト構造
の構成を示す図である。図２５は実施の形態１３による
誘電体膜評価用テスト構造の平面図であり、図２６は図
２５の線Ｚ７−Ｚ７についての断面図である。図２５及
び図２６において、２１はゲート絶縁膜５の下の半導体
基板３の一方主面３ａに形成されたウェル、２２はウェ
ル２１とゲート電極６Ａ間に所定の電圧を印加するため
のウェルコンタクト、２３はウェル２１とウェルコンタ
クト２２との接続を良好に行わせるために形成されウェ
ル２１よりも不純物濃度の高い半導体領域であり、その
他図１３または図１４と同一符号の部分は、図１３また
は図１４の同一符号部分と同一または相当する部分であ
る。図２５及び図２６に示したテスト構造は、図１３及
び図１４に示した実施の形態７によるテスト構造にはな
いウェル２１が半導体基板３の一方主面３ａに形成され
ているという特徴を有する。
【００４０】図２５及び図２６に示したテスト構造は、
ゲート電極エッチングプロセスにより形成されチャネル
長がチャネル幅より短い複数のゲート電極６Ａ（図１及
び図２参照。）、ソース・ドレイン領域２４（図１３及
び図１４参照。）、そしてウェル２１（図５及び図６参
照。）を兼ね備えている。そこで、図２５及び図２６に
示した誘電体膜評価用テスト構造を使用することによ
り、ゲート電極３の形成ダメージ、ソース・ドレイン領
域２４形成ダメージ、そしてウェル２１の形成により受
ける影響等外的要因をすべて考慮した評価結果が得られ
る。
【００４１】例えば、ソース・ドレイン領域２４とウェ
ル２１間の接合リーク評価が行える。この構造は、ソフ
トエラー対策に用いられる浅いウェル構造への応用構造
における評価も行うことができる。ウェル２１の電位を
一定に保つことができ、誘電体膜を正確に評価すること
ができる。さらには、マスクを使用して、図３８に示し
た一つのウェーハ１上の素子２をＰ型とＮ型に作り分
け、導電型の異なる２つの素子を用いることでＣＭＯＳ
構造の評価も行える。
【００４２】実施の形態１４．図２７及び図２８はこの
発明の実施の形態１４による誘電体膜評価用テスト構造
の構成を示す図である。図２７は実施の形態１４による
誘電体膜評価用テスト構造の平面図であり、図２８は図
２７の線Ｚ８−Ｚ８についての断面図である。図２７及
び図２８において、４ａは複数の誘電体膜（ゲート絶縁
膜５）の間に形成されているフィールド酸化膜であり、
その他図２５または図２６と同一符号の部分は、図２５
または図２６の同一符号部分と同一または相当する部分
である。図２７及び図２８に示した誘電体膜評価用テス
ト構造が、図２５及び図２６に示した誘電体膜評価用テ
スト構造と異なる点は、誘電体膜（ゲート絶縁膜５）が
フィールド酸化膜４に囲まれた複数の領域に形成されて
いるところにある。そのため、ゲート電極６Ａは複数の
誘電体膜にわたって形成され、誘電体膜間のフィールド
酸化膜４ａを横切ることになる。図２７及び図２８に示
したテスト構造において、誘電体膜（ゲート絶縁膜５）
の一評価用テスト構造当たりの誘電体膜とフィールド酸
化膜４の境界線がゲート電極６Ａと重なる部分の長さ
が、図２５及び図２６に示した誘電体膜評価用テスト構
造に比べて長くなる。従って、フィールド酸化膜４と誘
電体膜の境界線の影響を際だたせることができ、この境
界線の影響に対する評価精度が向上する。その他の効果
は、図２５及び図２６に示した誘電体膜評価用テスト構
造と同様である。
【００４３】実施の形態１５．図２９及び図３０はこの
発明の実施の形態１５による誘電体膜評価用テスト構造
の構成を示す図である。図２９は実施の形態１５による
誘電体膜評価用テスト構造の平面図であり、図３０は図
２９の線Ｚ９−Ｚ９についての断面図である。図２９及
び図３０において、２１はゲート絶縁膜５の下の半導体
基板３の一方主面３ａに形成されたウェルであり、その
他図１７または図１８と同一符号の部分は、図１７また
は図１８の同一符号部分と同一または相当する部分であ
る。
【００４４】図２９及び図３０に示したテスト構造は、
図１７及び図１８に示した実施の形態９によるテスト構
造にはないウェル２１が半導体基板３の一方主面３ａに
形成されているという特徴を有する。そのため、図２５
及び図２６に示された実施の形態１３による誘電体膜評
価用テスト構造と同じ効果を奏する。また、図２９及び
図３０に示された誘電体膜評価用テスト構造には、図１
７及び図１８に示された誘電体膜評価用テスト構造が有
するソース・ドレイン電極２５を備えていないため、構
成が簡単でテスト構造の製造が容易になるという効果が
ある。しかし、ウェル２１に空乏層が生じるため、ゲー
ト電極６Ａの電位がウェル２１の電位より高いときのみ
しか正しい評価が行えず、この点に関しては、ゲート電
極６Ａをウェル２１に対して高電圧にする場合または低
電圧にする場合の双方に対する評価が行える実施の形態
１３の誘電体膜評価用テスト構造の方が優れている。
【００４５】実施の形態１６．図３１及び図３２はこの
発明の実施の形態１６による誘電体膜評価用テスト構造
の構成を示す図である。図３１は実施の形態１６による
誘電体膜評価用テスト構造の平面図であり、図３２は図
３１の線Ｚ１０−Ｚ１０についての断面図である。図３
１及び図３２において、４ａは複数の誘電体膜（ゲート
絶縁膜５）の間に形成されているフィールド酸化膜であ
り、その他図２９または図３０と同一符号の部分は、図
２９または図３０の同一符号部分と同一または相当する
部分である。図３１及び図３２に示した誘電体膜評価用
テスト構造が、図２９及び図３０に示した誘電体膜評価
用テスト構造と異なる点は、誘電体膜がフィールド酸化
膜４に囲まれた複数の領域に形成されているところにあ
る。そのため、図３１及び図３２に示したテスト構造に
おいて、誘電体膜（ゲート絶縁膜５）の一評価用テスト
構造当たりのゲート絶縁膜５とフィールド酸化膜４の境
界線がゲート電極６Ａと重なる部分の長さが、図２９及
び図３０に示した誘電体膜評価用テスト構造に比べて長
くなる。従って、フィールド酸化膜４と誘電体膜の境界
線の影響を際だたせることができ、この境界線の影響に
対する評価精度が向上する。その他の効果は、図２９及
び図３０に示した誘電体膜評価用テスト構造と同様であ
る。
【００４６】実施の形態１７．図３３及び図３４はこの
発明の実施の形態１７による誘電体膜評価用テスト構造
の構成を示す図である。図３３は実施の形態１７による
誘電体膜評価用テスト構造の平面図であり、図３４は図
３３の線Ｚ１１−Ｚ１１についての断面図である。図３
３及び図３４において、２１はゲート絶縁膜５の下の半
導体基板３の一方主面３ａに形成されたウェルであり、
その他図２５または図２８と同一符号の部分は、図２５
または図２６の同一符号部分と同一または相当する部分
である。
【００４７】図３３及び図３４に示したテスト構造は、
図１３及び図１４に示した実施の形態１３によるテスト
構造にはないウェル２１が半導体基板３の一方主面３ａ
に形成されているという特徴を有する。そのため、図２
５及び図２６に示された実施の形態１３による誘電体膜
評価用テスト構造と同じ効果を奏する。また、図３３及
び図３４に示された誘電体膜評価用テスト構造には、図
２５及び図２６に示された誘電体膜評価用テスト構造が
有するウェルコンタクト２２や半導体領域２３を備えて
いないため、構成が簡単でテスト構造の製造が容易にな
るという効果がある。しかし、ウェル２１と半導体基板
３との間にＰＮ接合が生じるため、所定の一方方向の電
界を発生させたときのみしか正しい評価が行えず、この
点に関しては、ゲート電極６Ａをウェル２１に対して高
電圧にする場合または低電圧にする場合の双方に対する
評価が行える実施の形態１３の誘電体膜評価用テスト構
造の方が優れている。
【００４８】実施の形態１８．図３５及び図３６はこの
発明の実施の形態１８による誘電体膜評価用テスト構造
の構成を示す図である。図３５は実施の形態１８による
誘電体膜評価用テスト構造の平面図であり、図３６は図
３５の線Ｚ１２−Ｚ１２についての断面図である。図３
５及び図３６において、４ａは複数の誘電体膜（ゲート
絶縁膜５）の間に形成されているフィールド酸化膜であ
り、その他図３３または図３４と同一符号の部分は、図
３３または図３４の同一符号部分と同一または相当する
部分である。図３５及び図３６に示した誘電体膜評価用
テスト構造が、図３５及び図３６に示した誘電体膜評価
用テスト構造と異なる点は、誘電体膜（ゲート絶縁膜
５）がフィールド酸化膜４に囲まれた複数の領域に形成
されているところにある。そのため、図３５及び図３６
に示したテスト構造において、誘電体膜の一評価用テス
ト構造当たりの誘電体膜とフィールド酸化膜４の境界線
がゲート電極６Ａと重なる部分の長さが、図３３及び図
３４に示した誘電体膜評価用テスト構造に比べて長くな
る。従って、フィールド酸化膜４とゲート絶縁膜５の境
界線の影響を際だたせることができ、この境界線の影響
に対する評価精度が向上する。その他の効果は、図３３
及び図３４に示した誘電体膜評価用テスト構造と同様で
ある。
【００４９】なお、上記各実施の形態において、ゲート
電極６Ａを複数設けたが、測定精度との関係において十
分な評価が可能であれば一つであってもよいことはいう
までもない。
【００５０】図３７は、従来のＴＤＤＢ試験の結果とこ
の発明の実施の形態１４によるＴＤＤＢ試験の結果とを
示すグラフである。図３７において、３０がこの発明に
よる評価結果を示す曲線、３１が従来の評価結果を示す
曲線である。図から分かるように、曲線３０の方が曲線
３１の上にあり、全体的にこの発明による評価の方が累
積故障率が大きく、この発明による誘電体膜評価用テス
ト構造を使用する方が実際の半導体装置に近い結果が得
られている。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による誘電体膜評価
用テスト構造の構成を示す平面図である。
【図２】 図１の線Ｙ１−Ｙ１についての断面図であ
る。
【図３】 この発明の実施の形態２による誘電体膜評価
用テスト構造の構成を示す平面図である。
【図４】 図３の線Ｙ２−Ｙ２についての断面図であ
る。
【図５】 この発明の実施の形態３による誘電体膜評価
用テスト構造の構成を示す平面図である。
【図６】 図５の線Ｙ３−Ｙ３についての断面図であ
る。
【図７】 この発明の実施の形態４による誘電体膜評価
用テスト構造の構成を示す平面図である。
【図８】 図７の線Ｙ４−Ｙ４についての断面図であ
る。
【図９】 この発明の実施の形態５による誘電体膜評価
用テスト構造の構成を示す平面図である。
【図１０】 図９の線Ｙ５−Ｙ５についての断面図であ
る。
【図１１】 この発明の実施の形態６による誘電体膜評
価用テスト構造の構成を示す平面図である。
【図１２】 図１１の線Ｙ６−Ｙ６についての断面図で
ある。
【図１３】 この発明の実施の形態７による誘電体膜評
価用テスト構造の構成を示す平面図である。
【図１４】 図１３の線Ｚ１−Ｚ１についての断面図で
ある。
【図１５】 この発明の実施の形態８による誘電体膜評
価用テスト構造の構成を示す平面図である。
【図１６】 図１５の線Ｚ２−Ｚ２についての断面図で
ある。
【図１７】 この発明の実施の形態９による誘電体膜評
価用テスト構造の構成を示す平面図である。
【図１８】 図１７の線Ｚ３−Ｚ３についての断面図で
ある。
【図１９】 この発明の実施の形態１０による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図２０】 図１９の線Ｚ４−Ｚ４についての断面図で
ある。
【図２１】 この発明の実施の形態１１による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図２２】 図２１の線Ｚ５−Ｚ５についての断面図で
ある。
【図２３】 この発明の実施の形態１２による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図２４】 図２３の線Ｚ６−Ｚ６についての断面図で
ある。
【図２５】 この発明の実施の形態１３による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図２６】 図２５の線Ｚ７−Ｚ７についての断面図で
ある。
【図２７】 この発明の実施の形態１４による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図２８】 図２７の線Ｚ８−Ｚ８についての断面図で
ある。
【図２９】 この発明の実施の形態１５による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図３０】 図２９の線Ｚ９−Ｚ９についての断面図で
ある。
【図３１】 この発明の実施の形態１６による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図３２】 図３１の線Ｚ１０−Ｚ１０についての断面
図である。
【図３３】 この発明の実施の形態１７による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図３４】 図３３の線Ｚ１１−Ｚ１１についての断面
図である。
【図３５】 この発明の実施の形態１８による誘電体膜
評価用テスト構造の構成を示す平面図である。
【図３６】 図３５の線Ｚ１２−Ｚ１２についての断面
図である。
【図３７】 この発明の実施の形態１４による誘電体膜
評価用テスト構造及び従来の誘電体膜評価用テスト構造
を用いたＴＤＤＢ試験の結果を示すグラフである。
【図３８】 誘電体膜評価の対象の一例としての半導体
ウェーハを示す平面図である。
【図３９】 従来の誘電体膜評価用テスト構造を示す平
面図である。
【図４０】 図３９の線Ｘ−Ｘについての断面図であ
る。
【図４１】 耐圧、Ｉ−Ｖ特性及びＴＤＤＢ試験を行う
ための装置の概念図である。
【図４２】 Ｉ−Ｖ特性試験及び耐圧試験の結果の一例
を示すグラフである。
【図４３】 ＴＤＤＢ試験の結果の一例を示すグラフで
ある。
【図４４】 ＭＯＳキャパシタのＣ−Ｖ特性試験の結果
の一例を示すグラフである。
【符号の説明】
１ 半導体ウェーハ、３ 半導体基板、４ フィールド
酸化膜、５ ゲート絶縁膜、６，６Ａ ゲート電極、２
０ 開口部、２１ ウェル、２２ ウェルコンタクト、
２４ ソース・ドレイン領域、２５ ソース・ドレイン
電極。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１０月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】素子２は、従来、図３９及び図４０に示し
た誘電体膜評価用テスト構造を有している。図３９は従
来の誘電体膜評価用テスト構造を示す平面図であり、図
４０は図３９の線Ｘ−Ｘについての断面図である。図３
９及び図４０において、３はウェーハ等の半導体基板、
４は半導体基板３の一方主面３ａ上に形成されたフィー
ルド酸化膜、５はフィールド酸化膜４で囲まれた一方主
面３ａ上に形成された誘電体膜、６は誘電体膜５及び一
部のフィールド酸化膜４上に形成されたゲート電極であ
る。半導体基板３と誘電体膜５とゲート電極６は、平面
的なキャパシタを構成している。これをキャパシタとし
て働かせるため、例えば、半導体基板３の他方主面３ｂ
とゲート電極６との間に電圧が印加される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に、誘電体膜の評価方法について説明す
る。図４１は、耐圧、Ｉ−Ｖ特性及びＴＤＤＢ試験を行
うための装置の概念図である。図４１において、４０は
半導体基板あるいはそれに相当する部分、４１は半導体
基板４０上に形成された誘電体膜、４２は誘電体膜４１
上に形成された電極、４３は半導体基板４０と電極４２
との間に電圧を印加するための直流電源、４４は直流電
源４３の両端に接続されて直流電源４３の出力電圧を測
定するための電圧計、４５は直流電源４３が電圧を供給
するための電流経路中に挿入され電極４２と半導体基板
４０との間に流れる電流を測定するための電流計であ
る。実際には、半導体基板４０は図３８に示したウェー
ハ１であり、電極４２はウェーハ１上の複数の素子２に
設けられた電極である。図４２はＩ−Ｖ特性試験及び耐
圧試験の結果の一例を示すグラフである。グラフの横軸
は均等目盛りで誘電体膜中の電界強度Ｅoxを、グラフの
縦軸は対数目盛りでゲート電流密度ＪGを表している。
絶縁耐圧は誘電体膜の膜厚に依存しており、絶縁破壊が
起きる電界強度Ｅｂ、誘電体膜の膜厚ｔｂとすると、絶
縁耐圧は、Ｅｂ×ｔｂと表される。図４２において、５
０はストレスをかけた後の誘電体膜についての測定結果
を示す曲線、５１はストレスがかけられていない場合の
誘電体膜についての測定結果を示す曲線である。図４３
は、ＴＤＤＢ試験の結果の一例を示すグラフである。図
４３において、縦軸は累積故障率、横軸はストレス時間
を表している。ＴＤＤＢ試験では、ストレスをかける時
の電圧値と測定時の電圧値とをそれぞれ決定しておき、
測定電圧を印加した状態で所定の電流を越えた素子を故
障と判定する（ＣＶＳ測定：Ｃｏｎｓｔａｎｔ Ｖｏｌ
ｔａｇｅ Ｓｔｒｅｓｓ ｍｅａｓｕｒｅｍｅｎｔ）。
ウェーハの中の何パーセントの素子が故障と判定される
かを時間を追って観察する。図４４は、ＭＯＳキャパシ
タのＣ−Ｖ特性試験の結果の一例を示すグラフである。
図において、縦軸は固定容量で標準化された容量Ｃ／Ｃ
0、横軸はゲート電圧ＶGを表している。図４４におい
て、５５は測定に印加する交流電圧の周波数が１０Ｈｚ
の場合の測定結果を示す曲線、５６は交流電圧の周波数
が１００Ｈｚの場合の測定結果を示す曲線、５７は交流
電圧の周波数が１０ＫＨｚの場合の測定結果を示す曲線
である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】第９の発明に係る誘電体膜評価用テスト構
造は、第６または第７の発明の誘電体膜評価用テスト構
造において、前記誘電体膜の下の前記半導体基板に形成
されたウェルをさらに備え、前記ウェルは、前記複数の
ゲート電極と該ウェル間に所望の電圧を印加するための
ウェルコンタクトを有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】第１１の発明に係る誘電体膜評価用テスト
構造は、第６から第１０の発明の誘電体膜評価用テスト
構造のいずれかにおいて、前記少なくとも一つの第１の
領域は、複数の第１の領域を含み、前記複数のゲート電
極は、前記複数の第１の領域にまたがって形成されてい
ることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】上記の実施の形態で、誘電体膜５の特性評
価を行う際に、ゲート電極６Ａの構造をゲートエッチン
グプロセスを用いて作製しているため、実際のデバイス
においてゲート電極エッチングプロセス時に誘電膜（ゲ
ート絶縁膜５）が受けるエッチングダメージの影響を正
しく評価ができる構造となっている。なお、複数のゲー
ト電極６Ａを共通に接続するためのコンタクト７をフィ
ールド酸化膜４上に設けている。このように構成するこ
とで、高集積・高性能化が進みゲート長（チャネル長）
が短くなることでゲートコンタクトマージンがなくなる
問題を回避することができる。また、このような構成に
することで、配線材料等の汚染が誘電体膜に与える影響
を軽くすることもできる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】図５及び図６に示した誘電体膜評価用テス
ト構造を使用することにより得られる効果は、ウェル２
１の形成で誘電体膜が受ける影響等を考慮した評価が行
えることである。このような構造を設けることで、ソフ
トエラー対策に用いられる浅いウェル構造への応用構造
における評価も行うことができる。さらには、マスクを
使用して、図３８に示した一つのウェーハ１上の素子２
をＰ型とＮ型に作り分け、導電型の異なる２つの素子を
用いることでＣＭＯＳ構造の評価も行える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】実施の形態１０．図１９及び図２０はこの
発明の実施の形態１０による誘電体膜評価用テスト構造
の構成を示す図である。図１９は実施の形態１０による
誘電体膜評価用テスト構造の平面図であり、図２０は図
１９の線Ｚ４−Ｚ４についての断面図である。図１９及
び図２０において、４ａは複数の誘電体膜（ゲート絶縁
膜５）の間に形成されているフィールド酸化膜であり、
その他図１７または図１８と同一符号の部分は、図１７
または図１８の同一符号部分と同一または相当する部分
である。図１９及び図２０に示した誘電体膜評価用テス
ト構造が、図１７及び図１８に示した誘電体膜評価用テ
スト構造と異なる点は、誘電体膜（ゲート絶縁膜５）が
フィールド酸化膜４に囲まれた複数の領域に形成されて
いるところにある。そのため、ゲート電極６Ａは複数の
誘電体膜にわたって形成され、誘電体膜間のフィールド
酸化膜４ａを横切ることになる。図１９及び図２０に示
したテスト構造において、誘電体膜（ゲート絶縁膜５）
の一評価用テスト構造当たりの誘電体膜とフィールド酸
化膜４の境界線がゲート電極６Ａと重なる部分の長さ
が、図１７及び図１８に示した誘電体膜評価用テスト構
造に比べて長くなる。従って、フィールド酸化膜４と誘
電体膜の境界線の影響を際だたせることができ、この境
界線の影響に対する評価精度が向上する。その他の効果
は、図１７及び図１８に示した誘電体膜評価用テスト構
造と同様である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】実施の形態１２．図２３及び図２４はこの
発明の実施の形態１２による誘電体膜評価用テスト構造
の構成を示す図である。図２３は実施の形態１２による
誘電体膜評価用テスト構造の平面図であり、図２４は図
２３の線Ｚ６−Ｚ６についての断面図である。図２３及
び図２４において、４ａは複数の誘電体膜（ゲート絶縁
膜５）の間に形成されているフィールド酸化膜であり、
その他図２１または図２２と同一符号の部分は、図２１
または図２２の同一符号部分と同一または相当する部分
である。図２３及び図２４に示した誘電体膜評価用テス
ト構造が、図２１及び図２２に示した誘電体膜評価用テ
スト構造と異なる点は、誘電体膜（ゲート絶縁膜５）が
フィールド酸化膜４に囲まれた複数の領域に形成されて
いるところにある。そのため、ゲート電極６Ａは複数の
誘電体膜にわたって形成され、誘電体膜間のフィールド
酸化膜４ａを横切ることになる。図２３及び図２４に示
したテスト構造において、誘電体膜（ゲート絶縁膜５）
の一評価用テスト構造当たりの誘電体膜とフィールド酸
化膜４の境界線がゲート電極６Ａと重なる部分の長さ
が、図２１及び図２２に示した誘電体膜評価用テスト構
造に比べて長くなる。従って、フィールド酸化膜４と誘
電体膜の境界線の影響を際だたせることができ、この境
界線の影響に対する評価精度が向上する。その他の効果
は、図２１及び図２２に示した誘電体膜評価用テスト構
造と同様である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】図２５及び図２６に示したテスト構造は、
ゲート電極エッチングプロセスにより形成されチャネル
長がチャネル幅より短い複数のゲート電極６Ａ（図１及
び図２参照。）、ソース・ドレイン領域２４（図１３及
び図１４参照。）、そしてウェル２１（図５及び図６参
照。）を兼ね備えている。そこで、図２５及び図２６に
示した誘電体膜評価用テスト構造を使用することによ
り、ゲート電極６Ａの形成ダメージ、ソース・ドレイン
領域２４形成ダメージ、そしてウェル２１の形成により
受ける影響等外的要因をすべて考慮した評価結果が得ら
れる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】実施の形態１７．図３３及び図３４はこの
発明の実施の形態１７による誘電体膜評価用テスト構造
の構成を示す図である。図３３は実施の形態１７による
誘電体膜評価用テスト構造の平面図であり、図３４は図
３３の線Ｚ１１−Ｚ１１についての断面図である。図３
３及び図３４において、２１はゲート絶縁膜５の下の半
導体基板３の一方主面３ａに形成されたウェルであり、
その他図２５または図２６と同一符号の部分は、図２５
または図２６の同一符号部分と同一または相当する部分
である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】実施の形態１８．図３５及び図３６はこの
発明の実施の形態１８による誘電体膜評価用テスト構造
の構成を示す図である。図３５は実施の形態１８による
誘電体膜評価用テスト構造の平面図であり、図３６は図
３５の線Ｚ１２−Ｚ１２についての断面図である。図３
５及び図３６において、４ａは複数の誘電体膜（ゲート
絶縁膜５）の間に形成されているフィールド酸化膜であ
り、その他図３３または図３４と同一符号の部分は、図
３３または図３４の同一符号部分と同一または相当する
部分である。図３５及び図３６に示した誘電体膜評価用
テスト構造が、図３３及び図３４に示した誘電体膜評価
用テスト構造と異なる点は、誘電体膜（ゲート絶縁膜
５）がフィールド酸化膜４に囲まれた複数の領域に形成
されているところにある。そのため、図３５及び図３６
に示したテスト構造において、誘電体膜の一評価用テス
ト構造当たりの誘電体膜とフィールド酸化膜４の境界線
がゲート電極６Ａと重なる部分の長さが、図３３及び図
３４に示した誘電体膜評価用テスト構造に比べて長くな
る。従って、フィールド酸化膜４とゲート絶縁膜５の境
界線の影響を際だたせることができ、この境界線の影響
に対する評価精度が向上する。その他の効果は、図３３
及び図３４に示した誘電体膜評価用テスト構造と同様で
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０１Ｎ 27/22

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 一方主面と他方主面とを有する半導体基
    板と、 前記半導体基板の前記一方主面上に、該一方主面上の少
    なくとも一つの第１の領域を囲むように形成されたフィ
    ールド酸化膜と、 前記少なくとも一つの第１の領域に、端部が前記フィー
    ルド酸化膜と結合されるように形成された誘電体膜と、 前記誘電体膜上に形成された電極材料を含む少なくとも
    一つのゲート電極とを備え、 前記少なくとも一つのゲート電極は、前記電極材料をエ
    ッチングすることにより前記誘電体膜上に形成された複
    数の開口部によって形状が決定され、前記誘電体膜のう
    ち該複数の開口部より覗いている部分の下にはソース・
    ドレイン領域が形成されていないことを特徴とする、誘
    電体膜評価用テスト構造。
  2. 【請求項２】 前記少なくとも一つのゲート電極は、 前記誘電体膜上において、前記複数の開口部によって分
    離されて形成された複数の細長いゲート電極を含む、請
    求項１記載の誘電体膜評価用テスト構造。
  3. 【請求項３】 前記少なくとも一つの第１の領域は、複
    数の第１の領域を含み、 前記少なくとも一つのゲート電極は、前記フィールド酸
    化膜のうちの前記複数の第１の領域にはさまれた部分と
    交差するように、前記複数の第１の領域にまたがって形
    成されていることを特徴とする、請求項１または請求項
    ２記載の誘電体膜評価用テスト構造。
  4. 【請求項４】 前記誘電体膜の下の前記半導体基板に形
    成されたウェルをさらに備え、 前記ウェルは、前記少なくとも一つのゲート電極と該ウ
    ェル間に所望の電圧を印加するためのウェルコンタクト
    を有する、請求項１ないし請求項３のうちのいずれか一
    項に記載の誘電体膜評価用テスト構造。
  5. 【請求項５】 前記ウェルコンタクトが省かれているこ
    とを特徴とする、請求項４記載の誘電体膜評価用テスト
    構造。
  6. 【請求項６】 一方主面と他方主面とを有する半導体基
    板と、 前記半導体基板の前記一方主面上に、該一方主面上の少
    なくとも一つの第１の領域を囲むように形成されたフィ
    ールド酸化膜と、 前記少なくとも一つの第１の領域に、端部が前記フィー
    ルド酸化膜と結合されるように形成された誘電体膜と、 前記誘電体膜上に配設された電極材料を含み、該電極材
    料をエッチングして形成された複数の開口部によって形
    状が決定される複数のゲート電極と、 前記誘電体膜のうち前記複数の開口部より覗いている部
    分の下に、該誘電体膜を通して不純物が打ち込まれるこ
    とで形成されたソース・ドレイン領域とを備える、誘電
    体膜評価用テスト構造。
  7. 【請求項７】 前記ソース・ドレイン領域に形成され、
    前記ソース・ドレイン領域と前記半導体基板との間に所
    定の電圧を印加するためのソース・ドレインコンタクト
    をさらに備える、請求項６記載の誘電体膜評価用テスト
    構造。
  8. 【請求項８】 前記ソース・ドレイン領域は、コンタク
    トを有しておらず、半導体基板と同じ導電型であること
    を特徴とする、請求項６記載の誘電体膜評価用テスト構
    造。
  9. 【請求項９】 前記誘電体膜の下の前記半導体基板に形
    成されたウェルをさらに備え、 前記ウェルは、前記少なくとも一つのゲート電極と該ウ
    ェル間に所望の電圧を印加するためのウェルコンタクト
    を有する、請求項６または請求項７記載の誘電体膜評価
    用テスト構造。
  10. 【請求項１０】 前記ウェルコンタクトが省かれている
    ことを特徴とする、請求項９記載の誘電体膜評価用テス
    ト構造。
  11. 【請求項１１】 前記少なくとも一つの第１の領域は、
    複数の第１の領域を含み、 前記少なくとも一つのゲート電極は、前記複数の第１の
    領域にまたがって形成されていることを特徴とする、請
    求項６ないし請求項１０のうちのいずれか一項に記載の
    誘電体膜評価用テスト構造。
JP7281223A 1995-10-30 1995-10-30 誘電体膜評価用テスト構造 Pending JPH09129695A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7281223A JPH09129695A (ja) 1995-10-30 1995-10-30 誘電体膜評価用テスト構造
US08/630,454 US5841164A (en) 1995-10-30 1996-04-10 Test structure for dielectric film evaluation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7281223A JPH09129695A (ja) 1995-10-30 1995-10-30 誘電体膜評価用テスト構造

Publications (1)

Publication Number Publication Date
JPH09129695A true JPH09129695A (ja) 1997-05-16

Family

ID=17636088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7281223A Pending JPH09129695A (ja) 1995-10-30 1995-10-30 誘電体膜評価用テスト構造

Country Status (2)

Country Link
US (1) US5841164A (ja)
JP (1) JPH09129695A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339229B1 (en) 1999-10-21 2002-01-15 Mitsubishi Denki Kabushiki Kaisha Test structure for insulation-film evaluation
JP2006135097A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
JP2006135098A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
JP2013183143A (ja) * 2012-03-05 2013-09-12 Toyota Motor Corp 半導体装置を製造する方法、及び、半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011404B2 (ja) * 1998-06-19 2000-02-21 シャープ株式会社 半導体装置を製造する方法
KR100282432B1 (ko) * 1998-08-31 2001-02-15 김영환 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
DE10314503B4 (de) * 2003-03-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika
JP2008047589A (ja) * 2006-08-11 2008-02-28 Nec Electronics Corp 電気特性評価パターン、電気特性評価方法、半導体装置の製造方法および信頼性保証方法
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
US7818698B2 (en) 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
US7683369B2 (en) * 2008-04-10 2010-03-23 Alpha & Omega Semiconductor, Inc. Structure for measuring body pinch resistance of high density trench MOSFET array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US5250823A (en) * 1989-10-24 1993-10-05 U.S. Philips Corp. Integrated CMOS gate-array circuit
DE69216223T2 (de) * 1992-07-15 1997-07-10 Sgs Thomson Microelectronics Verfahren zum Messen des Grades der Planheit einer dielektrischen Schicht in einer integrierten Schaltung und integrierter Schaltung mit einer Anordnung zur Durchführung dieses Verfahrens
JP2570147B2 (ja) * 1993-11-18 1997-01-08 日本電気株式会社 半導体装置
US5638003A (en) * 1995-05-23 1997-06-10 Underwriters Laboratories, Inc. Method and apparatus for testing surface breakdown of dielectric materials caused by electrical tracking

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339229B1 (en) 1999-10-21 2002-01-15 Mitsubishi Denki Kabushiki Kaisha Test structure for insulation-film evaluation
JP2006135097A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
JP2006135098A (ja) * 2004-11-05 2006-05-25 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体基板評価用素子
JP4570935B2 (ja) * 2004-11-05 2010-10-27 信越半導体株式会社 半導体基板の評価方法及び半導体基板評価用素子
JP4576981B2 (ja) * 2004-11-05 2010-11-10 信越半導体株式会社 半導体基板の評価方法及び半導体基板評価用素子
JP2013183143A (ja) * 2012-03-05 2013-09-12 Toyota Motor Corp 半導体装置を製造する方法、及び、半導体装置

Also Published As

Publication number Publication date
US5841164A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
US5638006A (en) Method and apparatus for wafer level prediction of thin oxide reliability using differentially sized gate-like antennae
EP0678909B1 (en) Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher
JPH09129695A (ja) 誘電体膜評価用テスト構造
JP2002217258A (ja) 半導体装置およびその測定方法、ならびに半導体装置の製造方法
CN107991599B (zh) 一种用于叉指状栅goi结构漏电点精确定位的方法
US4760032A (en) Screening of gate oxides on semiconductors
KR100798657B1 (ko) 반도체 장치의 구조 및 그 제조 방법
US5391502A (en) Per-wafer method for globally stressing gate oxide during device fabrication
US6066952A (en) Method for polysilicon crystalline line width measurement post etch in undoped-poly process
WO2023273343A1 (zh) 漏电测试结构及漏电测试方法
US20040163071A1 (en) Evaluation TEG for semiconductor device and method of evaluation
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN115707981A (zh) 器件电学性能的测试方法
JP4479344B2 (ja) Ｓｏｉ基板のゲート酸化膜の評価方法
US20020130320A1 (en) Method for evaluating an integrated electronic device
JPH036661B2 (ja)
TWI708396B (zh) 薄膜電晶體結構及其製作方法
JPS6148927A (ja) 半導体装置
JPS63152140A (ja) 半導体集積回路装置
KR20000045895A (ko) 테스트패턴 형성방법
JPS58219743A (ja) Ｍｏｓ型半導体装置の試験方法
JPS6188539A (ja) Ｍｏｓ電界効果トランジスタ
JPH0429349A (ja) 半導体装置の製造方法
JPH1167719A (ja) 半導体製造におけるエッチング方法及びエッチング装置
JP3250215B2 (ja) プラズマ不均一性の評価方法及び評価装置