CN107991599B - 一种用于叉指状栅goi结构漏电点精确定位的方法 - Google Patents

一种用于叉指状栅goi结构漏电点精确定位的方法 Download PDF

Info

Publication number
CN107991599B
CN107991599B CN201711194496.0A CN201711194496A CN107991599B CN 107991599 B CN107991599 B CN 107991599B CN 201711194496 A CN201711194496 A CN 201711194496A CN 107991599 B CN107991599 B CN 107991599B
Authority
CN
China
Prior art keywords
failure
layer
oxide layer
source
voltage contrast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711194496.0A
Other languages
English (en)
Other versions
CN107991599A (zh
Inventor
杜晓琼
仝金雨
李桂花
蔚倩倩
李辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711194496.0A priority Critical patent/CN107991599B/zh
Publication of CN107991599A publication Critical patent/CN107991599A/zh
Application granted granted Critical
Publication of CN107991599B publication Critical patent/CN107991599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种叉指状栅GOI结构失效点定位方法，包括：提供集成电路芯片样品；逐层剥离集成电路各层直至暴露出源极/漏极接触顶部；刻蚀去除源极/漏极接触中的导电材料；采用电压衬度分析法，利用聚焦离子束(FIB)切割的方法，逐步定位栅极氧化层的失效点。通过去除源极/漏极接触中的导电金属，有效规避了FIB切割时源极/漏极接触(S/D CT)对电压衬度的干扰，进而实现栅极氧化层的漏电点(失效点)的精确定位，提高栅极氧化层可靠性失效分析的成功率。

Description

一种用于叉指状栅GOI结构漏电点精确定位的方法
技术领域
本发明涉及一种集成电路失效分析的方法，尤其涉及一种用于叉指(finger)状栅极GOI结构漏电点(失效点)精确定位的方法。
背景技术
在半导体集成电路的生产过程中，对其上的器件进行失效分析(FailureAnalysis，FA)可发现并纠正设计和生产中的缺陷，这对提高生产效率、改善制造工艺的可靠性和稳定性起到十分重要的作用。在失效分析中，失效位置的精确定位至关重要，通过电压衬度(VC)观测来定位失效点是失效分析中普遍采用的方法之一。电压衬度观测的原理是基于电子束辐照下的差异来分辨出异常点的，如通常1kV下亮的电压衬度代表接地，而暗的电压衬度则代表浮置。如图1所示，暗的栅极01表示栅极01与有源区(AA)不存在电连接；栅极氧化层存在失效点时，栅极02与有源区(AA)之间存在电连接，栅极02呈现为亮的栅极。
随着集成电路的不断发展，特征尺寸越来越小，半导体器件的栅极氧化层厚度越来越薄，其质量和可靠性变得越来越重要，一旦栅极氧化层失效，则导致器件的整体失效。因此栅极氧化层完整性(GOI)测试以及失效位置的精确定位变得十分重要。采用电压衬度进行栅极氧化层失效分析中，正常的MOS栅极结构由于其下方有绝缘氧化层(GOX)层存在使其浮置而呈现出暗的电压衬度，若由于GOX异常导致栅极与更下方的衬底接触，则会引起异常的亮的电压衬度。因此对于块状的栅极氧化层完整性(GOI)结构，可以通过聚焦离子束(FIB)逐步切分来最终定位到尽量小范围的失效位点，如图2所示。图2的图片11-14示出了逐步定位栅极氧化层失效点位置的示意图，图片11中，整块栅极的电压衬度较亮，显示为异常。通过FIB将该块状GOI结构切分为图片12中的上下两部分，可发现失效点在图片12的下半部分；将图片12的下半部分进一步用FIB切割为上下两部分，如图片13所示，可发现失效点定位在最下面的部分中；进一步通过FIB切割最下部分为左右两部分，如图片14所示，可将失效点最终定位在块状栅极的右下角的部分。通过进一步分析，如图15和16，可最终将失效点定位在失效STI和栅极氧化层接触的边缘的绝缘层漏电。
然而对于叉指(finger)状栅极结构，通常在其周围会紧密地布局有多个源级/漏极接触(S/D CT)，这些源级/漏极接触的一般是连接在衬底上。这些很窄的叉指结构导致在用传统的切割方法定位时，几乎无法避免会使切割后的栅极氧化层结构连到S/D CT，造成切割后各段分离的栅极氧化层结构均呈现出同一衬度而使得定位失败。
发明内容
为了有效规避FIB切割时源极/漏极接触(S/D CT)对电压衬度的干扰，进而实现栅极氧化层的漏电点(失效点)的精确定位，提高栅极氧化层可靠性失效分析的成功率。
本发明提供一种改进的集成电路栅极氧化层失效分析的方法。更具体的，提供一种叉指状栅极GOI结构失效点定位方法，包括：提供集成电路芯片；逐层剥离集成电路各层直至暴露出源极/漏极接触的顶部；刻蚀去除源极/漏极接触的导电材料；采用电压衬度分析法，并结合聚焦离子束(FIB)切割方法，逐步定位栅极氧化层的失效点。
所述的电压衬度分析中，栅极氧化层不存在失效点时，栅极呈现出暗的电压衬度；栅极氧化层存在失效点时，相应栅极呈现出亮的电压衬度。
所述结合FIB切割的方法，逐步定位栅极氧化层的失效点，具体为：确定显示出亮的电压衬度的存在栅极氧化层失效点的缺陷区域；通过FIB将该缺陷区域切割为两部分；循环上述过程，直至缺陷区域缩小到预定的范围，以分析具体的失效原因。
所述的刻蚀为化学刻蚀法。
所述的源极/漏极接触的导电材料包括金属和/或金属合金。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了栅极氧化层失效时电压衬度变化的示意图。
图2示出块状的栅极氧化层完整性(GOI)结构失效点定位的方法。
图3示出了传统的FIB切割方法对叉指栅极GOI结构进行失效点定位的示意图。
图4示出了依照本发明的对叉指状GOI结构失效点定位方法的流程图。
图5示出了依照本发明的完成对叉指状GOI失效点定位的效果图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图3以示例的方式显示出于具有叉指状栅极的GOI结构，通过常规的FIB逐步切分来最终定位栅极氧化层的失效位点存在的问题。如图3中图片31所示，电压衬度(VC)分析显示为暗色，即两个叉指栅极位置的栅极氧化层不存在失效点。而当采用传统的FIB进行切割后，如图3的图片32所示，已经被切割为两个部分的栅极结构在衬度分析中显示亮色，即所对应的栅极氧化层存在漏电点(失效点)，且两个部分都存在漏电点。可见该失效分析出现误判，分析表面出现该误判的原因在于叉指状栅极两侧的源极/漏极的接触(S/D的CT)中的金属在切割后使得栅极氧化层连到S/D CT，而连接到衬底的S/D CT进而使得叉指状栅极连接到衬底，导致已经被切割分离的两段栅极氧化层结构显示出相同的电压衬度。显然，这样的方法对于具有失效点的GOI结构是无法有效定位失效区域的。
图4示出了依照本申请的对于叉指状栅极GOI结构的失效分析方法的流程图。首先，逐层剥离芯片上的各层，包括但不限于金属层、介电层、接触层等，直到暴露源极/漏极接触(S/D CT)的顶部。
进一步地，通过化学刻蚀法将源极/漏极接触去除。源极/漏极接触可包括黏附层、防扩散层、金属填充层等。源极/漏极接触的材料可为Ti、W、Cu、TiN等适用于金属插塞的一种或多种材料的叠层和/或合金材料。刻蚀液可为适应于相应用于源极/漏极接触的导电材料的化学品，只要保证将源极/漏极接触材料可基本上完全被清除，从而可以有效规避后续FIB切割时源极/漏极接触的导电材料对电压衬度的影响，避免出现被分割的两个部分电压衬度相同的情况，进而达到精确定位漏电点的目的。
之后，采用FIB切割结合电压衬度方法判断当前叉指状栅极SOI结构的栅极氧化层漏电点的具体位置。具体步骤如下：如果发现某个叉指栅极结构的电压衬度显示为异常，则进一步采用FIB逐步切分来最终定位到尽量小范围的失效位点。所述的利用FIB切割的方法，逐步定位栅极氧化层的失效点，具体为确定显示出亮的电压衬度的缺陷区域；通过FIB将该缺陷区域切割为两部分。循环上述过程，直至缺陷区域缩小到预定的范围，以分析具体的失效原因。该切分的位置可根据经验进行，如按照类似如图1所示的切割方式逐步缩小漏电点所在的位置的范围。
图5的图片51示出了去除S/D CT后的SEM图像。图片52示出了电压衬度分析显示位于中心上部的叉指栅极结构的电压衬度为亮色，显示出栅极氧化层存在缺陷。进一步，采用FIB在中心上部的叉指栅极结构处进行切割，切割后的电压衬度如图片53所示，栅极5-1显示为暗色，栅极5-2依然显示为亮色。可见去除源极/漏极接触的导电材料确实避免了其在FIB切割中的影响，避免了切割后的栅极结构依然显示相同的电压衬度的情况，从而实现了叉指状栅极GOI结构的可靠的失效分析，以可靠定位失效点。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (3)

1.一种叉指状栅极GOI结构失效点定位方法，包括：
提供集成电路芯片；
逐层剥离集成电路各层直至暴露出源极/漏极接触的顶部；
刻蚀去除源极/漏极接触的导电材料，源极/漏极接触包括黏附层、防扩散层、金属填充层；
采用电压衬度分析法，并结合聚焦离子束(FIB)切割方法，逐步定位栅极氧化层的失效点，其中，
所述的电压衬度分析法中，栅极氧化层不存在失效点时，栅极呈现出暗的电压衬度；栅极氧化层存在失效点时，相应栅极呈现出亮的电压衬度；
所述结合聚焦离子束(FIB)切割的方法，逐步定位栅极氧化层的失效点，具体为：确定显示出亮的电压衬度的存在栅极氧化层失效点的缺陷区域；通过聚焦离子束(FIB)将该缺陷区域切割为两部分；循环上述过程，直至缺陷区域缩小到预定的范围，以分析具体的失效原因。
2.如权利要求1所述的失效点定位方法，其中，所述的刻蚀为化学刻蚀法。
3.如权利要求1所述的失效点定位方法，其中，所述的源极/漏极接触的导电材料包括金属和/或金属合金。
CN201711194496.0A 2017-11-24 2017-11-24 一种用于叉指状栅goi结构漏电点精确定位的方法 Active CN107991599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711194496.0A CN107991599B (zh) 2017-11-24 2017-11-24 一种用于叉指状栅goi结构漏电点精确定位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711194496.0A CN107991599B (zh) 2017-11-24 2017-11-24 一种用于叉指状栅goi结构漏电点精确定位的方法

Publications (2)

Publication Number Publication Date
CN107991599A CN107991599A (zh) 2018-05-04
CN107991599B true CN107991599B (zh) 2020-04-14

Family

ID=62033234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711194496.0A Active CN107991599B (zh) 2017-11-24 2017-11-24 一种用于叉指状栅goi结构漏电点精确定位的方法

Country Status (1)

Country Link
CN (1) CN107991599B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109342920A (zh) * 2018-09-30 2019-02-15 上海华力集成电路制造有限公司 集成电路芯片失效点定位方法
CN109490758B (zh) * 2018-12-12 2020-12-15 上海华力集成电路制造有限公司 一种短路失效的定位方法
CN111599708B (zh) * 2020-05-29 2021-07-16 长江存储科技有限责任公司 一种goi失效点的检测方法
CN114252680B (zh) * 2021-12-16 2023-10-20 上海华虹宏力半导体制造有限公司 检测源漏间漏电的电压衬度方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401972A (en) * 1993-09-02 1995-03-28 Schlumberger Technologies, Inc. Layout overlay for FIB operations
US5948217A (en) * 1996-12-20 1999-09-07 Intel Corporation Method and apparatus for endpointing while milling an integrated circuit
US6958248B1 (en) * 2003-02-28 2005-10-25 Credence Systems Corporation Method and apparatus for the improvement of material/voltage contrast
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103871922A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
CN103926264B (zh) * 2014-03-04 2016-03-02 武汉新芯集成电路制造有限公司 栅氧化层失效点的定位方法
KR102167519B1 (ko) * 2014-03-21 2020-10-19 인텔 코포레이션 Ge-풍부 p-mos 소스/드레인 컨택트들의 집적을 위한 기술들
CN103913358B (zh) * 2014-04-10 2017-10-27 武汉新芯集成电路制造有限公司 Tem样品的制备方法和失效分析方法
CN104733343B (zh) * 2015-03-30 2018-10-16 上海华力微电子有限公司 栅氧层缺陷检测方法及器件漏电检测方法
CN105699410B (zh) * 2016-01-28 2018-05-29 武汉新芯集成电路制造有限公司 一种goi失效点无损定位方法及goi失效分析方法
CN206040637U (zh) * 2016-09-26 2017-03-22 中芯国际集成电路制造(北京)有限公司 3d双栅极goi测试结构
CN106373905B (zh) * 2016-11-23 2019-04-30 武汉新芯集成电路制造有限公司 一种栅氧化层漏电点的定位方法

Also Published As

Publication number Publication date
CN107991599A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN107991599B (zh) 一种用于叉指状栅goi结构漏电点精确定位的方法
US20070222470A1 (en) Buried short location determination using voltage contrast inspection
US8093074B2 (en) Analysis method for semiconductor device
JPWO2009088081A1 (ja) 半導体装置及びその製造方法
CN112289795B (zh) 三维存储器的漏电分析方法及三维存储器
US20200168516A1 (en) Display device and method for repairing and detecting thin film transistor of display device
US5926688A (en) Method of removing thin film layers of a semiconductor component
JP2010098111A (ja) 配線間不良箇所特定方法
CN107346751B (zh) 测试结构及其形成方法以及测试方法
JPH09129695A (ja) 誘電体膜評価用テスト構造
US20230273101A1 (en) Method of failure analysis for defect locations
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
JP3219147B2 (ja) コンタクト不良箇所特定方法
CN102122625A (zh) 半导体元件的分析方法
JP4479344B2 (ja) Ｓｏｉ基板のゲート酸化膜の評価方法
CN109785745B (zh) 显示装置及其修补检测方法
JP4087289B2 (ja) 半導体装置およびその検査方法
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
CN110459529B (zh) 金属填充缺陷的检测结构及其方法
CN116995063A (zh) 便于tem制样的测试结构
KR101854063B1 (ko) 반도체 장치, 및 그 시험 방법
CN102053169B (zh) 互连结构失效分析样品的制作方法
CN111599708B (zh) 一种goi失效点的检测方法
TWI498985B (zh) 半導體元件的分析方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant