CN108172526B - 一种检测多晶硅是否出现短路的检测方法 - Google Patents

一种检测多晶硅是否出现短路的检测方法 Download PDF

Info

Publication number
CN108172526B
CN108172526B CN201711387149.XA CN201711387149A CN108172526B CN 108172526 B CN108172526 B CN 108172526B CN 201711387149 A CN201711387149 A CN 201711387149A CN 108172526 B CN108172526 B CN 108172526B
Authority
CN
China
Prior art keywords
detection
dielectric layer
layer
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711387149.XA
Other languages
English (en)
Other versions
CN108172526A (zh
Inventor
范荣伟
陈宏璘
龙吟
柳祚钺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711387149.XA priority Critical patent/CN108172526B/zh
Publication of CN108172526A publication Critical patent/CN108172526A/zh
Application granted granted Critical
Publication of CN108172526B publication Critical patent/CN108172526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种检测多晶硅是否出现短路的检测方法，应用于半导体器件中多晶硅短路的检测，其中，刻蚀介质层形成接触孔，接触孔与部分栅极图形、部分源区以及部分漏区连接；于介质层上形成第一金属层去除覆盖在介质层上的第一金属层，于绝缘层上形成多个凹槽；于凹槽内填充一第二金属层形成第一测试结构；通过第一检测设备对第一测试结构进行检测获得第一检测结果；对第二金属层进行研磨后向衬底的阱区中注入离子组合形成第二测试结构；通过第二测试设备对第二测试结构进行测试，获得第二测试结果，第二测试结果用以表示第二测试结构结果是否合格。克服了现有技术中现有技术中仅依据器件的多晶硅上的介质层的厚度作为技术检测指标存诸多的缺陷。

Description

一种检测多晶硅是否出现短路的检测方法
技术领域
本发明涉及半导体制备领域，尤其涉及一种检测多晶硅是否出现短路的检测方法。
背景技术
随着集成电路工艺的发展，半导体工艺的窗口控制的越来越精密，微小的工艺偏差都将导致严重的良率损失，如半导体器件中的金属与多晶硅之间的短路问题，如图1所示为半导体生产的后段金属与多晶硅之间短路产生的失效分布与失效分析结果，失效分析结果显示金属与多晶硅之间的介电层缺失使其两者产生短路，这一问题在不同尺寸的器件工艺中均会出现，尤其是在28nm以下工艺，这一问题尤为明显。
传统的监控或测试这一问题的方法都是在最终的良率阶段进行，在线的监控方式主要是通过位于多晶硅上的介电层厚度作为技术检测指标，但是中检测方式存在诸多问题，例如无法很好解决的问题就是在晶圆相对边缘位置量测精度低以及后续刻蚀等工艺产生的OX损失无法评估等。
发明内容
针对现有技术中检测器件中金属与多晶硅是否出现短路存在的上述问题，现提供一种旨对相关工艺形成的对应的测试结构进行提供测试设备进行测试，进而克服了现有技术中仅依据介质层的厚度作为技术检测指标存诸多缺陷的检测方法。
具体技术方案如下：
一种检测多晶硅是否出现短路的检测方法，应用于半导体器件中多晶硅短路的检测，其特征在于，提供一衬底，于所述衬底上形成浅沟槽隔离结构以及一阱区，于所述阱区上形成一栅极图形，所述栅极图形的两侧分别为源区和漏区，于所述衬底表面形成一层介质层，使所述介质层覆盖所述栅极图形的顶部以及侧壁，以填充所述栅极图形之间的沟槽；
所述检测方法包括：
步骤S1、于所述介质层上形成掩膜层，在所述掩膜层上对应部分栅极图形、部分所述源区以及部分所述漏区位置进行开窗以形成工艺窗口，通过所述工艺窗口刻蚀所述介质层在所述源区以及所述漏区上分别形成一接触孔，所述接触孔与部分所述栅极图形、部分所述源区以及部分所述漏区连接；
步骤S2、于所述介质层上形成一第一金属层，使所述接触孔被所述第一金属层完全填充；
步骤S3、去除覆盖在所述介质层上的所述第一金属层；
步骤S4、于所述介质层上形成一绝缘层；
步骤S5、于所述绝缘层上对应所述栅极图形的位置进行刻蚀以形成多个凹槽，所述凹槽的底部暴露所述介质层的顶部；
步骤S6、于所述凹槽内填充一第二金属层，使所述凹槽被所述第二金属层完全填充以形成第一测试结构；
步骤S7、提供一第一检测设备，对所述第一测试结构进行检测，以获得一第一检测结果；
步骤S8、判断所述第一检测结果是否合格；
若是，执行步骤S9；
若否，检测结果不合格并退出；
步骤S9、通过研磨工艺对所述第二金属层进行研磨；
步骤S10、通过所述接触孔向所述衬底的所述阱区中注入离子组合以形成一第二测试结构；
步骤S11、提供一第二测试设备，对所述第二测试结构进行测试，以获得一第二测试结果，所述第二测试结果用以表示所述第二测试结构结果是否合格。
优选的，向所述阱区中注入的上所述离子组合包括，P-SD/N-well(P-SD：P型源漏，N-well：N型离子阱),N-SD/N-well(N-SD：N型源漏，N-well：N型离子阱),P-SD/P-well(P-SD：P型源漏，P-well：P型离子阱),N-SD/P-well(N-SD：N型源漏，P-well：P型离子阱)。
优选的，在所述步骤S3中，通过化学机械研磨工艺去除覆盖在所述介质层上的所述第一金属层。
优选的，所述第一检测设备为光学显微镜，或者电子显微镜，和/或
所述第二检测设备为电子显微镜。
优选的，所述第一金属的材质为钨。
优选的，所述衬底的尺寸为量产器件衬底的等比例缩小或放大后的尺寸。
优选的，所述衬底缩小的比例在0.5-1之间，放大的比例在1-5之间。
优选的，所述栅极图形为多晶硅层。
优选的，所述第二检测设备用以检测位于所述多栅极图形上的所述凹槽中的金属块是否与所述栅极图形接触；
若接触则表示当前的所述第二检测结构不合格。
优选的，所述接触孔使所述栅极图形与所述衬底中的所述阱区在电位上处于等电位状态。
上述技术方案具有如下优点或有益效果：通过形成测试结构对相应的测试结果提供对应的测试设备进行测试，进而可以根据测试结果判断形成的金属层是否会与测试结构中的栅极图形即多晶硅出现短路，克服了现有技术中现有技术中仅依据器件的多晶硅上的介质层的厚度作为技术检测指标存诸多缺陷。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为背景技术部分现有技术中存在的缺陷的分析示意图；
图2本发明一种检测多晶硅是否出现短路的检测方法实施例的流程图；
图3为本发明一种检测多晶硅是否出现短路的检测方法实施例中，关于测试结构的流程图。
附图标记表示：
1、衬底；11、浅沟槽隔离结构；；2、阱区；3、栅极图形；4、介质层；5、沟槽；6、接触孔；7、绝缘层；8、第二金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种检测多晶硅是否出现短路的检测方法。
如图3所示，一种检测多晶硅是否出现短路的检测方法的实施例，应用于半导体器件中多晶硅短路的检测，其中，提供一衬底1，于衬底1上形成浅沟槽隔离结构11以及一阱区2，于阱区2上形成一栅极图形3，栅极图形3的两侧分别为源区和漏区，于衬底1表面形成一层介质层4，使介质层4覆盖栅极图形3的顶部以及侧壁，以填充栅极图形3之间的沟槽5；
如图2所示，检测方法包括：
步骤S1、于介质层4上形成掩膜层，在掩膜层上对应部分栅极图形3、部分源区以及部分漏区位置进行开窗以形成工艺窗口，通过工艺窗口刻蚀介质层4在源区以及漏区上分别形成一接触孔6，接触孔6与部分栅极图形3、部分源区以及部分漏区连接；
步骤S2、于介质层4上形成一第一金属层，使接触孔6被第一金属层完全填充；
步骤S3、去除覆盖在介质层4上的第一金属层；
步骤S4、于介质层4上形成一绝缘层7；
步骤S5、于绝缘层7上对应栅极图形3的位置进行刻蚀以形成多个凹槽，凹槽的底部暴露介质层4的顶部；
步骤S6、于凹槽内填充一第二金属层8，使凹槽被第二金属层8完全填充以形成第一测试结构；
步骤S7、提供一第一检测设备，对第一测试结构进行检测，以获得一第一检测结果；
步骤S8、判断第一检测结果是否合格；
若是，执行步骤S9；
若否，检测结果不合格并退出；
步骤S9、通过研磨工艺对第二金属层8进行研磨；
步骤S10、通过接触孔6向衬底1的阱区2中注入离子组合以形成一第二测试结构；
步骤S11、提供一第二测试设备，对第二测试结构进行测试，以获得一第二测试结果，第二测试结果用以表示第二测试结构结果是否合格。
针对现有技术中，在器件制备完成后，通过检测位于金属层与多晶硅层之间的介质层4的厚度，来判断器件中的多晶硅层是否与金属层出现短路，存在的多钟测试问题。
本发明中，对形成的两次测试结构分别提供对应的测试设备执行测试，进而根据测试结果，判断出栅极图形3与第二金属层8是否会出现短路，具体的测试方法如下：
首次测试，在形成第一测试结构之后，需要说明的是为了使接触孔6内完全被第一金属填充，因此注入的第一金属都会冗余，冗余的第一金属会覆盖在介质层4上形第一金属层，因此需要对第一金属进行研磨去除，而在研磨去除过程中，介质层4是不希望被刻蚀完全去除的，因为一旦介质层4被去除，后续形成的第二金属层8势必会与多晶硅直接接触导致短路，此时需要对研磨后的第一测试结构进行测试，以根据测试结果判断介质层4是否被去除，如果被去除则当前的工艺存在缺陷，需要进行改正，则后续的检测不用执行；
如果测试显示介质层4未被去除，此时继续在第一介质层4上形成第二金属层8以形成第二测试结构，在形成第二金属层8之后对第二金属层8的厚度进行研磨达到预定厚度之后，对第二测试结构进行测试，以获得测试结果，第二测试结果用以表示第二测试结构结果是否合格。
其中，需要说明的是，形成接触孔6以及凹槽的方法可通过刻蚀工艺实现，如湿法刻蚀工艺，其未本领域技术人员熟知的方法此处不再赘述。
在一种较优的实施方式中，向阱区2即有源区中注入的上离子组合包括，P-SD/N-well,N-SD/N-well,P-SD/P-well,N-SD/P-well。
在一种较优的实施方式中，第一检测设备为光学显微镜，或者电子显微镜。
在一种较优的实施方式中，第二检测设备为电子显微镜。
上述技术方案中，通过电子显微镜的电子束对第二测试结构进行扫描，以获得第二测试结构的影像图，可根据金属亮度判断第二金属层8中的金属块是否与栅极图形3(多晶硅层)接触；
应用电子束扫描，检测凹槽中的金属块的电压衬度缺陷，反应晶圆不同区域的金属和多晶硅短路状况。
在一种较优的实施方式中，第一金属的材质为钨。
在一种较优的实施方式中，衬底1的尺寸为量产器件衬底1的等比例缩小或放大后的尺寸。
上述技术方案中，根据量产器件可以形成测试结构，其中测试结构可以是量产器件的等比例放大或者缩小，放大的比例在1-5之间，缩小的比例在0.5-1之间，通过对形成的测试结构进行测试可以准确的反应出相关的制程工艺是否存在缺陷，以进行针对性的改正。
在一种较优的实施方式中，栅极图形3为多晶硅层。
在一种较优的实施方式中，第二检测设备用以检测位于多栅极图形3上的凹槽中的金属块是否与栅极图形3接触；
若接触则表示当前的第二检测结构不合格。
在一种较优的实施方式中，接触孔6使栅极图形3与衬底1中的阱区2在电位上处于等电位状态。
在一种较优的实施方式中，第二检测设备用以检测位于栅极图形3上上的凹槽中的金属块是否与栅极图形3接触；
若接触则表示当前的第二检测结构不合格。
上述技术方案中，通过形成测试结构对相应的测试结果提供对应的测试设备进行测试，进而可以根据测试结果判断形成的金属层是否会与测试结构中的多晶硅出现短路。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种检测多晶硅是否出现短路的检测方法，应用于半导体器件中多晶硅短路的检测，其特征在于，提供一衬底，于所述衬底上形成浅沟槽隔离结构以及一阱区，于所述阱区上形成一栅极图形，所述栅极图形的两侧分别为源区和漏区，于所述衬底表面形成一层介质层，使所述介质层覆盖所述栅极图形的顶部以及侧壁，以填充所述栅极图形之间的沟槽；
所述检测方法包括：
步骤S1、于所述介质层上形成掩膜层，在所述掩膜层上对应部分栅极图形、部分所述源区以及部分所述漏区位置进行开窗以形成工艺窗口，通过所述工艺窗口刻蚀所述介质层在所述源区以及所述漏区上分别形成一接触孔，所述接触孔与部分所述栅极图形、部分所述源区以及部分所述漏区连接；
步骤S2、于所述介质层上形成一第一金属层，使所述接触孔被所述第一金属层完全填充；
步骤S3、去除覆盖在所述介质层上的所述第一金属层；
步骤S4、于所述介质层上形成一绝缘层；
步骤S5、于所述绝缘层上对应所述栅极图形的位置进行刻蚀以形成多个凹槽，所述凹槽的底部暴露所述介质层的顶部；
步骤S6、于所述凹槽内填充一第二金属层，使所述凹槽被所述第二金属层完全填充以形成第一测试结构；
步骤S7、提供一第一检测设备，对所述第一测试结构进行检测，以获得一第一检测结果；
步骤S8、判断所述第一检测结果是否合格；
若是，执行步骤S9；
若否，检测结果不合格并退出；
步骤S9、通过研磨工艺对所述第二金属层进行研磨；
步骤S10、通过所述接触孔向所述衬底的所述阱区中注入离子组合以形成一第二测试结构；
步骤S11、提供一第二检测设备，对所述第二测试结构进行测试，以获得一第二测试结果，所述第二测试结果用以表示所述第二测试结构结果是否合格。
2.根据权利要求1所述的检测方法，其特征在于，向阱区中注入的上所述离子组合包括，P-SD/N-well,N-SD/N-well,P-SD/P-well,N-SD/P-well。
3.根据权利要求1所述的检测方法，其特征在于，在所述步骤S3中，通过化学机械研磨工艺去除覆盖在所述介质层上的所述第一金属层。
4.根据权利要求1所述的检测方法，其特征在于，所述第一检测设备为光学显微镜，或者电子显微镜，和/或
所述第二检测设备为电子显微镜。
5.根据权利要求1所述的检测方法，其特征在于，所述第一金属的材质为钨。
6.根据权利要求1所述的检测方法，其特征在于，所述衬底的尺寸为量产器件衬底的等比例缩小或放大后的尺寸。
7.根据权利要求6所述的检测方法，其特征在于，所述衬底缩小的比例在0.5-1之间，放大的比例在1-5之间。
8.根据权利要求1所述的检测方法，其特征在于，所述栅极图形为多晶硅层。
9.根据权利要求7所述的检测方法，其特征在于，所述第二检测设备用以检测位于所述栅极图形上的所述凹槽中的金属块是否与所述栅极图形接触；
若接触则表示当前的所述第二检测结构不合格。
10.根据权利要求1所述的检测方法，其特征在于，所述接触孔使所述栅极图形与所述衬底中的所述阱区在电位上处于等电位状态。
CN201711387149.XA 2017-12-20 2017-12-20 一种检测多晶硅是否出现短路的检测方法 Active CN108172526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711387149.XA CN108172526B (zh) 2017-12-20 2017-12-20 一种检测多晶硅是否出现短路的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711387149.XA CN108172526B (zh) 2017-12-20 2017-12-20 一种检测多晶硅是否出现短路的检测方法

Publications (2)

Publication Number Publication Date
CN108172526A CN108172526A (zh) 2018-06-15
CN108172526B true CN108172526B (zh) 2020-04-28

Family

ID=62523129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711387149.XA Active CN108172526B (zh) 2017-12-20 2017-12-20 一种检测多晶硅是否出现短路的检测方法

Country Status (1)

Country Link
CN (1) CN108172526B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922555B1 (ko) * 2007-12-27 2009-10-21 주식회사 동부하이텍 정전기 방전 보호용 반도체 소자의 제조 방법
CN102194796A (zh) * 2010-03-18 2011-09-21 北大方正集团有限公司 一种晶圆检测结构及其制作方法、晶圆检测方法
CN106206444A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106531724A (zh) * 2016-11-30 2017-03-22 上海华力微电子有限公司 测试结构及测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667231B2 (en) * 2006-01-20 2010-02-23 Impinj, Inc. Automatic on-die defect isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922555B1 (ko) * 2007-12-27 2009-10-21 주식회사 동부하이텍 정전기 방전 보호용 반도체 소자의 제조 방법
CN102194796A (zh) * 2010-03-18 2011-09-21 北大方正集团有限公司 一种晶圆检测结构及其制作方法、晶圆检测方法
CN106206444A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106531724A (zh) * 2016-11-30 2017-03-22 上海华力微电子有限公司 测试结构及测试方法

Also Published As

Publication number Publication date
CN108172526A (zh) 2018-06-15

Similar Documents

Publication Publication Date Title
US8987013B2 (en) Method of inspecting misalignment of polysilicon gate
CN107991599B (zh) 一种用于叉指状栅goi结构漏电点精确定位的方法
KR20070105201A (ko) 반도체 기판의 하부결함 검출방법
CN102122637A (zh) 检测结构、检测方法及形成检测结构的方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
US6825119B1 (en) Method of piping defect detection
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
US20120322170A1 (en) Pinhole inspection method of insulator layer
CN103824802B (zh) 半导体结构的形成方法
CN107507786B (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN112331573B (zh) 三维存储器的漏电分析方法及三维存储器
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
Buengener et al. Activation and detection of buried defects by negative mode E-beam inspection
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN107316856B (zh) 离子注入异常的检测结构及其制备方法，以及检测方法
CN112928038B (zh) 一种检测方法
US20020130320A1 (en) Method for evaluating an integrated electronic device
Buengener et al. Nondestructive Detection of Buried and Latent Defects by Negative Mode E-Beam Inspection
US12033902B2 (en) Mid-manufacturing semiconductor wafer layer testing
KR100531952B1 (ko) 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
US20220301950A1 (en) Mid-manufacturing semiconductor wafer layer testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant