CN104752247A - 一种金属桥连缺陷的检测结构以及制备方法 - Google Patents

一种金属桥连缺陷的检测结构以及制备方法 Download PDF

Info

Publication number
CN104752247A
CN104752247A CN201310737681.5A CN201310737681A CN104752247A CN 104752247 A CN104752247 A CN 104752247A CN 201310737681 A CN201310737681 A CN 201310737681A CN 104752247 A CN104752247 A CN 104752247A
Authority
CN
China
Prior art keywords
metal
hole array
interlayer dielectric
metal layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310737681.5A
Other languages
English (en)
Other versions
CN104752247B (zh
Inventor
葛洪涛
包小燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310737681.5A priority Critical patent/CN104752247B/zh
Publication of CN104752247A publication Critical patent/CN104752247A/zh
Application granted granted Critical
Publication of CN104752247B publication Critical patent/CN104752247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种金属桥连缺陷的检测结构以及制备方法，所述结构包括：半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；通孔阵列，位于所述掺杂区上方；第一金属层和第二金属层，第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间和/或四周；所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。所述方法实现了在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。

Description

一种金属桥连缺陷的检测结构以及制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种金属桥连缺陷的检测结构以及制备方法。
背景技术
集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸（critical dimension，CD），随着半导体技术的不断发展器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
随着半导体器件尺寸的不断缩小，所述器件的逻辑区故障排除（Logicarea debug）变得更加困难，因为故障区域或者具有缺陷的地方很难找到，例如查找缺陷点（weak point），包括有源区（AA）、接触孔（CT）、通孔（VIA）以及金属桥连（metal bridge）缺陷等。
晶圆可接受测试（WAT）是衡量芯片制造过程中各工艺步骤正常与否的最基本检测手段。通常在制作晶粒时，在每个晶粒和晶粒的空隙上，也就是切割道上，制作测试结构（test key），晶圆可接受测试（wafer acceptance test，WAT）方法通过对所述测试结构的测试，从而推断晶粒是否完好，通常所述WAT参数包括对元件进行电性能测量所得到的数据，例如连结性测试、阈值电压、漏极饱和电流等。
金属桥连（metal bridge）成为半导体器件电路制备中主要的缺陷，通常通过WAT中的测试结构来查找所述金属桥连（metal bridge）是否存在，现有技术中测试结构如图1所示，所述测试结构包括第一测试件和第二测试件，所述第一测试件以及第二测试件均呈梳状结构，并且相对设置，所述第一测试件中的梳齿和第二测试件中的梳齿相对交错设置，但是并不直接接触，然后对所述第一测试件和所述第二测试件进行电学性能测试，例如测试电容或者电流等参数，以此判断是否发生金属层间的桥连。
通过上述方法虽然可以对金属桥连缺陷进行检测，但是所述结构以及方法仅仅能检测到所述金属桥连缺陷的存在，所述金属桥连缺陷的位置以及数目并不能进行检测，而且所述检测结构以及方法仅能在WAT中进行，限制了所述方法的应用，因此需要对所述检测结构以及检测方法进行改进，以便消除上述各种弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种金属桥连缺陷的检测结构，包括：
半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
通孔阵列，位于所述掺杂区上方；
第一金属层和第二金属层，所述第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间和/或四周；
所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。
作为优选，通过电子束检测以排除所述第一金属层和所述第二金属层之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照。
作为优选，所述检测结构还包括位于所述竖直互联结构上的多层交替设置的所述通孔阵列和所述第一金属层、所述第二金属层。
作为优选，在每一层中选用电子束进行检测，通过电压接触原理对所述第一金属层和所述第二金属层之间的金属桥连缺陷进行查找和定位。
作为优选，所述通孔阵列包括多列间隔设置的通孔竖列，其中，每个所述通孔竖列中又包括多个间隔设置的通孔。
作为优选，所述检测结构还包括第一层间介电层以及第二层间介电层；
所述第一层间介电层位于所述半导体衬底上、所述通孔阵列之间，以形成隔离；
所述第二层间介电层位于所述第一层间介电层上、所述第一金属层和所述第二金属层之间，以形成隔离。
作为优选，所述半导体衬底为P型衬底，所述阱区为N阱，所述掺杂区为P型掺杂区。
本发明还提供了一种金属桥连缺陷检测结构的制备方法，包括：
提供半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
在所述掺杂区上形成通孔阵列，以和所述掺杂区形成电连接；
在所述通孔阵列上形成第一金属层，以和所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构；
形成所述第一金属层的同时在所述第一金属层之间和/或四周形成第二金属层。
作为优选，所述方法还包括在所述竖直互联结构的上方交替形成多层所述通孔阵列以及所述第一金属层、第二金属层。
作为优选，在每形成一层所述通孔阵列以及所述第一金属层、第二金属层后，对该层的所述第一金属层和第二金属层进行检测。
作为优选，形成所述通孔阵列的方法为：
在所述半导体衬底上形成第一层间介电层，图案化所述第一层间介电层，在所述第一层间介电层上形成多列间隔设置的通孔竖列图案；
然后在所述通孔竖列图案中填充导电材料，以形成所述通孔阵列。
作为优选，形成所述第一金属层和所述第二金属层的方法为：
在所述第一层间介电层上沉积第二层间介电层以覆盖所述通孔阵列；
图案化所述第二层间介电层，以在所述通孔阵列上方以及通孔阵列上方之间和/或四周的第二层间介电层中形成沟槽；
在所述沟槽内填充导电材料，以形成所述第一金属层和所述第二金属层。
本发明为了解决现有技术中存在的问题，提供了一种新的金属桥连检测结构，包括第一金属层、通孔阵列、掺杂区以及阱区形成的竖直互联结构；其中，所述检测结构中在所述竖直互联结构的上方还包括多层交替设置的所述通孔阵列和所述第一金属层、所述第二金属层，为了更加准确的检测所述多层的每一层中所述第一金属层、所述第二金属层之间是否形成金属桥连，通过电子束检测排出所述第一金属层和所述第二金属层之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照，然后对每一层中所述第一金属层、所述第二金属层之间进行检测，通过电压接触原理对所述金属桥连缺陷进行查找定位。
所述方法实现了在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中金属桥连检测结构示意图；
图2a-2e为本发明的一具体地实施方式中金属桥连检测结构的俯视图以及剖面图；
图3为本发明一实施方式中制备所述金属桥连检测结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述金属桥连缺陷点检测和定位结构及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决目前金属桥连检测结构存在的问题，提供了一种新的金属桥连检测结构，包括：
半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
通孔阵列，位于所述掺杂区上方；
第一金属层和第二金属层，所述第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间；
所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。
其中，所述检测结构中在所述竖直互联结构的上方还包括多层交替设置的所述通孔阵列和所述第一金属层、所述第二金属层，为了更加准确的检测所述多层的每一层中所述第一金属层、所述第二金属层之间是否形成金属桥连，通过电子束检测排出所述第一金属层和所述第二金属层之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照，然后对每一层中所述第一金属层、所述第二金属层之间进行检测，通过电压接触原理对所述金属桥连缺陷进行查找定位。
所述方法实现了在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
下面结合附图对本发明的具体实施方式作进一步的说明。
实施例1
参照图2e对该实施例中的金属桥连缺陷检测结构做进一步的说明，其中图2e为所述金属桥连缺陷检测结的剖面图。
所述检测结构包括半导体衬底201，所述半导体衬底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。
在该实施例中，所述半导体衬底优选硅，更优选为P型硅衬底。
所述半导体衬底中包括有源区以及其他的各种有源器件，其中所述有源区通过所述隔离结构202隔离，其中所述隔离结构202为所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
在所述衬底中还形成有N阱，所述阱区为N+掺杂，例如将N型掺质（例如磷）注入到所述半导体基底中，并利用热处理工艺驱入掺质，从而形成所述N型阱区。
然后在所述阱区内形成P型掺杂区203，所述P型掺杂区203可以通过离子注入的方法形成，所述P型离子注入的剂量以及能量均可以选择本领域常用的范围，在此不再赘述。
所述检测结构还包括通孔阵列205，所述通孔阵列205的俯视图如图2c右侧图形所述，其中所述通孔阵列205包括多列通孔竖列，所述通孔竖列之间相互隔离，例如通过第一层间介电层204来隔离所述通孔阵列205。所述通孔阵列位于所述P型掺杂区203的上方，并和所述P型掺杂区203形成电连接。
其中每一通孔竖列中又包含多个均匀排列设置的通孔，每个通孔之间也是相互隔离，例如通过第一层间介电层204来隔离。
其中，所述通孔阵列205选用导电材料，例如选用铜、铝等金属材料，在该实施例中，优选为铜。
所述检测结构还包括金属层，所述金属层中包含第一金属层208以及第二金属层206，其中第一金属208位于所述通孔阵列205的正上方，并且完全覆盖所述通孔阵列205，以和通孔阵列205形成电连接。
作为优选，所述检测结构还进一步包括第二层间介电层207，所述第二层间介电层207位于所述第一层间介电层204的上方，包围所述第一金属层208以及第二金属层206以形成隔离结构。
其中，所述第二金属层206位于所述第一金属208之间以及位于所述通孔阵列205的四周围，如图2d所示，所述第一金属层208以及第二金属层206可以选用本领域常用的金属材料，例如金属铜、金属铝等，在该实施例中优选金属铝。
其中，所述第一层间介电层204以及第二层间介电层207可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
在所述半导体衬底201上形成所述通孔阵列205以及所述第一金属层208以及第二金属层206之后，结合所述掺杂区203以及阱区和所述半导体衬底形成竖直互连结构，然后通过电子束检测排出所述第一金属层208和所述第二金属层206之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照。
如果所述第一金属层208和所述第二金属层206之间存在金属桥连缺陷，则进行修正以消除所述金属桥连缺陷，然后形成检测结构的参照。
作为进一步的优选，在所述竖直互连结构上方还包括多层由所述通孔阵列205以及所述第一金属层208以及第二金属层206形成的互联结构，在每一层所述互连结构中都对所述第一金属层208以及第二金属层206进行电子束检测，以确定是否存在所述金属桥连结构，若存在所述桥连结构，则通过电压接触原理对所述金属桥连缺陷进行查找定位。
所述检测结构能够实现在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
实施例2
下面结合图2a-2e对该实施例中的金属桥连缺陷检测结构的制备方法做进一步的说明，其中左侧图形为所述金属桥连缺陷检测结构的剖视图，右侧的图形为所述金属桥连缺陷检测结构的俯视图。
首先，参照图2a，提供半导体衬底201，在所述半导体衬底201中形成阱区，以及掺杂区203。
具体地，在该步骤中，所述半导体衬底201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。
在该实施例中，所述半导体衬底优选硅，更优选为P型硅衬底。
所述半导体衬底中形成有源区以及其他的各种有源器件，其中所述有源区通过所述隔离结构202隔离，其中所述隔离结构202为所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
参照图2b，在所述衬底中形成N阱，所述阱区为N+掺杂，例如将N型掺质（例如磷）注入到所述半导体基底中，并利用热处理工艺驱入掺质，从而形成所述N型阱区。
然后在所述阱区内形成P型掺杂区203，所述P型掺杂区203可以通过离子注入的方法形成，所述P型离子注入的剂量以及能量均可以选择本领域常用的范围，在此不再赘述。
然后参照图2c，在所述半导体衬底201上沉积第一层间介电层204，在所述第一层间介电层204中形成通孔阵列205。
具体地，首先在所述半导体衬底201上沉积第一层间介电层204，所述第一层间介电层204可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
然后图案化所述第一层间介电层204，以在所述第一层间介电层204中形成多个孔，所述多个孔呈直线排列形成一列，所述多列形成阵列，然后在所述孔中填充导电材料，所述导电材料可以选用本领域常用的金属材料，例如金属铜或者金属铝，在该实施例中优选为金属铜。
然后参照图2d，在所述第一层间介电层204上沉积第二层间介电层207，并且在所述第二层间介电层207中形成所述第一金属层208以及第二金属层206。
具体地，首先在所述第一层间介电层204上沉积第二层间介电层207，所述第二层间介电层207可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
然后图案化所述第二层间介电层207，以在所述第二层间介电层207中形成多个沟槽，部分所述沟槽位于所述通孔阵列205的正上方，以露出所述通孔阵列205，另外，部分所述沟槽位于所述通孔阵列205之间第二层间介电层207中以及位于所述通孔阵列205四周的第二层间介电层207中。然后在所述沟槽中填充导电材料，所述导电材料可以选用本领域常用的金属材料，例如金属铜或者金属铝，在该实施例中优选为金属铝，以和所述通孔阵列205形成电连接，所述第一金属层208、所述通孔阵列205、所述掺杂区203以及所述阱区形成竖直互联结构。
参照图2e，在所述竖直互连结构上方还包括多层由所述通孔阵列205以及所述第一金属层208以及第二金属层206形成的互联结构。所述通孔阵列205以及所述第一金属层208以及第二金属层206形成的互联结构的形成方法可以参照上述形成通孔阵列205以及所述第一金属层208的步骤，还可以根据需要进行改进。
其中，在每一层所述互连结构中都对所述第一金属层208以及第二金属层206进行电子束检测，以确定是否存在所述金属桥连结构，若存在所述桥连结构，则通过电压接触原理对所述金属桥连缺陷进行查找定位。
本发明为了解决现有技术中存在的问题，提供了一种新的金属桥连检测结构，包括第一金属层、通孔阵列、掺杂区203以及阱区形成的竖直互联结构；其中，所述检测结构中在所述竖直互联结构的上方还包括多层交替设置的所述通孔阵列和所述第一金属层、所述第二金属层，为了更加准确的检测所述多层的每一层中所述第一金属层、所述第二金属层之间是否形成金属桥连，通过电子束检测排出所述第一金属层和所述第二金属层之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照，然后对每一层中所述第一金属层、所述第二金属层之间进行检测，通过电压接触原理对所述金属桥连缺陷进行查找定位。
所述方法实现了在线（in-line）检测，不仅能够准确的确定金属桥连的发生，而且还能够精准的对所述金属桥连的位置进行定位；所述检测结构能够和在线工具实现良好的兼容，而不在局限于WAT检测，不仅检测结构更加更加准确，而且应用更加广泛。
图3为本发明一实施方式中制备所述金属桥连检测结构的工艺流程图，具体包括以下步骤：
步骤201提供半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
步骤202在所述掺杂区上形成通孔阵列，以和所述掺杂区形成电连接；
步骤203在所述通孔阵列上形成第一金属层，以和所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构；
步骤204形成所述第一金属层的同时在所述第一金属层之间和/或四周形成第二金属层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种金属桥连缺陷的检测结构，包括：
半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
通孔阵列，位于所述掺杂区上方；
第一金属层和第二金属层，所述第一金属层位于所述通孔阵列上方，所述第二金属层位于所述第一金属层之间和/或四周；
所述第一金属层、所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构。
2.根据权利要求1所述的检测结构，其特征在于，通过电子束检测以排除所述第一金属层和所述第二金属层之间金属桥连缺陷，以所述竖直互联结构作为所述检测结构的参照。
3.根据权利要求1所述的检测结构，其特征在于，所述检测结构还包括位于所述竖直互联结构上的多层交替设置的所述通孔阵列和所述第一金属层、所述第二金属层。
4.根据权利要求3所述的检测结构，其特征在于，在每一层中选用电子束进行检测，通过电压接触原理对所述第一金属层和所述第二金属层之间的金属桥连缺陷进行查找和定位。
5.根据权利要求1所述的检测结构，其特征在于，所述通孔阵列包括多列间隔设置的通孔竖列，其中，每个所述通孔竖列中又包括多个间隔设置的通孔。
6.根据权利要求1所述的检测结构，其特征在于，所述检测结构还包括第一层间介电层以及第二层间介电层；
所述第一层间介电层位于所述半导体衬底上、所述通孔阵列之间，以形成隔离；
所述第二层间介电层位于所述第一层间介电层上、所述第一金属层和所述第二金属层之间，以形成隔离。
7.根据权利要求1所述的检测结构，其特征在于，所述半导体衬底为P型衬底，所述阱区为N阱，所述掺杂区为P型掺杂区。
8.一种金属桥连缺陷检测结构的制备方法，包括：
提供半导体衬底，所述半导体衬底中形成有阱区以及位于所述阱区内的掺杂区，其中，所述阱区和所述掺杂区具有不同的掺杂类型；
在所述掺杂区上形成通孔阵列，以和所述掺杂区形成电连接；
在所述通孔阵列上形成第一金属层，以和所述通孔阵列、所述掺杂区以及所述阱区形成竖直互联结构；
形成所述第一金属层的同时在所述第一金属层之间和/或四周形成第二金属层。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括在所述竖直互联结构的上方交替形成多层所述通孔阵列以及所述第一金属层、第二金属层。
10.根据权利要求9所述的方法，其特征在于，在每形成一层所述通孔阵列以及所述第一金属层、第二金属层后，对该层的所述第一金属层和第二金属层进行检测。
11.根据权利要求8所述的方法，其特征在于，形成所述通孔阵列的方法为：
在所述半导体衬底上形成第一层间介电层，图案化所述第一层间介电层，在所述第一层间介电层上形成多列间隔设置的通孔竖列图案；
然后在所述通孔竖列图案中填充导电材料，以形成所述通孔阵列。
12.根据权利要求8所述的方法，其特征在于，形成所述第一金属层和所述第二金属层的方法为：
在所述第一层间介电层上沉积第二层间介电层以覆盖所述通孔阵列；
图案化所述第二层间介电层，以在所述通孔阵列上方以及通孔阵列上方之间和/或四周的第二层间介电层中形成沟槽；
在所述沟槽内填充导电材料，以形成所述第一金属层和所述第二金属层。
CN201310737681.5A 2013-12-27 2013-12-27 一种金属桥连缺陷的检测结构以及制备方法 Active CN104752247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310737681.5A CN104752247B (zh) 2013-12-27 2013-12-27 一种金属桥连缺陷的检测结构以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310737681.5A CN104752247B (zh) 2013-12-27 2013-12-27 一种金属桥连缺陷的检测结构以及制备方法

Publications (2)

Publication Number Publication Date
CN104752247A true CN104752247A (zh) 2015-07-01
CN104752247B CN104752247B (zh) 2017-10-20

Family

ID=53591747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310737681.5A Active CN104752247B (zh) 2013-12-27 2013-12-27 一种金属桥连缺陷的检测结构以及制备方法

Country Status (1)

Country Link
CN (1) CN104752247B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368635A (zh) * 2017-07-05 2017-11-21 上海华虹宏力半导体制造有限公司 检测低压阱区和高压阱区混接的方法
CN110676317A (zh) * 2019-09-30 2020-01-10 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
CN112415075A (zh) * 2019-08-21 2021-02-26 生命技术公司 包含多通道流动池的装置
CN117976661A (zh) * 2024-04-02 2024-05-03 杭州立昂东芯微电子有限公司 一种半导体图层中薄层图形的测试结构及测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041984A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN103137511A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及对应的测试方法
CN103137603A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041984A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN103137603A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法
CN103137511A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及对应的测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107368635A (zh) * 2017-07-05 2017-11-21 上海华虹宏力半导体制造有限公司 检测低压阱区和高压阱区混接的方法
CN112415075A (zh) * 2019-08-21 2021-02-26 生命技术公司 包含多通道流动池的装置
CN110676317A (zh) * 2019-09-30 2020-01-10 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
CN117976661A (zh) * 2024-04-02 2024-05-03 杭州立昂东芯微电子有限公司 一种半导体图层中薄层图形的测试结构及测试方法

Also Published As

Publication number Publication date
CN104752247B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US20110074459A1 (en) Structure and method for semiconductor testing
US8232115B2 (en) Test structure for determination of TSV depth
CN101197348B (zh) 多用途多晶硅边缘测试结构
TWI466211B (zh) 電阻式測試結構、半導體裝置及電阻裝置之操作方法
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
US20070210306A1 (en) Test pattern for measuring contact short at first metal level
CN102543951B (zh) 堆叠并可调谐的电源熔丝
CN102931170B (zh) 一种检测结构及形成方法和检测方法
CN103094253B (zh) 一种栅极氧化层测试结构
CN109560001B (zh) 半导体器件的缺陷检测结构、装置及其检测方法
CN107845623A (zh) 用于硅通孔的电测试的改进系统以及对应的制造工艺
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
CN107346752B (zh) 半导体测试结构及其形成方法以及测试方法
CN110335861B (zh) 一种半导体器件及其制作方法
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2010098111A (ja) 配線間不良箇所特定方法
CN110400788B (zh) 一种检查半导体器件设计规则的测试结构及测试方法
CN109449098A (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN109300878B (zh) 界面缺陷表征结构的形成方法
TWI583978B (zh) 具有包含雙向保護二極體之測試結構的積體電路
CN109300799A (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN103943606A (zh) 一种半导体器件中缺陷的检测结构及检测方法
TWI434362B (zh) 金屬氧化物半導體測試結構、其形成方法以及用於進行晶圓驗收測試之方法
CN209434149U (zh) 半导体结构及测试系统
CN109192676B (zh) 界面缺陷的表征方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant