JP2010098111A - 配線間不良箇所特定方法 - Google Patents

Abstract

【課題】配線の信頼性試験で検出された不良配線の短絡箇所を、ボルテージコントラスト法により、短時間に確実に特定できる方法を提供する。
【解決手段】多数の第１の並列配線領域が第１の接続領域で接続された一方の（櫛歯状）配線１１と、多数の第２の並列配線領域が第２の接続領域で接続された他方の（櫛歯状）配線１２とを、第１と第２の並列配線領域が対向する配置で、絶縁膜に埋め込まれた状態で形成し、第１の並列配線領域と第２の並列配線領域との間の絶縁膜の信頼性試験を行い、短絡を生じさせ、一方の（櫛歯状）配線１１と他方の（櫛歯状）配線１２のいずれか一方の接続領域を除去ないし断線させ、ボルテージコントラスト法の観察を行ない、並列配線領域間短絡箇所を特定する。
【選択図】図３

Description

本発明は、半導体装置の配線間絶縁膜の信頼性試験において発生した不良箇所を特定する方法に関する。

半導体集積回路装置においては、年々トランジスタ等の素子の微細化と高集積化が進められている。微細化と高集積化に伴い、配線ピッチは減少して配線幅、配線間隔が減少すると共に、配線は多層化する。配線幅の減少は配線の信頼性を低下させる傾向があり、配線間隔の減少は配線間寄生容量を増加させ、配線間絶縁膜の信頼性を低下させる傾向がある。全体として配線の信頼性を確保することが困難になってきている。

先端システムＬＳＩにおいては、高速動作を保証するため配線遅延を低減することが重要である。配線遅延は、配線抵抗と配線間容量に依存する。配線抵抗を低くするためにアルミニウムより低抵抗な銅配線が用いられる。配線間容量を低くするために酸化シリコンより低い誘電率を有するＳｉＯＣ等の低誘電率（ローｋ）材料を層間絶縁膜に用いるようになってきた。低誘電率絶縁膜として、多孔質膜が注目されている（例えば、特開２００７−２２７７２０号）。比誘電率１の空孔を含むことにより、誘電率の低減に有効である。

配線間絶縁膜の信頼性に関して、顧客の要求基準を満足するかどうかを確認するため、絶縁膜で分離された対向配線のテストエレメントグループ（ＴＥＧ）を用いて、配線間の経時的絶縁破壊（ＴＤＤＢ、time dependent dielectric breakdown）を評価することが多い。ＴＤＤＢは、温度を高く、印加電圧（ストレス）を高く設定し、配線間絶縁膜の絶縁破壊を生じるまでの時間を測定する。顧客の信頼性要求基準を満足できない場合は、プロセス条件の改善が必要になってくる。何が原因で不良が生じるのかを調べ、そこを改善するのが最も効率が高い。原因特定には、ＴＤＤＢ試験後のサンプルの故障解析を行うことが有効である。できるだけ確実に短時間で解析を行なうことが要求されてくる。そのためには、不良箇所を確実に短時間で特定することが必要である。

配線不良箇所の特定方法として、ＯＢＩＲＣＨ（optical beam induced resistance change）法等抵抗変化を測定する方法と、導体配線パターンのチャージアップの影響を２次電子像により観察する方法が知られている。

ＯＢＩＲＣＨ法は、赤外レーザ光を配線上に照射し、配線抵抗の上昇率の違いから不良部を限定する方法である（例えば、特開平１０−３０７１６４号、特開２００５−１９１２４９号）。１度に広範囲の観察ができる。但し一定の電流を流すため、発熱により破壊が進むことがある。ＴＤＤＢにより不良が発生したままの状態が観察できない可能性がある。

特開２００３−１７９１１１号は、櫛状に組み合わされた第１と第２の配線パターンを形成し、その一方のみを接地し、両導体配線パターンにイオンビームを照射し、その際に生じるチャージアップの影響を２次電子像のコントラストの変化で観察することを提案する。接地された配線は、電荷が接地に流れる為チャージアップしにくい。チャージアップしない配線にはイオンが入射し、２次電子が発生して明るく見える。電気的に浮遊状態の配線は、入射するイオンによりチャージアップする。チャージアップを生じると、入射する電荷を反発するので入射イオン量が減少し、２次電子も減少して暗く見える。以下、図を参照して、特開２００３−１７９１１１号の提案をさらに説明する。

図５Ａは、組み合わせて配置された櫛状導体配線パターン４１，４２間にショート箇所５５が存在する場合を示す。検出手順としては、まず接地処理用コンタクト５２と測定用パッド４６との間をＦＩＢ装置により配線加工を行い、接続部５４により短絡させて、一方の導体配線パターン４２を接地処理する。

図５Ｂに示すように、接地処理を行っていない片方の導体配線パターン４１上の任意の部分５６をＦＩＢ装置にて切断加工する。切断加工を施した部分５６を境として２次電子検出器で観測したコントラスト像に変化が確認できる。接地処理した導体配線パターン４２とショート不良を起こしている部分の導体配線パターン４１は、切断加工部分５６を境にコントラスト像が明るく見え、ショートしていない部分の導体配線パターン４１は暗く見える。ショートを起こしているパターン部分を再度ＦＩＢ装置にて切断加工、コントラスト像観察を繰り返しながら、ショート部分を絞り込んでいく。

２次電子像を用いる方法にボルテージコントラスト（ＶＣ、voltage contrast）法がある。ＶＣ法は、通常、導電パターンを有する試料をＳＥＭ（走査型電子顕微鏡）内に搬入し、電子線を試料表面に当て、帯電させることにより、帯電量に応じた電位を導電パターンに持たせ、電位によって２次電子の発生率が異なってＳＥＭ像の明るさが変わることを利用し、導電パターンに断線があるか否かを検出する方法である（例えば、特開２００６−１９４２１号）。櫛歯状配線をボルテージコントラスト法で観察すると、断線している箇所から先の配線が暗く見える。低電圧で観察するため、破壊が進むことはほとんどない。但し、観察範囲が狭く、広い範囲の観察には時間がかかる。

特開２００４−２２７７２０号公報 特開平１０−３０７１６４号公報 特開２００５−１９１２４９号公報 特開２００３−１７９１１１号公報 特開２００６−１９４２１号公報

本発明の目的は、配線間絶縁膜の信頼性試験で発生した不良箇所を、ボルテージコントラスト法により、短時間に確実に特定できる方法を提供することである。

本発明の１観点によれば、
多数の第１の並列配線領域が第１の接続領域で接続された第１の配線と、多数の第２の並列配線領域が第２の接続領域で接続された第２の配線とを、第１と第２の並列配線領域が対向する配置で、絶縁膜に埋め込まれた状態で形成し、
第１の並列配線領域と第２の並列配線領域との間の絶縁膜の信頼性試験を行い、短絡を生じさせ、
第１、第２の配線の一方の接続領域を除去ないし断線させ、
ボルテージコントラスト法の観察を行ない、並列配線領域間短絡箇所を特定する、
配線間不良箇所特定方法
が提供される。

多数の並列配線領域の中から、短絡した並列配線領域を浮かび上がらせることができる。

配線間絶縁膜の信頼性試験（ＴＤＤＢ）においては、長い配線長を実現するため通常インターデジタル配置の一対の櫛歯状配線が用いられる。試験の対象となるのは、並列配線領域である櫛歯状配線の歯の部分、が対向する領域の絶縁膜である。配線間の短絡不良が生じると一対の櫛歯状配線が電気的に接続されてしまう。

一方の配線を接地してボルテージコントラスト（ＶＣ）法で観察すると、両配線が全て明るく見えてしまい、短絡箇所の特定に時間がかかってしまう。接地していない方の配線を切断してＶＣ観察を繰り返せば、短絡箇所を絞り込んで行くことはできるが、切断工程、ＶＣ観察工程を繰り返すことで時間がかかる。

図１は、櫛歯状配線の構成を概略的に示す平面図である。櫛歯状配線１１，１２が互いに嵌め合わされた配置で形成され、パッドＰＤ１，ＰＤ２に接続されている。本発明者らは、櫛歯状配線を、歯の部分が並列配置される並列配線領域ＰＷＲ１、ＰＷＲ２と、並列配線領域を相互接続する接続領域ＣＮ１，ＣＮ２に分けて考えた。ＴＤＤＢ信頼性試験においては、並列配線領域ＰＷＲ１とＰＷＲ２とが対向配置され、接続領域ＣＮ１，ＣＮ２が並列配線領域ＰＷＲ１、ＰＷＲ２とパッドＰＤ１、ＰＤ２を電気的に接続している。

ＴＤＤＢ試験後、一方の配線の接続領域例えばＣＮ１を除去ないし切断する。該一方の配線の並列配線領域ＰＷＲ１は相互に分離され、電気的に浮遊状態となる。短絡ＳＣが生じている部分のみは一方の並列配線領域が他方の並列配線領域に接続される。一方の並列配線領域を電気的に分離した状態でＶＣ観察を行なえば、他方の並列配線領域と短絡が生じている一方の並列配線領域のみが明るく見え、不良箇所を容易に特定できる。より詳細な実施例の説明に先立ち、対象とする半導体装置の多層配線の構成例を説明する。

図２は、多層配線を有する半導体装置の構成例を示す断面図である（例えば特開２００４−２２７７２０号参照）。８層の銅配線と最上アルミ配線とを含む多層配線を有する半導体装置を示す。

シリコン基板ＳＵＢにシャロートレンチアイソレーションによる素子分離領域ＳＴＩを形成し、イオン注入によってｎ型ウェルＮＷ，ｐ型ウェルＰＷを作成する。素子分離領域ＳＴＩに囲まれたシリコン基板表面を熱酸化し、ゲート絶縁膜を形成し、ゲート絶縁膜上にポリシリコンを堆積し、パターニングしてゲート電極Ｇを作成する。ゲート電極Ｇをマスクとしてイオン注入を行い、エクステンション領域を作成する。ゲート電極側壁上にサイドウォールスペーサを作成し、サイドウォールスペーサをマスクとしてイオン注入を行い、高濃度の拡散層を形成して、ソース／ドレイン領域Ｓ／Ｄを作成する。このようにして、ｐ型ウェルＰＷにｎチャネルＭＯＳトランジスタ（ＮＭＯＳ）が作成される。ｎ型ウェルＮＷには導電型を反転したｐチャネルＭＯＳトランジスタ（ＰＭＯＳ）が作成される。ＮＭＯＳとＰＭＯＳに対しては、必要に応じてホトレジストマスクを用い、イオン注入工程等を別工程で行う。

トランジスタを覆って、シリコン基板上にフォスフォシリケートガラス（ＰＳＧ）等の下方層間絶縁膜ＬＩＩを形成し、ソース／ドレイン領域Ｓ／Ｄなどに達するコンタクト孔をエッチングし、バリアメタル層を介してタングステンを埋め込んで導電性プラグＰＬを形成する。下方層間絶縁膜ＬＩＩの上に、ＳｉＣのエッチストッパ膜ＥＳ１をＣＶＤで厚さ５０ｎｍ程度堆積し、その上に厚さ２００ｎｍ程度のＳｉＯＣ膜等のポーラス絶縁膜ＰＤ１を形成し、その上にＳｉＣのキャップ層ＣＬ１をＣＶＤで厚さ５０ｎｍ程度堆積する。これら３層ＥＳ１，ＰＤ１，ＣＬ１を貫通するトレンチをエッチングし、銅配線層を埋め込み、キャップ層ＣＬ１上の不要部を化学機械研磨（ＣＭＰ）で除去し、シングルダマシン構造の第１銅配線ＣＷ１を形成する。

第１銅配線ＣＷ１を覆って、キャップ層ＣＬ１上に、銅の拡散を防止する銅拡散防止膜ＤＢ１を厚さ５０ｎｍ程度のＳｉＣ膜で形成する。銅拡散防止膜ＤＢ１の上に、ＳｉＯＣ等のポーラス絶縁材料を塗布し、ベークしてポーラス絶縁膜ＰＤ２Ｌを形成する。ポーラス絶縁膜ＰＤ２Ｌは、後にダマシン配線のビア導電体を囲む部分となる。ポーラス絶縁膜ＰＤ２Ｌに紫外線ＵＶや水素プラズマを照射して、ポーラス絶縁膜ＰＤ２Ｌの機械的強度を増大する。この時、比誘電率は増大する。ポーラス絶縁膜ＰＤ２Ｌ上に厚さ２００ｎｍ程度のポーラス絶縁膜ＰＤ２Ｕを形成する。このポーラス絶縁膜ＰＤ２Ｕは、ダマシン配線の配線パターンを囲む部分であり、塗布後ベークしてポーラス絶縁とはするが、紫外線処理や水素プラズマ処理は行わず、誘電率を低い状態に保つ。ポーラス絶縁膜ＰＤ２Ｕ上に、ＳｉＣのキャップ層ＣＬ２をＣＶＤで厚さ５０ｎｍ程度堆積する。これらの絶縁積層ＤＢ１，ＰＤ２Ｌ，ＰＤ２Ｕ，ＣＬ２により、層間絶縁膜が形成される。

第１銅配線ＣＷ１の接続箇所に対応する開口を有するマスクを用いて、キャップ層ＣＬ２，ポーラス絶縁膜ＰＤ２Ｕ，ポーラス絶縁膜ＰＤ２Ｌを貫通し、銅拡散防止膜ＤＢ１を露出するビア孔をエッチングし、ビア孔内に詰め物をした後，配線パターンの開口を有するマスクを用いて、キャップ層ＣＬ２，ポーラス絶縁膜ＰＤ２Ｕに配線用トレンチをコントロールエッチングする。ビア孔内の詰め物を除去し、ビア孔の底面に露出したＳｉＣ膜ＤＢ１をエッチングして、第１銅配線ＣＷ１の接続部を露出する。その後、バリアメタル層、銅シード層をスパッタリングし、銅層をメッキし、層間絶縁膜上の不要部をＣＭＰで除去する。このようにして，層間絶縁膜に埋め込まれたデュアルダマシン構造の第２銅配線ＣＷ２を作成する。

さらに、銅拡散防止膜ＤＢ（ｉ−１）、下側ポーラス絶縁膜ＰＤｉＬ、上側ポーラス絶縁膜ＰＤｉＵ，ＳｉＣのキャップ層ＣＬｉ（ｉは銅配線層の順番に相当する数字）を１組の層間絶縁膜として、ｉ＝３〜８までの層間絶縁膜を積層する。下側ポーラス絶縁膜ＰＤｉＬは紫外線又は水素プラズマで処理し、機械的強度を増加させる。各層間絶縁膜にはデュアルダマシン構造の銅配線ＣＷｉ（ｉ＝３〜８）を埋め込む。８層の銅配線が積層される。

なお、各層間絶縁膜の上側ポーラス絶縁膜ＰＤｉＬと下側ポーラス絶縁膜ＰＤｉＬの間にＳｉＣのエッチストップ膜を挿入した構成も作成できる。

銅配線ＣＷ８を覆って、キャップ層ＣＬ８の上に銅拡散防止膜ＤＢ８を形成し、さらに酸化シリコン膜ＩＬ１を形成する。酸化シリコン膜ＩＬ１にビア孔を形成し、タングステンビアＶＭを埋め込む。酸化シリコン膜ＩＬ１上にタングステンビアＶＭに接続されるアルミ配線ＴＡＬを形成する。アルミ配線ＴＡＬを覆って、酸化シリコン膜ＩＬ２を形成し、パッド部に開口を形成する。さらにパッシベーション膜ＰＳを形成し、パッド部を開口する。このようにして多層配線を有する半導体装置を形成する。なお、シングルダマシン配線を２層以上形成してもよい。その他、層間絶縁膜、配線の構造として種々の置換、変更を行なうこともできる。

新たな機種の開発においては、要素毎の開発が行なわれることも多い。例えば、シリコンウエハ上に下層配線のみを作成することも行われる。完成品用ウエハ、要素開発用ウエハを問わず、テストエレメントグループ（ＴＥＧ）が形成される。テストエレメントグループ（ＴＥＧ）は複数のテストエレメント（ＴＥ）をまとめて呼ぶ名称である。

図３Ａは、ＴＤＤＢ試験用のテストエレメントの構成例の平面図、図３Ｂは櫛歯状配線の歯の部分（並列配線領域）を含む配線パターンの平面図，３Ｃ、３Ｄは櫛歯状配線の並列配線領域とパッドを接続する接続領域を示す断面図、図３Ｅは絶縁膜に埋め込まれた配線構造の断面図、図３Ｆはボルテージコントラスト法の準備工程を示す断面図である。

図３Ａに示すように、多数の並列配線領域ＰＷＲ１を歯の部分として含み、並列配線領域が櫛歯の背の部分に当たる接続領域で接続された一方の櫛歯状配線１１を１つの配線層で形成する。対向配置される他方の櫛歯状配線１２の歯の部分（並列配線領域）ＰＷＲ２を同一又は異なる配線層で形成する。並列配線領域ＰＷＲ２の各端部上にビア導電体を有する接続領域ＣＮ２が形成され、並列配線領域ＰＷＲ２を相互接続する。パッドＰＤ１，ＰＤ２が、各接続領域ＣＮ１，ＣＮ２に接続される。

図３Ｂは、並列配線領域ＰＷＲ１とＰＷＲ２が対向する部分を抽出した平面図である。他方の並列配線領域ＰＷＲ２は互いに電気的に分離した配線領域の集合である。配線間短絡ＳＣが生じると、他方の並列配線領域ＰＷＲ２の何れかのみが一方の配線の並列配線領域ＰＷＲ１に接続され、残りの並列配線領域は一方の櫛歯状配線から分離された状態を保つ。但し、図３Ａの状態では他方の櫛歯状配線１２の全並列配線領域ＰＷＲ２が接続領域ＣＮ２により接続されている。

図３Ｃに示すように、一方の櫛歯状配線は、例えば図２に示す第１銅配線ＣＷ１で形成され、背の部分の接続領域ＣＮ１が延長され、その上に例えば図２の第２銅配線ＣＷ２のデュアルダマシン配線で形成された、ビア導電体Ｖ１が形成され、パッドＰＤ１に接続される。

図３Ｄに示すように、他方の櫛歯状配線は、例えば図２に示す第１銅配線ＣＷ１で形成された並列配線領域ＰＷＲ２の各端部上に、例えば図２の第２銅配線ＣＷ２のデュアルダマシン配線のビア部で形成されたビア導電体Ｖ２が形成される。接続領域ＣＮ２の配線パターンが各ビア導電体を介して並列配線領域ＰＷＲ２を相互接続し、パッドＰＤ２に接続する。なお、パッドＰＤ１，ＰＤ２は、タングステンプラグとアルミニウム配線パターンの積層で形成しても、単層アルミニウムパターンで形成してもよい。

図３Ｅに示すように、櫛歯状配線は絶縁積層に埋め込まれた状態である。他方の櫛歯状配線を例示するが、一方の櫛歯状配線も同一の絶縁積層に埋め込まれる。配線間絶縁膜の信頼性試験はこの状態で行われる。

第１銅配線と第２銅配線を用いてＴＤＤＢ試験用テストエレメントを形成する場合を説明したが、テストエレメントの構成配線層は自由に選択できる。但し、下層配線ほど配線ピッチが狭い傾向があるので、下層配線に対する信頼性試験が特に必要である。

図３Ｆに示すように、配線間の信頼性試験終了後、絶縁積層を上部からエッチング又は化学機械研磨等の研磨により除去する。レベルＬ１は、他方の配線の接続領域ＣＮ２の表面が露出するレベルである。ここで、接続領域ＣＮ２をウェットエッチングすることができる。接続領域ＣＮ２をウェットエッチングすると、他方の配線の並列配線領域ＰＷＲ２は、電気的に互いに分離された状態となる。接続領域をウェットエッチングする場合は、対象となる接続領域ＣＮを並列配線領域ＰＷＲと異なるエッチング特性を有する材料で形成することが好ましい。

レベルＬ２は、研磨により接続領域ＣＮ２が除去された状態となるレベルを示す。この場合、接続領域は、並列配線領域と同じ材料でも、異なる材料でもよい。接続領域が研磨で除去されると、他方の並列配線領域ＰＷＲ２は互いに分離された状態となる。研磨としては、例えば化学機械研磨（ＣＭＰ）を用いることができる。

さらに、エッチング又は研磨を行い、櫛歯状配線の歯の部分である並列配線領域表面を露出することが好ましい。図３Ｂの状態となる。さらに一方の櫛歯状配線１１の近傍をフォーカスドイオンビーム（ＦＩＢ）等でエッチングし、基板表面を露出することが好ましい。スパッタリングにより、一方の配線１１が基板と接続（接地）された状態となる。ボルテージコントラスト法においてコントラストを強調して、浮遊状態の配線と接続された配線を識別し易くなる。

この状態でボルテージコントラスト法による観察を行うと、一方の櫛歯状配線１１と他方の配線の並列配線領域ＰＷＲ２の内、短絡で一方の櫛歯状配線１１に接続されたものが明るく見え、他方の配線の他の並列配線領域は暗く見える。従って、短絡箇所を容易に、迅速に、かつ確実に特定できる。

図４Ａは、トランジスタにより接続状態を切り替える実施例の等価回路である。一方の配線１１は、上記実施例と同様である。例えば、信頼性試験においてストレス電圧Ｖｓｔが印加される。他方の配線は、並列配線領域の各々がトランジスタＴＲによって、接続領域ＣＮ２に接続される。信頼性試験においてはトランジスタＴＲのゲートにオン電圧Ｖｇが印加されて、全トランジスタがオンとなり、並列配線領域ＰＷＲ２が接続領域ＣＮ２に接続される。接続領域ＣＮ２は例えば接地電位に接続される。

図４Ｂは、上層絶縁層が除去された状態における配線とトランジスタの配置例を示す断面図である。１対の配線の並列配線領域ＰＷＲ１，ＰＷＲ２の表面が露出された状態で、トランジスタＴＲは絶縁膜に覆われ、動作可能な状態である。ゲートＧにオフ電圧を印加してトランジスタＴＲをオフ状態とすると、並列配線領域ＰＷＲ２がそれぞれ電気的に分離された状態となる。一方の配線１１を基板に接続することが好ましいことは前述の実施例同様である。

以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、置換、組み合わせ、改良等が可能なことは当業者に自明であろう。

図１は、櫛歯状配線の構成を概略的に示す平面図である。 図２は、多層配線を有する半導体装置の構成例を示す断面図である 図３Ａは、ＴＤＤＢ試験用のテストエレメントの構成例の平面図、図３Ｂは櫛歯状配線の歯の部分を含む配線パターンの平面図，３Ｃ、３Ｄは櫛歯状配線の歯の部分とパッドを接続する接続領域の構成を示す断面図、図３Ｅは絶縁膜に埋め込まれた他方の配線の断面図、図３Ｆはボルテージコントラスト法の準備工程を示す断面図である。 図４Ａ，４Ｂは、トランジスタを用いて並列配線と接続領域を接続する実施例の等価回路図、断面図である。 図５Ａ，５Ｂは、従来技術による配線不良箇所特定方法を示す平面図である。

符号の説明

１１ 一方の（櫛歯状）配線、
１２ 他方の（櫛歯状）配線、
ＰＷＲ 並列配線領域、
ＣＮ 接続領域。

Claims (5)

1. 多数の第１の並列配線領域が第１の接続領域で接続された第１の配線と、多数の第２の並列配線領域が第２の接続領域で接続された第２の配線とを、第１と第２の並列配線領域が対向する配置で、絶縁膜に埋め込まれた状態で形成し、
   第１の並列配線領域と第２の並列配線領域との間の絶縁膜の信頼性試験を行い、短絡を生じさせ、
   第１、第２の配線の一方の接続領域を除去ないし断線させ、
   ボルテージコントラスト法の観察を行ない、並列配線領域間短絡箇所を特定する、
   配線間不良箇所特定方法。
2. 前記第１、第２の配線の並列配線領域表面を露出させてから、前記ボルテージコントラスト法の観察を行なう請求項１記載の配線間不良箇所特定方法。
3. 前記一方の配線の並列配線領域と接続領域とをエッチング特性の異なる材料で形成し、前記接続領域の除去ないし断線を、ウェットエッチングで行なう請求項１又は２記載の配線間不良箇所特定方法。
4. 前記接続領域の除去ないし断線を、研磨で行なう請求項１又は２記載の配線間不良箇所特定方法。
5. 前記一方の配線の並列配線領域の各々と接続領域との間にトランジスタを接続し、トランジスタをオンにして前記絶縁膜の信頼性試験を行い、トランジスタをオフにして前記ボルテージコントラスト法の観察を行なう請求項１又は２記載の配線間不良箇所特定方法。

Images