CN109473420A - 耐电弧的开裂阻止 - Google Patents

Abstract

本发明涉及耐电弧的开裂阻止。本公开涉及半导体结构，更特别地，涉及耐电弧的开裂阻止结构及其制造方法。该结构包括：开裂阻止结构，其包括围绕集成电路的有源区域的双轨道；以及BOx穿通电接触，其将双轨道中的每一个电连接到下层衬底。

Description

耐电弧的开裂阻止

技术领域

本公开涉及半导体结构，更特别地，涉及耐电弧的开裂阻止(crackstop)结构及其制造方法。

背景技术

开裂阻止结构形成在芯片的有源区域周围的电介质材料中，以防止开裂传播到有源区域。开裂阻止结构可以是边缘密封结构，其防止水汽和氧化进入芯片的有源区域。

开裂阻止结构通常是大的金属环结构。然而，这些结构在半导体制造过程中的等离子体蚀刻期间易于产生电弧。RF技术中使用的高电阻率SOI衬底的电弧敏感性进一步增加。例如，高电阻率衬底(用于RF技术中)促进等离子体不均匀性/不稳定性，导致产生电弧和器件充电。在没有被电连接的相邻金属结构之间也经常发生电弧损害。这在双轨道开裂阻止结构中尤其令人担忧，其在相邻轨道之间或与相邻金属结构之间呈现电弧放电(arcing)。

发明内容

在本公开的方面中，一种结构包括：开裂阻止结构，其包括围绕集成电路的有源区域的双轨道；以及BOx穿通电接触，其将所述双轨道中的每一个电连接到下层衬底。

在本公开的方面中，一种结构包括：非相交的金属开裂阻止轨道，其包括围绕集成电路的有源区域的外部开裂阻止结构和围绕所述集成电路的所述有源区域的内部开裂阻止结构；以及BOx穿通电接触，其将所述外部开裂阻止结构和所述内部开裂阻止结构中的每一者电连接到绝缘体上硅技术的下层衬底。

在本公开的方面中，一种方法包括形成通过SOI技术的绝缘体层和半导体层的BOx穿通电接触，以将非相交的金属开裂阻止轨道电连接到下层衬底。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。

图1示出了根据本公开的方面的具有BOx接触的双轨道开裂阻止及其制造工艺的俯视平面图。

图2示出了根据本公开的方面的除了其他特征之外的沿图1的线A-A的具有BOx接触的双轨道开裂阻止以及相应的制造工艺的横截面图。

具体实施方式

本公开涉及半导体结构，更特别地，涉及耐电弧的开裂阻止结构和制造方法。更具体地，本公开描述了其中轨道共享BOx(BI)接触的双轨道开裂阻止结构。有利地，共享的BOx接触允许轨道浮动到相同的电势，由此减少或甚至消除轨道之间的电弧放电。

在实施例中，这里描述的耐电弧的开裂阻止结构是可以充当水汽/氧化阻挡层的双轨道开裂阻止结构。而且，在实施例中，双轨道开裂阻止结构可以用作边缘密封结构。双轨道开裂阻止结构包括由导电材料构成的两个不相交的金属开裂阻止轨道。BOx穿通(through-BOx)电接触电连接到两个不相交的金属开裂阻止轨道，并电连接到衬底。在这种配置中，现在有可能通过允许轨道通过到衬底的共同接触而浮动到相同的电势来避免开裂阻止的轨道到轨道的电弧放电，以及通过不直接将轨道彼此连接来避免开裂阻止冗余度的损失。

本公开的耐电弧的开裂阻止结构可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(IC)技术中采用了用于制造本公开的耐电弧的开裂阻止结构的方法，即，技术。例如，该结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，耐电弧的开裂阻止结构的制造使用三个基本构建块：(i)将薄膜材料沉积在衬底上，(ii)通过光刻成像在膜的顶部施加图案化的掩模，以及(iii)选择性地将膜蚀刻到掩模。

图1示出了根据本公开的方面的除了其他特征之外的具有BOx接触的双轨道开裂阻止的俯视平面图。在实施例中，图1中示出的耐电弧的开裂阻止结构是包括外部轨道105和内部轨道110的双轨道开裂阻止结构。尽管不是限制性特征，但是作为一个示例性的例子，外部轨道105和内部轨道110的宽度可以是大约12微米。在实施例中，外部轨道105和内部轨道110围绕集成电路的有源区域115。有源区域115可以包括由附图标记120表示的多个有源和/或无源部件。这些有源和/或无源部件120可以包括使用本领域技术人员应理解的常规CMOS技术制造的例如晶体管、电阻器、电容器、布线层等。

在实施例中，外部轨道105和内部轨道110是由例如铜、钨或基于铝的冶金(metallurgy)的导电材料组成的两个不相交的开裂阻止轨道，其中一个轨道在BOx穿通电接触结构125的每侧上延伸。换言之，BOx穿通电接触125可以在外部轨道105与内部轨道110之间形成。在实施例中，本文也设想了用于BOx穿通电接触125的其他位置，例如BOx穿通电接触125可以在外部轨道105的外周边或内部轨道110的内周边或它们的组合上延伸。但是，应注意，BOx穿通电接触结构125的布置应该使得可以连接到外部轨道105和内部轨道110，而不会干扰集成电路的其他结构。

仍然参考图1，BOx穿通电接触125电连接到例如半导体材料的下层衬底130(和轨道105、110)。在实施例中，衬底130可以是在绝缘体上硅(SOI)技术中使用的任何高电阻率半导体材料。如名称所暗示的，还应该理解，BOx穿通电接触125是延伸穿过SOI技术的氧化物或其他绝缘体层的接触，该接触与下层衬底130电接触。在实施例中，BOx穿通电接触125由例如钨条(bar)或位于多晶硅带(stripe)之上的钨条的导电材料制成，该导电材料沿集成电路的区域的周边延伸。

如图1进一步所示，多个金属接片(tab)135、140从例如外部轨道105和内部轨道110的开裂阻止轨道电延伸(连接)到BOx穿通接触结构125。可以从任何导电材料制造金属接片135、140，优选钨、铜或铝。在实施例中，金属接片135、140彼此不接触。金属接片135、140的宽度可以是大约5微米，并且间隔大约50微米；尽管在本文中也考虑其他尺寸。

在更具体的实施例中，金属接片135将外部轨道105电连接到BOx穿通接触结构125；而金属接片140将内部轨道110电连接到BOx穿通接触结构125。在实施例中，金属接片135可以放置在与金属接片140不同的位置处，以确保它们彼此不接触。例如，取耐电弧的开裂阻止结构100的单侧，金属接片135、140可以在每侧的一个和两个接触之间交替以分别连接到外部轨道105和内部轨道110。在替代实施例中，每个侧面、每个轨道连接可以使用单个金属接片，或者每个侧面、每个轨道连接等可以使用多个金属接片135、140。在另外的实施例中，多个金属接片135、140均匀隔开以均衡任何电势。

然而，在任何这些配置中，现在可以通过允许使用到衬底130的例如BOx穿通接触结构125的公共接触而使轨道105、110浮动到相同的电势来避免轨道到轨道的开裂阻止结构的电弧放电。另外，由于轨道105、110不直接连接彼此，所以不存在开裂阻止冗余度的损失。此外，通过电连接轨道105、110之间的BOx穿通接触结构125与衬底130，现在可以消除在等离子体处理期间可能发生的任何电势差，此外还可以减少在制造处理期间的任何反射功率偏移或缺陷产生。另外，通过使用BOx接触结构125将轨道105、110连接到衬底130，降低了高电阻率SOI衬底的电弧放电敏感性。

图2示出了根据本公开的方面的除了其他特征之外的沿图1中的线A-A的具有BOx接触的双轨道开裂阻止以及相应的制造工艺的横截面图。更具体地，图2所示的结构100包括SOI衬底130’。SOI衬底130’包括衬底130、氧化物或其他绝缘层130a(例如，BOx)和半导体层130b。半导体层130b可以是包括但不限于Si、SiGe、SiGeC、SiC、GaAs、InAs、InP以及其他III/V或II/VI化合物半导体的任何合适的半导体材料。在实施例中，SOI衬底130’可以使用例如SiMOX或晶片接合技术的任何常规的制造工艺来制造。

仍然参考图2，外部轨道105和内部轨道110形成通过诸如不同的金属层的集成电路的多层绝缘体材料145。在实施例中，外部轨道105和内部轨道110可以在制造不同的布线和过孔互连期间通过常规的CMOS技术形成。在实施例中，可以在第一布线层处形成接触150，以将轨道105、110连接到合适的半导体材料130b。接触150也可以以本文所述的方式形成在器件的其他层级处。

例如，以单个金属化层级作为示例，可通过本领域技术人员已知的常规光刻、蚀刻和沉积方法形成金属化结构，例如，布线结构、互连结构、轨道105、110、以及接触150。更具体地，形成在绝缘体材料145上(在集成电路的特定层级上)的抗蚀剂被暴露于能量(光)以形成图案(开口)。将使用例如反应离子蚀刻(RIE)的具有选择性化学的蚀刻工艺通过抗蚀剂的开口在绝缘体材料145中形成一个或多个沟槽。在去除抗蚀剂之后，可以通过例如化学气相沉积(CVD)工艺的任何常规的沉积工艺来沉积例如钨等的导电材料。可以通过常规的化学机械抛光(CMP)工艺去除绝缘材料145的表面上的任何残留材料。

图2进一步示出经由金属接片140在轨道110与衬底130之间进行电连接的BOx穿通接触结构125。在实施例中，为了形成BOx穿通接触结构125，沟槽被形成通过绝缘体材料145(在适当的布线层级处)、氧化物或其他绝缘层130a(例如，BOx)和半导体层130b，以暴露衬底130。在实施例中，沟槽也可以形成到衬底130中。在沟槽形成(如本文所描述的)之后，例如钨或位于多晶硅带之上的钨的导电材料然后被沉积在沟槽内。沉积工艺可以是例如CVD工艺。作为例子，任何残留材料然后可以使用CMP工艺从绝缘体材料145的表面(在适当的层级处)去除。

然后，可以以与本文所述的相似的方式将金属接片140(和其他金属接片135)形成为与轨道110电接触。还应该注意的是，金属接片140(和其他金属接片135)可以在使用轨道的双镶嵌工艺中形成。而且，应注意，虽然金属接片140被示出为在较低的布线层级连接到轨道110和BOx穿通接触结构125，但是可以在器件的任何层级具有该连接而不干扰其他电路。

如上所述的方法用在集成电路芯片的制造中。所得到的集成电路芯片可以由制造商以作为裸芯片的原始晶片形式(即，作为具有多个未封装芯片的单个晶片)或者以封装形式分发。在后一种情况下，芯片被安装在单芯片封装(诸如塑料载体中，其引线固定到母板或其他更高级别的载体)或多芯片封装(诸如陶瓷载体中，其具有表面互连和/或掩埋互连中的一者或两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(诸如母板)或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用，到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。

本公开的各种实施例的描述已为了示例的目的而给出，但并非旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的被选择以旨在最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能理解本文公开的实施例。

Claims (20)

1.一种结构，包括：

开裂阻止结构，其包括围绕集成电路的有源区域的双轨道；以及

BOx穿通电接触，其将所述双轨道中的每一个电连接到下层衬底。

2.根据权利要求1所述的结构，其中所述双轨道包括外部轨道和内部轨道。

3.根据权利要求2所述的结构，其中所述BOx穿通电接触位于所述外部轨道与所述内部轨道之间。

4.根据权利要求2所述的结构，其中所述BOx穿通电接触由延伸穿过绝缘体上硅(SOI)技术的绝缘体层的钨条构成。

5.根据权利要求2所述的结构，其中所述BOx穿通电接触由沿所述集成电路的区域的周边延伸的多晶硅带之上的钨条构成。

6.根据权利要求2所述的结构，其中所述外部轨道和所述内部轨道是彼此电隔离的不相交的金属开裂阻止轨道。

7.根据权利要求6所述的结构，其中所述不相交的金属开裂阻止轨道由铜、钨或基于铝的冶金构成。

8.根据权利要求6所述的结构，进一步包括从所述不相交的金属开裂阻止轨道延伸并且电接触所述BOx穿通接触结构的多个接片，所述多个接片彼此不电接触。

9.根据权利要求8所述的结构，其中所述多个接片彼此等距间隔开。

10.根据权利要求8所述的结构，其中所述多个接片中的单独的接片电连接到所述外部轨道和所述内部轨道。

11.根据权利要求1所述的结构，其中所述下层衬底是绝缘体上硅(SOI)技术，以及所述BOx穿通电接触延伸穿过所述SOI技术的半导体材料和绝缘体层以电连接到所述下层衬底。

12.根据权利要求1所述的结构，其中所述双轨道具有共同的BOx穿通电接触。

13.一种结构，包括：

非相交金属开裂阻止轨道，其包括围绕集成电路的有源区域的外部开裂阻止结构和围绕所述集成电路的所述有源区域的内部开裂阻止结构；以及

BOx穿通电接触，其将所述外部开裂阻止结构和所述内部开裂阻止结构中的每一者电连接到绝缘体上硅技术的下层衬底。

14.根据权利要求13所述的结构，其中所述BOx穿通电接触位于所述外部开裂阻止结构和所述内部开裂阻止结构之间。

15.根据权利要求13所述的结构，其中所述BOx穿通电接触由延伸通过所述SOI技术的绝缘层的钨条构成。

16.根据权利要求13所述的结构，其中所述BOx穿通电接触由位于多晶硅带上的钨条构成。

17.根据权利要求13所述的结构，其中所述外部开裂阻止结构和所述内部开裂阻止结构彼此电隔离。

18.根据权利要求13所述的结构，进一步包括从所述不相交的金属开裂阻止轨道延伸并电接触所述BOx穿通接触结构的多个接片，所述多个接片彼此不电接触。

19.根据权利要求13所述的结构，其中所述BOx穿通电接触延伸通过所述SOI技术的半导体材料和绝缘体层以电连接到所述下层衬底。

20.一种方法，包括形成通过SOI技术的绝缘体层和半导体层的BOx穿通电接触，以将非相交的金属开裂阻止轨道电连接到下层衬底。