CN102386167B

CN102386167B - 一种半导体器件结构

Info

Publication number: CN102386167B
Application number: CN 201010275052
Authority: CN
Inventors: 梁山安; 务林凤; 郭强
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2013-10-30
Anticipated expiration: 2030-09-03
Also published as: CN102386167A

Abstract

本发明涉及一种半导体器件结构，半导体器件结构包括待测金属互连线，以及对待测金属互连线进行短路、断路失效分析的测试结构，测试结构包含两个梳状结构和一个蛇形金属线，分别属于两个梳状结构的指型结构和蛇形金属线均与待测金属互连线位于同一平面内，且所有指型结构通过内部填充有导电材料的若干通孔分别与两个柄部相连。对本发明的测试结构进行定位短路、断路失效位置时，首先剥层去除柄部，从而断开同一组指型结构之间的连接，然后利用双束显微镜对测试结构进行PVC分析，只有与蛇形金属线发生短路指型结构显现出高亮状态，因此能够立即将短路失效位置定位到某一个具体的指型结构，进而可以提高失效分析的效率。

Description

一种半导体器件结构

技术领域

本发明涉及半导体制造工艺，特别涉及一种带有用于失效分析测试结构的半导体器件结构。

背景技术

在半导体器件的大规模生产中，通过对设计和制造后的半导体器件进行失效分析(Failure Analysis FA)，可以发现和纠正缺陷以解决缺陷产生的问题，因此，半导体器件的失效分析对于提高产率、改善工艺技术的可靠性和稳定性是非常重要的。

随着集成电路集成度的不断提高，金属互连线变得更细、更窄、更薄，因此其中的电流密度越来越大。在较高的电流密度作用下，金属互连线中的金属原子将会沿着电子运动方向迁移，这种现象就是电迁移(EM)。电迁移能使集成电路中的金属互连线在工作过程中产生短路或者断路，是引起集成电路失效的一种重要机制。因此，寻找一种可以发现金属互连线早期失效现象的方法对于解决金属互连线早期失效现象以及研究金属互连线电迁移现象都显得很重要。

基于此目的半导体器件中包含有众多不同的测试结构，其采用各种设计规则形成，目的为有效分析产生失效的实质问题。利用在测试结构上进行的各种电测试来评估半导体器件中金属互连线的微观结构和电学性能。

通过对测试结构进行检测和分析从而得到对同层的金属互连线进行可靠性评估。由于测试结构与同层的金属互连线在相同条件下形成，因此测试结构中出现导致失效的缺陷的形成原因可以在一定程度上反映出位于同层的金属互连线中的导致失效的缺陷的形成原因。

利用测试结构对金属互连线进行失效分析的方法为：首先对测试结构进行检测，从而得出测试结构中存在短路和/或断路失效；然后再对测试结构进行分析，定位出失效位置并分析产生失效的原因。若测试结构出现的失效的数量超出预先设定的某值时，则可以认为金属互连线的可靠性较低。图1A示出了现有的对金属互连线进行失效分析的测试结构的示意图。测试结构100设置于待测的金属互连线所在介电层中。测试结构100包括两个梳状结构101以及蛇形金属线102，其中每个梳状结构101包括柄部103、垂直于柄部103的数个相互平行的指型结构104，分别属于两个梳状结构101的两个指型结构相互叉合，蛇形金属线102在相互叉合的指型结构104的缝隙之间穿行，且两个梳状结构101及蛇形金属线102三者之间互相不接触。

利用现有的测试结构分析短路和断路失效时，首先对测试结构100进行检测，通过检测可知测试结构100中可能存在短路和/或断路失效，然后利用测试结构100进行失效分析从而定位出短路和/或断路失效的位置，定位的具体方法是：首先对半导体器件剥层至露出测试结构100所在的介电层，然后将蛇形金属线102的一端接地，再利用双束显微镜(SEM/FIB)对测试结构100进行电压衬度像(Passive Voltage Contrast PVC)分析，图1B示出了测试结构中存在断路失效时在双束显微镜下的PVC示意图。通过调节双束显微镜的电压和对比度，使断路失效位置102a与蛇形金属线102的接地点之间的部分显现高亮状态，而断断路失效位置102a之前的蛇形金属线102部分仍然是黑暗状态，即定位出断路失效位置。

图1C、图1D示出了测试结构中存在短路失效时在双束显微镜下的PVC示意图。若一侧梳状结构中的某一个指型结构104a与蛇形金属线102之间有短路失效，那么相应的整个梳状结构101将变成高亮状态，但是由于测试结构100的面积很大，通常指型结构104的数量范围为100～10000，这使得指型结构104与蛇形金属线102之间距离非常小，短路失效位置在实际中是难以观察到的，即在分析过程中难以定位短路的准确位置。

为了准确定位短路的失效位置，现有技术通常采用激光束引生的电阻变化异常检验(OBIRCH)机台加电信号进行分析，利用激光束扫描测试结构表面，如果测试结构中存在缺陷，则这些区域附近的热量传导不同于其他的完整区域，这将引起局部温度变化，使电阻值改变AR，此时如果对测试结构施加恒定电压，则表现为电流变化，通过此关系，将热引起的电阻变化和电流变化联系起来。将电流变化的大小与所成像的像素亮度对应，像素的位置和电流发生变化时激光扫描到的位置相对应。这样就可以通过产生的OBIRCH图像来定位缺陷。但是这种分析方法由于采用施加电信号的方式，因此电流/电压太大容易烧毁测试结构。因此，需要一种在分析过程中既能快速准确定位出短路、断路的失效位置，又能避免烧毁测试结构本身的测试结构。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

一种半导体器件结构，所述半导体器件结构包括嵌有待测金属互连线的第一介电层、依次形成于第一介电层之上的第二介电层和第三介电层，其特征在于，所述半导体器件结构中包含有测试结构，所述测试结构包括：

第一梳状结构，所述第一梳状结构包括位于第一介电层中的若干相互平行的第一指型结构、位于所述第二介电层中的若干填充有导电材料的第一通孔以及位于所述第三介电层中的第一柄部，各所述第一指型结构的同侧一端通过所述第一通孔连接至所述第一柄部；

第二梳状结构，所述第二梳状结构包括位于第一介电层中的若干相互平行的第二指型结构、位于所述第二介电层中的若干填充有导电材料的第二通孔以及位于所述第三介电层中的第二柄部，各所述第二指型结构的同侧一端通过所述第二通孔连接至所述第二柄部，所述第一指型结构与所述第二指型结构相互穿插；

蛇形金属线，所述蛇形金属线、所述第一指型结构与所述第二指型结构均处于同一平面且互不接触，所述蛇形金属线位于相互穿插的所述第一指型结构与所述第二指型结构之间。

每个所述第一指型结构通过至少一个所述第一通孔连接至所述第一柄部，

每个所述第二指型结构通过至少一个所述第二通孔连接至所述第二柄部。

所述第一指型结构和第二指型结构的数量范围均为100至10000，且数量相同。

所述第一指型结构和第二指型结构的数量均为800-1200，且数量相同。

所述第一指型结构、所述第一柄部、所述第二指型结构、所述第二柄部、所述蛇形金属线以及所述第一通孔内的导电材料和所述第二通孔内的导电材料的材料均为铜。

所述第一指型结构、所述第一柄部、所述第二指型结构、所述第二柄部和所述蛇形金属线的材料均为铝，且所述第一通孔内的导电材料和所述第二通孔内的导电材料均为钨。

所述第一介电层、第二介电层和第三介电层的材料是氧化硅。

一种对所述半导体器件结构进行缺陷分析的方法，其特征在于包括，

剥层步骤，对所述半导体器件结构剥层至露出所述第一介电层；

分析步骤，利用双束显微镜将所述蛇形金属线的一端接地，并对所述测试结构进行电压衬度像分析，定位出预定数量的断路失效位置，同时定位出短路失效位置。

所述剥层步骤是利用砂纸将所述半导体器件结构打磨至露出所述第一介电层。

所述半导体器件结构还包括位于底部的衬底，所述蛇形金属线的用于接地的一端具有焊垫，所述接地是：利用所述双束显微镜中的聚焦离子束在所述焊垫中切割出深至所述衬底的上表面或者深至所述衬底的内部的电子导通通道。

本发明的半导体器件中包括一种对金属互连线进行失效分析的新型测试结构，所述测试结构包括两个相对设置且相互叉合的梳状结构以及蛇形金属线，其中各梳状结构的柄部与对应的一组指型结构之间采用填充有导电材料的一组通孔连接，各组通孔均位于指型结构所在的第一介电层和柄部所在的第三介电层之间的第二介电层中。当利用本发明的包含有测试结构的半导体器件进行失效分析时，通过剥层去除柄部从而断开各指型结构之间的连接，再利用双束显微镜定位测试结构的短路位置，本发明的包含有所述测试结构的半导体器件还可以对断路失效进行分析，所述测试结构无须通过对测试结构加电压来定位短路失效位置，可以避免在定位短路失效时烧毁测试结构本身的缺陷。本发明的测试结构可以广泛应用于半导体器件电性合格测试和可靠性工程的测试中。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A现有对金属互连线进行失效分析的测试结构的示意图；

图1B是现有的测试结构中存在断路失效时在双束显微镜下的PVC示意图；

图1C、图1D是现有的测试结构中存在短路失效时在双束显微镜下的PVC示意图

图2A是根据本发明的对金属互连线进行失效分析的测试结构的示意图；

图2B是图2A的俯视示意图；

图2C是图2A的主视示意图；

图3A至图3C是利用测试结构进行定位失效位置的实施例一的分析示意图；

图4A至图4C是利用本发明的测试结构进行定位失效位置的实施例二的分析示意图；

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明的测试结构的形状、构造以及如何利用本发明的测试结构进行快速准确定位测试结构中的断路失效、短路失效的位置，同时又能避免烧毁测试结构本身。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

如图2A、图2B所示，本发明的对半导体器件中的金属互连线进行失效分析的测试结构200包括第一梳状结构201、第二梳状结构202和蛇形金属线203。

第一梳状结构201包括若干相互平行的指型结构201a、柄部201b和连接在各指型结构201a与柄部201b之间的若干填充有导电材料的通孔201c。如图2C所示，指型结构201a位于嵌有第一金属互连线的第一介电层204中，第一介电层204上依次形成有第二介电层205和嵌有第二金属互连线的第三介电层206，其中，第二介电层205中形成有将各指型结构201a连接至位于第三介电层206中的柄部201b的若干通孔201c，所述通孔201c中填充有导电材料，优选地，导电材料选用金属。通孔201c与指型结构201a一一对应，并且将各指型结构201a的同侧的第一端201a₁连接至柄部201b。

第二梳状结构202与第一梳状结构201结构相同。具体地，第二梳状结构202同样包括若干相互平行的指型结构202a、柄部202b和将各指型结构202a连接至柄部202b的若干填充有导电材料的通孔202c，所述导电材料优选为金属。其中，指型结构202a位于所述第一介电层204中，且指型结构202a与指型结构201a均位于同一平面，通孔202c位于所述第二介电层205中，并且通孔202c将各指型结构202a的同侧的第一端202a₁连接至位于所述第三介电层206中的柄部202b。

如图2A、图2B所示，第二梳状结构202与第一梳状结构201相对设置，指型结构201a和指型结构202a相互穿插，且指型结构201a和指型结构202a相互不接触。指型结构201a和指型结构202a的数量相等，并且数量范围均是100～10000。指型结构201a和/或指型结构202a的数量越多，利用测试结构200对所述第一金属互连线进行缺陷分析得到结果的可靠性越高，在现阶段的实际的工艺中指型结构的数量通常取值为1000左右。

蛇形金属线203位于相互穿插的指型结构201a与指型结构202a之间，即蛇形金属线203在指型结构201a的同侧的第二端201a₂和/或指型结构202a的同侧的第二端202a₂弯折。蛇形金属线203的两端均悬空，指型结构201a、指型结构202a和蛇形金属线203之间均互不接触。

上述实施例中，所述指型结构201a的第一端201a₁还可以由多个填充有导电材料的通孔201c连接至柄部201b，即指型结构201a的第一端201a₁同时连接多个通孔，这些通孔将第一端201a₁连接至柄部201b。指型结构202a的第一端202a₁同样可以由多个填充有导电材料的通孔202c同时连接至柄部202b。

第二梳状结构202中指型结构202a、柄部202b的材料和通孔202c中的导电材料分别与第一梳状结构201中指型结构201a、柄部201b和通孔201c中填充的材料相同。具体形成材料可以但不限于是：蛇形金属线203、指型结构201a、柄部201b的材料和通孔201c中的导电材料以及指型结构202a、柄部202b的材料和通孔202c中的导电材料均为铜；或者指型结构201a、柄部201b以及指型结构202a、柄部202b和蛇形金属线203的材料均为铝，通孔201c和通孔202c中的导电材料为钨。

上述实施例中，所述第一介电层204、第二介电层205和第三介电层206的材料可以但不限于是氧化硅。

利用本发明的测试结构能够对位于所述第一介电层中的第一金属互连线进行电性合格测试，其具体方法是：首先利用现有的检测技术检测测试结构中是否存在短路和/或断路失效，如果存在短路和/或断路失效，则继续对测试结构进行分析从而定位失效的位置，进而对失效问题进行追溯并查找原因。由于测试结构中可能同时存在多个短路失效和/或多个断路失效，并且所有的短路失效和断路失效分别是由相同的原因引起的，因此无须定位全部的短路和/或断路失效。

利用双束显微镜对本发明的测试结构进行PVC分析，进而定位出断路、短路失效位置，其原理是：当将蛇形金属线接地后，若蛇形金属线上没有断路失效，则整个蛇形金属线将显现高亮状态；若存在断路失效，则在断点处至未接地一端将显现黑暗状态，与此同时，显现高亮状态的一部分若与指型结构之间存在短路，则发生短路的指型结构将显现高亮，那么就可以根据显现高亮状态的指型结构的位置定位短路失效位置。

下面以检测后发现半导体器件结构中的测试结构中同时存在短路和断路失效为例，阐述如何定位测试结构中的失效位置：

实施例一

首先剥层至露出指型结构300所在的第一介电层；

如图3A所示，将蛇形金属线301的一端301a接地，利用双束显微镜对测试结构进行PVC分析，调节双束显微镜的电压和对比度，此时蛇形金属线301呈现部分高亮、部分黑暗的状态，明暗交界处即为断路失效位置301b；

如果蛇形金属线的接地端301a至断路失效位置301b之间的一段与指型结构300a存在短路，即蛇形金属线301上呈现高亮的一段与指型结构300之间存在短路，那么发生短路失效的指型结构300a将显现高亮状态，由此可以定位短路失效位置到显现高亮状态的某个具体的指型结构300a；

将断路失效位置301b或者蛇形金属线301的未接地的一端301c接地，如图3B所示，如果将断路失效位置301b接地，然后利用双束显微镜对测试结构进行PVC分析，若断路失效位置301b至蛇形金属线的一端301c之间的一段仍然为部分高亮、部分黑暗的状态，则明暗交界处为另一个断路失效位置301d；

如果断路失效位置301d至断路失效位置301b之间的一段蛇形金属线301与指型结构300b存在短路，即断路失效位置301d至蛇形金属线的一端301c上的高亮部分与指型结构300存在短路，那么发生短路失效的指型结构300b将显现高亮状态，即可以定位另外一处短路失效位置到某一个具体的指型结构300b；

将断路失效位置301d或者蛇形金属线301的未接地的一端301c接地，如图3C所示，如果将断路失效位置301d接地，再利用双束显微镜对测试结构进行PVC分析，若此时整个蛇形金属线301呈高亮状态，则说明已经定位出所有的断路失效位置；若断路失效位置301d至蛇形金属线的一端301c之间仍然为部分高亮、部分黑暗的状态，则说明还存在其他断路失效位置，若新的断路失效位置与上一个断路失效位置之间的显现高亮的蛇形金属线301与指型结构300仍然存在短路，则通过显现高亮的指型结构300即可定位短路失效位置。

下面以检测后发现测试结构中仅存在断路失效为例，阐述如何对本发明的半导体器件结构定位失效位置：

实施例二

首先对半导体器件样品剥层至露出所述第一介电层；

如图4A所示，将蛇形金属线401的任意一端401a接地，利用双束显微镜对测试结构进行PVC分析，调节双束显微镜的电压和对比度，此时可以观察到蛇形金属线401呈现部分高亮、部分黑暗的状态，那么明暗交界处即为断路失效位置401b；

如图4B所示，选择将断路失效位置401b或者将蛇形金属线401的未接地的一端401c接地，如果将蛇形金属线401的未接地的一端401c接地，然后利用双束显微镜对测试结构进行PVC分析，调整双束显微镜的电压和对比度，此时可以观察到断路失效位置401b至蛇形金属线一端401c的部分仍然为部分高亮、部分黑暗的状态，明暗交界处为另外一处断路失效位置401d；

如图4C所示，将断路失效位置401b或者断路失效位置401d接地，如果将断路失效位置401d接地后整个蛇形金属线401转变为呈高亮状态，则说明已经定位出所有的断路失效位置；如果仍然为部分高亮、部分黑暗的状态，则说明断路失效位置401b与401d之间仍然有断路失效，继续将新发现的断路失效位置接地，直至整个蛇形金属线401显现高亮状态。

上述两个实施例中，所述将蛇形金属线的一端接地以及将断路失效位置接地可以是：利用双束显微镜中的聚焦离子束(FIB)在蛇形金属线的一端的焊垫中或者在断路失效位置处切割出深至半导体衬底的上表面或者深至半导体衬底内部的电子导通通道。接地的具体方法可以参见申请人的另外一份发明名称为“对半导体器件结构的焊垫进行俄歇分析的方法”的发明专利申请。

以上两个实施例均定位出了全部的断路失效位置，然而在实际操作中，只需定位预定数量的断路失效位置即可。那么对本发明的半导体器件结构进行定位全部断路失效中的某几个断路失效和/或全部短路失效位置的过程即可归纳为：

剥层步骤，首先对半导体器件样品剥层至露出指型结构与蛇形金属线所在的第一介电层；

分析步骤，利用双束显微镜将蛇形金属线的任意一端接地，并对所述测试结构进行PVC分析，定位出预定数量的断路失效位置，同时定位出短路失效位置。

在剥层步骤中，由于剥层的同时已经将第一柄部和第二柄部去除，因此若干第一指型结构之间与若干第二指型结构之间分别相互独立，当利用双束显微镜对测试结构进行PVC分析时，只有与蛇形金属线短路的指型结构可以呈现高亮状态，呈高亮状态的指型结构所在位置即为短路失效位置。

所述对半导体器件结构剥层的方法例如但不限于是利用砂纸打磨至露出所述第一介电层，同时柄部也被一并去除。然而，去除柄部的同时可能还会附带磨去通孔的一部分，但是这并不影响利用本发明对金属互连线进行失效分析的效果。

本发明的用于失效分析的测试结构的柄部与全部的指型结构之间采用填充有导电材料通孔连接，当对半导体器件进行检测后发现蛇形金属线与梳状结构之间存在短路失效时，可以通过剥层去除柄部从而断开同一组指型结构之间的连接，然后利用双束显微镜对测试结构进行PVC分析，此时只有与蛇形金属线发生短路的一组指型结构中的某一个指型结构显现出高亮状态，这样就能够立即将短路失效位置定位到某一个具体的指型结构，进而可以提高失效分析的效率。

本发明的半导体器件中的测试结构可以应用到对半导体器件进行电性合格测试(Wafer Acceptance Test)以及可靠性工程的测试(ReliabilityEngineering Test)中，同时还可提高制程后段中失效问题的追溯及查找原因的效率。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件结构，所述半导体器件结构包括嵌有待测金属互连线的第一介电层、依次形成于第一介电层之上的第二介电层和第三介电层，其特征在于，所述半导体器件结构中包含有测试结构，所述测试结构包括：

2.如权利要求1所述的一种半导体器件结构，其特征在于，每个所述第一指型结构通过至少一个所述第一通孔连接至所述第一柄部，

3.如权利要求1所述的一种半导体器件结构，其特征在于，所述第一指型结构和第二指型结构的数量范围均为100至10000，且数量相同。

4.如权利要求1所述的一种半导体器件结构，其特征在于，所述第一指型结构和第二指型结构的数量均为800-1200，且数量相同。

5.如权利要求1所述的一种半导体器件结构，其特征在于，所述第一指型结构、所述第一柄部、所述第二指型结构、所述第二柄部、所述蛇形金属线以及所述第一通孔内的导电材料和所述第二通孔内的导电材料的材料均为铜。

6.如权利要求1所述的一种半导体器件结构，其特征在于，所述第一指型结构、所述第一柄部、所述第二指型结构、所述第二柄部和所述蛇形金属线的材料均为铝，且所述第一通孔内的导电材料和所述第二通孔内的导电材料均为钨。

7.如权利要求1所述的一种半导体器件结构，其特征在于，所述第一介电层、第二介电层和第三介电层的材料是氧化硅。

8.一种对权利要求1至7中任意一项所述的半导体器件结构进行缺陷分析的方法，其特征在于包括，

剥层步骤，对所述半导体器件结构剥层至露出所述第一介电层并去除所述第一柄部和所述第二柄部；

9.如权利要求8所述的方法，其特征在于，所述剥层步骤是利用砂纸将所述半导体器件结构打磨至露出所述第一介电层。

10.如权利要求8所述的方法，其特征在于，所述半导体器件结构还包括位于底部的衬底，所述蛇形金属线的用于接地的一端具有焊垫，所述接地是：利用所述双束显微镜中的聚焦离子束在所述焊垫中切割出深至所述衬底的上表面或者深至所述衬底的内部的电子导通通道。