JP3633993B2 - 最適プローブ点配置 - Google Patents
最適プローブ点配置 Download PDFInfo
- Publication number
- JP3633993B2 JP3633993B2 JP09109095A JP9109095A JP3633993B2 JP 3633993 B2 JP3633993 B2 JP 3633993B2 JP 09109095 A JP09109095 A JP 09109095A JP 9109095 A JP9109095 A JP 9109095A JP 3633993 B2 JP3633993 B2 JP 3633993B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- score
- probe
- calculating
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims description 180
- 239000004020 conductor Substances 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 57
- 238000003801 milling Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 54
- 238000010586 diagram Methods 0.000 description 32
- 238000010894 electron beam technology Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 15
- 230000002829 reductive effect Effects 0.000 description 12
- 238000012360 testing method Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 238000010606 normalization Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 241000571940 Dracula Species 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/303—Contactless testing of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/25—Tubes for localised analysis using electron or ion beams
- H01J2237/2505—Tubes for localised analysis using electron or ion beams characterised by their application
- H01J2237/2594—Measuring electric fields or potentials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/304—Controlling tubes
- H01J2237/30405—Details
- H01J2237/30416—Handling of data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、ICのプローブ(探査)を行なうために最適の位置にプローブ点を配置させるための方法及び装置に関するものであって、更に詳細には、機械的プローブ、電子ビーム、フォーカストイオンビーム又はレーザービームシステムにおけるそのような方法及び装置に関するものである。
【0002】
【従来の技術】
荷電粒子ビームシステムは、集積回路等の装置の検証、特性化、設計デバッグ及び修正を行なう場合に使用されている。電子ビームプローブ(EBP)システムは、装置の外部ピンへ信号パターンを印加させることによって該装置を励起させる場合の装置の内部ノード上の波形を採取し且つ観察し且つ該装置の電圧コントラスト画像を発生するために使用されている。
【0003】
フォーカストイオンビーム(FIB)システムは、3つの主要な機能を実行するために使用されており、即ち(1)例えばメタルラインを刻設したり孔を穿設する等の構成体のエッチング/ミリング、(2)例えばメタルコネクタ及びパッドを形成するための物質の付着形成、及び(3)走査イオン顕微鏡(SIM)観察、である。これらの機能は欠陥解析を行なうためにICを修正するために使用することが可能である。メタルラインの刻設及び接続することは、疑いのある欠陥メカニズム又は欠陥位置を確認する場合の助けとなり、且つ絶縁層に孔をミリング形成することは「埋設」されている導体を露出させるか又はEビーム又は機械的プローブ動作を改善させるためにパッドへ接続させることを可能とする。
【0004】
図1及び2は従来の荷電粒子ビームシステムの一般的な構成を示している。このような構成を有するシステムとしては、例えばカリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから市販されている「IDS5000」(商標)EBPシステム及び「IDS7000FIBステーション(商標)」FIBシステム等がある。このようなシステムは、例えば、発明者N. Richardsonの米国特許第4,706,019号及び第4,721,909号及び発明者Talbot et al.の米国特許第5,140,164号等に記載されており、これらの特許の記載内容は引用により本明細書に取り込むこととする。
【0005】
荷電粒子ビームシステム110は3つの主要な機能的要素を有しており、即ち、電子ビーム乃至はフォーカストイオンビーム112と、回路励起器114と、ディスプレイターミナル118を有するデータ処理システム116とである。データ処理システム116はプロセサPと、それと関連するメモリMと、例えばディスクドライブ等のデータ格納部Dとを有している。回路励起器114は従来の集積回路テスタとすることが可能であり、例えばモデル「S15(商標)」テスタ(カリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから入手可能)があり、それはバス124を介して試料回路に対してテストベクトルのパターンを繰返し印加することが可能である。デバイス126(例えばウエハの形態とすることの可能なIC)をプローブ112の真空室128内に配置させる。ビームを指向すべきデバイス126上の位置を表わすデータが、バス122を介してデータ処理システム116によってプローブ112へ送給される。データ処理システム116は回路励起器114を制御するために使用することも可能である。システム110は、ディスプレイターミナル118を介してコマンドを入力するオペレータによって制御することが可能である。
【0006】
図2を参照すると、このような1つの従来のテストプローブ112は表面225に装着された3つの要素、即ちステージ226と、プローブカード228と、フォーカストビームカラム229とを有している。カラム229は軸236に沿って指向された荷電粒子ビームを発生する。この電子ビームは表面225及びプローブカード228における開口を介して通過する。そのビームがデバイス126(図2においてはウエハとして示してある)に衝突する点は、カラム229の位置(XYステージ240によって制御可能)及びビームの偏向(XY偏向コイル241によって制御可能)によって決定される。
【0007】
このようなシステムは、単一のワークステーション上において、概略回路図、レイアウトマスクデータ及びチップの生の走査電子顕微鏡(SEM)又は走査イオン顕微鏡(SIM)画像の表示及びアナログ及び/又はデジタル波形を結合させる。従来のシュルンベルジェのシステムにおけるSEM(又はSIM)、レイアウト及び概略図の表示は一体的にリンクされてICチップ周りのナビゲーションを容易なものとさせている。例えば、ユーザがリンクされているディスプレイ即ち表示の1つをパン(横方向移動)又はズーム(倍率変化)させると、それにしたがって他のものもパン又はズーム動作を行なう。ユーザがリンクされているディスプレイのうちの1つの上における1つの点にプローブアイコンを配置させると、その点において予測される波形及び実際に測定された波形を比較のために表示させることが可能である。
【0008】
図3は比較的広い視野を与えるために倍率を設定した状態でIDS5000システムで発生されるリンクされた概略画像とレイアウト画像とSEM画像の一例を示している。従来のシュルンベルジェ社のシステムはこれらの画像を多色で表示し、特定の表示された特徴が属する層又はネット等の付加的な情報をユーザに与えている。概略画像310はデバイス内に実現されている回路の一部を表わしている。レイアウト画像320は概略画像310において表示されている回路の部分とほぼ同一の部分を表わしている。SEM画像330はレイアウト画像320に表示されている回路の部分とほぼ同一の部分を表わしている。レイアウト画像320とSEM画像330とを検査すると表示された回路特徴部の間に密接した相関があることが分かる。レイアウト画像320及びSEM画像330の夫々に重ねてボックスが示されており、これらのボックスは倍率を増加させた場合に与えられたステージの位置に対しプローブの視野を画定するレイアウトウインドウ340及びSEMウインドウ350を能わしている。ユーザからのコマンドに応答して視野をズーミングにより拡大又は縮少させると、表示された画像はそれに対応してズーミングされて拡大又は縮少する。レイアウトウインドウ340及びSEMウインドウ350は、これらの画像がリンクされると回路のほぼ同一の視野を表わす。
【0009】
EBPシステムを使用する場合に、オペレータは最良の信号測定を行なうために電子ビームプローブを位置決めさせるための最良の場所を探すのにかなりの時間を費やす。最良の信号は信号対ノイズ(S/N)比が最も高く且つ隣接する信号からのクロストークが最も低いプローブ位置から得られる。波形採取時間が一定であるとするとS/Nが高いことはノイズを減少させ、且つクロストークが低いということはより真実に近い波形を発生させるために不所望の信号歪を減少させる。
【0010】
FIBシステムを使用する場合に、オペレータはプローブ孔を刻設するための最良の場所を探すためにかなりの時間を費やす。この孔は最も上側の導電層へ到達するためにパッシベーションされたデバイス上のパッシベーションを介して刻設されるか、又はより下側の導電層へ到達するためにパッシベーションされたデバイス及びパッシベーションされていないか又はパッシベーションを取除いたデバイスの上の層間絶縁層を介して刻設する。プローブ孔は導電性物質で充填させるか又は充填させないままとすることが可能である。このことはプローブ孔の寸法及び位置に関して拘束条件を課すこととなる。プローブ孔はより低い層の導体の信号に到達するために特定のより高い層の導体を貫通して刻設することが許容される場合も許容されない場合もある。例えば、幅狭のクロック信号導体を貫通して刻設することは望ましいことではなく、一方幅広のパワーバスを貫通して刻設することは許容可能な場合がある。このことはどこに孔を刻設することが可能であるかということに関して更なる拘束条件を課している。プローブ点孔を刻設することのゴールはプローバー、EBP又は機械的プローバー(MP)が埋設されている信号導体から波形を測定することを可能とすることである。
【0011】
サブミクロン構成体の解析的な機械的プローブ動作を行なうシステムは公知であり、それはプローブニードルを位置決めするためにマニュピュレータを使用し、一方その動作は高倍率顕微鏡で観察される。このようなシステムは例えばKarl Suss、Alessi、Wentworth等の業者から市販されている。別のタイプのMPは原子力顕微鏡(AFM)であり、その場合には、サンプル表面上をシャープなプローブチップが走査される。このようなシステムはVeecoインストルメンツインコーポレイテッドから市販されている。この点に関しては、例えば、D. Rugar et al.「原子力顕微鏡(Atomic Force Microscopy)」、PHYSICS TODAY、1990年10月、23−30頁の文献を参照すると良い。
【0012】
IC設計用のコンピュータ補助設計/コンピュータ補助エンジニアリング(CAD/CAE)システムを新しいデバイス用のマスクをレイアウトするために使用する場合には、各信号のプローブシステムに対するアクセス可能性はほとんど又は全く考慮されない。デバイスピンを介して内部信号の制御可能性及び観察可能性を改善させるためにエキストラな信号及び特定の構成が付加されているテスト可能性用設計(DFT)の分野と異なり、現在の殆どのIC設計ソフトウエアを具備するプローブ修正用設計のようなものはない。その結果、製造されるデバイスが合格であるか不合格であるかを判別するためのテストを行なうことは可能であるが、欠陥性のデバイスが何故及び何処で欠陥が発生したかを判別するためのプローブ方法を使用して診断を行なうことが可能なものではない。
【0013】
この問題に対処するための1つの従来技術は米国特許第5,392,222号に記載されており、その記載内容は引用により本明細書に取込む。このアプローチは集積化診断システム(IDS)の製品ファミリィの一部としてシュルンベルジェテクノロジーズインポートレイテッドのATEディビジョン、診断システムグループからの最適プローブ配置(OPP)ソフトウエアにおいて使用されている。本発明の「対話的」方法と異なり、このOPP方法は「バッチ」モード動作であり異なる方法に基づくものである。
【0014】
OPP方法においては、ICデバイスの物理的構造を記述するポリゴン即ち多角形がデバイスの信号ネットと関連づけられる。レイアウトファイルを処理して、プローブ動作のために使用不能であると考えられるポリゴンを相次いで取除く。このような選定を行なった後に残存するポリゴンはプローブ動作を行なうのに最適なものと考えられ、且つオペレータはそれらのうちのいずれかを使用することが可能である。使用不可能なポリゴンを取除くために、ドラキュラ設計基準チェッカ(DRC)及びレイアウト対概略図(LVS)ソフトウエアツールが使用される。OPP方法はポリゴン再寸法基準を使用して特定した量だけポリゴンを収縮又は拡大させ、例えばAND/OR/NOT等の論理演算を使用してポリゴンのオーバーラップをチェックする基準を使用する。
【0015】
OPP方法はプローブ動作を行なうためにどれが妥当即ち適したものであるかを決定するためにポリゴンに関して「幅」基準、「深さ」基準、「近接度」基準を適用する。(本発明の場合に設けられるその他の基準はOPP方法ではサポートされていない。)幅基準は、全てのポリゴンを最小幅パラメータだけ縮少させて最小幅より小さな全てのポリゴンを取除く。図4を参照すると、ポリゴン400及びポリゴン410はドラキュラのSIZEコマンドを使用して最小幅だけ寸法が各々減少されている。ポリゴン400は420で示した如く消滅されており、一方ポリゴン410は寸法が減少したポリゴン430として残存している。次いで、ポリゴン430は最小幅だけ拡大されてポリゴン410と等しいポリゴン440を与えている。深さ基準は異なる層のポリゴン間の交差を見付けだし、且つドラキュラのAND、OR及びNOT演算子を使用して隠された下層のポリゴンを取除く。図5はポリゴンA(500)がポリゴンB(510)の上側に位置しており、ポリゴンBの一部はプローブ動作のためにアクセス可能でない状態を示している。OPP深さ基準を適用すると、ポリゴンA(500)が残され且つポリゴンBはプローブ動作を行なうのに適したポリゴンC(520及び530)へ変換される。近接度基準は全てのポリゴンを最小空間パラメータだけ大きな寸法とさせ、次いで隣接するポリゴンの間にオーバーラップが存在するかをチェックし、且つ存在するものがあればそれを取除く。このことは、隣りのものから最小空間よりもより近接したポリゴンがプローブされることがないことを確保する。ドラキュラのSIZE基準及びCUT基準が使用される。図6に示した如く、隣接するポリゴンA(600)、B(610)、C(620)は最小空間だけ拡大されてポリゴンA′(630)、B′(640)、C′(650)を発生させる。ポリゴンB′はポリゴンA′とオーバーラップしており、従ってそれらは2つとも取除かれてポリゴンC″(660)が残される。ポリゴンC″は最小空間だけ減少され、従ってプローブ動作を行なうためにポリゴンC″′(670)が残存される。
【0016】
局所的な電界効果、クロストーク及び回路構造の影響を最小とする意図をもって、所望のワイヤ即ち配線の完全なエリヤに対して1組のプローブ点選択基準を適用する技術は公知である。例えば、R. Scharf et al.著「チップ内部測定用の最適プローブ点のDRCをベースとした選択(DRC Based Selection of Optimal Probing Points for Chip−Internal Measurements)」、PROC.INT.TEST CONF.、1992、ペーパー39.2、840−847頁の文献を参照すると良い。このScharf et al.の方法は市販されている設計基準チェック(DRC)ツールで与えられるブール演算又は寸法決定等のトポロジィ即ち地形的な計算を必要とする。又、P. Garino et al.著「Eビーム測定用最適プローブ点の自動的選択(Automatic Selection of Optimal Probing Points for E−Beam Measurements)」、EOBT、1991、イタリー、コモ、88−96頁の文献、R.Scharf et al.著「Eビーム又はレーザービームテストシステムを使用した高速プロトタイプデバッグ用レイアウト解析及び自動テスト点選択(Layout Analysis and Automatic Test Point Selection for Fast Prototype Debug using E−Beam or Laser−Beam Testsystems)」、IEEE Custom Integrated Circuits Conference(CICC)、1992、ボストン、マサチューセッツ、アメリカ合衆国、17、3、1−4頁の文献、R. Scharf et al.著「CAPT/IVE:集積化検証環境を使用したコンピュータ補助プロトタイプテスティング(CAPT/IVE: Computer Aided Prototype Testing using an Integrated Verification Environment)」、Northcon/91、1991、ポートランド、オレゴン州、アメリカ合衆国、370−375頁の文献、K. Herrmann et al.著「Eビームテスト可能性に対する設計−将来のデバイスの世代のEビームテストに対する要求(Design fore−beam testability − A demand for e−beam testing of future device generations?)」、MICROELECTRONIC ENGINEERING.Vol.7、1987、405−415頁の文献、W. Lee著「電子ビームプローブ動作用の装置のエンジニアリング(Engineering a Device for Electron−Beam Probing)」、IEEE DESIGN & TEST OF COMPUTERS Vol.6、1989、36−49頁の文献、O. Noble et al.著「診断プロセスにおける自動化の増加(Increasing Automation in Diagnostic Processes)」、EE−EVALUATION Engineering、Vol.5、1992、10−14頁の文献等がある。
【0017】
上述したように多様なEBP配置基準を使用した方法が公知であるが、FIB又はレーザビームがEBP又はMPと組合されて使用されるべき場合にプローブ点刻設動作を指示するのに充分に包括的なものは存在せず、且つ対話的(バッチ型ではなく)動作に適したものは存在しない。
【0018】
【発明が解決しようとする課題】
本発明は、上述した如き従来技術の欠点を解消し、ICのプローブ動作を行なうための最適な位置においてプローブ点を配置させることの可能な技術を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明によれば、プローブを行なうシステム(例えば、EBP又はMP)及びプローブ点カッティング(刻設)システム(例えば、FIB又はレーザー)を使用することにより課される条件を考慮に入れた方法が提供される。本方法は、システムオペレータが最適なプローブ点位置を選択することを助けるために「ランタイム」で対話的に動作させることが可能である。本発明方法を使用する装置は数秒以内に「最良」のプローブ位置を識別することが可能であり、数分を必要とする手動的(視覚的)サーチ方法と比較して著しい生産性の向上を与える。最良のプローブ位置を識別するのに時間が節約され、且つデバイスがプローブされる各場合において最適なプローブ点を使用することはより少なく時間で許容可能な品質の波形を発生させる。クロストークが減少されるので信号を誤って解釈したり解析期間中に誤った決定を行なうことの蓋然性が減少される。
【0020】
本発明方法は、更に、各信号、特にクリチカル信号のプローブ動作に対するアクセス可能性を解析するためにICの設計期間中に使用することが可能である。設計システムのルーチング(経路付け)エンジン内に埋込まれている場合には、本方法は、プローバーでの後の診断のためにICのレイアウトを最適化させるために使用することが可能である。このことは、より診断可能な設計とさせることを可能とし、デバイスのデバッグ時間を減少させ、市場へ出すまでの時間をより速いものとさせることを可能とし、且つ利益を動作させる。
【0021】
好適実施形態においては、ICのレイアウト記述と、ネットリスト記述と、相互参照記述とを格納部から検索する。データ構造が各ネット名称をポリゴンのリストと関連づける。選択したネットのポリゴンを特定したステップ寸法のセグメントへ分解する。各セグメントは1組のプローバー基準に従って評価される。プローバー基準によって発生される値は加重され且つ結合されて各セグメントに対するプローバースコアを与える。このプローバースコアはプローブを行なうための対応するネット位置の妥当性を表わす。最良のプローバースコアがプローブを行なうために最適なセグメントが存在することを表わす場合には、そのセグメントの座標が格納され且つプローブをICの対応する位置へ指向させるために使用される。最良のプローバースコアがプローブを行なうために最適なセグメントが存在しないことを表わす場合には、そのネットの各セグメントが1組のプローブ点カッター基準にしたがって評価される。プローブ点カッター基準によって発生される値は加重され且つ結合されて各セグメントに対するカッタースコアを発生する。このカッタースコアはプローブ点孔をカッティング即ち刻設するための対応するネット位置の妥当性を表わす。最良のカッタースコアを有するセグメントがプローブ点を配置させるのに最適なものであると考えられる。
【0022】
【実施例】
最初に本発明に基づく好適な基準について説明する。次いで、これらの基準を適用する好適な方法について説明する。
【0023】
I.基準
A.プローバー基準として
1.最も幅広−幅基準
図8を参照すると、EBPにおける電子の一次ビーム800が810で示されたようなガウス断面分布でもってデバイスに衝突する。スポット寸法は、典型的に、現在のEBPシステムの場合には0.1ミクロン以下である。(スポット寸法は、通常、強度が最大値の半分に降下する一次ビームの断面の直径として定義され、全幅半最大値即ちFWHMとして知られている。)0.5ミクロン幅の露出された導体820がプローブ即ち探査されると、そのビームが導体の真ん中の点上に位置決めされる場合には、一次ビームの殆どがその導体上に到達する。然しながら、一次電子のうちの小さな割合の部分は導体ではなく近くの絶縁体830の上に到達し、信号精度を劣化させ且つトポグラフィ及び物質における変化によって発生される二次電子発生変動によってノイズが増加される。このような劣化はより小さいな導体及びより大きな一次ビームスポット寸法の場合に一層大きなものである。導体が露出されておらずに埋込まれている場合にも劣化はより大きなものとなる。
【0024】
図9を参照すると、導体上に機械的プローブニードルをオペレータが接触させることが可能な容易性は導体の幅に比例していることが理解される。0.5ミクロンのプローブニードル910を導体の0.3ミクロン幅の部分920の上に接触させることは困難である。0.5ミクロンのプローブニードル930はその同一の導体上の他の箇所である0.5ミクロン幅(即ちより幅の広い)部分940の上により容易に接触される。
【0025】
導体を露出させるためにFIBでミリングを行なう場合に、製造期間中におけるマスク整合エラーによって発生される相次ぐ層の間の小さな不整合が存在する可能性は常にある。ターゲットとする導体の幅が広ければ広いほど、小さな下側のレベルの導体へ向けてプローブ孔をカッティング即ち刻設することの蓋然性は一層大きい。図10を参照すると、導体1020の狭い部分を露出させるためにプローブ孔1030をミリングで形成することよりも、導体1010のより幅の広い部分を露出させるためにプローブ孔1000をミリングで形成することが望ましい。
【0026】
2.最も高い−深さ基準
EBPにおいては、表面と埋込導体との間の絶縁性誘電体を介して容量的に結合されている表面電位を測定することによって埋込導体から波形が得られる。この容量結合効果は、表面と埋込導体との間隔が減少するにしたがって増大する。導体が表面に近ければ近いほど、容量結合は一層大きく、表面からの測定信号は一層良好である。図11を参照すると、一層深い位置にある導体1130よりも表面1120に一層近い導体1110をプローブ即ち探査することが望ましい。MPにおいては、化学物質を使用してパッシベーションを剥離した後、及びある場合には、反応性イオンエッチャーを使用してパッシベーション下側の誘電膜を剥離した後に、最も上側の層に対して物理的プローブアクセスを行なうことの可能性は最も高い。この場合にも、上側の層は一層アクセス可能性が高いのでより良好である。図12を参照すると、より深い位置にある導体1240よりも表面1220に一層近い位置にある導体1210はMPニードル1230に対して一層アクセス可能性が高い。
【0027】
FIBの場合には、プローブ孔を刻設するのに必要とされる時間は孔の深さにほぼ比例する。この場合にも、レベルが低い位置にある層よりもレベルが高い位置にある層の方が到達するのに一層容易であり且つ一層迅速である。図13を参照すると、より深い位置にある導体1340に対してアクセスするために孔1330をミリング形成するよりも導体1320へアクセスするために孔1310をミリングで形成する場合の方が必要とされる時間は一層短い。
【0028】
3.最も遠い−近接度基準
EBTにおいては、採取される波形は、一次電子ビームが入射する点における表面から回収された二次電子から派生される。これらの二次電子はエネルギが低いものであり且つ局所的な電界効果によって容易に影響される。ターゲットの導体によって提供される強力な局所的な電界効果が表示用の波形を形成するためにEBPシステム検知器へ到達する表面から逃げる二次電子の数及びエネルギを変化させる。表面上に存在するか又は埋込まれているかに拘らず、近くの導体からの二次電子に対して強力で不所望の影響を与える場合がある。最も上側の露出された導体の場合には、その場合の劣化は二次電子に影響を与える電界の関数である。埋込導体の場合には、一次ビームが入射する点に対しての不所望な容量結合を介して劣化が発生する。いずれの場合にも、不所望なクロストークはより遠くに離れた隣りの導体からは一層少ない。図14を参照すると、導体1410へ入射する電子ビーム1400は二次電子1420及び1430を発生する。二次電子1430は近くの導体1440によって影響をされる。充分遠くに離れた導体1450は何等影響を与えるものではない。
【0029】
MPの場合には、プローブニードルを隣りの導体へ接触させることなしに1つの導体上へ接触させることの能力は、隣り同士の導体が近過ぎる場合には減少される。このことは、特に、現在のデバイスの幾何学的形状においては、容易に鈍い状態となり先端部の半径が1ミクロン以上に増大するような0.5ミクロンのプローブをオペレータがデバイスに接触させることを余儀なくされる場合に特に重要である。図15を参照すると、導体1520に対して接触させることを意図されたプローブニードル1510は、導体1530がプローブ位置に近過ぎる場合には、その導体1530にも接触する場合がある。導体1520に対してプローブを行なうために、最も近くの導体(例えば、導体1540)が最も遠くにあるような位置を選択することによって、プローブすべき導体以外の導体に不本意に接触することの危険性が減少される。
【0030】
FIBの場合には、ターゲットとする導体を隣りの導体から離隔させればさせるほど、不本意に隣りの導体にも到達することなしに小さな埋込まれている導体まで刻設する能力は改善される。更に、中間レベルの導体を過ぎて更に下側のレベルの導体へプローブ孔を刻設する場合に、偶然性によって中間レベルの導体の一部又は全てを貫通して刻設してしまう可能性は、中間レベルの導体が遠くに離れている場合には、減少される。上述した如く、製造期間中に導入される層間の不整合が発生する可能性があるので、このような蓋然性が存在している。図16を参照すると、導体1620を露出させるためにプローブ孔1610を刻設する場合に近くの導体1630も露出させる場合がある。最も近くに位置している隣りの導体(例えば、導体1640)が最も離れているように導体1620を露出させるための位置を選択することによって、意図した導体以外のものを露出させることの危険性は減少される。
【0031】
この基準の例外としては、EBPにおいては、隣りの導体が電力線又は接地線、特に接地線である場合には、隣りの導体に一層近接していることが良好である。このような隣りの導体は有益的な「シールド」効果を有している。何故ならば、それと関連する電磁界は静的なものであり且つそれと関連する容量結合効果はゼロだからである。
【0032】
4.最も中心−中心性基準
EBPの場合には、ICのボンドワイヤ及びパッケージの電磁一次電子ビームの軌跡に影響を与える場合がある。一次ビームがターゲット上に正確に入射しない場合には、該ビームが導体から部分的に又は完全に離れて入射するのでノイズが増大する場合があり、及び/又はそのビームが隣りの導体近くに入射することによってクロストークが増大する場合がある。他の全てのことが等しい場合には、デバイスの周囲から可及的に遠くにプローブ即ち探査することが望ましい(例えば、デバイスの中心に一層近く)。図17を参照すると、ICの周囲近くにおけるボンドパッド1720に対してボンドワイヤ1710が接続されている。ボンドワイヤ1710及びボンドパッド1720からの電界は、近過ぎる導体1740をプローブするために使用される電子ビーム1730と干渉する。ボンドパッド及びボンドワイヤから更に遠くに位置している導体1760をプローブするために使用される電子ビーム1750は測定値に表われる程度に影響を受けることはない。
【0033】
MPの場合には、周囲即ち周辺部から離れていることによってプローブニードルが誤ってボンドワイヤと接触したり又はそれを破壊したりすることの可能性が減少される。プローブニードルはIC表面に対して傾斜しており、従って先端部は意図したプローブ位置に対して視覚的に位置決めさせることが可能である。図18を参照すると、ボンドワイヤ1810はIC周囲即ち周辺部近くのボンドパッド1820へ接続されている。プローブニードル1840でもって近くの導体1830をプローブしようとする場合に、プローブニードルがボンドワイヤに接触してしまう場合がある。ボンドワイヤから更に離れた導体1850をプローブすることが好適である。
【0034】
FIBの場合には、プローブ孔は、埋込導体からEBP又はMPがより容易なアクセスを有する表面へ信号を伝達させるために、導電性物質で充填されている場合がある。この導電性物質の付着形成は、一次イオンビームが導電性物質を含有するガス分子と干渉する場合に行なわれる。これらのガス分子はイオンビームが入射される点近くのノズルによって導入される。ノズルをボンドワイヤから遠ざけておくことにより、ノズルによってボンドワイヤを損傷するオペレータのエラーが発生する可能性が最小とされる。図19を参照すると、ボンドワイヤ1910がIC周囲即ち周辺部近くのボンドパッド1920へ接続されている。導体1960へアクセスするためにガスジェット1940がプローブ孔1950のイオンビームエッチング又は充填を行なうことを助けるようにノズル1930を位置決めする場合に、ノズルがボンドワイヤ1910に接触する場合がある。ボンドワイヤから更に離れている導体1980を露出させるためにプローブアクセス孔1970を刻設することが望ましい。
【0035】
B.プローブ点カッター基準
1.最も安全−安全性基準
FIBの場合には、別の導体に到達するためにいずれかの導体を貫通してカッティング即ち刻設することがないことが望ましい。その目的は、デバイスの機能性を不変のままとさせることである。クロック信号及び制御信号が特に重要であり、それに続いてその他のデータ信号も重要である。電力線及び接地線は幅広で冗長的に使用可能となる傾向があるので、その重要性は最も低い。図20はプローブされるべき導体2010を示しており、その一部の領域はクロック信号CLKを担持する導体2020の下側に位置しており、別の領域は接地電圧VSSを担持する幅広の導体2030の下側に位置している。導体2020を貫通してプローブアクセス孔2050をミリングすることよりも、導体2030を貫通してプローブアクセス孔2040をミリングによって形成することが望ましい。
【0036】
2.最も速い−ミリング基準
FIBの場合には、ミリング速度はミリングされる物質に依存する。2つのプローブ孔の候補の間で選択が行なわれる場合には、除去されるべき物質に基づいて一層速くミリングすることが可能なものを選択すべきである。図21はプローブされるべき導体2110を示しており、その一部の領域は厚い導体2120の下側に位置しており、且つ別の領域はより厚さの薄い導体2130の下側に位置している。導電性物質が絶縁性物質2140よりも一層速くミリングされるものと仮定すると、導体2130を介してプローブアクセス孔2160をミリングする場合(ミリングすべき絶縁物質の厚さが一層厚い)よりも、導体2120を貫通してプローブアクセス孔2150をミリングする場合(ミリングすべき絶縁物質の厚さが一層薄い)の方が一層高速である。
【0037】
3.最も平坦−平坦性基準
プローブ孔の底部は可及的に平坦のままとすべきである。何故ならば、例えば、プローブ孔の一部が興味のある導体を貫通して刻設することがない場合に、その孔の別の部分が該導体にいまだ到達していない場合があるからである。表面とターゲットとする層との間の導体の一部とプローブ孔とがオーバーラップする場合には、プローブ孔の底部が不均一なものとなる場合がある。このような部分的なオーバーラップがあると、孔の底部が不均一となることがある。何故ならば、ミリング速度は異なる物質に対して異なるからである。この問題は、プローブ孔の底部の全表面が常に同一の速度でミリングが行なわれるように、上から見た場合に他の導体の完全に内側又は外側にあるようにプローブ孔候補を選択することによって減少させることが可能である。図22は導体2220の下側に部分的に覆われているプローブすべき導体2210を示している。導電性物質の方が絶縁性物質2230よりも一層速くミリングされるものと仮定すると、例えば導体の端部2260のような物質の不連続性が存在するプローブアクセス孔2250(孔底部においてのミリング速度が異なるために不均一な孔が形成される)をミリングすることよりも、導体2220が孔全体の領域を貫通して存在するプローブアクセス孔2240(孔の底部はより平坦である)をミリングすることの方が望ましい。不均一な孔2250を更にミリングすると、導体2210がプローブを行なうのに充分露出される前に切断される場合があり、又は適切なプローブ動作を行なうのに導体2210を充分に露出させることができない場合がある。
【0038】
II.好適実施形態
A.方法として
IC設計は、典型的に、複数個の層へ分離された1組のポリゴンとしてICの幾何学的形状、ネットリストとしてのICのネット及びデバイスの接続性、及び層順番情報を定義するレイアウト記述を発生させるためにCADツールを使用して用意される。図7を参照すると、これらは、典型的に、レイアウト記述ファイル710、ネットリスト記述ファイル720、セットアップ情報ファイル750として格納されている。シュルンベルジェIDSクラスシステム等のシステムにおいては、導電性信号経路を構成するポリゴンを容易に識別することが可能であるようにレイアウト記述のポリゴンをネットリスト記述ファイルのネットとリンクさせる相互参照記述ファイル740を準備し(セットアップツール730を使用して)且つ格納することが一般的である。相互参照記述ファイルにおいて各ポリゴンに対してネット名称が付けられている。この処理は、例えば、カデンス社のドラキュラ抽出ソフトウエアを使用して実施することが可能である。デバイス回路を記述するネットリストが与えられると、ドラキュラソフトウエアがレイアウト内において見付けだされたネットをネットリストからの信号名称と相関させることが可能である。
【0039】
シュルンベルジェIDSクラスシステムにおいては、レイアウトツール760を使用して、レイアウト記述、ネットリスト記述、層順番情報、相互参照記述を格納部から検索する。これらのポリゴンは、シュルンベルジェIDSファミリィの例えばレイアウトツール等のレイアウトディスプレイ手段を使用して表示させることが可能である。このレイアウトツールはこれらのポリゴンを異なる層に対して異なるカラーが割り当てられた状態で表示する。ポリゴンは、層ごとに、又はセル階層によって選択的に表示させることが可能である。いずれかの与えられたポリゴンに対して、それが導電性信号線の一部であるかないかを判別することが可能であり、且つ一部である場合には、その線が電力、接地、クロック、制御又はデータ信号のいずれを担持するものであるか否かを判別することが可能である。PWR、VCC、VDD等の名称が付けられた信号線は通常電力線である。GND、VSS等の名称が付けられた信号線は通常接地線である。CLOCK、CLK等の名称が付けられた信号線は通常クロック線である。ENABLE、ENB、RESET、RST等の名称が付けられた信号線は通常制御線である。その他全てのものは通常データ線として取扱うことが可能である。
【0040】
マウスを使用するか、又は所望の信号名称をタイプ入力することにより制御されるスクリーンカーソルを使用して興味のある信号を選択することが可能である。信号名称を入力するか、又はリストから信号名称を選択するか、又は概略図又はレイアウトディスプレイからネットを選択する等の多様な手段のいずれかによって、ユーザはプローブを行なうための興味のある信号を選択することが可能である。興味のある信号ネットは、典型的に、例えばメタル2(M)、メタル1(M)及びポリシリコン等のICの複数個の層を横断し、且つ層内で曲がりくねって進む。
【0041】
以下の説明はレイアウトデータに関してポリゴンについて説明するが、当業者にとって明らかな如く、典型的なレイアウトデータは、一般的にn個の頂点をもった形状のポリゴン、及び高々4個の頂点と2つの平行な対向する線を有する台形を有することが可能である。本明細書においては単にポリゴンとして言及する入力ポリゴン及び台形は、通常、業界基準GDS2フォーマットでファイルから抽出されるが、例えばアップル及びCIF等のその他のフォーマットを使用することも可能である。ドラキュラソフトウエア又は同様の抽出及びレイアウト対概略図(LVS)比較ソフトウエアを適用することによって、ネットリスト記述ファイルを、各ポリゴンをそれと関連する信号名称(又は、例えばCLOCK、GROUND等のネット名称)で拡張させるために使用することが可能である。セットアップ情報ファイル750は、層順番(上から下)及びオプションとしての物質厚さ情報を提供し、相対的なトップダウン順番及び各ポリゴンに対しての厚さを表わす。本発明によれば、セットアップ情報ファイル750は、好適には、基準重みづけ、最小/最大間隔パラメータ、ステップ寸法及びその他のユーザが特定する値、及び電力線及び接地線、クロック線及び制御線等に対するユーザが特定する名称をも包含している。
【0042】
図23はICの一部の一例を示しており、その場合には、メタル2(M)層が実線で示されており且つメタル1(M)層及び層M1とM2とを接続するビア即ち貫通導体は点線で示してある。ポリシリコン層(不図示)がM1層の下側に存在している。興味のあるネットXXの導体2300は、隣りの導体A(2310)、B(2320)、C(2330)を有している。導体2300は、隣りの導体B(2320)の下側を通過するためにM1層へ移動する以外は、M2層内に存在している。ボンドワイヤは画像の上側及び右側の境界近くであり、且つダイの中心は左下方向である。
【0043】
好適には、興味のある信号と関連する全てのポリゴンをポリゴンリストLP内に回収する。該リストのポリゴンは、所定の寸法でセグメントを増分させながら、一度に1個ずつ解析される。この解析を行なう場合に、ポリゴンの全体的な幅をチェックし、定義された基準にしたがってプローブを行なうことの妥当性について、ポリゴンの各セグメントを段階的な対応で評価する。ネット全体が評価されるまでこの解析はポリゴンの夫々について行なわれる。各セグメントに対して、1組の加重され且つ正規化されたプローバー基準が適用されて、プローブを行なうためのそのセグメントの妥当性を表わすブローバースコアが計算される。例えば、プローバー基準を適用することによって、信号線のいずれかの点がプローブ点開口をカッティング即ち刻設することなしにアクセス可能であるか否かを表わす。「最良の」プローバースコアを有するセグメントがプローブ即ち探査を行なうために最適なものであると考えられる。
【0044】
正規化は、結果を0と1との間にスケーリングするものであり、その場合に1は得られることの可能な最大の結果であり且つ0は最小の結果である。このことは、1つの基準が他の基準を凌駕することがないことを確保している。ユーザが特定した加重即ち重みは、それらの意図した目的を維持するために、正規化プロセスの外部に維持される。最大が12である場合の生のスコアが3であり且つ加重即ち重みが6である場合の正規化の例は、6×(3/12)=1.5であり、一方、最大が8である場合の生のスコアが7であり重みが2である場合の別の例では2×(7/8)=1.75である。典型的に、深さ基準がプローバー基準の中で最も重要であり、それに続いて幅基準、近接度基準及び中心性基準である。従って、重みの典型的な組は、深さ基準重みDRW=4、幅基準重みWRW=3、近接度基準重みPRW=2、中心性基準重みCRW=1となる場合がある。
【0045】
図24はネットXXを構成するポリゴンLP(P1,P2,P3,P4,P5等)のリストを与える場合を概略的に示している。ステップ寸法SSは、ユーザの選択によるか又はデフォルトによって予め定められており、評価されるべき各セグメントの寸法を画定する。次いで、各ポリゴンがこのステップ寸法のセグメントに分解され、且つネットXXを構成するセグメントLSのリストが用意される。このセグメントのリストはセグメントS1,S2,S3等を有している。
【0046】
図25はM2層内に存在しているネットXXのセグメント2510に対してプローバー深さ基準を適用する場合を示している。層は下から上へ順番が付けられており、ポリシリコン層=1、M1=2、M2=3等である。重みDRWが深さ基準に割当てられており、この場合には、DRW=4である。セグメント2510に対する深さ基準値Dは、深さ基準重みに層番号をかけ且つ正規化を行なうために最大の層番号で割算することによって計算される。この例の場合には、D=4×3/3=4である。この場合におけるように、層深さは層番号(最も深い層に対して1からカウントする)とすることが可能であり、又は表面からのその層の絶対的な深さ(例えば、ミクロン単位)とすることが可能である。
【0047】
図26は導体の幅が1.5ミクロンである層M2におけるセグメント2510に対してプローバー幅基準を適用した場合を示している。この例においては、層M2における導体の幅は1.5ミクロンであり、層M1における場合は1.5ミクロンであり、且つポリシリコンPOLYにおいては1.0ミクロンである。重みWRWが幅基準に割当てられており、この場合にはWRW=3である。セグメント2510に対する幅基準値Wは、幅基準重みに対してセグメントの幅をかけ且つ正規化するために最大の導体幅で割算することによって計算される。この例の場合には、W=3×1.5/1.5=3である。
【0048】
図27はセグメント2510に対してプローバー近接度基準を適用した場合を示している。最小間隔の値は、セグメント2510から隣りの導体のいずれかのポリゴンへの最小距離としてとられる。この例においては、セグメント2510の隣りの導体Cのポリゴン2710からの間隔は1.5ミクロンであり、ポリゴン2720からの間隔は2.25ミクロンであり、隣りの導体Bのポリゴン2730からの間隔は5.25ミクロンであり、ポリゴン2740からの間隔は7.5ミクロンである。隣接するポリゴンからのネットXXの最大間隔であるMAX_SPACEはこの例においては10.0ミクロンである。従って、最小空間即ちMIN_SPACEは1.5ミクロンである。重みPRWが近接度基準に対して割当てられており、この場合にはPRW=2である。セグメント2510に対する近接度基準値Pは、近接度基準重みに対してセグメントの最小間隔即ちMIN_SPACEの値(同一の信号と関連しておらず且つ電力線又は接地線でない最も近い隣りのポリゴンへの距離)で掛算し、且つ正規化するために最大間隔MAX_SPACEの値で割算することにより計算される。この例においては、P=2×1.5/10.0=0.3である。1つのセグメントから同一の信号の一部ではない最も近い隣りのポリゴンへの距離を決定する場合には、ポリゴンリストLPを介して完全なサーチを行なうことが必要である。
【0049】
図28はプローバー中心性基準をセグメント2510へ適用する場合を示している。この例においては、セグメント2510のダイの中心からの距離はDIST=1295.4ミクロンであり、且つそのダイの中心から1個のセグメントの可能な最大距離はMAX_DIST=2540.0ミクロンである。重みCRWがこの中心性基準に割当てられており、この場合にはCRW=1である。セグメント2510に対する中心性基準値Cは中心性基準重みに対して差MAX_DIST−DIST(ダイの中心へのセグメントの距離の逆数)を掛算し且つ正規化するためにMAX_DISTで割算することにより計算される。この例においては、C=1×(2540.0−1295.4)/2540.0=0.49である。
【0050】
プローバー基準によって発生される加重された即ち重み付けされた値を結合して、プロバースコアが得られる。図25乃至28の例においては、D、W、P、Cの計算された値を結合してプローバースコアS1が得られる。好適な方法は、D=0又はW=0又はP=0又はC=0の場合にはS1=0にセットし、そうでない場合にはS1=D+W+P+Cにセットする。(例えば、別の方法は、S1=D×W×P×Cにセットする。)
殆どの最近のデバイスにおいては、1つのネットは、上側に存在する導体によって被覆されることのない何等かの部分を有している。従って、プローブ点孔を形成することの必要性なしに、プローブ基準を使用し且つプローバースコアS1を計算してプローブ点を得ることが可能である。そのネットのうちの一部が被覆されていない場合には、その部分のプローバースコアS1はゼロではなく且つ最も高いプローバースコアS1が得られる位置は得ることの可能な最良のプローブ点を表わしている。
【0051】
所望により、それより低い値においては、得ることの可能な最良のプローブ点であってもそのままプローブを行なうのには許容可能なものでないとみなすプローバースコアS1に対する最小のスレッシュホールド値を設定することが可能である。このことは、得ることの可能な最良のプローブ点がノイズを有する信号を発生する場合に起こる場合があり、例えば、2つの中間レベルの導体(従って、クロストークが高い)の間の埋め込まれた導体(従って、ノイズが高く信号が低い)上の信号をEBPによってプローブする場合等である。このような場合にはより明瞭に測定される信号を発生するために、興味のある露出された導体に対してEBPビームを入射させるための直接的な経路を与えるためにプローブ点孔をカッティング即ち刻設することが望ましい。
【0052】
更に、1つのネットが他の導体の下側に完全に被覆された状態となり、特に大型/幅広の電力導体又は接地面導体により被覆される場合が多々ある。これは、例えば、カスタムIC及びゲートアレイICにおける短く論理セル内部接続であるネットの場合に発生する。このような場合には、近接度基準がサブスコアPをゼロとし、プローバースコアS1をゼロとさせる。このことは、興味のあるネットの範囲においてアクセス可能なプローブ点が見つからなかったことを表わす。
「最良の」プローバースコアがプローブを行なうのに最適なセグメントが存在しないことを表わす場合には、1組のプローブ点カッター基準が適用されて各セグメントに対するカッタースコアを計算する。このカッタースコアは、プローブ点を配置させるためのそのセグメントの妥当性を表わす。カッター基準を適用することによって、プローブ開口を刻設するのに最も望ましくない点が表わされる。「最良の」カッタースコアを有するセグメントはプローブ点を配置させるのに最適であると考えられる。各セグメントに対して、これらの基準の各々に対し重み付けした値が計算される。プローブ点カッター基準によって発生された重み付けされた値を結合してカッタースコアが得られる。
【0053】
各層に対して、プローブ点アクセス孔の底部の意図した寸法で開始し、その層の深さ及び孔の垂直アスペクト比に基づいて表面へ向かってスケールアップし、且つこれらを層番号LでインデックスされたアレイH内に格納し、次いでセグメントの元の寸法の代わりに1個のセグメントを考慮する場合にその下側のステップにおいてこれらの孔寸法H[L]を使用することが望ましい。図35を参照すると、3530と3540の寸法の底部表面3520を有するプローブ点孔をカッティング即ち刻設することにより導体3510へアクセスすべき場合が示されている。この孔は、既知のアスペクト比を有する孔を発生させるFIBミリングプロセスを使用して、厚さ3550を有する1つの層又は複数個の層を貫通してカッティング即ち刻設される。アスペクト比及び寸法3530及び3540を使用して、プローブ孔の頂部3590における開口3580の対応する寸法3560×3570が計算される。このアスペクト比は、典型的に、厚さ3550と寸法3555との比として表わされる。
【0054】
図29はネットXXの層M1内に存在するセグメント2910に対してプローブ点カッター安全性基準を適用する場合を示している。層M2内に存在するポリゴン2920はセグメント2910の上方を通過し且つクロック信号を担持するネットCLKの一部を形成している。データ線のカッティングは、このセグメントがデータ線のポリゴンと部分的に又は全体的にオーバーラップする回数に等しい値が割当てられており、この場合には、CUT_DATA=0である。クロック線のカッティングは、このセグメントがクロック又は制御線のポリゴンと部分的に又は全体的にオーバーラップする回数と等しい値が割当てられており、この場合CUT_CLK=1である。重みは、好適には、線のカッティングの相対的な重要性に依存して割当てられる。これらの重みは予め設定するか又はユーザが定義することが可能である。クロック線及び制御線は典型的により重要である。何故ならば、それらはIC全体の動作に影響を与えることが可能だからであり、一方データ線は、典型的に、1個のセルのみの動作に影響を与えるに過ぎない。図29の例においては、最大カット値はCUT_DATA値とCUT_CLK値の2倍との和をとることにより決定される。この例におけるネットXXに対する最大カット値は、ネットの別のセグメントがポリシリコン層におけるM1データ線及びM2クロック線の下側に位置していることを注意することによって決定され、従ってMAX_CUT=1×CUT_DATA+2×CUT_CLK=1×1+2×1=3である。重みSRWがこの安全性基準に割当てられており、この場合には、SRW=3である。安全性基準値は、この安全性基準重みSRWにCUT_DATA値とCUT_CLK値の2倍との和を掛算し、次いで正規化を行なうためにMAX_CUT値で割算することにより計算される。この場合には、S=SRW×(CUT_DATA+CUT_CLK)/MAX_CUT=3×(0+2×1)/3=2である。複数個の不所望なプローブ点孔カット位置の間で更に区別をするために、クロック線及び制御線を同様に区別することが可能である。
【0055】
図30はセグメント2910に対しプローブ点カッターミリング基準を適用する場合を示している。層M2内に存在するポリゴン2920はセグメント2910の上方を通過している。パッシベーションを貫通してのミリングはTIME_TO_MILL値として10が割当てられており、M2を介しては5の値が割当てられており、M2下側の誘電層を介しては7の値が割当てられており、M1を介しては4の値が割当てられており、M1下側の誘電層を介しては6の値が割当てられている。重みMRWがミリング基準に割当てられており、この場合には、MRW=2である。ミリング基準値は、ミリング基準重みMRWに対してそのセグメントに対してミリングされるべき層のTIME_TO_MILL値の和を掛算し、次いで正規化を行なうために全ての層のTIME_TO_MILL値の和で割算することにより計算される。TIME_TO_MILL値は各々のタイプの物質を貫通してミリングするための時間の推定値であり、好適にはユーザが特定したものである。この例においては、M1レベルにおいてネットXXを露出させるために、パッシベーション、M2、M2下側の誘電層をミリングせねばならず、M=MRW×(10+5+7)/(10+5+7+4+6)=0.69である。
【0056】
図31はセグメント2910に対してプローブ点カッター平坦性基準を適用する場合を示している。セグメント2910は隣りの1つのネットとオーバーラップしており、隣りの導体Bのポリゴン2920はセグメント2910の上方を通過している。従って、オーバーラップ数NUM_OVERLAP=1である。ネットXXのその他のセグメントが3つの隣りのネットとオーバーラップしており、従って最大オーバーラップ数MAX_OVERLAP=3である。重みFRWが平坦性基準に割当てられており、この場合にはFRW=2である。平坦性基準値は、この平坦性基準重みFRWに対してオーバーラップ数NUM_OVERLAPを掛算し、次いで正規化するために最大オーバーラップ数MAX_OVERLAPで割算することにより計算される。この例においては、F=FRW×NUM_OVERLAP/MAX_OVERLAP=1×1/3=0.33である。
図32−34は本発明に基づく好適な方法を要約して示してある。ステップ3210において、レイアウト記述、ネットリスト記述、相互参照記述が検索され、従って全てのポリゴンがネット名称と関連している。ステップ3220において、ポリゴンLPのリストが用意され、それは各ネット名称をポリゴンのリストと関連づける。ステップ3230において、興味のあるネットのポリゴンがユーザが特定した(又はデフォルトにより特定される)ステップ寸法SSのセグメントに分解され、且つセグメントLPのリストが用意される。ステップ3240において、プローバー基準が適用されて、各セグメントに対するプローバースコアが決定され、「最良の」プローバースコアが決定され、且つ最良のプローバースコアを達成するセグメントのX,Y位置が格納される(図33参照)。ステップ3250において、最良のプローバースコアがテストされて、最適のプローブ点が識別されたか否かを判別する。そのテストはユーザが特定するか又はデフォルトによって特定することが可能であり、最良のプローバースコアがゼロであるか又は何等かのスレッシュホールド以下のものであるか否かを判別するものである。
【0057】
最適なプローブ点が識別されると、次にステップ3260において、その最適なプローブ点においてネットがプローブされる。最適なプローブ点が識別されない場合には、次いで、ステップ3270において、プローブ点カッター基準が適用されて各セグメントに対するカッタースコアが決定され、「最良の」カッタースコアが決定され、最良のカッタースコアを決定するセグメントのX,Y位置が格納される(図34参照)。ステップ3280において、「最良の」カッタースコアの位置においてプローブ点がカット即ち刻設されて、ネットXXをプローブを行なうためにアクセス可能な状態とさせる。プローブ点が露出されると、次いで、ステップ3260において、その露出されたプローブ点においてネットをプローブする。
【0058】
図33のフローチャートは、ネットの各セグメントに対しプローバースコアを決定するためにプローバー基準を適用する場合を示している。ステップ3310において、各セグメントiに対するプローバースコアがS1[i]=0において初期化される。ステップ3320において、セグメントリストLSから第一セグメントが選択される。ステップ3330−3360において、深さ基準、幅基準、近接度基準、中心性基準の各々に対しそのセグメントに対する重み付けされた値が計算される。ステップ3370において、ステップ3330−3360の重み付けされた値からプローバースコアS1[i]が決定される。ステップ3320−3370は、セグメントリストLSの各セグメントに対し繰り返し行なわれる。最後のセグメントに対するプローバースコアを決定した後に、最も高いプローバースコアS1[i]を有するセグメントがステップ3380において決定され、且つ対応するプローブ位置が格納される。
【0059】
図34のフローチャートは、ネットの各セグメントに対するカッタースコアを決定するために、プローブ点カッター基準を適用する場合を示している。ステップ3410において、各セグメントiに対するカッタースコアがS2[i]=0において初期化される。ステップ3420において、セグメントリストLSから第一セグメントが選択される。ステップ3430−3460において、深さ基準、幅基準、近接度基準、中心性基準の各々に対して、そのセグメントに対する重み付けされた値が計算される。ステップ3460において、ステップ3430−3450の重み付けされた値からカッタースコアが決定される。ステップ3420−3460はセグメントリストLSの各セグメントに対して繰り返して行なわれる。最後のセグメントに対するカッタースコアを決定した後に、最も高いカッタースコアS2[i]を有するセグメントがステップ3470において決定され、且つそれに対応するプローブ点位置が格納される。
【0060】
本発明方法は使用可能なレイアウトデータから厳格に動作することが可能であり、プローバー及びプローブ点カッター基準を対話的な態様で適用することが可能であり、EBP、MP又はFIBシステムのディスプレイ上に最適なプローブ点位置を表示することが可能であり、且つデバイスのその位置の上に中心位置決めさせるためにシステムを駆動することが可能である。シュルンベルジェIDSクラスシステムはシステムのステージに接続したレイアウトツール(Layout Tool)を有しており、従って最適なプローブ点位置のポリゴンセグメントをハイライトさせることは、ステージモータを動作させ且つFIBプローブ点カッティングのために又はEBP又はMPプローブ動作を行なう準備としてデバイス上のその位置へオペレータを移動させる効果を有している。
【0061】
ユーザが特定することの可能な重みを与えることは、与えられた製造プロセス及びオペレーターの好みにマッチさせるために基準を優先づけする上での柔軟性を与えている。これらの重みは、所望により、ポップアップ制御パネルディスプレイを介してユーザが制御可能なものとさせることが可能であり、且つ最適な位置の各計算に影響を与えるように容易に変化させることが可能である。ユーザが特定することが可能なステップ寸法を与えることにより、より大きなステップをとることによって導体全体に対する計算を一層迅速に行なうことが可能である。より大きなステップ寸法はソフトウエアをして真に最適なプローブ点を通り過ぎさせる場合があるので、計算速度と最適性との間にはトレードオフ即ち利益衡量が存在している。
【0062】
本発明方法は、更に、IC設計プロセスにおいて使用することも可能である。従来のCADツールを使用してICのルーチング即ち経路付け及びレイアウトを用意した後に、興味のある各信号経路に関連するポリゴンに対してこれらの基準を適用し、そのICの対応するネットが診断のためにプローブするのにどれほど容易なものであるかを表わすスコアを決定する。キーである信号経路がプローブするのに困難である場合には、再度ルーチング及びレイアウトを実施して、選択した信号経路がよりアクセス可能なものであるようにさせることが可能である。図36は好適な方法のフローチャートを示している。ステップ3610において、レイアウト記述、ネットリスト記述及び相互参照記述が検索され、従って全てのポリゴンはネット名称と関連づけられる。各ネット名称はポリゴンのリストと関連しており、且つ興味のある各ネットのポリゴンは特定されたステップ寸法のセグメントへ分解される。ステップ3620において、最良のプローバースコアS1が例えば図33の方法におけるごとく興味のあるネットに対して決定される。ステップ3630において、最良のプローバースコアS1がユーザーが特定するか又はデフォルトによって特定される値と比較される。ステップ3640において、そのネットが許容可能なプローバースコアを有している場合には(プローブを行なうための最小のスタンダードを充足するネットセグメントが存在することを表わしている)、該リストの次の選択されたネットに対してステップ3620−3640が繰り返し行なわれる。そのネットが許容可能なプローバースコアを有するものではない場合には、そのネットはステップ3650において再度ルーチング即ち経路付けが行なわれ、そのネットをプローブを行なうためによりアクセス可能なものとさせる。このルーチングアルゴリズムにおいて、プローバー基準スコアは、好適には、最適化用パラメータとして使用される。ステップ3630−3640が繰り返し行なわれて再び経路付けされたネットが許容可能なプローバースコアを有することが確認され、有するものでない場合には、ステップ3650が繰り返し行なわれて再度ネットの経路付けが行なわれる。興味のある全てのネットが許容可能なプローブを行なうためのアクセス可能性のために経路づけが行なわれると、ステップ3660において改良されたレイアウトファイルが格納するために出力される。ステップ3670において、その改良されたレイアウトファイルを使用してマスクを用意すると共にICを製造し、その場合に興味のあるネットはプローブを行なうためにアクセス可能なものである。
【0063】
前述した本発明の好適実施例は単に例示的なものであることが意図されており、本発明の特許請求の範囲によって定義される本発明の技術的範囲を制限するものとして説明したものではない。当業者は、本発明の技術的範囲を逸脱することなしに前述した好適実施例に対して多くの変形及び修正を施すことが可能であることは勿論である。
【0064】
例えば、以下の事項を考慮してその他のFIB基準を適用することが可能である。
【0065】
※FIBにより誘起された粒子又は電気的損傷に対するデバイス構造(例えば、メモリセル)の影響の受け易さ。これによりプローブ点を例えばメモリセル等の影響の受け易い構造から遠ざけることが可能である。
【0066】
※孔の底部から二次電子が逃げる能力に影響を与えることが可能な孔のアスペクト比に関する物理的拘束条件。これにより、より小さな深さ対幅のアスペクト比を有する孔が好適なものとなる。
【0067】
※エッチングプロセスを助けるためにどのようなガスが使用されるかに依存する絶縁体又は導体優先ミリングの使用可能性。これにより、絶縁体/導体の相対的な厚さ及びミリング速度に基づいてプローブ点の選択を変化させることが可能となる。
【0068】
※高いアスペクト比のプローブ孔を刻設し次いで興味のある信号をICの表面へ伝達させるために付着形成した絶縁体の安全性「溝」内に付着形成した導電性物質により充填させることの可能な絶縁体付着形成の使用及び影響。これにより、高いアスペクト比の孔のみを刻設することが可能なプローブ位置を使用することを可能とする。
【0069】
※ターゲットの導体にいつ到達したかを知るために良好なエンドポイント即ち端点検知を行なう能力。この端点検知は導電性物質及びそれを被覆する絶縁性物質の二次電子発生特性に依存しており、その際に異なる物質の組合わせに基づいてプローブ点の選択を変化させる。
【0070】
※不所望の導電性経路(リーク)を与え信号品質に影響を与えるようなエッチングした物質が制御されずに再付着することから予測されるリーク量。これによりエッチング時間、ビーム寸法及び電流、及びエッチングされた物質などのパラメータに基づいてプローブ点選択を変化させることが可能となる。
上述したものと同様の態様で更なる重みづけをした計算を付加することによって、本発明方法にこれら及びその他の基準を組み込むことが可能である。上述したプローブ点カッター基準は、更に、プローバー基準とは独立して使用することも可能である。本発明方法は、EBP、MP、FIB動作のみならず、例えば、プローブ点をカッティングし且つ導電性及び絶縁性の物質を付着形成するためのレーザビームシステムの動作に対しても適用することが可能である。
【0071】
本発明方法及び装置は、更に、ICを修正する場合にも使用することが可能である。例えば、プローブ点孔をミリング形成するのと同様に、電気的接続を破壊するために導体を切断するために(単に露出するだけではなく)最適の位置を決定することが可能である。更に、一対のネットを露出させるために最適な位置を決定することが可能であり、従ってこれら2つのネットの間に電気的接続を確立するために導電性物質を付着形成させることが可能である。付着形成された導電性物質が他のネットと接触することを防止するために、必要に応じて、絶縁性物質を付着形成させることが可能である。FIB、レーザ、電子ビームシステムを使用して導電性及び絶縁性物質を付着形成する技術は従来公知である。
【0072】
図36の方法はICの論理的機能性を変化させることなしにネットの再経路づけを行なうことが意図されている。本方法は、意図した論理機能性に影響を与えるか又は与えることなしに、診断可能性を助ける回路要素を挿入するために修正することが可能である。例えば、再度経路付けを行なった後においても興味のあるネットがいまだに悪いプローバースコアを有している場合がある。このネットをプローブを行なうのによりアクセス可能なものとさせるために、ネットに対して下方向への垂直接続部と共に、ICの表面において又はその近くでボンドパッド又はビア(貫通導体)を挿入することによりIC設計を修正することが可能である。次いで、必要に応じてその他のネットを再度経路付けしてこの新たな構成を受入れることが可能である。別の例は、電流注入電子ビームの有無に基づいて、所望の状態へスイッチする特別なトランジスタ形態をIC設計へ付加させることである。このトランジスタ形態は、あるネットを所望の状態へ駆動するために使用することが可能である。電流注入のために使用される電子ビームは、プローブを行なうために使用されるものと同一のものとすることが可能であるが、ビ−ム電流、ドエル時間等の異なる条件を有している。設計に対してこのような要素を付加した後に、プローバー基準を適用して、それらの要素が電子ビームに対してアクセス可能なものであることを確保することが可能である。
【0073】
本発明は上述した方法を実施するための装置を包含している。このような装置は、好適には、例えばICのルーチング即ち経路付け及びレイアウトを行なうために使用されるCADワークステーションシステム又はデータ処理システム116(図1)のような適宜プログラムされた汎用コンピュータシステムを有している。
【0074】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図1】従来の荷電粒子プローブシステムのブロック図。
【図2】図1に示したようなシステムの従来の電子ビームテストプローブを示した概略図。
【図3】リンクさせた概略画像と、レイアウト画像と、SEM画像の一例を示した説明図。
【図4】従来のDRC「幅」基準の適用例を示した説明図。
【図5】従来のDRC「深さ」基準の適用例を示した説明図。
【図6】従来のDRC「近接度」基準の適用例を示した説明図。
【図7】相互参照ファイルを発生させるための格納されたレイアウトファイル及びネットリストファイルを使用する状態を示した説明図。
【図8】本発明に基づく幅基準の一例を示した概略図。
【図9】本発明に基づく幅基準の一例を示した概略図。
【図10】本発明に基づく幅基準の一例を示した概略図。
【図11】本発明に基づく深さ基準の一例を示した概略図。
【図12】本発明に基づく深さ基準の一例を示した概略図。
【図13】本発明に基づく深さ基準の一例を示した概略図。
【図14】本発明に基づく近接度基準の一例を示した概略図。
【図15】本発明に基づく近接度基準の一例を示した概略図。
【図16】本発明に基づく近接度基準の一例を示した概略図。
【図17】本発明に基づく中心性基準の一例を示した概略図。
【図18】本発明に基づく中心性基準の一例を示した概略図。
【図19】本発明に基づく中心性基準の一例を示した概略図。
【図20】本発明に基づくPPC安全性基準の一例を示した概略図。
【図21】本発明に基づくPPCミリング基準の一例を示した概略図。
【図22】本発明に基づくPPC平坦性基準の一例を示した概略図。
【図23】ICレイアウトの一部を示した概略図。
【図24】本発明に基づいてどのようにしてポリゴンのリストとセグメントのリストとが用意されるかを示した説明図。
【図25】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図26】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図27】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図28】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図29】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図30】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図31】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図32】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図33】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図34】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図35】本発明に基づいてプローブ点開口の寸法がどのようにして深さ及びアスペクト比に関してスケーリングされるかを示した説明図。
【図36】プローブを行なうために選択したネットのアクセス可能性を改善するためにICのレイアウトを修正するための本発明に基づく方法を示したフローチャート。
【符号の説明】
800 一次電子ビーム
810 ガウス断面分布
820 露出された導体
830 近くの絶縁体
910 プローブニードル
920 幅広部分
930 プローブニードル
1000 プローブ孔
1010 幅広部分
1020 幅狭部分
1030 プローブ孔
【産業上の利用分野】
本発明は、ICのプローブ(探査)を行なうために最適の位置にプローブ点を配置させるための方法及び装置に関するものであって、更に詳細には、機械的プローブ、電子ビーム、フォーカストイオンビーム又はレーザービームシステムにおけるそのような方法及び装置に関するものである。
【0002】
【従来の技術】
荷電粒子ビームシステムは、集積回路等の装置の検証、特性化、設計デバッグ及び修正を行なう場合に使用されている。電子ビームプローブ(EBP)システムは、装置の外部ピンへ信号パターンを印加させることによって該装置を励起させる場合の装置の内部ノード上の波形を採取し且つ観察し且つ該装置の電圧コントラスト画像を発生するために使用されている。
【0003】
フォーカストイオンビーム(FIB)システムは、3つの主要な機能を実行するために使用されており、即ち(1)例えばメタルラインを刻設したり孔を穿設する等の構成体のエッチング/ミリング、(2)例えばメタルコネクタ及びパッドを形成するための物質の付着形成、及び(3)走査イオン顕微鏡(SIM)観察、である。これらの機能は欠陥解析を行なうためにICを修正するために使用することが可能である。メタルラインの刻設及び接続することは、疑いのある欠陥メカニズム又は欠陥位置を確認する場合の助けとなり、且つ絶縁層に孔をミリング形成することは「埋設」されている導体を露出させるか又はEビーム又は機械的プローブ動作を改善させるためにパッドへ接続させることを可能とする。
【0004】
図1及び2は従来の荷電粒子ビームシステムの一般的な構成を示している。このような構成を有するシステムとしては、例えばカリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから市販されている「IDS5000」(商標)EBPシステム及び「IDS7000FIBステーション(商標)」FIBシステム等がある。このようなシステムは、例えば、発明者N. Richardsonの米国特許第4,706,019号及び第4,721,909号及び発明者Talbot et al.の米国特許第5,140,164号等に記載されており、これらの特許の記載内容は引用により本明細書に取り込むこととする。
【0005】
荷電粒子ビームシステム110は3つの主要な機能的要素を有しており、即ち、電子ビーム乃至はフォーカストイオンビーム112と、回路励起器114と、ディスプレイターミナル118を有するデータ処理システム116とである。データ処理システム116はプロセサPと、それと関連するメモリMと、例えばディスクドライブ等のデータ格納部Dとを有している。回路励起器114は従来の集積回路テスタとすることが可能であり、例えばモデル「S15(商標)」テスタ(カリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから入手可能)があり、それはバス124を介して試料回路に対してテストベクトルのパターンを繰返し印加することが可能である。デバイス126(例えばウエハの形態とすることの可能なIC)をプローブ112の真空室128内に配置させる。ビームを指向すべきデバイス126上の位置を表わすデータが、バス122を介してデータ処理システム116によってプローブ112へ送給される。データ処理システム116は回路励起器114を制御するために使用することも可能である。システム110は、ディスプレイターミナル118を介してコマンドを入力するオペレータによって制御することが可能である。
【0006】
図2を参照すると、このような1つの従来のテストプローブ112は表面225に装着された3つの要素、即ちステージ226と、プローブカード228と、フォーカストビームカラム229とを有している。カラム229は軸236に沿って指向された荷電粒子ビームを発生する。この電子ビームは表面225及びプローブカード228における開口を介して通過する。そのビームがデバイス126(図2においてはウエハとして示してある)に衝突する点は、カラム229の位置(XYステージ240によって制御可能)及びビームの偏向(XY偏向コイル241によって制御可能)によって決定される。
【0007】
このようなシステムは、単一のワークステーション上において、概略回路図、レイアウトマスクデータ及びチップの生の走査電子顕微鏡(SEM)又は走査イオン顕微鏡(SIM)画像の表示及びアナログ及び/又はデジタル波形を結合させる。従来のシュルンベルジェのシステムにおけるSEM(又はSIM)、レイアウト及び概略図の表示は一体的にリンクされてICチップ周りのナビゲーションを容易なものとさせている。例えば、ユーザがリンクされているディスプレイ即ち表示の1つをパン(横方向移動)又はズーム(倍率変化)させると、それにしたがって他のものもパン又はズーム動作を行なう。ユーザがリンクされているディスプレイのうちの1つの上における1つの点にプローブアイコンを配置させると、その点において予測される波形及び実際に測定された波形を比較のために表示させることが可能である。
【0008】
図3は比較的広い視野を与えるために倍率を設定した状態でIDS5000システムで発生されるリンクされた概略画像とレイアウト画像とSEM画像の一例を示している。従来のシュルンベルジェ社のシステムはこれらの画像を多色で表示し、特定の表示された特徴が属する層又はネット等の付加的な情報をユーザに与えている。概略画像310はデバイス内に実現されている回路の一部を表わしている。レイアウト画像320は概略画像310において表示されている回路の部分とほぼ同一の部分を表わしている。SEM画像330はレイアウト画像320に表示されている回路の部分とほぼ同一の部分を表わしている。レイアウト画像320とSEM画像330とを検査すると表示された回路特徴部の間に密接した相関があることが分かる。レイアウト画像320及びSEM画像330の夫々に重ねてボックスが示されており、これらのボックスは倍率を増加させた場合に与えられたステージの位置に対しプローブの視野を画定するレイアウトウインドウ340及びSEMウインドウ350を能わしている。ユーザからのコマンドに応答して視野をズーミングにより拡大又は縮少させると、表示された画像はそれに対応してズーミングされて拡大又は縮少する。レイアウトウインドウ340及びSEMウインドウ350は、これらの画像がリンクされると回路のほぼ同一の視野を表わす。
【0009】
EBPシステムを使用する場合に、オペレータは最良の信号測定を行なうために電子ビームプローブを位置決めさせるための最良の場所を探すのにかなりの時間を費やす。最良の信号は信号対ノイズ(S/N)比が最も高く且つ隣接する信号からのクロストークが最も低いプローブ位置から得られる。波形採取時間が一定であるとするとS/Nが高いことはノイズを減少させ、且つクロストークが低いということはより真実に近い波形を発生させるために不所望の信号歪を減少させる。
【0010】
FIBシステムを使用する場合に、オペレータはプローブ孔を刻設するための最良の場所を探すためにかなりの時間を費やす。この孔は最も上側の導電層へ到達するためにパッシベーションされたデバイス上のパッシベーションを介して刻設されるか、又はより下側の導電層へ到達するためにパッシベーションされたデバイス及びパッシベーションされていないか又はパッシベーションを取除いたデバイスの上の層間絶縁層を介して刻設する。プローブ孔は導電性物質で充填させるか又は充填させないままとすることが可能である。このことはプローブ孔の寸法及び位置に関して拘束条件を課すこととなる。プローブ孔はより低い層の導体の信号に到達するために特定のより高い層の導体を貫通して刻設することが許容される場合も許容されない場合もある。例えば、幅狭のクロック信号導体を貫通して刻設することは望ましいことではなく、一方幅広のパワーバスを貫通して刻設することは許容可能な場合がある。このことはどこに孔を刻設することが可能であるかということに関して更なる拘束条件を課している。プローブ点孔を刻設することのゴールはプローバー、EBP又は機械的プローバー(MP)が埋設されている信号導体から波形を測定することを可能とすることである。
【0011】
サブミクロン構成体の解析的な機械的プローブ動作を行なうシステムは公知であり、それはプローブニードルを位置決めするためにマニュピュレータを使用し、一方その動作は高倍率顕微鏡で観察される。このようなシステムは例えばKarl Suss、Alessi、Wentworth等の業者から市販されている。別のタイプのMPは原子力顕微鏡(AFM)であり、その場合には、サンプル表面上をシャープなプローブチップが走査される。このようなシステムはVeecoインストルメンツインコーポレイテッドから市販されている。この点に関しては、例えば、D. Rugar et al.「原子力顕微鏡(Atomic Force Microscopy)」、PHYSICS TODAY、1990年10月、23−30頁の文献を参照すると良い。
【0012】
IC設計用のコンピュータ補助設計/コンピュータ補助エンジニアリング(CAD/CAE)システムを新しいデバイス用のマスクをレイアウトするために使用する場合には、各信号のプローブシステムに対するアクセス可能性はほとんど又は全く考慮されない。デバイスピンを介して内部信号の制御可能性及び観察可能性を改善させるためにエキストラな信号及び特定の構成が付加されているテスト可能性用設計(DFT)の分野と異なり、現在の殆どのIC設計ソフトウエアを具備するプローブ修正用設計のようなものはない。その結果、製造されるデバイスが合格であるか不合格であるかを判別するためのテストを行なうことは可能であるが、欠陥性のデバイスが何故及び何処で欠陥が発生したかを判別するためのプローブ方法を使用して診断を行なうことが可能なものではない。
【0013】
この問題に対処するための1つの従来技術は米国特許第5,392,222号に記載されており、その記載内容は引用により本明細書に取込む。このアプローチは集積化診断システム(IDS)の製品ファミリィの一部としてシュルンベルジェテクノロジーズインポートレイテッドのATEディビジョン、診断システムグループからの最適プローブ配置(OPP)ソフトウエアにおいて使用されている。本発明の「対話的」方法と異なり、このOPP方法は「バッチ」モード動作であり異なる方法に基づくものである。
【0014】
OPP方法においては、ICデバイスの物理的構造を記述するポリゴン即ち多角形がデバイスの信号ネットと関連づけられる。レイアウトファイルを処理して、プローブ動作のために使用不能であると考えられるポリゴンを相次いで取除く。このような選定を行なった後に残存するポリゴンはプローブ動作を行なうのに最適なものと考えられ、且つオペレータはそれらのうちのいずれかを使用することが可能である。使用不可能なポリゴンを取除くために、ドラキュラ設計基準チェッカ(DRC)及びレイアウト対概略図(LVS)ソフトウエアツールが使用される。OPP方法はポリゴン再寸法基準を使用して特定した量だけポリゴンを収縮又は拡大させ、例えばAND/OR/NOT等の論理演算を使用してポリゴンのオーバーラップをチェックする基準を使用する。
【0015】
OPP方法はプローブ動作を行なうためにどれが妥当即ち適したものであるかを決定するためにポリゴンに関して「幅」基準、「深さ」基準、「近接度」基準を適用する。(本発明の場合に設けられるその他の基準はOPP方法ではサポートされていない。)幅基準は、全てのポリゴンを最小幅パラメータだけ縮少させて最小幅より小さな全てのポリゴンを取除く。図4を参照すると、ポリゴン400及びポリゴン410はドラキュラのSIZEコマンドを使用して最小幅だけ寸法が各々減少されている。ポリゴン400は420で示した如く消滅されており、一方ポリゴン410は寸法が減少したポリゴン430として残存している。次いで、ポリゴン430は最小幅だけ拡大されてポリゴン410と等しいポリゴン440を与えている。深さ基準は異なる層のポリゴン間の交差を見付けだし、且つドラキュラのAND、OR及びNOT演算子を使用して隠された下層のポリゴンを取除く。図5はポリゴンA(500)がポリゴンB(510)の上側に位置しており、ポリゴンBの一部はプローブ動作のためにアクセス可能でない状態を示している。OPP深さ基準を適用すると、ポリゴンA(500)が残され且つポリゴンBはプローブ動作を行なうのに適したポリゴンC(520及び530)へ変換される。近接度基準は全てのポリゴンを最小空間パラメータだけ大きな寸法とさせ、次いで隣接するポリゴンの間にオーバーラップが存在するかをチェックし、且つ存在するものがあればそれを取除く。このことは、隣りのものから最小空間よりもより近接したポリゴンがプローブされることがないことを確保する。ドラキュラのSIZE基準及びCUT基準が使用される。図6に示した如く、隣接するポリゴンA(600)、B(610)、C(620)は最小空間だけ拡大されてポリゴンA′(630)、B′(640)、C′(650)を発生させる。ポリゴンB′はポリゴンA′とオーバーラップしており、従ってそれらは2つとも取除かれてポリゴンC″(660)が残される。ポリゴンC″は最小空間だけ減少され、従ってプローブ動作を行なうためにポリゴンC″′(670)が残存される。
【0016】
局所的な電界効果、クロストーク及び回路構造の影響を最小とする意図をもって、所望のワイヤ即ち配線の完全なエリヤに対して1組のプローブ点選択基準を適用する技術は公知である。例えば、R. Scharf et al.著「チップ内部測定用の最適プローブ点のDRCをベースとした選択(DRC Based Selection of Optimal Probing Points for Chip−Internal Measurements)」、PROC.INT.TEST CONF.、1992、ペーパー39.2、840−847頁の文献を参照すると良い。このScharf et al.の方法は市販されている設計基準チェック(DRC)ツールで与えられるブール演算又は寸法決定等のトポロジィ即ち地形的な計算を必要とする。又、P. Garino et al.著「Eビーム測定用最適プローブ点の自動的選択(Automatic Selection of Optimal Probing Points for E−Beam Measurements)」、EOBT、1991、イタリー、コモ、88−96頁の文献、R.Scharf et al.著「Eビーム又はレーザービームテストシステムを使用した高速プロトタイプデバッグ用レイアウト解析及び自動テスト点選択(Layout Analysis and Automatic Test Point Selection for Fast Prototype Debug using E−Beam or Laser−Beam Testsystems)」、IEEE Custom Integrated Circuits Conference(CICC)、1992、ボストン、マサチューセッツ、アメリカ合衆国、17、3、1−4頁の文献、R. Scharf et al.著「CAPT/IVE:集積化検証環境を使用したコンピュータ補助プロトタイプテスティング(CAPT/IVE: Computer Aided Prototype Testing using an Integrated Verification Environment)」、Northcon/91、1991、ポートランド、オレゴン州、アメリカ合衆国、370−375頁の文献、K. Herrmann et al.著「Eビームテスト可能性に対する設計−将来のデバイスの世代のEビームテストに対する要求(Design fore−beam testability − A demand for e−beam testing of future device generations?)」、MICROELECTRONIC ENGINEERING.Vol.7、1987、405−415頁の文献、W. Lee著「電子ビームプローブ動作用の装置のエンジニアリング(Engineering a Device for Electron−Beam Probing)」、IEEE DESIGN & TEST OF COMPUTERS Vol.6、1989、36−49頁の文献、O. Noble et al.著「診断プロセスにおける自動化の増加(Increasing Automation in Diagnostic Processes)」、EE−EVALUATION Engineering、Vol.5、1992、10−14頁の文献等がある。
【0017】
上述したように多様なEBP配置基準を使用した方法が公知であるが、FIB又はレーザビームがEBP又はMPと組合されて使用されるべき場合にプローブ点刻設動作を指示するのに充分に包括的なものは存在せず、且つ対話的(バッチ型ではなく)動作に適したものは存在しない。
【0018】
【発明が解決しようとする課題】
本発明は、上述した如き従来技術の欠点を解消し、ICのプローブ動作を行なうための最適な位置においてプローブ点を配置させることの可能な技術を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明によれば、プローブを行なうシステム(例えば、EBP又はMP)及びプローブ点カッティング(刻設)システム(例えば、FIB又はレーザー)を使用することにより課される条件を考慮に入れた方法が提供される。本方法は、システムオペレータが最適なプローブ点位置を選択することを助けるために「ランタイム」で対話的に動作させることが可能である。本発明方法を使用する装置は数秒以内に「最良」のプローブ位置を識別することが可能であり、数分を必要とする手動的(視覚的)サーチ方法と比較して著しい生産性の向上を与える。最良のプローブ位置を識別するのに時間が節約され、且つデバイスがプローブされる各場合において最適なプローブ点を使用することはより少なく時間で許容可能な品質の波形を発生させる。クロストークが減少されるので信号を誤って解釈したり解析期間中に誤った決定を行なうことの蓋然性が減少される。
【0020】
本発明方法は、更に、各信号、特にクリチカル信号のプローブ動作に対するアクセス可能性を解析するためにICの設計期間中に使用することが可能である。設計システムのルーチング(経路付け)エンジン内に埋込まれている場合には、本方法は、プローバーでの後の診断のためにICのレイアウトを最適化させるために使用することが可能である。このことは、より診断可能な設計とさせることを可能とし、デバイスのデバッグ時間を減少させ、市場へ出すまでの時間をより速いものとさせることを可能とし、且つ利益を動作させる。
【0021】
好適実施形態においては、ICのレイアウト記述と、ネットリスト記述と、相互参照記述とを格納部から検索する。データ構造が各ネット名称をポリゴンのリストと関連づける。選択したネットのポリゴンを特定したステップ寸法のセグメントへ分解する。各セグメントは1組のプローバー基準に従って評価される。プローバー基準によって発生される値は加重され且つ結合されて各セグメントに対するプローバースコアを与える。このプローバースコアはプローブを行なうための対応するネット位置の妥当性を表わす。最良のプローバースコアがプローブを行なうために最適なセグメントが存在することを表わす場合には、そのセグメントの座標が格納され且つプローブをICの対応する位置へ指向させるために使用される。最良のプローバースコアがプローブを行なうために最適なセグメントが存在しないことを表わす場合には、そのネットの各セグメントが1組のプローブ点カッター基準にしたがって評価される。プローブ点カッター基準によって発生される値は加重され且つ結合されて各セグメントに対するカッタースコアを発生する。このカッタースコアはプローブ点孔をカッティング即ち刻設するための対応するネット位置の妥当性を表わす。最良のカッタースコアを有するセグメントがプローブ点を配置させるのに最適なものであると考えられる。
【0022】
【実施例】
最初に本発明に基づく好適な基準について説明する。次いで、これらの基準を適用する好適な方法について説明する。
【0023】
I.基準
A.プローバー基準として
1.最も幅広−幅基準
図8を参照すると、EBPにおける電子の一次ビーム800が810で示されたようなガウス断面分布でもってデバイスに衝突する。スポット寸法は、典型的に、現在のEBPシステムの場合には0.1ミクロン以下である。(スポット寸法は、通常、強度が最大値の半分に降下する一次ビームの断面の直径として定義され、全幅半最大値即ちFWHMとして知られている。)0.5ミクロン幅の露出された導体820がプローブ即ち探査されると、そのビームが導体の真ん中の点上に位置決めされる場合には、一次ビームの殆どがその導体上に到達する。然しながら、一次電子のうちの小さな割合の部分は導体ではなく近くの絶縁体830の上に到達し、信号精度を劣化させ且つトポグラフィ及び物質における変化によって発生される二次電子発生変動によってノイズが増加される。このような劣化はより小さいな導体及びより大きな一次ビームスポット寸法の場合に一層大きなものである。導体が露出されておらずに埋込まれている場合にも劣化はより大きなものとなる。
【0024】
図9を参照すると、導体上に機械的プローブニードルをオペレータが接触させることが可能な容易性は導体の幅に比例していることが理解される。0.5ミクロンのプローブニードル910を導体の0.3ミクロン幅の部分920の上に接触させることは困難である。0.5ミクロンのプローブニードル930はその同一の導体上の他の箇所である0.5ミクロン幅(即ちより幅の広い)部分940の上により容易に接触される。
【0025】
導体を露出させるためにFIBでミリングを行なう場合に、製造期間中におけるマスク整合エラーによって発生される相次ぐ層の間の小さな不整合が存在する可能性は常にある。ターゲットとする導体の幅が広ければ広いほど、小さな下側のレベルの導体へ向けてプローブ孔をカッティング即ち刻設することの蓋然性は一層大きい。図10を参照すると、導体1020の狭い部分を露出させるためにプローブ孔1030をミリングで形成することよりも、導体1010のより幅の広い部分を露出させるためにプローブ孔1000をミリングで形成することが望ましい。
【0026】
2.最も高い−深さ基準
EBPにおいては、表面と埋込導体との間の絶縁性誘電体を介して容量的に結合されている表面電位を測定することによって埋込導体から波形が得られる。この容量結合効果は、表面と埋込導体との間隔が減少するにしたがって増大する。導体が表面に近ければ近いほど、容量結合は一層大きく、表面からの測定信号は一層良好である。図11を参照すると、一層深い位置にある導体1130よりも表面1120に一層近い導体1110をプローブ即ち探査することが望ましい。MPにおいては、化学物質を使用してパッシベーションを剥離した後、及びある場合には、反応性イオンエッチャーを使用してパッシベーション下側の誘電膜を剥離した後に、最も上側の層に対して物理的プローブアクセスを行なうことの可能性は最も高い。この場合にも、上側の層は一層アクセス可能性が高いのでより良好である。図12を参照すると、より深い位置にある導体1240よりも表面1220に一層近い位置にある導体1210はMPニードル1230に対して一層アクセス可能性が高い。
【0027】
FIBの場合には、プローブ孔を刻設するのに必要とされる時間は孔の深さにほぼ比例する。この場合にも、レベルが低い位置にある層よりもレベルが高い位置にある層の方が到達するのに一層容易であり且つ一層迅速である。図13を参照すると、より深い位置にある導体1340に対してアクセスするために孔1330をミリング形成するよりも導体1320へアクセスするために孔1310をミリングで形成する場合の方が必要とされる時間は一層短い。
【0028】
3.最も遠い−近接度基準
EBTにおいては、採取される波形は、一次電子ビームが入射する点における表面から回収された二次電子から派生される。これらの二次電子はエネルギが低いものであり且つ局所的な電界効果によって容易に影響される。ターゲットの導体によって提供される強力な局所的な電界効果が表示用の波形を形成するためにEBPシステム検知器へ到達する表面から逃げる二次電子の数及びエネルギを変化させる。表面上に存在するか又は埋込まれているかに拘らず、近くの導体からの二次電子に対して強力で不所望の影響を与える場合がある。最も上側の露出された導体の場合には、その場合の劣化は二次電子に影響を与える電界の関数である。埋込導体の場合には、一次ビームが入射する点に対しての不所望な容量結合を介して劣化が発生する。いずれの場合にも、不所望なクロストークはより遠くに離れた隣りの導体からは一層少ない。図14を参照すると、導体1410へ入射する電子ビーム1400は二次電子1420及び1430を発生する。二次電子1430は近くの導体1440によって影響をされる。充分遠くに離れた導体1450は何等影響を与えるものではない。
【0029】
MPの場合には、プローブニードルを隣りの導体へ接触させることなしに1つの導体上へ接触させることの能力は、隣り同士の導体が近過ぎる場合には減少される。このことは、特に、現在のデバイスの幾何学的形状においては、容易に鈍い状態となり先端部の半径が1ミクロン以上に増大するような0.5ミクロンのプローブをオペレータがデバイスに接触させることを余儀なくされる場合に特に重要である。図15を参照すると、導体1520に対して接触させることを意図されたプローブニードル1510は、導体1530がプローブ位置に近過ぎる場合には、その導体1530にも接触する場合がある。導体1520に対してプローブを行なうために、最も近くの導体(例えば、導体1540)が最も遠くにあるような位置を選択することによって、プローブすべき導体以外の導体に不本意に接触することの危険性が減少される。
【0030】
FIBの場合には、ターゲットとする導体を隣りの導体から離隔させればさせるほど、不本意に隣りの導体にも到達することなしに小さな埋込まれている導体まで刻設する能力は改善される。更に、中間レベルの導体を過ぎて更に下側のレベルの導体へプローブ孔を刻設する場合に、偶然性によって中間レベルの導体の一部又は全てを貫通して刻設してしまう可能性は、中間レベルの導体が遠くに離れている場合には、減少される。上述した如く、製造期間中に導入される層間の不整合が発生する可能性があるので、このような蓋然性が存在している。図16を参照すると、導体1620を露出させるためにプローブ孔1610を刻設する場合に近くの導体1630も露出させる場合がある。最も近くに位置している隣りの導体(例えば、導体1640)が最も離れているように導体1620を露出させるための位置を選択することによって、意図した導体以外のものを露出させることの危険性は減少される。
【0031】
この基準の例外としては、EBPにおいては、隣りの導体が電力線又は接地線、特に接地線である場合には、隣りの導体に一層近接していることが良好である。このような隣りの導体は有益的な「シールド」効果を有している。何故ならば、それと関連する電磁界は静的なものであり且つそれと関連する容量結合効果はゼロだからである。
【0032】
4.最も中心−中心性基準
EBPの場合には、ICのボンドワイヤ及びパッケージの電磁一次電子ビームの軌跡に影響を与える場合がある。一次ビームがターゲット上に正確に入射しない場合には、該ビームが導体から部分的に又は完全に離れて入射するのでノイズが増大する場合があり、及び/又はそのビームが隣りの導体近くに入射することによってクロストークが増大する場合がある。他の全てのことが等しい場合には、デバイスの周囲から可及的に遠くにプローブ即ち探査することが望ましい(例えば、デバイスの中心に一層近く)。図17を参照すると、ICの周囲近くにおけるボンドパッド1720に対してボンドワイヤ1710が接続されている。ボンドワイヤ1710及びボンドパッド1720からの電界は、近過ぎる導体1740をプローブするために使用される電子ビーム1730と干渉する。ボンドパッド及びボンドワイヤから更に遠くに位置している導体1760をプローブするために使用される電子ビーム1750は測定値に表われる程度に影響を受けることはない。
【0033】
MPの場合には、周囲即ち周辺部から離れていることによってプローブニードルが誤ってボンドワイヤと接触したり又はそれを破壊したりすることの可能性が減少される。プローブニードルはIC表面に対して傾斜しており、従って先端部は意図したプローブ位置に対して視覚的に位置決めさせることが可能である。図18を参照すると、ボンドワイヤ1810はIC周囲即ち周辺部近くのボンドパッド1820へ接続されている。プローブニードル1840でもって近くの導体1830をプローブしようとする場合に、プローブニードルがボンドワイヤに接触してしまう場合がある。ボンドワイヤから更に離れた導体1850をプローブすることが好適である。
【0034】
FIBの場合には、プローブ孔は、埋込導体からEBP又はMPがより容易なアクセスを有する表面へ信号を伝達させるために、導電性物質で充填されている場合がある。この導電性物質の付着形成は、一次イオンビームが導電性物質を含有するガス分子と干渉する場合に行なわれる。これらのガス分子はイオンビームが入射される点近くのノズルによって導入される。ノズルをボンドワイヤから遠ざけておくことにより、ノズルによってボンドワイヤを損傷するオペレータのエラーが発生する可能性が最小とされる。図19を参照すると、ボンドワイヤ1910がIC周囲即ち周辺部近くのボンドパッド1920へ接続されている。導体1960へアクセスするためにガスジェット1940がプローブ孔1950のイオンビームエッチング又は充填を行なうことを助けるようにノズル1930を位置決めする場合に、ノズルがボンドワイヤ1910に接触する場合がある。ボンドワイヤから更に離れている導体1980を露出させるためにプローブアクセス孔1970を刻設することが望ましい。
【0035】
B.プローブ点カッター基準
1.最も安全−安全性基準
FIBの場合には、別の導体に到達するためにいずれかの導体を貫通してカッティング即ち刻設することがないことが望ましい。その目的は、デバイスの機能性を不変のままとさせることである。クロック信号及び制御信号が特に重要であり、それに続いてその他のデータ信号も重要である。電力線及び接地線は幅広で冗長的に使用可能となる傾向があるので、その重要性は最も低い。図20はプローブされるべき導体2010を示しており、その一部の領域はクロック信号CLKを担持する導体2020の下側に位置しており、別の領域は接地電圧VSSを担持する幅広の導体2030の下側に位置している。導体2020を貫通してプローブアクセス孔2050をミリングすることよりも、導体2030を貫通してプローブアクセス孔2040をミリングによって形成することが望ましい。
【0036】
2.最も速い−ミリング基準
FIBの場合には、ミリング速度はミリングされる物質に依存する。2つのプローブ孔の候補の間で選択が行なわれる場合には、除去されるべき物質に基づいて一層速くミリングすることが可能なものを選択すべきである。図21はプローブされるべき導体2110を示しており、その一部の領域は厚い導体2120の下側に位置しており、且つ別の領域はより厚さの薄い導体2130の下側に位置している。導電性物質が絶縁性物質2140よりも一層速くミリングされるものと仮定すると、導体2130を介してプローブアクセス孔2160をミリングする場合(ミリングすべき絶縁物質の厚さが一層厚い)よりも、導体2120を貫通してプローブアクセス孔2150をミリングする場合(ミリングすべき絶縁物質の厚さが一層薄い)の方が一層高速である。
【0037】
3.最も平坦−平坦性基準
プローブ孔の底部は可及的に平坦のままとすべきである。何故ならば、例えば、プローブ孔の一部が興味のある導体を貫通して刻設することがない場合に、その孔の別の部分が該導体にいまだ到達していない場合があるからである。表面とターゲットとする層との間の導体の一部とプローブ孔とがオーバーラップする場合には、プローブ孔の底部が不均一なものとなる場合がある。このような部分的なオーバーラップがあると、孔の底部が不均一となることがある。何故ならば、ミリング速度は異なる物質に対して異なるからである。この問題は、プローブ孔の底部の全表面が常に同一の速度でミリングが行なわれるように、上から見た場合に他の導体の完全に内側又は外側にあるようにプローブ孔候補を選択することによって減少させることが可能である。図22は導体2220の下側に部分的に覆われているプローブすべき導体2210を示している。導電性物質の方が絶縁性物質2230よりも一層速くミリングされるものと仮定すると、例えば導体の端部2260のような物質の不連続性が存在するプローブアクセス孔2250(孔底部においてのミリング速度が異なるために不均一な孔が形成される)をミリングすることよりも、導体2220が孔全体の領域を貫通して存在するプローブアクセス孔2240(孔の底部はより平坦である)をミリングすることの方が望ましい。不均一な孔2250を更にミリングすると、導体2210がプローブを行なうのに充分露出される前に切断される場合があり、又は適切なプローブ動作を行なうのに導体2210を充分に露出させることができない場合がある。
【0038】
II.好適実施形態
A.方法として
IC設計は、典型的に、複数個の層へ分離された1組のポリゴンとしてICの幾何学的形状、ネットリストとしてのICのネット及びデバイスの接続性、及び層順番情報を定義するレイアウト記述を発生させるためにCADツールを使用して用意される。図7を参照すると、これらは、典型的に、レイアウト記述ファイル710、ネットリスト記述ファイル720、セットアップ情報ファイル750として格納されている。シュルンベルジェIDSクラスシステム等のシステムにおいては、導電性信号経路を構成するポリゴンを容易に識別することが可能であるようにレイアウト記述のポリゴンをネットリスト記述ファイルのネットとリンクさせる相互参照記述ファイル740を準備し(セットアップツール730を使用して)且つ格納することが一般的である。相互参照記述ファイルにおいて各ポリゴンに対してネット名称が付けられている。この処理は、例えば、カデンス社のドラキュラ抽出ソフトウエアを使用して実施することが可能である。デバイス回路を記述するネットリストが与えられると、ドラキュラソフトウエアがレイアウト内において見付けだされたネットをネットリストからの信号名称と相関させることが可能である。
【0039】
シュルンベルジェIDSクラスシステムにおいては、レイアウトツール760を使用して、レイアウト記述、ネットリスト記述、層順番情報、相互参照記述を格納部から検索する。これらのポリゴンは、シュルンベルジェIDSファミリィの例えばレイアウトツール等のレイアウトディスプレイ手段を使用して表示させることが可能である。このレイアウトツールはこれらのポリゴンを異なる層に対して異なるカラーが割り当てられた状態で表示する。ポリゴンは、層ごとに、又はセル階層によって選択的に表示させることが可能である。いずれかの与えられたポリゴンに対して、それが導電性信号線の一部であるかないかを判別することが可能であり、且つ一部である場合には、その線が電力、接地、クロック、制御又はデータ信号のいずれを担持するものであるか否かを判別することが可能である。PWR、VCC、VDD等の名称が付けられた信号線は通常電力線である。GND、VSS等の名称が付けられた信号線は通常接地線である。CLOCK、CLK等の名称が付けられた信号線は通常クロック線である。ENABLE、ENB、RESET、RST等の名称が付けられた信号線は通常制御線である。その他全てのものは通常データ線として取扱うことが可能である。
【0040】
マウスを使用するか、又は所望の信号名称をタイプ入力することにより制御されるスクリーンカーソルを使用して興味のある信号を選択することが可能である。信号名称を入力するか、又はリストから信号名称を選択するか、又は概略図又はレイアウトディスプレイからネットを選択する等の多様な手段のいずれかによって、ユーザはプローブを行なうための興味のある信号を選択することが可能である。興味のある信号ネットは、典型的に、例えばメタル2(M)、メタル1(M)及びポリシリコン等のICの複数個の層を横断し、且つ層内で曲がりくねって進む。
【0041】
以下の説明はレイアウトデータに関してポリゴンについて説明するが、当業者にとって明らかな如く、典型的なレイアウトデータは、一般的にn個の頂点をもった形状のポリゴン、及び高々4個の頂点と2つの平行な対向する線を有する台形を有することが可能である。本明細書においては単にポリゴンとして言及する入力ポリゴン及び台形は、通常、業界基準GDS2フォーマットでファイルから抽出されるが、例えばアップル及びCIF等のその他のフォーマットを使用することも可能である。ドラキュラソフトウエア又は同様の抽出及びレイアウト対概略図(LVS)比較ソフトウエアを適用することによって、ネットリスト記述ファイルを、各ポリゴンをそれと関連する信号名称(又は、例えばCLOCK、GROUND等のネット名称)で拡張させるために使用することが可能である。セットアップ情報ファイル750は、層順番(上から下)及びオプションとしての物質厚さ情報を提供し、相対的なトップダウン順番及び各ポリゴンに対しての厚さを表わす。本発明によれば、セットアップ情報ファイル750は、好適には、基準重みづけ、最小/最大間隔パラメータ、ステップ寸法及びその他のユーザが特定する値、及び電力線及び接地線、クロック線及び制御線等に対するユーザが特定する名称をも包含している。
【0042】
図23はICの一部の一例を示しており、その場合には、メタル2(M)層が実線で示されており且つメタル1(M)層及び層M1とM2とを接続するビア即ち貫通導体は点線で示してある。ポリシリコン層(不図示)がM1層の下側に存在している。興味のあるネットXXの導体2300は、隣りの導体A(2310)、B(2320)、C(2330)を有している。導体2300は、隣りの導体B(2320)の下側を通過するためにM1層へ移動する以外は、M2層内に存在している。ボンドワイヤは画像の上側及び右側の境界近くであり、且つダイの中心は左下方向である。
【0043】
好適には、興味のある信号と関連する全てのポリゴンをポリゴンリストLP内に回収する。該リストのポリゴンは、所定の寸法でセグメントを増分させながら、一度に1個ずつ解析される。この解析を行なう場合に、ポリゴンの全体的な幅をチェックし、定義された基準にしたがってプローブを行なうことの妥当性について、ポリゴンの各セグメントを段階的な対応で評価する。ネット全体が評価されるまでこの解析はポリゴンの夫々について行なわれる。各セグメントに対して、1組の加重され且つ正規化されたプローバー基準が適用されて、プローブを行なうためのそのセグメントの妥当性を表わすブローバースコアが計算される。例えば、プローバー基準を適用することによって、信号線のいずれかの点がプローブ点開口をカッティング即ち刻設することなしにアクセス可能であるか否かを表わす。「最良の」プローバースコアを有するセグメントがプローブ即ち探査を行なうために最適なものであると考えられる。
【0044】
正規化は、結果を0と1との間にスケーリングするものであり、その場合に1は得られることの可能な最大の結果であり且つ0は最小の結果である。このことは、1つの基準が他の基準を凌駕することがないことを確保している。ユーザが特定した加重即ち重みは、それらの意図した目的を維持するために、正規化プロセスの外部に維持される。最大が12である場合の生のスコアが3であり且つ加重即ち重みが6である場合の正規化の例は、6×(3/12)=1.5であり、一方、最大が8である場合の生のスコアが7であり重みが2である場合の別の例では2×(7/8)=1.75である。典型的に、深さ基準がプローバー基準の中で最も重要であり、それに続いて幅基準、近接度基準及び中心性基準である。従って、重みの典型的な組は、深さ基準重みDRW=4、幅基準重みWRW=3、近接度基準重みPRW=2、中心性基準重みCRW=1となる場合がある。
【0045】
図24はネットXXを構成するポリゴンLP(P1,P2,P3,P4,P5等)のリストを与える場合を概略的に示している。ステップ寸法SSは、ユーザの選択によるか又はデフォルトによって予め定められており、評価されるべき各セグメントの寸法を画定する。次いで、各ポリゴンがこのステップ寸法のセグメントに分解され、且つネットXXを構成するセグメントLSのリストが用意される。このセグメントのリストはセグメントS1,S2,S3等を有している。
【0046】
図25はM2層内に存在しているネットXXのセグメント2510に対してプローバー深さ基準を適用する場合を示している。層は下から上へ順番が付けられており、ポリシリコン層=1、M1=2、M2=3等である。重みDRWが深さ基準に割当てられており、この場合には、DRW=4である。セグメント2510に対する深さ基準値Dは、深さ基準重みに層番号をかけ且つ正規化を行なうために最大の層番号で割算することによって計算される。この例の場合には、D=4×3/3=4である。この場合におけるように、層深さは層番号(最も深い層に対して1からカウントする)とすることが可能であり、又は表面からのその層の絶対的な深さ(例えば、ミクロン単位)とすることが可能である。
【0047】
図26は導体の幅が1.5ミクロンである層M2におけるセグメント2510に対してプローバー幅基準を適用した場合を示している。この例においては、層M2における導体の幅は1.5ミクロンであり、層M1における場合は1.5ミクロンであり、且つポリシリコンPOLYにおいては1.0ミクロンである。重みWRWが幅基準に割当てられており、この場合にはWRW=3である。セグメント2510に対する幅基準値Wは、幅基準重みに対してセグメントの幅をかけ且つ正規化するために最大の導体幅で割算することによって計算される。この例の場合には、W=3×1.5/1.5=3である。
【0048】
図27はセグメント2510に対してプローバー近接度基準を適用した場合を示している。最小間隔の値は、セグメント2510から隣りの導体のいずれかのポリゴンへの最小距離としてとられる。この例においては、セグメント2510の隣りの導体Cのポリゴン2710からの間隔は1.5ミクロンであり、ポリゴン2720からの間隔は2.25ミクロンであり、隣りの導体Bのポリゴン2730からの間隔は5.25ミクロンであり、ポリゴン2740からの間隔は7.5ミクロンである。隣接するポリゴンからのネットXXの最大間隔であるMAX_SPACEはこの例においては10.0ミクロンである。従って、最小空間即ちMIN_SPACEは1.5ミクロンである。重みPRWが近接度基準に対して割当てられており、この場合にはPRW=2である。セグメント2510に対する近接度基準値Pは、近接度基準重みに対してセグメントの最小間隔即ちMIN_SPACEの値(同一の信号と関連しておらず且つ電力線又は接地線でない最も近い隣りのポリゴンへの距離)で掛算し、且つ正規化するために最大間隔MAX_SPACEの値で割算することにより計算される。この例においては、P=2×1.5/10.0=0.3である。1つのセグメントから同一の信号の一部ではない最も近い隣りのポリゴンへの距離を決定する場合には、ポリゴンリストLPを介して完全なサーチを行なうことが必要である。
【0049】
図28はプローバー中心性基準をセグメント2510へ適用する場合を示している。この例においては、セグメント2510のダイの中心からの距離はDIST=1295.4ミクロンであり、且つそのダイの中心から1個のセグメントの可能な最大距離はMAX_DIST=2540.0ミクロンである。重みCRWがこの中心性基準に割当てられており、この場合にはCRW=1である。セグメント2510に対する中心性基準値Cは中心性基準重みに対して差MAX_DIST−DIST(ダイの中心へのセグメントの距離の逆数)を掛算し且つ正規化するためにMAX_DISTで割算することにより計算される。この例においては、C=1×(2540.0−1295.4)/2540.0=0.49である。
【0050】
プローバー基準によって発生される加重された即ち重み付けされた値を結合して、プロバースコアが得られる。図25乃至28の例においては、D、W、P、Cの計算された値を結合してプローバースコアS1が得られる。好適な方法は、D=0又はW=0又はP=0又はC=0の場合にはS1=0にセットし、そうでない場合にはS1=D+W+P+Cにセットする。(例えば、別の方法は、S1=D×W×P×Cにセットする。)
殆どの最近のデバイスにおいては、1つのネットは、上側に存在する導体によって被覆されることのない何等かの部分を有している。従って、プローブ点孔を形成することの必要性なしに、プローブ基準を使用し且つプローバースコアS1を計算してプローブ点を得ることが可能である。そのネットのうちの一部が被覆されていない場合には、その部分のプローバースコアS1はゼロではなく且つ最も高いプローバースコアS1が得られる位置は得ることの可能な最良のプローブ点を表わしている。
【0051】
所望により、それより低い値においては、得ることの可能な最良のプローブ点であってもそのままプローブを行なうのには許容可能なものでないとみなすプローバースコアS1に対する最小のスレッシュホールド値を設定することが可能である。このことは、得ることの可能な最良のプローブ点がノイズを有する信号を発生する場合に起こる場合があり、例えば、2つの中間レベルの導体(従って、クロストークが高い)の間の埋め込まれた導体(従って、ノイズが高く信号が低い)上の信号をEBPによってプローブする場合等である。このような場合にはより明瞭に測定される信号を発生するために、興味のある露出された導体に対してEBPビームを入射させるための直接的な経路を与えるためにプローブ点孔をカッティング即ち刻設することが望ましい。
【0052】
更に、1つのネットが他の導体の下側に完全に被覆された状態となり、特に大型/幅広の電力導体又は接地面導体により被覆される場合が多々ある。これは、例えば、カスタムIC及びゲートアレイICにおける短く論理セル内部接続であるネットの場合に発生する。このような場合には、近接度基準がサブスコアPをゼロとし、プローバースコアS1をゼロとさせる。このことは、興味のあるネットの範囲においてアクセス可能なプローブ点が見つからなかったことを表わす。
「最良の」プローバースコアがプローブを行なうのに最適なセグメントが存在しないことを表わす場合には、1組のプローブ点カッター基準が適用されて各セグメントに対するカッタースコアを計算する。このカッタースコアは、プローブ点を配置させるためのそのセグメントの妥当性を表わす。カッター基準を適用することによって、プローブ開口を刻設するのに最も望ましくない点が表わされる。「最良の」カッタースコアを有するセグメントはプローブ点を配置させるのに最適であると考えられる。各セグメントに対して、これらの基準の各々に対し重み付けした値が計算される。プローブ点カッター基準によって発生された重み付けされた値を結合してカッタースコアが得られる。
【0053】
各層に対して、プローブ点アクセス孔の底部の意図した寸法で開始し、その層の深さ及び孔の垂直アスペクト比に基づいて表面へ向かってスケールアップし、且つこれらを層番号LでインデックスされたアレイH内に格納し、次いでセグメントの元の寸法の代わりに1個のセグメントを考慮する場合にその下側のステップにおいてこれらの孔寸法H[L]を使用することが望ましい。図35を参照すると、3530と3540の寸法の底部表面3520を有するプローブ点孔をカッティング即ち刻設することにより導体3510へアクセスすべき場合が示されている。この孔は、既知のアスペクト比を有する孔を発生させるFIBミリングプロセスを使用して、厚さ3550を有する1つの層又は複数個の層を貫通してカッティング即ち刻設される。アスペクト比及び寸法3530及び3540を使用して、プローブ孔の頂部3590における開口3580の対応する寸法3560×3570が計算される。このアスペクト比は、典型的に、厚さ3550と寸法3555との比として表わされる。
【0054】
図29はネットXXの層M1内に存在するセグメント2910に対してプローブ点カッター安全性基準を適用する場合を示している。層M2内に存在するポリゴン2920はセグメント2910の上方を通過し且つクロック信号を担持するネットCLKの一部を形成している。データ線のカッティングは、このセグメントがデータ線のポリゴンと部分的に又は全体的にオーバーラップする回数に等しい値が割当てられており、この場合には、CUT_DATA=0である。クロック線のカッティングは、このセグメントがクロック又は制御線のポリゴンと部分的に又は全体的にオーバーラップする回数と等しい値が割当てられており、この場合CUT_CLK=1である。重みは、好適には、線のカッティングの相対的な重要性に依存して割当てられる。これらの重みは予め設定するか又はユーザが定義することが可能である。クロック線及び制御線は典型的により重要である。何故ならば、それらはIC全体の動作に影響を与えることが可能だからであり、一方データ線は、典型的に、1個のセルのみの動作に影響を与えるに過ぎない。図29の例においては、最大カット値はCUT_DATA値とCUT_CLK値の2倍との和をとることにより決定される。この例におけるネットXXに対する最大カット値は、ネットの別のセグメントがポリシリコン層におけるM1データ線及びM2クロック線の下側に位置していることを注意することによって決定され、従ってMAX_CUT=1×CUT_DATA+2×CUT_CLK=1×1+2×1=3である。重みSRWがこの安全性基準に割当てられており、この場合には、SRW=3である。安全性基準値は、この安全性基準重みSRWにCUT_DATA値とCUT_CLK値の2倍との和を掛算し、次いで正規化を行なうためにMAX_CUT値で割算することにより計算される。この場合には、S=SRW×(CUT_DATA+CUT_CLK)/MAX_CUT=3×(0+2×1)/3=2である。複数個の不所望なプローブ点孔カット位置の間で更に区別をするために、クロック線及び制御線を同様に区別することが可能である。
【0055】
図30はセグメント2910に対しプローブ点カッターミリング基準を適用する場合を示している。層M2内に存在するポリゴン2920はセグメント2910の上方を通過している。パッシベーションを貫通してのミリングはTIME_TO_MILL値として10が割当てられており、M2を介しては5の値が割当てられており、M2下側の誘電層を介しては7の値が割当てられており、M1を介しては4の値が割当てられており、M1下側の誘電層を介しては6の値が割当てられている。重みMRWがミリング基準に割当てられており、この場合には、MRW=2である。ミリング基準値は、ミリング基準重みMRWに対してそのセグメントに対してミリングされるべき層のTIME_TO_MILL値の和を掛算し、次いで正規化を行なうために全ての層のTIME_TO_MILL値の和で割算することにより計算される。TIME_TO_MILL値は各々のタイプの物質を貫通してミリングするための時間の推定値であり、好適にはユーザが特定したものである。この例においては、M1レベルにおいてネットXXを露出させるために、パッシベーション、M2、M2下側の誘電層をミリングせねばならず、M=MRW×(10+5+7)/(10+5+7+4+6)=0.69である。
【0056】
図31はセグメント2910に対してプローブ点カッター平坦性基準を適用する場合を示している。セグメント2910は隣りの1つのネットとオーバーラップしており、隣りの導体Bのポリゴン2920はセグメント2910の上方を通過している。従って、オーバーラップ数NUM_OVERLAP=1である。ネットXXのその他のセグメントが3つの隣りのネットとオーバーラップしており、従って最大オーバーラップ数MAX_OVERLAP=3である。重みFRWが平坦性基準に割当てられており、この場合にはFRW=2である。平坦性基準値は、この平坦性基準重みFRWに対してオーバーラップ数NUM_OVERLAPを掛算し、次いで正規化するために最大オーバーラップ数MAX_OVERLAPで割算することにより計算される。この例においては、F=FRW×NUM_OVERLAP/MAX_OVERLAP=1×1/3=0.33である。
図32−34は本発明に基づく好適な方法を要約して示してある。ステップ3210において、レイアウト記述、ネットリスト記述、相互参照記述が検索され、従って全てのポリゴンがネット名称と関連している。ステップ3220において、ポリゴンLPのリストが用意され、それは各ネット名称をポリゴンのリストと関連づける。ステップ3230において、興味のあるネットのポリゴンがユーザが特定した(又はデフォルトにより特定される)ステップ寸法SSのセグメントに分解され、且つセグメントLPのリストが用意される。ステップ3240において、プローバー基準が適用されて、各セグメントに対するプローバースコアが決定され、「最良の」プローバースコアが決定され、且つ最良のプローバースコアを達成するセグメントのX,Y位置が格納される(図33参照)。ステップ3250において、最良のプローバースコアがテストされて、最適のプローブ点が識別されたか否かを判別する。そのテストはユーザが特定するか又はデフォルトによって特定することが可能であり、最良のプローバースコアがゼロであるか又は何等かのスレッシュホールド以下のものであるか否かを判別するものである。
【0057】
最適なプローブ点が識別されると、次にステップ3260において、その最適なプローブ点においてネットがプローブされる。最適なプローブ点が識別されない場合には、次いで、ステップ3270において、プローブ点カッター基準が適用されて各セグメントに対するカッタースコアが決定され、「最良の」カッタースコアが決定され、最良のカッタースコアを決定するセグメントのX,Y位置が格納される(図34参照)。ステップ3280において、「最良の」カッタースコアの位置においてプローブ点がカット即ち刻設されて、ネットXXをプローブを行なうためにアクセス可能な状態とさせる。プローブ点が露出されると、次いで、ステップ3260において、その露出されたプローブ点においてネットをプローブする。
【0058】
図33のフローチャートは、ネットの各セグメントに対しプローバースコアを決定するためにプローバー基準を適用する場合を示している。ステップ3310において、各セグメントiに対するプローバースコアがS1[i]=0において初期化される。ステップ3320において、セグメントリストLSから第一セグメントが選択される。ステップ3330−3360において、深さ基準、幅基準、近接度基準、中心性基準の各々に対しそのセグメントに対する重み付けされた値が計算される。ステップ3370において、ステップ3330−3360の重み付けされた値からプローバースコアS1[i]が決定される。ステップ3320−3370は、セグメントリストLSの各セグメントに対し繰り返し行なわれる。最後のセグメントに対するプローバースコアを決定した後に、最も高いプローバースコアS1[i]を有するセグメントがステップ3380において決定され、且つ対応するプローブ位置が格納される。
【0059】
図34のフローチャートは、ネットの各セグメントに対するカッタースコアを決定するために、プローブ点カッター基準を適用する場合を示している。ステップ3410において、各セグメントiに対するカッタースコアがS2[i]=0において初期化される。ステップ3420において、セグメントリストLSから第一セグメントが選択される。ステップ3430−3460において、深さ基準、幅基準、近接度基準、中心性基準の各々に対して、そのセグメントに対する重み付けされた値が計算される。ステップ3460において、ステップ3430−3450の重み付けされた値からカッタースコアが決定される。ステップ3420−3460はセグメントリストLSの各セグメントに対して繰り返して行なわれる。最後のセグメントに対するカッタースコアを決定した後に、最も高いカッタースコアS2[i]を有するセグメントがステップ3470において決定され、且つそれに対応するプローブ点位置が格納される。
【0060】
本発明方法は使用可能なレイアウトデータから厳格に動作することが可能であり、プローバー及びプローブ点カッター基準を対話的な態様で適用することが可能であり、EBP、MP又はFIBシステムのディスプレイ上に最適なプローブ点位置を表示することが可能であり、且つデバイスのその位置の上に中心位置決めさせるためにシステムを駆動することが可能である。シュルンベルジェIDSクラスシステムはシステムのステージに接続したレイアウトツール(Layout Tool)を有しており、従って最適なプローブ点位置のポリゴンセグメントをハイライトさせることは、ステージモータを動作させ且つFIBプローブ点カッティングのために又はEBP又はMPプローブ動作を行なう準備としてデバイス上のその位置へオペレータを移動させる効果を有している。
【0061】
ユーザが特定することの可能な重みを与えることは、与えられた製造プロセス及びオペレーターの好みにマッチさせるために基準を優先づけする上での柔軟性を与えている。これらの重みは、所望により、ポップアップ制御パネルディスプレイを介してユーザが制御可能なものとさせることが可能であり、且つ最適な位置の各計算に影響を与えるように容易に変化させることが可能である。ユーザが特定することが可能なステップ寸法を与えることにより、より大きなステップをとることによって導体全体に対する計算を一層迅速に行なうことが可能である。より大きなステップ寸法はソフトウエアをして真に最適なプローブ点を通り過ぎさせる場合があるので、計算速度と最適性との間にはトレードオフ即ち利益衡量が存在している。
【0062】
本発明方法は、更に、IC設計プロセスにおいて使用することも可能である。従来のCADツールを使用してICのルーチング即ち経路付け及びレイアウトを用意した後に、興味のある各信号経路に関連するポリゴンに対してこれらの基準を適用し、そのICの対応するネットが診断のためにプローブするのにどれほど容易なものであるかを表わすスコアを決定する。キーである信号経路がプローブするのに困難である場合には、再度ルーチング及びレイアウトを実施して、選択した信号経路がよりアクセス可能なものであるようにさせることが可能である。図36は好適な方法のフローチャートを示している。ステップ3610において、レイアウト記述、ネットリスト記述及び相互参照記述が検索され、従って全てのポリゴンはネット名称と関連づけられる。各ネット名称はポリゴンのリストと関連しており、且つ興味のある各ネットのポリゴンは特定されたステップ寸法のセグメントへ分解される。ステップ3620において、最良のプローバースコアS1が例えば図33の方法におけるごとく興味のあるネットに対して決定される。ステップ3630において、最良のプローバースコアS1がユーザーが特定するか又はデフォルトによって特定される値と比較される。ステップ3640において、そのネットが許容可能なプローバースコアを有している場合には(プローブを行なうための最小のスタンダードを充足するネットセグメントが存在することを表わしている)、該リストの次の選択されたネットに対してステップ3620−3640が繰り返し行なわれる。そのネットが許容可能なプローバースコアを有するものではない場合には、そのネットはステップ3650において再度ルーチング即ち経路付けが行なわれ、そのネットをプローブを行なうためによりアクセス可能なものとさせる。このルーチングアルゴリズムにおいて、プローバー基準スコアは、好適には、最適化用パラメータとして使用される。ステップ3630−3640が繰り返し行なわれて再び経路付けされたネットが許容可能なプローバースコアを有することが確認され、有するものでない場合には、ステップ3650が繰り返し行なわれて再度ネットの経路付けが行なわれる。興味のある全てのネットが許容可能なプローブを行なうためのアクセス可能性のために経路づけが行なわれると、ステップ3660において改良されたレイアウトファイルが格納するために出力される。ステップ3670において、その改良されたレイアウトファイルを使用してマスクを用意すると共にICを製造し、その場合に興味のあるネットはプローブを行なうためにアクセス可能なものである。
【0063】
前述した本発明の好適実施例は単に例示的なものであることが意図されており、本発明の特許請求の範囲によって定義される本発明の技術的範囲を制限するものとして説明したものではない。当業者は、本発明の技術的範囲を逸脱することなしに前述した好適実施例に対して多くの変形及び修正を施すことが可能であることは勿論である。
【0064】
例えば、以下の事項を考慮してその他のFIB基準を適用することが可能である。
【0065】
※FIBにより誘起された粒子又は電気的損傷に対するデバイス構造(例えば、メモリセル)の影響の受け易さ。これによりプローブ点を例えばメモリセル等の影響の受け易い構造から遠ざけることが可能である。
【0066】
※孔の底部から二次電子が逃げる能力に影響を与えることが可能な孔のアスペクト比に関する物理的拘束条件。これにより、より小さな深さ対幅のアスペクト比を有する孔が好適なものとなる。
【0067】
※エッチングプロセスを助けるためにどのようなガスが使用されるかに依存する絶縁体又は導体優先ミリングの使用可能性。これにより、絶縁体/導体の相対的な厚さ及びミリング速度に基づいてプローブ点の選択を変化させることが可能となる。
【0068】
※高いアスペクト比のプローブ孔を刻設し次いで興味のある信号をICの表面へ伝達させるために付着形成した絶縁体の安全性「溝」内に付着形成した導電性物質により充填させることの可能な絶縁体付着形成の使用及び影響。これにより、高いアスペクト比の孔のみを刻設することが可能なプローブ位置を使用することを可能とする。
【0069】
※ターゲットの導体にいつ到達したかを知るために良好なエンドポイント即ち端点検知を行なう能力。この端点検知は導電性物質及びそれを被覆する絶縁性物質の二次電子発生特性に依存しており、その際に異なる物質の組合わせに基づいてプローブ点の選択を変化させる。
【0070】
※不所望の導電性経路(リーク)を与え信号品質に影響を与えるようなエッチングした物質が制御されずに再付着することから予測されるリーク量。これによりエッチング時間、ビーム寸法及び電流、及びエッチングされた物質などのパラメータに基づいてプローブ点選択を変化させることが可能となる。
上述したものと同様の態様で更なる重みづけをした計算を付加することによって、本発明方法にこれら及びその他の基準を組み込むことが可能である。上述したプローブ点カッター基準は、更に、プローバー基準とは独立して使用することも可能である。本発明方法は、EBP、MP、FIB動作のみならず、例えば、プローブ点をカッティングし且つ導電性及び絶縁性の物質を付着形成するためのレーザビームシステムの動作に対しても適用することが可能である。
【0071】
本発明方法及び装置は、更に、ICを修正する場合にも使用することが可能である。例えば、プローブ点孔をミリング形成するのと同様に、電気的接続を破壊するために導体を切断するために(単に露出するだけではなく)最適の位置を決定することが可能である。更に、一対のネットを露出させるために最適な位置を決定することが可能であり、従ってこれら2つのネットの間に電気的接続を確立するために導電性物質を付着形成させることが可能である。付着形成された導電性物質が他のネットと接触することを防止するために、必要に応じて、絶縁性物質を付着形成させることが可能である。FIB、レーザ、電子ビームシステムを使用して導電性及び絶縁性物質を付着形成する技術は従来公知である。
【0072】
図36の方法はICの論理的機能性を変化させることなしにネットの再経路づけを行なうことが意図されている。本方法は、意図した論理機能性に影響を与えるか又は与えることなしに、診断可能性を助ける回路要素を挿入するために修正することが可能である。例えば、再度経路付けを行なった後においても興味のあるネットがいまだに悪いプローバースコアを有している場合がある。このネットをプローブを行なうのによりアクセス可能なものとさせるために、ネットに対して下方向への垂直接続部と共に、ICの表面において又はその近くでボンドパッド又はビア(貫通導体)を挿入することによりIC設計を修正することが可能である。次いで、必要に応じてその他のネットを再度経路付けしてこの新たな構成を受入れることが可能である。別の例は、電流注入電子ビームの有無に基づいて、所望の状態へスイッチする特別なトランジスタ形態をIC設計へ付加させることである。このトランジスタ形態は、あるネットを所望の状態へ駆動するために使用することが可能である。電流注入のために使用される電子ビームは、プローブを行なうために使用されるものと同一のものとすることが可能であるが、ビ−ム電流、ドエル時間等の異なる条件を有している。設計に対してこのような要素を付加した後に、プローバー基準を適用して、それらの要素が電子ビームに対してアクセス可能なものであることを確保することが可能である。
【0073】
本発明は上述した方法を実施するための装置を包含している。このような装置は、好適には、例えばICのルーチング即ち経路付け及びレイアウトを行なうために使用されるCADワークステーションシステム又はデータ処理システム116(図1)のような適宜プログラムされた汎用コンピュータシステムを有している。
【0074】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図1】従来の荷電粒子プローブシステムのブロック図。
【図2】図1に示したようなシステムの従来の電子ビームテストプローブを示した概略図。
【図3】リンクさせた概略画像と、レイアウト画像と、SEM画像の一例を示した説明図。
【図4】従来のDRC「幅」基準の適用例を示した説明図。
【図5】従来のDRC「深さ」基準の適用例を示した説明図。
【図6】従来のDRC「近接度」基準の適用例を示した説明図。
【図7】相互参照ファイルを発生させるための格納されたレイアウトファイル及びネットリストファイルを使用する状態を示した説明図。
【図8】本発明に基づく幅基準の一例を示した概略図。
【図9】本発明に基づく幅基準の一例を示した概略図。
【図10】本発明に基づく幅基準の一例を示した概略図。
【図11】本発明に基づく深さ基準の一例を示した概略図。
【図12】本発明に基づく深さ基準の一例を示した概略図。
【図13】本発明に基づく深さ基準の一例を示した概略図。
【図14】本発明に基づく近接度基準の一例を示した概略図。
【図15】本発明に基づく近接度基準の一例を示した概略図。
【図16】本発明に基づく近接度基準の一例を示した概略図。
【図17】本発明に基づく中心性基準の一例を示した概略図。
【図18】本発明に基づく中心性基準の一例を示した概略図。
【図19】本発明に基づく中心性基準の一例を示した概略図。
【図20】本発明に基づくPPC安全性基準の一例を示した概略図。
【図21】本発明に基づくPPCミリング基準の一例を示した概略図。
【図22】本発明に基づくPPC平坦性基準の一例を示した概略図。
【図23】ICレイアウトの一部を示した概略図。
【図24】本発明に基づいてどのようにしてポリゴンのリストとセグメントのリストとが用意されるかを示した説明図。
【図25】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図26】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図27】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図28】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図29】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図30】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図31】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図32】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図33】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図34】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図35】本発明に基づいてプローブ点開口の寸法がどのようにして深さ及びアスペクト比に関してスケーリングされるかを示した説明図。
【図36】プローブを行なうために選択したネットのアクセス可能性を改善するためにICのレイアウトを修正するための本発明に基づく方法を示したフローチャート。
【符号の説明】
800 一次電子ビーム
810 ガウス断面分布
820 露出された導体
830 近くの絶縁体
910 プローブニードル
920 幅広部分
930 プローブニードル
1000 プローブ孔
1010 幅広部分
1020 幅狭部分
1030 プローブ孔
Claims (17)
- 複数個のネットを持ったICの1個のネットを最適なプローブ点においてプローブする方法において、
(a)複数個の層に分離された1組のポリゴンを定義する前記ICのレイアウト記述と、ネットと装置との間の関係を定義する前記ICのネットリスト記述と、前記レイアウトにおけるポリゴンと前記ネットリストにおけるネットとの間の関係を定義する前記ICの相互参照記述とを格納部から検索し、
(b)各ネット名称とポリゴンのリストとを関係づけるデータ構造を形成し、
(c)選択したネットに対して、そのポリゴンを所定のステップ寸法のセグメントであって各セグメントが前記ICの物理的増分ネット位置に対応している複数個のセグメントへ分解し、且つ各セグメントに対して、プローブを行なうために対応するネット位置の妥当性に依存するプローバースコアを計算し、
(d)前記プローバースコアがプローブを行なうために最適なセグメントが存在することを表わす場合には、そのセグメントに対応するネット位置の表示を格納し、
(e)前記プローバースコアがプローブを行なうために最適なセグメントが存在しないことを表わす場合には、プローブ点を配置させるために対応するネット位置の妥当性に依存するカッタースコアを各セグメントに対して計算し、
(f)前記計算したカッタースコアがプローブ点配置用の最適な位置を表わす1個のセグメントに対応するネット位置の表示を格納し、
(g)新たなプローブ点が必要とされる場合には、前記IC内にプローブ点開口を刻設して前記選択したネットを前記最適なプローブ位置へアクセス可能とさせ、
(h)前記プローバースコア又はカッタースコアによって表わされる最適なプローブ点位置において前記選択したネットをプローブする、
上記各ステップを有することを特徴とする方法。 - 請求項1において、複数個の選択したネットの各々に対してステップ(c)乃至(h)を繰返し行なうことを特徴とする方法。
- 請求項1において、ステップ(g)が前記プローブ点開口内に導電性物質を付着させることを特徴とする方法。
- 請求項1において、前記ステップ(g)が前記プローブ点開口内に絶縁性物質を付着形成させることを特徴とする方法。
- 請求項2において、更に、複数個の選択したネットのプローブ点位置の間に電気的接続を確立するために導電性物質を付着形成するステップを有することを特徴とする方法。
- 請求項2において、更に、1個のネットの選択した部分を電気的に分離させるために絶縁性物質を付着形成するステップを有することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対しプローバースコアを計算する場合に、前記ICの表面からの前記セグメントの深さに基づいてプローブを行なうために前記セグメントの妥当性を表わす深さスコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対しプローバースコアを計算する場合に、前記セグメントの幅に基づいてプローブをするために前記セグメントの妥当性を表わす幅スコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対してプローバースコアを計算する場合に、前記ICの他のネットに対しての前記セグメントの近接度に基づいてプローブを行なうために前記セグメントの妥当性を表わす近接度スコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対するプローバースコアを計算する場合に、前記ICの中心領域に対しての前記セグメントの位置に基づいてプローブを行なうための前記セグメントの妥当性を表わす中心性スコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対するプローバースコアを計算する場合に、
(1)前記ICの複数個の特性の各々に対して、プローブを行なうための前記セグメントの妥当性を表わすサブスコアを計算し、
(2)前記サブスコアの各々に対し夫々の重みを定義し、
(3)前記サブスコアの夫々の重みにしたがって前記サブスコアを結合して前記プローバースコアを発生する、
ことを特徴とする方法。 - 請求項1において、前記ICの1個のセグメントに対してプローバースコアを計算する場合に、
(1)前記ICの1表面からの前記セグメントの深さに基づいてプローブを行なうための前記セグメントの妥当性を表わす深さスコアを計算し、
(2)前記セグメントの幅に基づいてプローブを行なうための前記セグメントの妥当性を表わす幅スコアを計算し、
(3)前記ICの他のネットに対する前記セグメントの近接度に基づいてプローブを行なうための前記セグメントの妥当性を表わす近接度スコアを計算し、
(4)前記ICの中央領域に対する前記セグメントの位置に基づいてプローブを行なうための前記セグメントの妥当性を表わす中心性スコアを計算し、
(5)前記深さスコアと、幅スコアと、近接度スコアと、中心性スコアとを結合して前記プローバースコアを発生する、
ことを特徴とする方法。 - 請求項1において、前記ICの1個のセグメントに対するカッタースコアを計算する場合に、前記セグメント上を通過するネットによって担持される信号に基づいてプローブ点開口を刻設するためのセグメントの位置の妥当性を表わす安全性スコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対するカッタースコアを計算する場合に、前記セグメントの上側に存在する物質を貫通してミリングを行なうための推定時間に基づいてプローブ点開口を刻設するためにセグメントの位置の妥当性を表わすミリングスコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対するカッタースコアを計算する場合に、前記セグメントの上側に位置するネットの数に基づいてプローブ点開口を刻設するために前記セグメントの位置の妥当性を表わす平坦性スコアを計算することを特徴とする方法。
- 請求項1において、前記ICの1個のセグメントに対するカッタースコアを計算する場合に、
(1)前記ICの複数個の特性の各々に対して、プローブ点を配置させるための前記セグメントの妥当性を表わすサブスコアを計算し、
(2)前記サブスコアの各々に対し夫々の重みを定義し、
(3)前記サブスコアの夫々の重みにしたがって前記サブスコアを結合して前記カッタースコアを発生する、
ことを特徴とする方法。 - 請求項1において、前記ICの1個のセグメントに対するカッタースコアを計算する場合に、
(1)前記セグメントの上方を通過するネットによって担持される信号に基づいてプローブ点開口を刻設するための前記セグメントの位置の妥当性を表わす安全性スコアを計算し、
(2)前記セグメントの上側に位置した物質を貫通してミリングするための推定時間に基づいてプローグ点開口を刻設するためのセグメントの位置の妥当性を表わすミリングスコアを計算し、
(3)前記セグメントの上側に位置したネットの数に基づいてプローブ点開口を刻設するための前記セグメントの位置の妥当性を表わす平坦性スコアを計算し、
(4)前記安全性スコアと、ミリングスコアと、平坦性スコアとを結合して前記カッタースコアを発生させる、
ことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US228027 | 1994-04-15 | ||
US08/228,027 US5530372A (en) | 1994-04-15 | 1994-04-15 | Method of probing a net of an IC at an optimal probe-point |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0854447A JPH0854447A (ja) | 1996-02-27 |
JP3633993B2 true JP3633993B2 (ja) | 2005-03-30 |
Family
ID=22855445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09109095A Expired - Fee Related JP3633993B2 (ja) | 1994-04-15 | 1995-04-17 | 最適プローブ点配置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5530372A (ja) |
JP (1) | JP3633993B2 (ja) |
DE (1) | DE19513819A1 (ja) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US5898705A (en) * | 1996-12-23 | 1999-04-27 | Lsi Logic Corporation | Method for detecting bus shorts in semiconductor devices |
US5953518A (en) * | 1997-03-14 | 1999-09-14 | Lsi Logic Corporation | Yield improvement techniques through layout optimization |
US5972723A (en) * | 1997-10-21 | 1999-10-26 | International Business Machines Corporation | Enhanced thin film wiring net repair process |
US5937269A (en) * | 1997-10-29 | 1999-08-10 | International Business Machines Corporation | Graphics assisted manufacturing process for thin-film devices |
JP4076644B2 (ja) * | 1997-12-05 | 2008-04-16 | 株式会社ルネサステクノロジ | パターン歪検出装置及び検出方法 |
US6097884A (en) * | 1997-12-08 | 2000-08-01 | Lsi Logic Corporation | Probe points and markers for critical paths and integrated circuits |
US6208151B1 (en) * | 1997-12-23 | 2001-03-27 | Texas Instruments Incorporated | Method and apparatus for measurement of microscopic electrical characteristics |
US6031229A (en) * | 1998-05-20 | 2000-02-29 | Schlumberger Technologies, Inc. | Automatic sequencing of FIB operations |
US6192507B1 (en) * | 1998-05-27 | 2001-02-20 | International Business Machines Corporation | Method for generating an electrical circuit comprising dielectrics |
US6063132A (en) * | 1998-06-26 | 2000-05-16 | International Business Machines Corporation | Method for verifying design rule checking software |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6744268B2 (en) | 1998-08-27 | 2004-06-01 | The Micromanipulator Company, Inc. | High resolution analytical probe station |
US6198299B1 (en) * | 1998-08-27 | 2001-03-06 | The Micromanipulator Company, Inc. | High Resolution analytical probe station |
US6266787B1 (en) * | 1998-10-09 | 2001-07-24 | Agilent Technologies, Inc. | Method and apparatus for selecting stimulus locations during limited access circuit test |
US6263476B1 (en) * | 1998-10-09 | 2001-07-17 | Agilent Technologies | Method and apparatus for selecting targeted components in limited access test |
US6256768B1 (en) * | 1998-11-03 | 2001-07-03 | Silicon Perspective Corporation | Amoeba display for hierarchical layout |
US6324673B1 (en) * | 1999-01-14 | 2001-11-27 | Princeton University | Method and apparatus for edge-endpoint-based VLSI design rule checking |
US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
FR2807539B1 (fr) * | 2000-04-11 | 2002-06-07 | Centre Nat Etd Spatiales | Procede et installation de localisation optimale automatique d'une operation sur un circuit integre |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
DE10104165A1 (de) * | 2001-01-30 | 2002-09-26 | Endress & Hauser Gmbh & Co Kg | Verfahren zur Bestimmung und Darstellung einer optimirten Anordnung und Montage eines radiomatrischen Mesystem |
JP4510327B2 (ja) * | 2001-05-29 | 2010-07-21 | エスアイアイ・ナノテクノロジー株式会社 | Cad情報に基くレイヤ合わせずれ評価方法及び装置 |
WO2003052435A1 (en) | 2001-08-21 | 2003-06-26 | Cascade Microtech, Inc. | Membrane probing system |
US6957413B1 (en) * | 2002-06-27 | 2005-10-18 | Advanced Micro Devices, Inc. | System and method for specifying integrated circuit probe locations |
US6902941B2 (en) * | 2003-03-11 | 2005-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Probing of device elements |
US6941530B2 (en) * | 2003-03-24 | 2005-09-06 | Texas Instruments Incorporated | Method of cross-mapping integrated circuit design formats |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
US7297945B2 (en) * | 2003-12-05 | 2007-11-20 | Hitachi High-Technologies Corporation | Defective product inspection apparatus, probe positioning method and probe moving method |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
DE202004021093U1 (de) | 2003-12-24 | 2006-09-28 | Cascade Microtech, Inc., Beaverton | Aktiver Halbleiterscheibenmessfühler |
JP4733959B2 (ja) | 2003-12-24 | 2011-07-27 | 株式会社日立ハイテクノロジーズ | プローブ接触方法及び荷電粒子線装置 |
US7117476B2 (en) * | 2004-06-04 | 2006-10-03 | Texas Instruments Incorporated | Determining feasibility of IC edits |
JP2008512680A (ja) | 2004-09-13 | 2008-04-24 | カスケード マイクロテック インコーポレイテッド | 両面プロービング構造体 |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7353479B2 (en) * | 2005-01-31 | 2008-04-01 | Faraday Technology Corp. | Method for placing probing pad and computer readable recording medium for storing program thereof |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7346868B2 (en) * | 2005-03-11 | 2008-03-18 | Cadence Design Systems, Inc. | Method and system for evaluating design costs of an integrated circuit |
JP5033135B2 (ja) * | 2005-11-21 | 2012-09-26 | ソフトジン・テクノロジーズ・プライヴェイト・リミテッド | レイアウト後edaアプリケーションを開発するための方法およびシステム |
US20070220474A1 (en) * | 2006-03-15 | 2007-09-20 | Yu-Chuan Chang | Method for facilitating power/ground wiring in a layout |
US7539966B2 (en) * | 2006-06-05 | 2009-05-26 | Dcg Systems, Inc. | Enhanced OP3 algorithms for net cuts, net joins, and probe points for a digital design |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US20080109778A1 (en) * | 2006-10-23 | 2008-05-08 | Inventec Corporation | Setting method of line pitch/line width layout for logic circuit |
US20080320429A1 (en) * | 2007-06-21 | 2008-12-25 | International Business Machines Corporation | Circuit layout tool dimming feature |
US20090007033A1 (en) * | 2007-06-28 | 2009-01-01 | Hitesh Suri | Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
JP4975661B2 (ja) * | 2008-02-26 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
US8677293B2 (en) * | 2008-12-22 | 2014-03-18 | Texas Instruments Incorporated | Feasibility of IC edits |
JP2012068876A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体集積回路のレイアウト検証装置及びレイアウト検証方法 |
US8519731B1 (en) * | 2010-11-09 | 2013-08-27 | Xilinx, Inc. | Determination of whether a line is open or shorted in an integrated circuit |
US8555237B1 (en) * | 2012-07-05 | 2013-10-08 | Cadence Design Systems, Inc. | Method and apparatus for design rule violation reporting and visualization |
JP2015152391A (ja) * | 2014-02-13 | 2015-08-24 | 日本電産リード株式会社 | 検査用接触子及びそれを備えた検査治具、並びに検査用接触子の製造方法 |
US9632044B1 (en) * | 2016-03-02 | 2017-04-25 | Applied Materials Isreal Ltd. | Imaging bottom of high aspect ratio holes |
US10339249B2 (en) * | 2016-03-29 | 2019-07-02 | Synopsys, Inc. | Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs |
US10573605B2 (en) * | 2016-12-13 | 2020-02-25 | University Of Florida Research Foundation, Incorporated | Layout-driven method to assess vulnerability of ICs to microprobing attacks |
US10769340B2 (en) * | 2018-05-16 | 2020-09-08 | Mentor Graphics Corporation | Automatic moving of probe locations for parasitic extraction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4053833A (en) * | 1974-02-12 | 1977-10-11 | Westinghouse Electric Corporation | Contactless test method for integrated circuits |
US4573009A (en) * | 1983-12-07 | 1986-02-25 | Zehntel, Inc. | Printed circuit board test fixture with flexion means for providing registration between the test probes and the circuit board |
US4721909A (en) * | 1985-08-16 | 1988-01-26 | Schlumberger Technology Corporation | Apparatus for pulsing electron beams |
US4706019A (en) * | 1985-11-15 | 1987-11-10 | Fairchild Camera And Instrument Corporation | Electron beam test probe system for analyzing integrated circuits |
US5140164A (en) * | 1991-01-14 | 1992-08-18 | Schlumberger Technologies, Inc. | Ic modification with focused ion beam system |
US5389874A (en) * | 1991-09-18 | 1995-02-14 | Hewlett-Packard Company | Method for control of ground bounce above an internal ground plane in a short-wire board test fixture |
US5392222A (en) * | 1991-12-30 | 1995-02-21 | Schlumberger Technologies Inc. | Locating a field of view in which selected IC conductors are unobscured |
US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
-
1994
- 1994-04-15 US US08/228,027 patent/US5530372A/en not_active Expired - Lifetime
-
1995
- 1995-04-12 DE DE19513819A patent/DE19513819A1/de not_active Withdrawn
- 1995-04-17 JP JP09109095A patent/JP3633993B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-02 US US08/626,484 patent/US5675499A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5675499A (en) | 1997-10-07 |
DE19513819A1 (de) | 1995-10-19 |
US5530372A (en) | 1996-06-25 |
JPH0854447A (ja) | 1996-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633993B2 (ja) | 最適プローブ点配置 | |
US7786436B1 (en) | FIB based open via analysis and repair | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
JP5107506B2 (ja) | 欠陥分析器 | |
US5392222A (en) | Locating a field of view in which selected IC conductors are unobscured | |
JP4657394B2 (ja) | ウエハにおける欠陥を検知する方法及び装置 | |
KR101370154B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 | |
US6518571B2 (en) | Through-the-substrate investigation of flip-chip IC's | |
JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
US20080028345A1 (en) | Apparatus and method for integrated circuit design for circuit edit | |
CN110783214B (zh) | 晶片级测试方法及其测试结构 | |
Lippmann et al. | Verification of physical designs using an integrated reverse engineering flow for nanoscale technologies | |
US7530034B2 (en) | Apparatus and method for circuit operation definition | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
US6097884A (en) | Probe points and markers for critical paths and integrated circuits | |
CN108073674A (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
Anderson et al. | Future technology challenges for failure analysis | |
US6951000B2 (en) | Simulated voltage contrasted image generator and comparator | |
JP7499864B2 (ja) | 検査方法 | |
US20240241498A1 (en) | Module for predicting semiconductor physical defects and method thereof | |
DiBattista et al. | Circuit Edit Geometric Trends | |
Veendrick et al. | Failure Analysis | |
Rummel et al. | Optimizing EBAC/EBIRCH analysis in 5 nm technology | |
Keow et al. | Logic circuit failure analysis & micro-probing on floating signal net | |
Bianic et al. | Advanced backside failure analysis in 65 nm CMOS technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |