CN112018084B - 半导体测试结构及半导体器件的失效分析方法 - Google Patents

半导体测试结构及半导体器件的失效分析方法 Download PDF

Info

Publication number
CN112018084B
CN112018084B CN202010922804.2A CN202010922804A CN112018084B CN 112018084 B CN112018084 B CN 112018084B CN 202010922804 A CN202010922804 A CN 202010922804A CN 112018084 B CN112018084 B CN 112018084B
Authority
CN
China
Prior art keywords
wafer
metal interconnection
metal
test
failed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010922804.2A
Other languages
English (en)
Other versions
CN112018084A (zh
Inventor
李桂花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010922804.2A priority Critical patent/CN112018084B/zh
Publication of CN112018084A publication Critical patent/CN112018084A/zh
Application granted granted Critical
Publication of CN112018084B publication Critical patent/CN112018084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种半导体测试结构及半导体器件的失效分析方法，通过晶圆键合结构的顶部的测试焊盘和外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆；以及，对所述失效的晶圆进行失效分析，以定位出晶圆键合结构中的失效的晶圆中的失效点，使得至少能够测试出晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆是否失效以及测试出失效的晶圆中的失效点，进而使得能够快速且准确的定位多片晶圆键合的结构中的失效晶圆以及失效点，提高了失效分析的效率和成功率。

Description

半导体测试结构及半导体器件的失效分析方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体测试结构及半导体器件的失效分析方法。
背景技术
失效点的定位是失效分析中关键的步骤，是失效分析成功率的保证。目前，在单片或者两片晶圆(wafer)键合堆叠的制程中，EMMI(微光显微镜)、激光(Laser)和热辐射(Thermal)等方法是非常有效的失效定位方法。但是，两片以上的多片晶圆键合堆叠是未来发展的一个重要方向，那么，纵向定位是对失效分析提出的新的要求。
在失效分析中，由于是多片晶圆键合堆叠，多层次的金属互连结构会遮挡现有定位方法(即EMMI、Laser和Thermal等)的信号，使得仅能检测到位于顶面和底面的晶圆(含靠近顶面和底面的晶圆)中的漏电失效点，而位于中间层(含靠近中间层)的晶圆中的漏电失效点无法被检测到，因此，多片晶圆键合堆叠中的漏电失效点的纵向定位成为最大的挑战。
因此，需要提出一种半导体测试结构及半导体器件的失效分析方法，以能够准确定位多片晶圆键合的结构中的失效点。
发明内容
本发明的目的在于提供一种半导体测试结构及半导体器件的失效分析方法，使得至少能够测试出晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆是否失效以及测试出失效的晶圆中的失效点，进而使得能够快速且准确的定位多片晶圆键合的结构中的失效晶圆以及失效点，提高了失效分析的效率和成功率。
为实现上述目的，本发明提供了一种半导体测试结构，包括：
晶圆键合结构，包括至少三个相键合的晶圆，每个所述晶圆中均形成有金属互连结构，且不同晶圆中的金属互连结构之间相互电性连接；
测试焊盘，形成于所述晶圆键合结构的顶部，所述测试焊盘与所述金属互连结构电性连接；
金属线，至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出到所述晶圆键合结构的顶部；以及，
外接焊盘，形成于所述晶圆键合结构的顶部，且所述外接焊盘与所述金属线电性连接，以通过所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，进而检测出失效的晶圆。
可选的，所述晶圆键合结构包括一承载晶圆和至少两个器件晶圆，所述至少两个器件晶圆键合于所述承载晶圆的顶面。
可选的，所述承载晶圆中形成有第一金属互连结构，每个所述器件晶圆中形成有第二金属互连结构，所述第一金属互连结构在所述承载晶圆中的位置与所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，所述第一金属互连结构与所述第二金属互连结构之间相互遮挡测试信号；所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，不同所述器件晶圆中的所述第二金属互连结构之间相互遮挡测试信号。
可选的，所述晶圆键合结构的顶部还形成有至少一个梳形金属结构和/或至少一个蛇形金属结构，每个所述梳形金属结构和每个所述蛇形金属结构均与所述金属互连结构和所述测试焊盘电性连接。
可选的，每个所述梳形金属结构包括多条依次排列的梳齿以及连接每条梳齿的同一端的梳背，所述梳齿垂直于所述梳背。
可选的，所述晶圆键合结构的顶部形成有至少两个所述梳形金属结构，至少两个所述梳形金属结构的梳齿之间相互穿插且梳背相互平行。
可选的，所述金属线至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆的衬底中电性引出到所述晶圆键合结构的顶部。
本发明还提供了一种半导体器件的失效分析方法，包括：
提供本发明的所述半导体测试结构；
通过所述半导体测试结构中的所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆；以及，
对所述失效的晶圆进行失效分析，以定位出所述失效的晶圆中的失效点。
可选的，所述失效的晶圆为所述顶面晶圆和所述底面晶圆之间的晶圆，对所述失效的晶圆进行失效分析的步骤包括：
去除所述失效的晶圆的上方和/或下方的晶圆；
采用热点定位或电压衬度测试的方法定位出所述失效的晶圆中的失效点；
对所述失效的晶圆进行侧面切割，以暴露出所述失效点；以及，
对所述失效点处的切割面进行形貌检测。
可选的，所述热点定位的方法包括：采用微光显微镜和光束诱导电阻变化模式对所述金属互连结构进行热点抓取，以定位所述金属互连结构中的热点；所述电压衬度测试的方法包括：在扫描电子显微镜中，采用入射电子束照射所述失效的晶圆的表面，以获得所述失效的晶圆的电压衬度图像，根据所述电压衬度图像上的明暗差异来定位失效的金属互连结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体测试结构，由于包括形成于晶圆键合结构的顶部的测试焊盘，所述测试焊盘与所述金属互连结构电性连接；至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出到所述晶圆键合结构的顶部的金属线；以及，形成于所述晶圆键合结构的顶部的外接焊盘，且所述外接焊盘与所述金属线电性连接，以通过所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，使得至少能够测试出晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆是否失效，进而能够准确定位晶圆键合结构中的失效晶圆。
2、本发明的半导体器件的失效分析方法，通过本发明的所述半导体测试结构中的所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆；以及，对所述失效的晶圆进行失效分析，以定位出所述失效的晶圆中的失效点，使得至少能够检测到位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆中的失效点，进而使得能够准确定位多片晶圆键合的结构中的失效点，提高了失效分析的效率和成功率。
附图说明
图1是现有的一种半导体测试结构的示意图；
图2是本发明一实施例的半导体测试结构的示意图；
图3是图2所示的半导体测试结构的俯视示意图；
图4是本发明一实施例的半导体器件的失效分析方法的流程图；
图5是去除失效的晶圆的上方晶圆之后的结构示意图。
其中，附图1～图5的附图标记说明如下：
10-承载晶圆；11-第一器件晶圆；111-第一衬底；12-第二器件晶圆；121-第二衬底；13-第三器件晶圆；14-第四器件晶圆；141-第四衬底；15-第一金属互连结构；16-第二金属互连结构；17-键合层；20-承载晶圆；201-第一衬底；202-第一器件层；203-第一金属互连结构；21-第一器件晶圆；211-第二衬底；212-第二器件层；213-第二金属互连结构；22-第二器件晶圆；23-第三器件晶圆；24-第四器件晶圆；25-键合层；26-测试焊盘；27-金属线；28-外接焊盘；29-梳形金属结构；291-梳齿；292-梳背；30-蛇形金属结构。
具体实施方式
下面以图1所示的一种现有的半导体测试结构为例来详细说明现有技术中存在的缺陷以及本发明技术方案的产生原理。
在图1所示的现有的半导体测试结构中，承载晶圆10的正面上键合四片器件晶圆形成晶圆键合结构，四片器件晶圆从下至上依次为第一器件晶圆11、第二器件晶圆12、第三器件晶圆13和第四器件晶圆14，各层晶圆均通过键合层17进行键合，承载晶圆10中仅具有简单的第一金属互连结构15，而四片器件晶圆中均具有复杂的第二金属互连结构16，承载晶圆10中的第一金属互连结构15与四片器件晶圆中的第二金属互连结构16均互相电性连接，且四片器件晶圆中的第二金属互连结构16位于每片器件晶圆中的相同位置且之间相互遮挡。
在第一器件晶圆11的第一衬底111中、第二器件晶圆12的第二衬底121中、第四器件晶圆14的第四衬底141中分别存在漏电失效点D1、D2和D3，漏电失效点D1、D2和D3的位置位于各自所在衬底与金属互连结构之间，采用现有的定位方法进行正面穿透定位仅能定位到第四器件晶圆14中的漏电失效点D3，采用现有的定位方法进行背面穿透定位仅能定位到第一器件晶圆11中的漏电失效点D1(承载晶圆10中的第一金属互连结构15未遮挡测试信号)；而对于第二器件晶圆12，由于第二器件晶圆12中的第二金属互连结构16被下方的第一器件晶圆11以及上方的第三器件晶圆13和第四器件晶圆14中的第二金属互连结构16遮挡，使得从正面进行测试的信号无法穿透第三器件晶圆13和第四器件晶圆14中的第二金属互连结构16到达第二器件晶圆12中的第二金属互连结构16，以及从背面进行测试的信号无法穿透第一器件晶圆11中的第二金属互连结构16到达第二器件晶圆12中的第二金属互连结构16，进而无法确定第二器件晶圆12中是否存在漏电失效点，使得漏电失效点D2无法被检测定位到，导致失效分析的结果不准确。
基于此，本发明提出了一种半导体测试结构及半导体器件的失效分析方法，至少从位于晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出一金属线和外接焊盘，通过对每个晶圆进行单独的电性测试，以快速定位到失效的晶圆，若失效的晶圆位于晶圆键合结构的中间层(含靠近中间层)，则将失效的晶圆上方或下方的其它晶圆去除之后，再采用EMMI等方法定位失效的晶圆中的失效点，由此能够准确定位晶圆键合结构中的失效点。
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体测试结构及半导体器件的失效分析方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体测试结构，所述半导体测试结构包括晶圆键合结构、测试焊盘、金属线和外接焊盘，所述晶圆键合结构包括至少三个相键合的晶圆，每个所述晶圆中均形成有金属互连结构，且不同晶圆中的金属互连结构之间相互电性连接；所述测试焊盘形成于所述晶圆键合结构的顶部，所述测试焊盘与所述金属互连结构电性连接；所述金属线至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出到所述晶圆键合结构的顶部；以及，所述外接焊盘形成于所述晶圆键合结构的顶部，且所述外接焊盘与所述金属线电性连接，以通过所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，进而检测出失效的晶圆。
下面详细描述本实施例提供的半导体测试结构。
所述晶圆键合结构包括至少三个相键合的晶圆，每个所述晶圆中均形成有金属互连结构，且不同晶圆中的金属互连结构之间相互电性连接。
所述晶圆键合结构可以包括一承载晶圆和至少两个器件晶圆，所述至少两个器件晶圆键合于所述承载晶圆的顶面。所述承载晶圆与所述器件晶圆之间、两个所述器件晶圆之间均可以通过键合层进行键合。
所述承载晶圆和所述器件晶圆可以均包括衬底和形成于衬底上的器件层。可以将所述器件晶圆的正面或背面键合于所述承载晶圆的正面上，即可以将所述器件晶圆中的器件层或衬底键合于所述承载晶圆的器件层上；两个所述器件晶圆之间可以正面和正面键合、正面和背面键合或者背面和背面键合，即两个所述器件晶圆之间可以是器件层和器件层之间键合，器件层和衬底之间键合或者衬底和衬底之间键合。
所述承载晶圆中形成有第一金属互连结构，每个所述器件晶圆中形成有第二金属互连结构，所述第一金属互连结构在所述承载晶圆中的位置与所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，即所述第一金属互连结构和第二金属互连结构均很复杂且二者的位置存在部分或全部重叠的情况，使得所述第一金属互连结构与所述第二金属互连结构之间相互遮挡测试信号；或者，所述第一金属互连结构在所述承载晶圆中的位置与所述第二金属互连结构在不同所述器件晶圆中的位置部分相同，但是，所述第一金属互连结构很简单，不足以使得所述第一金属互连结构遮挡所述第二金属互连结构的测试信号。所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，即不同的所述器件晶圆中的第二金属互连结构的位置全部或部分重叠，使得不同所述器件晶圆中的所述第二金属互连结构之间相互遮挡测试信号。
当所述晶圆键合结构包括一承载晶圆和两个器件晶圆时，若所述承载晶圆中的第一金属互连结构与两个所述器件晶圆中的第二金属互连结构之间相互遮挡测试信号，则可以采用本实施例的半导体测试结构检测确认失效的晶圆；若所述承载晶圆中的第一金属互连结构未遮挡所述器件晶圆中的第二金属互连结构的测试信号，则可以采用本实施例的半导体测试结构检测确认失效的晶圆，也可以采用现有的失效定位方法(EMMI等)直接定位每个晶圆中的失效点。当所述晶圆键合结构包括一承载晶圆和至少三个器件晶圆时，由于每个所述器件晶圆中的第二金属互连结构均很复杂，不同的所述器件晶圆中的第二金属互连结构的位置全部或部分重叠，使得不同的所述器件晶圆中的第二金属互连结构之间均会相互遮挡测试信号，那么，当所述承载晶圆中的第一金属互连结构简单或复杂时，均需采用本实施例的半导体测试结构检测确认失效的晶圆。
以图2所示的半导体测试结构为例，图2也是剖面示意图。从图2中可看出，所述半导体测试结构包括承载晶圆20以及依次键合于所述承载晶圆20上的第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24。所述承载晶圆20包括第一衬底201和形成于第一衬底201上的第一器件层202；所述第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24均包括第二衬底211和形成于第二衬底211上的第二器件层212(为了便于描述，每个器件晶圆中的第二衬底以及第二器件层采用相同的附图标记211)。所述承载晶圆20中形成有第一金属互连结构203，所述第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24中均形成有第二金属互连结构213(为了便于描述，每个器件晶圆中的第二金属互连结构采用相同的附图标记213)，各个器件晶圆中的第二金属互连结构213之间电性连接，且多条所述第二金属互连结构213从顶层的所述第四器件晶圆24向下依次延伸至所述第一器件晶圆21中，再与所述第一金属互连结构203进行电性连接。并且，所述第一金属互连结构203的结构比所述第二金属互连结构213的结构简单，不会遮挡测试信号；所述第二金属互连结构213在每个器件晶圆中的位置均相同(即位置重叠)，不同的器件晶圆中的第二金属互连结构213之间会相互遮挡测试信号。
各层晶圆之间均通过键合层进行键合，图2中仅示意出了位于每个晶圆的顶面上的键合层25(例如，示意出了承载晶圆20和第一器件晶圆21的顶面上的键合层25，未示意出第一器件晶圆21底面的键合层)。且图2示意的是上一层晶圆的衬底与下一层晶圆的器件层通过键合层进行键合，例如，所述第一器件晶圆21的第二衬底211与所述承载晶圆20的第一器件层202通过键合层进行键合。
图2所示的半导体测试结构中，所述第一器件晶圆21、所述第二器件晶圆22和所述第四器件晶圆24中的第二金属互连结构213和第二衬底211之间分别存在漏电失效点D1、D2和D3，即所述第一器件晶圆21、所述第二器件晶圆22和所述第四器件晶圆24均为失效晶圆，但是，对于所述第二器件晶圆22中的失效点D2，由于测试信号被上方的所述第三器件晶圆23和所述第四器件晶圆24中的第二金属互连结构213遮挡，且测试信号被下方的所述第一器件晶圆21中的第二金属互连结构213遮挡，使得采用现有的定位方法无法确定所述第二器件晶圆22是否失效，进而无法定位失效的具体位置。
所述测试焊盘形成于所述晶圆键合结构的顶部，所述测试焊盘与所述金属互连结构电性连接。参阅图2，所述测试焊盘26形成于所述第四器件晶圆24的第二器件层212上，所述测试焊盘26的底部穿过部分厚度的所述第二器件层212以与所述第四器件晶圆24中的第二金属互连结构213电性连接。
所述晶圆键合结构的顶部还形成有至少一个梳形金属结构或至少一个蛇形金属结构，或者同时形成至少一个梳形金属结构和至少一个蛇形金属结构。所述梳形金属结构与所述蛇形金属结构之间绝缘。
所述梳形金属结构和所述蛇形金属结构均与所述金属互连结构和所述测试焊盘电性连接。所述梳形金属结构包括多条依次排列的梳齿以及连接每条梳齿的同一端的梳背，所述梳齿垂直于所述梳背。所述蛇形金属结构可以穿插于所述梳形金属结构的相邻的梳齿的间隙中。
所述晶圆键合结构的顶部形成有至少两个所述梳形金属结构，至少两个所述梳形金属结构的梳齿之间相互穿插且梳背相互平行。
参阅图2和图3，图3是所述半导体测试结构的俯视示意图，从图2和图3中可看出，多个所述测试焊盘26、两个所述梳形金属结构29和一个所述蛇形金属结构30均形成于所述第四器件晶圆24的顶面，所述测试焊盘26、所述梳形金属结构29和所述蛇形金属结构30的底部均电性连接有所述第二金属互连结构213，且每个所述梳形金属结构29均与一所述测试焊盘26电性连接，每个所述蛇形金属结构30的两端分别与一所述测试焊盘26电性连接。那么，通过对与所述梳形金属结构29电性连接的一个所述测试焊盘26外接电源(且外接焊盘也外接电源)，即可对此测试焊盘26底部的第二金属互连结构213以及对与此测试焊盘26电性连接的所述梳形结构29底部的第二金属互连结构213均进行测试；并且，通过对与所述蛇形金属结构30电性连接的其中一个所述测试焊盘26外接电源(且外接焊盘也外接电源)，能够对此测试焊盘26底部的第二金属互连结构213以及对与此测试焊盘26电性连接的所述蛇形金属结构30底部的第二金属互连结构213均进行测试。
每个所述梳形金属结构29包括多条依次排列的梳齿291以及连接每条梳齿291的同一端的梳背292，所述梳齿291垂直于所述梳背292。图2中仅示意出了梳齿291位于所述第四器件晶圆24的顶面。
所述金属线至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出到所述晶圆键合结构的顶部，以使得位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆能够采用本发明的测试结构和失效分析方法检测出是否失效；而所述晶圆键合结构的顶面晶圆和底面晶圆是否失效可以采用本发明的测试结构和失效分析方法进行检测，也可以采用现有的失效定位方法进行确认，也就是说，所述晶圆键合结构的顶面晶圆和底面晶圆中可以电性引出所述金属线，也可以不电性引出所述金属线。并且，每个晶圆中引出的金属线是独立的，与其它晶圆之间是电性不连接的。
所述金属线至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆的衬底中电性引出到所述晶圆键合结构的顶部。其中，每个晶圆中引出的金属线仅与对应晶圆的衬底电性连接，而与对应晶圆中的其它结构(包含金属互连结构)之间绝缘。
参阅图2，从所述第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24的第二衬底211中均引出了一条金属线27，每条金属线27均引出到所述第四器件晶圆24的第二器件层212中，可以采用本发明的测试结构和失效分析方法检测出所述第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24中的失效的晶圆。由于所述第四器件晶圆24是所述晶圆键合结构的顶面晶圆，那么，所述第四器件晶圆24中也可以不电性引出所述金属线27；并且，由于所述承载晶圆20中的第一金属互连结构203不会遮挡测试信号，那么，所述第一器件晶圆21中也可以不电性引出所述金属线27，所述第一器件晶圆21和所述第四器件晶圆24也可以采用现有的失效定位方法确认是否失效以及定位失效点。
所述外接焊盘形成于所述晶圆键合结构的顶部，且所述外接焊盘与所述金属线电性连接，以通过所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，进而检测出失效的晶圆。其中，每个晶圆的衬底中电性引出的所述金属线的顶部均形成有一外接焊盘，以通过每个所述外接焊盘和其底部的金属线对相应的晶圆进行测试。
当测试的晶圆中的金属互连结构与测试的晶圆的衬底之间存在失效点时，测试的晶圆中的金属互连结构与测试的晶圆的衬底电性连接，使得测试的晶圆的衬底中引出的金属线与其顶部的外接焊盘、测试的晶圆中的衬底、测试的晶圆中的金属互连结构以及金属互连结构顶部的测试焊盘构成测试回路，通过对外接焊盘和测试焊盘外接电源施加电压，对测试的晶圆的测试回路进行测试，测试到电流，因此，确认测试的晶圆失效；当测试的晶圆中的金属互连结构与测试的晶圆的衬底之间不存在失效点时，测试的晶圆中的金属互连结构未与测试的晶圆的衬底电性连接，那么，当对外接焊盘和测试焊盘外接电源施加电压时无法测试到电流，确认测试的晶圆未失效。其中，测试的晶圆中的金属互连结构与测试的晶圆的衬底中之间存在失效点包括：测试的晶圆中的金属互连结构中存在失效点，或者，测试的晶圆的衬底中存在失效点，或者，测试的晶圆中的金属互连结构与测试的晶圆的衬底之间的绝缘层中存在失效点等。
参阅图2，从所述第一器件晶圆21、第二器件晶圆22、第三器件晶圆23和第四器件晶圆24的第二衬底211中引出的每条金属线27的顶部均形成有一外接焊盘28。以所述第一器件晶圆21为例，所述第一器件晶圆21中的第二金属互连结构213与所述第一器件晶圆21的第二衬底211之间存在漏电失效点D1，所述第一器件晶圆21中的第二金属互连结构213在漏电失效点D1处与第二衬底211电性连接，使得所述第一器件晶圆21的第二衬底211中引出的金属线27与其顶部的外接焊盘28、所述第一器件晶圆21的第二衬底211、所述第一器件晶圆21中的第二金属互连结构213以及测试焊盘26构成测试回路，通过对所述测试焊盘26以及对所述第一器件晶圆21引出的金属线27顶部的外界焊盘28外接电源进行电性测试，测出电流，进而确认所述第一器件晶圆21失效。依此类推，逐个对所述第二器件晶圆22、第三器件晶圆23和第四器件晶圆24进行电性测试，即可确认所述第二器件晶圆22、第三器件晶圆23和第四器件晶圆24是否失效。
综上所述，本发明提供的所述半导体测试结构，由于包括形成于晶圆键合结构的顶部的测试焊盘，所述测试焊盘与所述金属互连结构电性连接；至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆中电性引出到所述晶圆键合结构的顶部的金属线；以及，形成于所述晶圆键合结构的顶部的外接焊盘，且所述外接焊盘与所述金属线电性连接，以通过所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，使得至少能够测试出晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆是否失效，进而能够准确定位晶圆键合结构中的失效晶圆。
基于同一发明构思，本发明一实施例提供了一种半导体器件的失效分析方法，参阅图4，从图4中可看出，所述半导体器件的失效分析方法包括：
步骤S1，提供本发明的所述半导体测试结构。所述半导体测试结构的描述参阅上述内容，在此不再赘述。
步骤S2，通过所述半导体测试结构中的所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆。
所述失效的晶圆可以为所述晶圆键合结构的顶面晶圆、底面晶圆以及所述顶面晶圆和底面晶圆之间的晶圆中的至少一个。以图2为例，检测出的所述失效的晶圆为所述第一器件晶圆21、所述第二器件晶圆22以及所述第四器件晶圆24。
通过步骤S2，使得位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆也能够被检测确认是否失效，有利于后续进一步确认失效点。
步骤S3，对所述失效的晶圆进行失效分析，以定位出所述失效的晶圆中的失效点。由于所述晶圆键合结构中的每个晶圆中的相邻的金属互连结构之间可能发生桥接等情况(例如相邻的金属互连结构之间存在金属杂质、相邻的金属互连结构之间的绝缘层太薄等)，导致金属互连结构中发生漏电等异常，进而导致晶圆的失效，那么，在测试出失效的晶圆之后，需要定位出失效的晶圆中的具体失效点，对失效点进行分析才能找出失效原因进行改善，进而提高良率。
若所述失效的晶圆为所述顶面晶圆和/或所述底面晶圆，则对所述失效的晶圆进行失效分析的步骤包括：首先，采用热点定位或电压衬度测试的方法定位出所述顶面晶圆和所述底面晶圆中的失效点；然后，对所述失效的晶圆进行侧面切割，以暴露出所述失效点；接着，对所述失效点处的切割面进行形貌检测。
以图2为例，所述第四器件晶圆24是所述晶圆键合结构的顶面晶圆，所述第四器件晶圆24中存在失效点D3；并且，由于所述承载晶圆20中的第一金属互连结构203不会遮挡测试信号，那么，所述第一器件晶圆21相当于所述晶圆键合结构的底面晶圆，所述第一器件晶圆21中存在失效点D1，那么，对于所述第四器件晶圆24中的失效点D3和所述第一器件晶圆21中的失效点D1可以直接采用热点定位或电压衬度测试的方法进行定位。
若所述失效的晶圆为所述顶面晶圆和所述底面晶圆之间的晶圆，对所述失效的晶圆进行失效分析的步骤包括：首先，去除所述失效的晶圆的上方和/或下方的晶圆，其中，可以采用化学机械研磨、干法刻蚀和湿法刻蚀中的至少一种方法进行去除；然后，采用热点定位或电压衬度测试的方法定位出所述失效的晶圆中的失效点；接着，对所述失效的晶圆进行侧面切割，以暴露出所述失效点；接着，对所述失效点处的切割面进行形貌检测。
以图2为例，所述第二器件晶圆22位于所述晶圆键合结构的中间层，对于所述第二器件晶圆22中的失效点D2，在定位测试时，由于测试信号被上方的所述第三器件晶圆23和所述第四器件晶圆24中的第二金属互连结构213遮挡，且测试信号被下方的所述第一器件晶圆21中的第二金属互连结构213遮挡，使得无法定位到失效点D2的具体位置，因此，需要先去除所述第二器件晶圆22上方的所述第三器件晶圆23和所述第四器件晶圆24，或者去除所述第二器件晶圆22下方的所述第一器件晶圆21和所述承载晶圆20。如图5所示，在去除所述第三器件晶圆23和所述第四器件晶圆24之后，再对所述第二器件晶圆22采用热点定位或电压衬度测试的方法进行失效点的定位；并且，也可以去除所述第二器件晶圆22中的部分厚度的第二器件层212，使得失效点更容易被定位到。
所述热点定位的方法包括：采用微光显微镜(EMMI)和光束诱导电阻变化(OBIRCH)模式对所述金属互连结构进行热点抓取，以定位所述金属互连结构中的热点。其中，微光显微镜能够提供高灵敏度非破坏性的故障定位方式，可侦测和定位非常弱的发光，由此捕捉各种器件中的缺陷或异常处所产生的漏电流可见光；光束诱导电阻变化模式是利用激光束在固定电压下的器件表面进行扫描，激光束的部分能量转化为热能，如果金属互连结构中存在缺陷，那么，缺陷处的温度将无法迅速通过金属互连结构传导散开，这将导致缺陷处的温度累计升高，并进一步引起金属互连结构的电阻以及电流的变化，通过变化区域与激光束扫描位置的对应，即可以定位到缺陷位置。那么，可以采用微光显微镜和光束诱导电阻变化模式配合使用来定位所述金属互连结构中的热点，在向所述测试焊盘和所述外接焊盘外接电源之后，采用光束诱导电阻变化模式发出的激光束对所述失效的晶圆的顶表面进行扫描，定位到所述金属互连结构中的失效位置；同时，采用微光显微镜抓取失效位置处所产生的漏电流可见光，从而抓到所述金属互连结构中的所述热点。
所述电压衬度测试的方法包括：在扫描电子显微镜中，采用入射电子束照射所述失效的晶圆的表面，以获得所述失效的晶圆的电压衬度图像，根据所述电压衬度图像上的明暗差异来定位失效的金属互连结构。通过所述电压衬度测试的方法，可以定位出所述失效的晶圆中是哪一条金属互连结构失效，再对所述失效的晶圆进行侧面切割，以将失效的此条金属互连结构暴露出来，进而也暴露出所述失效点，通过对切割面进行形貌检测来找到失效点的位置并进行分析。
并且，若在去除所述失效的晶圆的上方和/或下方的晶圆之后，所述失效的晶圆上没有了用于外接电源进行施加电压的焊盘，可以在失效的晶圆中的金属互连结构顶端进行修补处理，使得失效的晶圆中的金属互连结构顶端暴露出来，并在暴露出来的金属互连结构的顶端上形成导电层，以用于进行失效点的定位测试。
另外，可以采用聚焦离子束机台(FIB，Focused Ion Beam)对所述失效的晶圆进行侧面切割，以暴露出所述失效点；可以采用扫描电子显微镜(SEM)和透射电子显微镜(TEM)对所述失效点处的切割面进行形貌检测。
从上述步骤S1至步骤S3可知，在对多片晶圆键合堆叠形成的晶圆键合结构进行失效分析的过程中，通过对所述半导体测试结构的测试样品进行测试分析，能够快速且准确检测到每一层的晶圆(尤其对于晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆)是否失效，使得能够对产线上的工艺和产品进行监控；并且，能够对任意一层失效的晶圆(尤其对于晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆)中的失效点进行快速且准确的定位，大大提高了失效分析的效率和成功率。
综上所述，本发明提供的所述半导体器件的失效分析方法，通过本发明的所述半导体测试结构中的所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆；以及，对所述失效的晶圆进行失效分析，以定位出所述失效的晶圆中的失效点，使得至少能够检测到位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的晶圆中的失效点，进而使得能够准确定位多片晶圆键合的结构中的失效点，提高了失效分析的效率和成功率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种半导体测试结构，其特征在于，包括：
晶圆键合结构，包括至少三个相键合的晶圆，每个所述晶圆中均形成有金属互连结构，且不同晶圆中的金属互连结构之间相互电性连接；
测试焊盘，形成于所述晶圆键合结构的顶部，所述测试焊盘与所述金属互连结构电性连接；
金属线，至少从位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆的衬底中电性引出到所述晶圆键合结构的顶部；以及，
外接焊盘，形成于所述晶圆键合结构的顶部，且所述外接焊盘与所述金属线电性连接，所述外接焊盘、所述金属线、所述衬底、所述金属互连结构和所述测试焊盘构成测试回路，通过对所述测试焊盘和所述外接焊盘施加电压，以对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，若测试出电流，则测试的所述晶圆中的所述金属互连结构与所述衬底之间存在失效点。
2.如权利要求1所述的半导体测试结构，其特征在于，所述晶圆键合结构包括一承载晶圆和至少两个器件晶圆，所述至少两个器件晶圆键合于所述承载晶圆的顶面。
3.如权利要求2所述的半导体测试结构，其特征在于，所述承载晶圆中形成有第一金属互连结构，每个所述器件晶圆中形成有第二金属互连结构，所述第一金属互连结构在所述承载晶圆中的位置与所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，所述第一金属互连结构与所述第二金属互连结构之间相互遮挡测试信号；所述第二金属互连结构在不同所述器件晶圆中的位置完全相同或部分相同，不同所述器件晶圆中的所述第二金属互连结构之间相互遮挡测试信号。
4.如权利要求1所述的半导体测试结构，其特征在于，所述晶圆键合结构的顶部还形成有至少一个梳形金属结构和/或至少一个蛇形金属结构，每个所述梳形金属结构和每个所述蛇形金属结构均与所述金属互连结构和所述测试焊盘电性连接。
5.如权利要求4所述的半导体测试结构，其特征在于，每个所述梳形金属结构包括多条依次排列的梳齿以及连接每条梳齿的同一端的梳背，所述梳齿垂直于所述梳背。
6.如权利要求5所述的半导体测试结构，其特征在于，所述晶圆键合结构的顶部形成有至少两个所述梳形金属结构，至少两个所述梳形金属结构的梳齿之间相互穿插且梳背相互平行。
7.一种半导体器件的失效分析方法，其特征在于，包括：
提供如权利要求1至6中任一项所述的半导体测试结构；
通过所述半导体测试结构中的所述测试焊盘和所述外接焊盘对至少位于所述晶圆键合结构的顶面晶圆和底面晶圆之间的每个晶圆均进行电性测试，以检测出失效的晶圆；以及，
对所述失效的晶圆进行失效分析，以定位出所述失效的晶圆中的失效点。
8.如权利要求7所述的半导体器件的失效分析方法，其特征在于，所述失效的晶圆为所述顶面晶圆和所述底面晶圆之间的晶圆，对所述失效的晶圆进行失效分析的步骤包括：
去除所述失效的晶圆的上方和/或下方的晶圆；
采用热点定位或电压衬度测试的方法定位出所述失效的晶圆中的失效点；
对所述失效的晶圆进行侧面切割，以暴露出所述失效点；以及，
对所述失效点处的切割面进行形貌检测。
9.如权利要求8所述的半导体器件的失效分析方法，其特征在于，所述热点定位的方法包括：采用微光显微镜和光束诱导电阻变化模式对所述金属互连结构进行热点抓取，以定位所述金属互连结构中的热点；所述电压衬度测试的方法包括：在扫描电子显微镜中，采用入射电子束照射所述失效的晶圆的表面，以获得所述失效的晶圆的电压衬度图像，根据所述电压衬度图像上的明暗差异来定位失效的金属互连结构。
CN202010922804.2A 2020-09-04 2020-09-04 半导体测试结构及半导体器件的失效分析方法 Active CN112018084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010922804.2A CN112018084B (zh) 2020-09-04 2020-09-04 半导体测试结构及半导体器件的失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010922804.2A CN112018084B (zh) 2020-09-04 2020-09-04 半导体测试结构及半导体器件的失效分析方法

Publications (2)

Publication Number Publication Date
CN112018084A CN112018084A (zh) 2020-12-01
CN112018084B true CN112018084B (zh) 2022-10-25

Family

ID=73516261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010922804.2A Active CN112018084B (zh) 2020-09-04 2020-09-04 半导体测试结构及半导体器件的失效分析方法

Country Status (1)

Country Link
CN (1) CN112018084B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976660A (zh) * 2024-03-27 2024-05-03 湖北江城实验室 一种半导体结构及其热测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386167A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构
CN103325772A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 晶圆结构、芯片结构以及堆迭型芯片结构
CN104733438B (zh) * 2013-12-19 2017-08-04 中芯国际集成电路制造(上海)有限公司 一种晶圆允收测试结构
CN109801897A (zh) * 2017-11-16 2019-05-24 长鑫存储技术有限公司 芯片堆栈立体封装结构及其制造方法
CN211404493U (zh) * 2019-11-25 2020-09-01 格科微电子（上海）有限公司 用于晶圆键合的电学测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293109B (zh) * 2020-02-25 2021-11-23 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386167A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构
CN103325772A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 晶圆结构、芯片结构以及堆迭型芯片结构
CN104733438B (zh) * 2013-12-19 2017-08-04 中芯国际集成电路制造(上海)有限公司 一种晶圆允收测试结构
CN109801897A (zh) * 2017-11-16 2019-05-24 长鑫存储技术有限公司 芯片堆栈立体封装结构及其制造方法
CN211404493U (zh) * 2019-11-25 2020-09-01 格科微电子（上海）有限公司 用于晶圆键合的电学测试结构

Also Published As

Publication number Publication date
CN112018084A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
JP5399982B2 (ja) 半導体集積回路装置の検査方法及び半導体集積回路装置
TWI754151B (zh) 晶圓級測試方法及其測試結構
US8937310B2 (en) Detection method for semiconductor integrated circuit device, and semiconductor integrated circuit device
CN112018084B (zh) 半导体测试结构及半导体器件的失效分析方法
WO2010023845A1 (ja) 太陽電池の製造方法
CN111123075B (zh) 封装器件的失效分析方法
JP3356056B2 (ja) 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
CN111477262B (zh) 半导体器件的失效分析方法
CN109698138B (zh) 半导体失效定位测试单元及其失效定位方法
JP2002368049A (ja) 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
CN116298810A (zh) 一种高阶芯片的失效分析方法
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
CN111599708B (zh) 一种goi失效点的检测方法
Jacobs et al. Localization of dielectric breakdown sites in 3D through-silicon via (TSV) interconnects by laser stimulation and chip deprocessing
CN116598217A (zh) 半导体测试结构及其失效定位分析方法
JP5055871B2 (ja) 配線不良検出用試験構造体及び配線不良検出方法
KR100529630B1 (ko) 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법
Distelhurst et al. Benefits of Using a CF4-Free Microwave Induced Plasma (MIP) Spot Etch Process to Remove Underfill and Analyze 2.5 D Modules
KR100531957B1 (ko) 전/후면 겸용 불량 위치 검출 장치 및 방법
Jacobs et al. Fault isolation approaches for nanoscale TSV interconnects in 3D heterogenous integration
Cui Failure Analysis for SIP IC after TC reliability test
Hunt et al. 2.5 D and 3D Packaging Failure Analysis Techniques
Matsui et al. Fault localization of IDDQ failure using External trigger Synchronous LIT technique
CN114582747A (zh) 半导体结构中失效位置的定位方法和三维存储器
CN114690014A (zh) 半导体结构的漏电定位方法及漏电定位系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant