JP2002368049A - 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 - Google Patents

半導体装置の検査方法及び検査装置並びに半導体装置の製造方法

Info

Publication number
JP2002368049A
JP2002368049A JP2001174988A JP2001174988A JP2002368049A JP 2002368049 A JP2002368049 A JP 2002368049A JP 2001174988 A JP2001174988 A JP 2001174988A JP 2001174988 A JP2001174988 A JP 2001174988A JP 2002368049 A JP2002368049 A JP 2002368049A
Authority
JP
Japan
Prior art keywords
wiring
probe
electron beam
current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001174988A
Other languages
English (en)
Other versions
JP3955445B2 (ja
Inventor
Mari Nozoe
真理 野副
Hiroyuki Shinada
博之 品田
Toshiyuki Mashima
敏幸 真島
Akira Shimase
朗 嶋瀬
Katsuro Mizukoshi
克郎 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001174988A priority Critical patent/JP3955445B2/ja
Publication of JP2002368049A publication Critical patent/JP2002368049A/ja
Application granted granted Critical
Publication of JP3955445B2 publication Critical patent/JP3955445B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 (修正有) 【課題】配線パターンを形成した半導体装置の、配線間
に発生した故障箇所を顕在化し故障箇所を特定できるよ
うにする。また、プロセス最適化を効率よく短期間に行
う。 【解決手段】所定の配線22の一端あるいは両端に探針
10を接触させた状態で、電子ビーム21を照射し、最
低一つの探針10に流れる電流をモニタする。その結
果、配線22の途中に断線等の欠陥が発生した場合に、
断線部23を境界にして配線の片側に電流が流れるのを
探針10に流れる電流量でモニタすることができ、もう
一方に流れる電流は同一の探針には流れないため、探針
に流れる電流を画像として表示することにより断線箇所
23を特定することができる。 【効果】配線パターンで発生した不良箇所、配線内部で
発生した不良を特定することが可能になる。不良発生原
因を早期に把握することが可能となる。配線プロセス条
件の最適化を早期に実施でき、対策までのTATを大幅に
できるようになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置等の微細
な回路パターンを有する基板製造方法及び装置に係わ
り、半導体装置製造過程途中のウエハによる電気特性の
評価技術および製造工程を完成したウエハの電気特性を
不良解析する技術に係わり、特に配線の電気不良箇所を
同定する技術に関する。
【0002】
【従来の技術】半導体ウエハの検査を一例として説明す
る。半導体装置は、トランジスタ、容量、配線を順次形
成する。配線工程はトランジスタや容量形成の後に形成
することが多いため、また、配線は電気特性良否と直結
しているために、半導体装置の動作良否に大きな影響を
与える。すなわち、トランジスタや容量がすべて形成さ
れた後に配線で不良を発生すると、半導体装置製造上大
きな損失となる。従って、配線工程の製造プロセスが安
定して良品を製造できるようになっていることが非常に
重要である。上記配線プロセスの完成度が重要であるこ
とから、半導体製造ラインでは、製品開発の段階で配線
工程部分だけを早期に評価するためのテストパターンを
製作し、配線工程の良否を判定しプロセス条件を最適化
する。このような配線工程用のテストパターンを、以
下、配線TEG(Test Element Group)と呼ぶ。プロセス
最適化が完了した後も、プロセス状態の変動を把握する
ために、定期的に上記配線TEGを製作し、良否判定を実
施する。配線TEGの一例について以下に簡単に説明す
る。詳細は実施例に記載する。配線TEGは、Si基板上に
絶縁層、例えばSiO2膜を形成し、その上に配線パターン
を形成する。配線パターンは1層の場合と多層の場合が
ある。例えば配線の断線不良を評価するための配線TEG
では、長い線状のパターンを上記絶縁層上に形成し、配
線の両端に探針接触用のパッドパターンを形成する。こ
の配線の両端のパッドに探針を接触させ、探針間に所定
の電圧をかけて配線の抵抗を測定し、所望の抵抗値と比
較して良否を判定する。このようにして測定した配線間
の抵抗が所望の抵抗よりも高い値であった場合には、該
配線間に断線不良が存在すると判定する。配線間の抵抗
を測定する手段としては、プローバが使われている。上
記に記載したように、配線TEGを形成した後に、配線間
の抵抗をプローブで計測することにより、配線TEGパタ
ーンの単位毎に、抵抗の高低により不良発生の有無を検
知することができる。不良が発生した場合には、該不良
発生した配線パターンの表面を、光学顕微鏡で観察し、
異物や形状不良の有無を調べる方法が知られている。し
かし、表面で観察可能な異物や形状不良と、配線抵抗と
いう電気的特性は一対一では対応しない場合が多く、真
の不良発生原因の対策につながらないという問題があっ
た。また、配線内部の欠損やショート、断線、ボイドの
ような欠陥の場合は、表面形状は異常なく内部で欠陥が
発生している場合が多く、光学顕微鏡での観察では認識
できなかった。通常のSEM観察においても、上記内部
欠陥の認識はできないため、不良原因を把握することが
困難で、対策までに膨大な時間を要していた。このよう
な配線内部欠陥発生箇所を、電子ビームを用いて特定す
る技術として、特開平6-326165号公報に、表面に発生し
た二次電子量と基板吸収電流の比を計測することにより
評価する方法について記載されている。また、特開平11
-87451号公報にpn接合につながる配線を経由した基板
吸収電流を計測して特性を評価する方法が記載されてい
る。さらに、特開2000-36525号公報に、半導体の電源線
にパルス状の電位を印加しながら電位コントラストを利
用して半導体回路の電気的欠陥を検査する方法が記載さ
れている。前記特開平6-326165号公報および特開平11-8
7451号では、基板吸収電流を計測することにより不良有
無を評価する方法について記載しているが、基板電流は
微弱であるため、電子ビームの走査速度を遅くしてスキ
ャンする必要があり、高速に広範囲の領域について評価
することはできない。また、上記のような、基板から絶
縁された配線パターンを検査する方法については一切記
載がない。次に、前記特開2000-36525号公報であるが、
電源線や接地線にパルスジェネレータ信号を入力しなが
ら不良の内容を二次電子像から判断するという、EBテ
スタによる故障解析手法について記載されているが、上
記のような、基板から絶縁された配線パターンを検査す
る方法については一切記載がない。
【0003】
【発明が解決しようとしている課題】上記従来技術に記
載したように、配線プロセスを短期間に評価するための
配線TEGを用いて、Si基板状に、基板から絶縁した配線
プロセスを形成したウエハにおいて不良発生箇所を特定
するためには、光学顕微鏡あるいは通常のSEMで観察す
る方法しかなかった。しかし、光学顕微鏡やSEMによる
観察では、実際に配線の断線不良や高抵抗不良、あるい
はショート不良のような電気的な導通状態との対応がつ
きにくいため、不良の原因を特定することができず、不
良発生から対策実施まで時間を要していた。また、光学
顕微鏡やSEMによる観察では、上記電気的な導通状態の
不良、特に表面ではなく内部で発生した不良については
認識することができず、不良発生箇所や不良原因を特定
することができないため、プロセス条件を変えて配線TE
Gを製作し、電気特性を測定するという評価を繰り返す
しか方法が無いため、対策に数ヶ月レベルの膨大な時間
を費やし、半導体開発、特に配線プロセスの開発期間を
遅らせる要因となっていた。また、電子ビームをトラン
ジスタに照射し、吸収電流によりリーク量を計測する検
査方法では、吸収電流量が微弱であるために、1箇所測
定するのに膨大な時間を要してしまい、広領域の中から
不良箇所を見つけ出す検査には不適切であるという問題
があった。さらに、基板から絶縁された配線TEGでは、
吸収電流は基板に流れないため、基板電流測定による評
価は不可能という問題があった。本発明の目的は、上記
の課題を解決し、配線TEG上に発生した不良個所を特定
する検査技術を提供し、且つ、表面形状では判別できな
い内部や下層の断線・高抵抗・ショートのような電気特
性上の不良箇所を特定する検査方法を提供することに有
る。また、本発明の別の目的は、ウエハレベルで高速に
不良箇所を探索し特定する方法を提供することにより、
従来は把握できなかった不良の原因を簡易に解析し、早
期に対策を講じることにある。さらに、上記評価により
致命性の高い欠陥の割合や、不良内容の内訳を把握し、
該プロセスを用いた配線プロセスを適用したによる歩留
まり予測を立てる技術を提供することにある。さらに、
これらの技術を早期に多種・多工程の半導体装置その他
の微細回路パターンに適用することにより、配線プロセ
スの最適化およびプロセス管理を実施でき、その結果を
製造条件に反映し、半導体装置等の信頼性を高めるとと
もに不良率を低減するのに寄与する検査方法および装
置、半導体の製造方法を供与することにある。
【0004】
【課題を解決するための手段】半導体装置を電子ビーム
で検査する方法としては、例えば測長SEMのように微小
電流の電子ビームを細く絞り、ウエハに照射して画像を
形成することにより、微細形状観察や線幅測定を実施す
る方法があるが、形状観察は実施できても配線内部や下
層に発生した断線等の不良を検知することは不可能であ
る。本発明者らの検討によると、配線TEGにおいて電子
ビームを用いて不良発生箇所を特定するためには、ま
ず、Si基板上に絶縁層を形成し、その上に配線TEGパタ
ーンを形成したウエハを用い、且つ、配線の両端あるい
は片側のパッド上に探針を接触させて、電子ビームを被
検査パターン上で走査させながら、探針に流れる電流を
測定することにより、不良箇所を特定することができる
ことを見出した。配線は基板から絶縁されているため、
配線に照射された電子ビームの一部は二次電子となり、
残りは電流として配線上を流れる。探針が接触した配線
パッドと接続・導通している配線に電子ビームが照射さ
れると、上記のように短針に電流が流れるが、例えば途
中で断線している場合には、断線箇所から先の配線に電
子ビームを照射しても短針には電流が流れない。従っ
て、電流が流れなくなる箇所を特定することにより、断
線箇所を特定することができる。従来の技術では、Si基
板に流れる電流を測定することにより形成される吸収電
流像により評価していたが、Si基板の抵抗率が高いた
め、基板に流れる電流は照射したビーム電流と比較して
極めて小さいものであった。通常のSEMでは、電子ビー
ム電流は数pA〜数十pAであるため、これと比較して非常
に小さい電流の場合は電流測定が困難である。この基板
電流を画像化した場合には、信号ノイズの大きい、S/N
比の悪い像になってしまう。そのため、一画面を数十秒
かけて電子ビームを走査させ、時間により信号量を増大
させ、加算することによりS/N向上を図っているため、
一画面取得するのに数十秒を要してしまい、高速に不良
発生箇所を探索することは困難である。また、Si基板か
ら絶縁された配線パターンについては、基板電流が流れ
ないため測定が不可能である。しかし、配線TEGは通常S
i基板上に絶縁膜を形成し、その上に配線パターンを形
成する。発明者らは、このような配線TEGにおいては、
配線表面に流れる電流を測定する必要があることを見出
した。もともと、配線TEGでは配線パターンの両端にパ
ッドが配置されており、通常のプローバはこの両端のパ
ッドに探針を接触させて抵抗を測定し、この抵抗値によ
り配線パターンの良否を判定している。発明者ら、上記
パッドの片方あるいは両方に探針を接触させた状態で、
電子ビームを配線に照射することにより、Si基板よりも
低抵抗で効率良く配線を電流が流れることを見出した。
例えば、配線の両端のパッドにそれぞれ探針を接触さ
せ、片方の探針は接地電位にするために用い、もう一方
の探針で電流を測定する。配線の途中で断線不良が発生
している場合には、断線箇所を境界に、電流を測定して
いる側の配線に電子ビームを照射した場合には電流が流
れ、接地電位にしている側の配線に電子ビームを照射し
た場合には電流は流れない。電流を測定している側の信
号、すなわち電流を電圧に変換し、増幅して、電子ビー
ムを走査している信号と同期して画像信号として表示す
ると、二次電子像と同じように、探針に流れた電流の画
像を表示することができる。この探針電流画像の明暗に
より、断線が発生した箇所を特定することができるとい
うことを発明者らは見出した。本発明者らは、上記不良
箇所特定検査を実現するために、電子ビームを照射する
条件を検討した。その結果、配線パターンに照射する電
子ビーム電流を100pA以上にすれば、通常のSEMの走査速
度と同程度の速度で、探針に流れる電流を電圧信号に変
換し増幅することが可能であることを見出した。また、
上記の方法で、探針を配線のパッドに接触してから不良
発生箇所を探索する場合、探針は被検査ウエハあるいは
チップに接触したままである必要がある。電子ビームの
走査偏向範囲は、数百μm程度であり、TEGパターン全
体を探索するのは困難である。そこで、探針を保持する
ためのユニットを試料台すなわちX-Yステージ上に設置
した。これにより、不良発生箇所を探索する際にステー
ジを移動した場合に、探針は試料と一緒に移動するの
で、例えば数cmのような広範囲にわたって探針を配線
のパッドに接触したままの状態で不良箇所の探索が可能
となる。さらに、探索を簡易に、且つ高速に実施するた
めに、画像モニタへの入力信号について、二次電子信号
と探針に流れる電流信号を任意にスイッチ,ボタン,ある
いは画面上の項目選択で切り替えられるようにした。こ
れにより、探針がパッドに接触するまでは二次電子像で
観察し、接触したかどうかは電子ビームを照射しながら
探針の電流をモニタして配線にも電流が流れているかど
うかを簡易に判別できるようになる。また、断線等の不
良発生箇所を探索し位置を特定した際に、該不良箇所を
二次電子像に切り替えて観察することにより、不良の原
因が表面から観察可能な形状不良や異物起因か、内部欠
陥かを判別することができる。このようにして不良箇所
を特定するための検査を実行するが、探針は配線TEGパ
ターンの片側のパッドに接触させて測定することも可能
であり、且つ両端に接触させて片側を接地して、もう一
方の探針で電流を測定することも可能である。発明者ら
は、例えば、配線TEG間の抵抗が正常部よりも少し高
い、高抵抗不良の場合には、配線は完全に断線していな
いため、リーク電流が配線間に発生する。このような不
良の場合には、配線の両端に探針を接触させ、片側を接
地してもう一方の短針で電流を測定する方法により、電
子ビーム照射による帯電に起因したリーク電流増大を抑
制でき、高抵抗不良箇所も高感度に顕在化できるように
なることを見出した。これらの検査方法を実施し、ま
た、これらの機能を備えた検査装置を用いることによ
り、配線TEGで発生した、表面形状だけでは判別できな
い欠陥を高速にウエハあるいはチップレベルで簡易に見
つけ出し、例えばダマシンプロセスにおける条件出し時
の不良原因判定手段として上記検査方法を用いることに
より、早期に不良の原因が把握できるため対策を講じプ
ロセスを最適化までの期間を短縮することが可能とな
る。このような検査方法を実現するために検討した内容
を以下に述べる。第一の手段は、基板から絶縁された配
線TEGパターンの両端にあるパッドの片側あるいは両側
に探針を接触させ、この状態で該被検査配線パターンに
電子ビームを照射し、両方あるいはどちらか片方の探針
に流れる電流を測定するようにした。これにより、電流
測定している探針が接触しているパッドに導通している
配線に電子ビームが照射した場合には電流が流れるが、
断線あるいは高抵抗不良が存在すると不良箇所以降の配
線に電子ビームを照射しても電流が流れないために、不
良箇所を特定することができるようになった。配線パタ
ーンは、導電率が高いため、Si基板電流と比較して高効
率に電流を測定できる。そのため、通常のSEM画像を取
得するのと同等、例えば1MHz程度のビーム走査速度で
電流を測定することが可能となった。第二の手段は、上
記被検査配線パターンに電子ビームを照射した際に探針
に流れる電流を電圧に変換し、増幅し、この電圧信号を
走査信号と同期してデジタル値に変換して画像の輝度と
して表示するようにしたことである。これにより、SEM
における二次電子像を取得する場合と同じ操作で、同一
箇所の探針の電流値を二次元画像として観察することが
できるようになる。上記第一の手段に記載したように、
電流が流れる/流れないで不良発生箇所を特定できるこ
とから、流れる場合は画像が明るく、流れない場合は暗
くなり、この画像を観察することにより画像の明暗から
不良発生箇所を容易に特定することが可能となる。第三
の手段は、上記探針を保持するユニットを、試料台ある
いは試料台が載置されたX-Yステージ上に配置したこと
である。探針を保持するユニットは、探針の位置を調整
する機構と固定する機構を有する。これにより、探針を
所望の配線あるいはパッドの上方に移動しパッドに接触
するよう上下位置を調整し、接触した後は固定する。短
針がパッドに接触し固定した後は、上記第二の手段で記
載したように、電子ビームを被検査配線パターンに照射
しながら探針の電流を画像表示して観察し、明暗の変化
が発生するかどうかを探索する。探索のためにステージ
を移動する際に、試料と一緒に探針のユニット全体も移
動するので、配線に接触した状態を保持したまま広範囲
を探索できるようになった。第四の手段は、照射する電
子ビームの電流を100pA以上にしたことである。これに
より、上記第二の手段に記載した、探針に流れる電流を
画像化する際に、十分な信号を得られるようになったた
め、電子ビームの走査速度を極端に遅くすることなく画
像化することが可能になった。これにより、通常の二次
電子像を観察する場合と同等の速度で探針の電流画像を
取得することができるため、従来の基板吸収電流測定で
は不可能な広範囲な領域を連続して観察・探索すること
が可能になった。第五の手段は、配線の両端に探針を接
触し、片側の探針を用いて片側の配線に対して接地ある
いは電位を印加しながら、もう一方の探針の電流を測定
するようにしたことである。これにより、電子ビームを
照射したことによる帯電の影響を抑制でき、不良発生箇
所の両側の配線について、探針電流画像におけるコント
ラストを向上でき、高感度に欠陥部を特定できるように
なる。第六の手段は、上記手段による検査を半導体配線
プロセス製造条件設定時に適用し、配線TEGで抵抗不良
が発生した場合に上記手段の検査を実施し不良箇所を即
座に特定するようにしたものである。これにより、プロ
セス条件を変えて分流して評価することなく、不良箇所
を断面解析することにより早期に原因を把握することが
できるようになる。以上で述べた各種手段により、半導
体装置、特に配線TEGにおいて形状では判別できない断
線や高抵抗のような不良発生箇所を、SEM観察と同程度
の簡易な操作で高速に特定することができるようにな
り、さらに、本検査により特定された箇所を解析するこ
とにより、真の不良発生原因を即座に把握することがで
きるようになる。また、半導体の配線プロセスにおいて
は、上記真の不良発生原因を早期に把握できるため、適
切な対策を早期に講じることができ、早いサイクルで条
件の最適化を実施することが可能になる。これにより、
従来方法および従来装置よりも高速且つ高精度に半導体
装置をはじめとする各種基板の製造プロセスにおける不
良の原因を対策することができ、高い歩留まりすなわち
良品率を確保できると同時に不良発生を検知してから対
策までのTATを短縮することが可能となる。
【0005】
【発明の実施の形態】以下、本発明の実施例の検査方
法、および装置の一例について、図面を参照しながら詳
細に説明する。 (実施例1)本実施例では、配線2層からなる配線TEG
において、不良発生箇所を特定するための検査方法およ
び検査装置について記載する。まず、本実施例における
半導体装置の検査装置の構成を図1に示す。半導体装置
の検査装置は、電子銃1、コンデンサレンズ2、ブランキ
ング制御電極3、可動絞り4、偏向器5、対物レンズ6、二
次電子検出器7、試料台8、X-Yステージ9、探針10、探針
保持ユニット11、プリアンプ12、アンプ13、信号入力切
り替えスィッチ14、ビデオボード15、SEMディスプレイ1
6、パソコン17、試料交換室18、真空排気系19により構
成されている。上記図1における、試料20、探針10、お
よび探針電流信号検出系の拡大図を図2に示す。電子ビ
ーム21は、ブランキング制御電極3によって、試料20に
照射するタイミングを制御されており、検査を実施する
以外の時間には不要な電子ビームは試料20には照射され
ないようになっている。試料20に電子ビーム21が照射す
る際には、偏向器5によって走査スピードや走査領域を
制御される。電子ビームの照射エネルギーは約3keVとし
た。これにより、二次電子の発生量が照射する電子ビー
ム21の量よりも少なくなり、配線パターン22に流れる電
流を多くすることができると同時に、配線パターン22の
下のSi基板20に一次電子ビーム21が透過することも防止
できる。また、照射する電子ビーム21の電流は、100pA
以上であり、ここでは1〜5nAの電流に設定した。照射す
る電子ビーム21の一部が配線パターン22に流れ、これを
探針から測定している。高速に電子ビームを走査しなが
ら電流を測定するため、ビーム電流が大きい方が望まし
い。予め探針10を試料20表面の配線パターン22上のパッ
ドに接触させておき、この状態で電子ビーム21を試料20
の探針10が接触している配線パターン22を含む所望の領
域に照射する。電子ビーム21を照射することにより、表
面から二次電子25が発生すると同時に配線パターン22に
は電流が流れる。この電流は配線パターン22に接触して
いる探針10を伝わって、プリアンプ12で電圧信号に変換
すると同時に増幅され、フィードスルー24を介して真空
チャンバの外に出て、さらにアンプ13で増幅された後に
ビデオボード15に入力される。そしてディスプレイ16あ
るいはパソコンモニタ17に表示される。通常、電子線画
像を表示する際には、二次電子検出器7で検出された信
号が途中で増幅され、上記ビデオボード15を介してデジ
タル信号に変換され、ディスプレイ16あるいはパソコン
モニタ17に表示されるが、本装置においては二次電子信
号と探針に流れる信号を切り換えるためのスィッチ14が
ビデオボード15の前に配置されており、どちらの信号を
表示するかを任意にスィッチ切り替えにより選択できる
ようになっている。ビデオボード15は電子ビーム走査と
同期して信号を変換する。そのため、同一箇所に対して
電子ビーム21を走査しながら二次電子25の信号すなわち
SEM画像と探針10に流れる電流信号、すなわち探針電
流像を交互に観察することが可能である。また、ここで
は、探針10に流れる信号を増幅するためのプリアンプ12
とアンプ13は、応答速度が400KHz以上の高速なアンプを
用いた。これにより、通常のSEMの走査速度と同等の速
度で信号を増幅でき、探針電流画像を表示できるように
なった。図2に示すように、配線パターン22のいずれか
の箇所に配線が断線している箇所23が存在すると、電子
ビーム21が照射する領域が断線箇所23よりも探針10が接
触している側の場合には探針10に電流が流れるが、反対
側に電子ビーム21を照射しても断線箇所23の抵抗が高い
ため電流が探針10には流れない。そのため、断線箇所23
を境界として、信号が大きい、すなわち画像が明るい領
域と信号がほとんどない、すなわち画像が暗い領域が発
生する。一方で、二次電子信号では、表面のいずれの領
域からも二次電子が発生するため、探針電流画像と比較
して明暗の変化がつきにくく、断線箇所23を特定するこ
とが困難となる。図3に検査のフローを示す。被検査試
料20は、図4に示す構造となっている。2層の孤立した配
線をコンタクトホールで長くつないだ、一般にコンタク
トチェーンと呼ばれる構造である。このコンタクトチェ
ーンの配線を形成した(図3の26)後に、まずプローバ
あるいはテスタで配線の両端の抵抗を測定する(図3の
27)。抵抗測定結果は、図5のように抵抗値のデータシ
ート37として出力される。例えば、正常なパターンの抵
抗値38と断線不良等が発生したパターンの抵抗値39を色
分けして出力することができる。この被検査試料20を、
試料交換室18より検査装置に挿入し、試料第8の上に載
置する。そして、図5で抵抗値が正常品38よりも高かっ
た不良品と思われる箇所39について、図1、図2に示し
たように探針10を外部より操作して試料20表面の配線パ
ターン22に接触させる(図3の28)。そして、接触した
ら、該配線パターン22の領域を電子ビームを照射しなが
らX-Yステージ9で移動し、ディスプレイ16あるいはパソ
コンモニタ17に探針電流画像を表示させて、画像の明る
さが変化する箇所を探索する(図3の29)。この時、広
い領域を観察するために、電子ビーム21走査領域は広
く、すなわち倍率を低くして観察した方が効率がいい。
探針電流画像の明暗が変化する箇所が発見されたら、該
箇所を視野中央に移動し、高倍率すなわち走査偏向幅を
小さくして、不良が発生したパターンを特定する(図3
の30)。そして、必要に応じてディスプレイ16あるいは
パソコンモニタ17に表示する画像信号を切り替えスィッ
チ14で二次電子信号に切り替え、SEM像を観察すること
により、表面形状に異常が無いかどうかを観察する(図
3の31)。このフローを具体的に実施した結果を図6に
示す。ここでは、Cuダマシンプロセスを用いて配線TEG
を形成した。実際にプローバを用いて抵抗測定(図3の
27)で得られたデータシート37から、被検査パターン39
を選択し(図6の40)、該パターンの箇所について上記
の手順で探針電流画像を取得する(図6の41)。明暗が
ついた箇所を高倍率でさらに観察し、断線箇所を特定す
る(図6の42)。そして、SEM画像に切り替えて、表面
の異常有無を観察する(図6の43)。ここでは、Cu埋め
込みの際に配線内部が空洞になってしまう、ボイドと呼
ばれる不良が原因で、表面の配線も消失してしまってい
ることがわかった。SEM画像では、不良箇所が暗く見え
るだけであり、これが断線不良を引き起こしているかど
うかは判別がつかない。そのため、探針電流をモニタリ
ングすることにより断線箇所を特定する上記検査が有効
となる。 (実施例2)第二の実施例は、上記第一の実施例におい
て、探針を2本設けたものである。図7に探針が2本の
場合の概要図を示す。配線パターン22の両端に第一のパ
ッド33と第二のパッド45が存在する。第一のパッド33に
第一の探針10を、第二のパッド44に第二の探針45を接触
させる。第二の探針45は接地されている。その他の構成
については第一の実施例と同様である。この状態で、第
一の実施例で記載した手順で配線パターン22を検査す
る。配線パターン22は、Si基板20からフローティングさ
れているため、大電流の電子ビーム21を長い時間照射す
る帯電する。帯電が進むと、高抵抗の不良箇所でリーク
電流が発生する。リーク電流が発生すると、探針に流れ
る電流量が、不良箇所を境界として差がつかなくなる。
従って、探針電流像を観察した際に、不良箇所を境界と
した明暗がつかなくなる。そこで、本実施例では配線の
反対側の第二のパッド45に第二の探針44を接触させ、こ
れを接地することにより、断線された配線が帯電しない
ようにした。その結果、帯電によるリーク電流の影響が
軽減し、正常パターンと比較して、より微妙な抵抗の不
良を顕在化できるようになった。例えば、正常なコンタ
クトチェーンの配線パターン(コンタクトが100万個で
構成されたパターン)の抵抗が10E6[Ω]の場合に、探
針が1本のみで検査した場合には10E8[Ω]の箇所を不
良として顕在化することができたが、本実施例で述べた
探針2本で片側を接地した場合には、10E7[Ω]の箇所
について、断線箇所を特定することができるようになっ
た。 (実施例3)第三の実施例では、被検査パターンをコン
タクトチェーン構造ではなく長い配線構造にしたもので
ある。図8に配線パターンの構成を示す。検査方法は、
第一の実施例あるいは第二の実施例と同様である。図4
のコンタクトチェーン構造では、2層配線をつなぐコン
タクトの導通を確認することができたが、本実施例では
配線そのものの抵抗及び断線有無を検査することが可能
である。 (実施例4)、第四の実施例は、第二の実施例で記載し
た2本の探針の構成であり、第二の探針に電位を与える
ようにしたものである。プラスあるいはマイナスの電位
を任意にかけることが可能である。大電流の電子ビーム
21を試料20表面に長い時間、あるいは何回も照射する
と、配線だけでなく表面のシリコン酸化膜も帯電する。
帯電が進むと、シリコン酸化膜にたまった帯電電荷が配
線に流れこむことがある。そのため、第二の実施例でも
述べたように、配線に余計な電流が流れ、結果として断
線箇所を境界として電流量の差をつけにくくなる。すな
わち、断線箇所を境界として探針電流画像の明暗の差が
でにくくなり、不良箇所を特定することが困難となる。
そこで、本実施例では、配線が周囲のシリコン酸化膜と
同等の電位になるように電位を印加した状態で探針電流
を測定することにした。その結果、帯電により不良箇所
の顕在化が困難であった試料についても不良箇所を顕在
化できるようになった。 (実施例5)本実施例は、上記検査方法を半導体製造方
法に適用した時でいについて説明する。図9は半導体製
造工程において、Cuダマシン配線TEGを製作するフロー
を示している。Si基板46上にシリコン酸化膜47を形成
し、シリコン酸化膜48に溝パターンを形成する。これに
Cu層48をめっきで形成してから、表面を研磨して平らに
する。この後、さらにシリコン酸化膜47を形成し、これ
に孔パターンと溝パターンを形成し、その後同様にCu層
48をめっきで形成してから表面を研磨する。これによ
り、2層の配線パターンとこれをつなぐコンタクトを形
成することができる。このCuダマシンプロセスによる配
線TEGを形成する際に、孔形成時の導通不良49とか、Cu
層形成時の埋めこみ不良50等の欠陥が発生しやすく、こ
れらは表面観察で検出することは不可能である。図10は
従来の方法による不良解析方法のフローを示している。
従来の方法では、配線TEGを形成した(図10の51)後に
プローブ検査により抵抗を測定(図10の52)し、不良発
生箇所を選択(図10の53)した後に光学顕微鏡あるいは
電子顕微鏡で表面を観察(図10の54)し、表面に異常が
あるかどうかを調べ(図10の55)、あった場合には該箇
所をFIB断面解析していた(図10の56)。しかし、図9
のフローに示すように、Cuダマシン配線では内部で発生
する欠陥も多く発生するため、表面形状観察では不良箇
所を特定することが困難であった。そのため、表面形状
の異常が観察できない場合には、解析を断念し、また、
異物等の異常が見つかってFIB断面解析を実施しても、
実際の断線不良箇所との対応が悪く、解析時間を要して
も不良原因を突き止めることができなかった。これに対
し、本発明の検査を実行すると、確実に断線や高抵抗不
良を検出できるようになるため、断念することはほとん
どない。また、断線箇所を特定した後に同一箇所の表面
観察で表面形状の異常有無を確認できるため、表面形状
異常が原因の不良か、内部の導通不良49あるいは埋め込
み不良50かを即座に判定することができる。従って、本
願の検査方法および装置を適用することにより、配線パ
ターンの製造条件不具合による不良有無を即座に把握す
ることができるようになるため、多量の不良発生を未然
に防ぐことができる。また、本願の検査方法および装置
を適用し、短時間に効率よく正確に被検査ウエハの製造
プロセス条件を決定することが可能となり、その結果、
より適切なプロセスを製造工程に適用できるので製品の
信頼性を向上することができる。また、本発明の検査は
自動化されているので、不良発生を早期に検知できるの
で半導体装置の生産性を高めることができるようにな
る。以上、本発明の代表的な装置の構成および、検査方
法について、具体的な検査のフローおよび各部の作用、
検査条件を決定するためのフロー、そして、検査の実施
例について説明してきたが、本発明の範囲を逸脱しない
範囲で請求項目に掲げた複数の特徴を組み合わせた検査
方法および検査装置についても可能である。
【0006】
【発明の効果】本発明によって得られる代表的な効果を
以下に簡単に説明する。従来の方法では、配線TEGを製
作し、プローバで抵抗測定して、配線の抵抗値により正
常パターンと異常パターンを識別していた。しかし、抵
抗値での良否判定はできるが、実際の不良箇所を特定す
ることができなかったため、解析等を実施して不良原因
を究明することが困難であり、プロセス仕様を変えては
TEGを製作し抵抗を測定する等の方法で対応していたた
め、不良が対策されるまでに数ヶ月の時間を要してい
た。これに対し、配線TEGが製作され、プローバの抵抗
測定で良否判定された後に本発明の検査方法を用いるこ
とにより、不良箇所を即座に特定し、解析することが可
能になった。また、断線箇所あるいは高抵抗不良箇所が
特定できたら、同時に二次電子像により表面形状との対
応評価もできるため、不良解析に要する時間が大幅に短
縮することができた。その結果、プロセス条件最適化を
実施する際に、プロセスの良否を即座に判定でき、且つ
問題工程を効率良く解析して特定できるため、対策の効
率が大幅に向上し、その結果半導体製造プロセスの開発
期間および歩留まり向上期間を大幅に短縮することがで
きるようになった。これらの効果により配線TEGで発生
した各種不良箇所が高速に特定でき、高効率に解析でき
るので、不良発生原因すなわち問題点を正確に即座に把
握できるようになるので、配線製造プロセスにいち早く
異常対策処理を講ずることができ、その結果、半導体装
置その他の基板の不良率を低減し生産性を高めることが
できる。また、上記検査を適用することにより配線プロ
セスが早期に効率良く不良を低減できるので、半導体プ
ロセス全体の歩留まりを向上することができ、さらに、
問題点をいち早く検知することができるので、従来と比
較して早期に対策を講ずることができ、且つ多量の不良
発生を未然に防止することができるようになるため、開
発期間を大幅に短縮できる。さらにその結果、不良の発
生そのものを低減させることができるので、半導体装置
等の信頼性を高めることができ、新製品等の開発効率が
向上し、且つ製造コストが削減できる。
【図面の簡単な説明】
【図1】半導体検査装置の構成を示す図。
【図2】検査装置の拡大概念図。
【図3】検査フローを示す図。
【図4】配線パターンの構造を示す図。
【図5】抵抗測定結果を示す図。
【図6】検査方法を示す図。
【図7】探針2本の場合の構成を示す図。
【図8】断線検査用テストパターンの構造を示す図。
【図9】配線テストパターンの製造プロセスフローを示
す図。
【図10】従来の検査方法を示す図。
【符号の説明】
1・・・・ 電子銃、2・・・・ コンデンサレンズ、3・・・・ ブラン
キング制御電極、4・・・・可動絞り、5・・・・ 偏向器、6・・・・
対物レンズ、7・・・・ 二次電子検出器、8・・・・ 試料台、9
・・・・ X-Yステージ、10・・・ 第一の探針、11・・・ 探針保持
ユニット、12・・・プリアンプ、13・・・ アンプ、14・・・ 信
号切り替えスイッチ、15・・・ ビデオボード、16・・・ SEM
ディスプレイ、17・・・ パソコン、18・・・ 試料交換室、19
・・・ 真空排気系、20・・・ 試料、21・・・ 電子ビーム、22・・
・ 配線パターン、23・・・ 不良発生箇所、24・・・ フィード
スルー、25・・・ 二次電子、26・・・ 配線TEG製作、27・・・
抵抗測定、28・・・ 探針接触、29・・・ 故障箇所探索、30・・
・ 故障箇所特定、31・・・ SEM像観察、32・・・ 解析、33・・・
パッド、34・・・ 第一層目の配線、35・・・ コンタクト、3
6・・・ 第二層目の配線、37・・・ 抵抗測定結果、38・・・ 正
常部の抵抗、39・・・不良部の抵抗、40・・・ 検査対象パタ
ーン選択、41・・・ 低倍率で探索、42・・・ 高倍率で断線箇
所特定、43・・・ SEMによる形状観察、44・・・ 第二の探
針、45・・・ 第二のパッド、46・・・ シリコン酸化膜、47・・
・ シリコン基板、48・・・ 銅配線層、49・・・ 導通不良、50
・・・ 埋め込み不良、51・・・ 配線テストパターン製作、52
・・・ 抵抗測定、53・・・ 不良発生パターン選択、54・・・ 表
面観察、55・・・ 異常有無判定、56・・・ 解析。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01R 31/302 H01J 37/22 502A 5C033 H01J 37/20 37/28 A 5F033 37/22 502 B 37/28 G01R 31/28 K L H01L 21/3205 H01L 21/88 Z (72)発明者 真島 敏幸 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 嶋瀬 朗 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 水越 克郎 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 2G011 AA01 AA02 AE03 2G014 AA02 AA13 AB59 AC10 AC11 AC12 2G132 AA00 AD15 AE04 AE16 AE22 AF02 AF06 AF13 AL03 AL09 AL11 4M106 AA01 AA11 AC02 AD06 AD21 AD22 BA02 CA04 CA16 DB05 DH07 DH33 DJ07 DJ15 DJ17 DJ18 DJ23 DJ32 DJ38 5C001 AA01 AA08 BB07 CC04 5C033 TT03 TT04 TT05 TT08 UU03 UU04 UU06 5F033 HH11 JJ01 JJ11 KK11 MM01 MM02 PP27 PP28 QQ09 QQ46 RR04 VV12 XX01 XX37

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】配線パターンが形成された半導体装置につ
    いて、該半導体基板表面に電子線を照射・走査する工程
    と、電子線により該基板から二次的に発生する信号を検
    出する工程と、検出された信号を画像化して表示する工
    程と、配線上にプローブを接触させる工程と、プローブ
    に流れる電流を計測する工程と、計測された電流を電圧
    に変換する工程と、該変換された電圧値を増幅する工程
    と、該変換された電圧値を電子線の走査と同期して画像
    化して表示する工程、を含む半導体装置の検査方法。
  2. 【請求項2】上記検査方法において、プローブに流れる
    電流に基づく信号を画像化して表示する工程において、
    画像の明暗の変化により配線の抵抗の異常箇所を特定す
    る工程を含むことを特徴とする請求項1記載の検査方
    法。
  3. 【請求項3】電子源と、電子線を走査するための偏向器
    と、電子線を収束させるためのコンデンサレンズおよび
    対物レンズと、被検査試料を載置するための試料台と、
    試料の位置を移動するためのステージと、二次的に発生
    する信号を検出するための検出器と、試料表面に接触さ
    せるプローブ針と、プローブを保持し位置調整するため
    の保持駆動ユニットと、該検出された二次的に発生する
    信号、あるいはプローブに流れる電流量を信号化して表
    示するためのモニタと、操作部と制御部で構成されてお
    り、電子ビームを照射しながらプローブ針に流れる電流
    量を測定する機能を有することを特徴とする半導体の検
    査装置。
  4. 【請求項4】上記検査装置において、試料に照射する電
    子ビーム電流を100pAから50nAの範囲に設定する機能を
    備えたことを特徴とする請求項3記載の検査装置。
  5. 【請求項5】上記検査装置において、プローブに流れる
    電流量に基づく信号と、電子ビーム照射により二次的に
    発生する信号を同時にモニタに表示する機能、あるいは
    どちらか一方を切り替えて表示する機能を有することを
    特徴とする請求項3記載の検査装置。
  6. 【請求項6】配線パターンを半導体基板上に形成された
    回路パターンを検査して半導体装置を製造する方法にあ
    って、配線上にプローブを接触させる工程と、該半導体
    基板表面に電子線を照射・走査する工程と、電子線によ
    り該基板から二次的に発生する信号を検出する工程と、
    検出された信号を電子線の走査と同期して画像化して表
    示する工程、を含む半導体装置の製造方法。
JP2001174988A 2001-06-11 2001-06-11 半導体装置の検査方法及び試料検査装置 Expired - Fee Related JP3955445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001174988A JP3955445B2 (ja) 2001-06-11 2001-06-11 半導体装置の検査方法及び試料検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001174988A JP3955445B2 (ja) 2001-06-11 2001-06-11 半導体装置の検査方法及び試料検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005227878A Division JP4901154B2 (ja) 2005-08-05 2005-08-05 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002368049A true JP2002368049A (ja) 2002-12-20
JP3955445B2 JP3955445B2 (ja) 2007-08-08

Family

ID=19016200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174988A Expired - Fee Related JP3955445B2 (ja) 2001-06-11 2001-06-11 半導体装置の検査方法及び試料検査装置

Country Status (1)

Country Link
JP (1) JP3955445B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093257A (ja) * 2004-09-22 2006-04-06 Fuji Electric Holdings Co Ltd 半導体素子の微小領域の電気物性測定方法
JP2006105960A (ja) * 2004-09-13 2006-04-20 Jeol Ltd 試料検査方法及び試料検査装置
JP2007113992A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp プロービング装置
JP2009252854A (ja) * 2008-04-03 2009-10-29 Hitachi High-Technologies Corp 試料検査装置
US7663104B2 (en) 2007-02-28 2010-02-16 Hitachi High-Technologies Corporation Specimen inspection equipment and how to make electron beam absorbed current images
US7705621B2 (en) 2006-09-11 2010-04-27 Samsung Electronics Co., Ltd. Test pattern and method of monitoring defects using the same
JP2010135684A (ja) * 2008-12-08 2010-06-17 Renesas Technology Corp 電子ビーム吸収電流解析方法及び電子ビーム吸収電流解析器
JP2011185633A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 電子部品の検査方法及び検査装置
JP2012138456A (ja) * 2010-12-27 2012-07-19 Fujitsu Ltd 配線構造、半導体装置及び不良箇所特定方法
JP2012216845A (ja) * 2012-05-16 2012-11-08 Hitachi High-Technologies Corp 試料検査装置及び吸収電流像の作成方法
WO2021010152A1 (ja) * 2019-07-16 2021-01-21 株式会社ニューフレアテクノロジー 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置
CN112313782A (zh) * 2018-06-28 2021-02-02 株式会社日立高新技术 半导体检查装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006105960A (ja) * 2004-09-13 2006-04-20 Jeol Ltd 試料検査方法及び試料検査装置
JP2006093257A (ja) * 2004-09-22 2006-04-06 Fuji Electric Holdings Co Ltd 半導体素子の微小領域の電気物性測定方法
JP2007113992A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp プロービング装置
US7705621B2 (en) 2006-09-11 2010-04-27 Samsung Electronics Co., Ltd. Test pattern and method of monitoring defects using the same
US7663104B2 (en) 2007-02-28 2010-02-16 Hitachi High-Technologies Corporation Specimen inspection equipment and how to make electron beam absorbed current images
US8178840B2 (en) 2007-02-28 2012-05-15 Hitachi High-Technologies Corporation Specimen inspection equipment and how to make the electron beam absorbed current images
JP2009252854A (ja) * 2008-04-03 2009-10-29 Hitachi High-Technologies Corp 試料検査装置
US7989766B2 (en) 2008-04-03 2011-08-02 Hitachi High-Technologies Corporation Sample inspection apparatus
JP2010135684A (ja) * 2008-12-08 2010-06-17 Renesas Technology Corp 電子ビーム吸収電流解析方法及び電子ビーム吸収電流解析器
US8704528B2 (en) 2010-03-05 2014-04-22 Kabushiki Kaisha Toshiba Method and apparatus for inspecting electronic component
JP2011185633A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 電子部品の検査方法及び検査装置
JP2012138456A (ja) * 2010-12-27 2012-07-19 Fujitsu Ltd 配線構造、半導体装置及び不良箇所特定方法
JP2012216845A (ja) * 2012-05-16 2012-11-08 Hitachi High-Technologies Corp 試料検査装置及び吸収電流像の作成方法
CN112313782A (zh) * 2018-06-28 2021-02-02 株式会社日立高新技术 半导体检查装置
CN112313782B (zh) * 2018-06-28 2023-10-13 株式会社日立高新技术 半导体检查装置
WO2021010152A1 (ja) * 2019-07-16 2021-01-21 株式会社ニューフレアテクノロジー 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置
JP2021015781A (ja) * 2019-07-16 2021-02-12 株式会社ニューフレアテクノロジー 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置
KR20220019809A (ko) * 2019-07-16 2022-02-17 가부시키가이샤 뉴플레어 테크놀로지 다극자 수차 보정기의 도통 검사 방법 및 다극자 수차 보정기의 도통 검사 장치
JP7303052B2 (ja) 2019-07-16 2023-07-04 株式会社ニューフレアテクノロジー 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置
KR102659870B1 (ko) 2019-07-16 2024-04-24 가부시키가이샤 뉴플레어 테크놀로지 다극자 수차 보정기의 도통 검사 방법 및 다극자 수차 보정기의 도통 검사 장치

Also Published As

Publication number Publication date
JP3955445B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
US6780660B2 (en) System for testing electronic devices
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
JP2002009121A (ja) 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
JPWO2020003458A1 (ja) 半導体検査装置
JP3955445B2 (ja) 半導体装置の検査方法及び試料検査装置
TW201704766A (zh) 加熱粒子束以識別缺陷
CN113406484B (zh) 对芯片进行失效分析的装置及方法
CN111477262A (zh) 半导体器件的失效分析方法
JP2002228608A (ja) 半導体素子の電気的欠陥検査装置、これを用いた半導体素子の電気的欠陥検査方法
JP2002313859A (ja) 非破壊検査方法および装置ならびに半導体チップ
JP4901154B2 (ja) 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法
JP2004296771A (ja) 半導体検査装置及び検査方法
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
US20030057988A1 (en) Semiconductor device inspecting method using conducting AFM
JP2002026100A (ja) 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
CN107591341B (zh) 一种异常点抓取方法
JP2005347773A5 (ja)
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
US6914443B2 (en) Apparatus and method for enhanced voltage contrast analysis
JP2006319022A (ja) 半導体装置の検査方法及び検査装置
JP3287332B2 (ja) 半導体集積回路の断線故障検出装置及びその断線故障検出方法
JP2009290032A (ja) 評価解析システム及びプローブカード
JP5055871B2 (ja) 配線不良検出用試験構造体及び配線不良検出方法
JP2002043385A (ja) テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees