JP3955445B2 - 半導体装置の検査方法及び試料検査装置 - Google Patents
半導体装置の検査方法及び試料検査装置 Download PDFInfo
- Publication number
- JP3955445B2 JP3955445B2 JP2001174988A JP2001174988A JP3955445B2 JP 3955445 B2 JP3955445 B2 JP 3955445B2 JP 2001174988 A JP2001174988 A JP 2001174988A JP 2001174988 A JP2001174988 A JP 2001174988A JP 3955445 B2 JP3955445 B2 JP 3955445B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- wiring
- electron beam
- current
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は半導体装置等の微細な回路パターンを有する基板製造方法及び装置に係わり、半導体装置製造過程途中のウエハによる電気特性の評価技術および製造工程を完成したウエハの電気特性を不良解析する技術に係わり、特に配線の電気不良箇所を同定する技術に関する。
【0002】
【従来の技術】
半導体ウエハの検査を一例として説明する。
半導体装置は、トランジスタ、容量、配線を順次形成する。配線工程はトランジスタや容量形成の後に形成することが多いため、また、配線は電気特性良否と直結しているために、半導体装置の動作良否に大きな影響を与える。すなわち、トランジスタや容量がすべて形成された後に配線で不良を発生すると、半導体装置製造上大きな損失となる。従って、配線工程の製造プロセスが安定して良品を製造できるようになっていることが非常に重要である。
上記配線プロセスの完成度が重要であることから、半導体製造ラインでは、製品開発の段階で配線工程部分だけを早期に評価するためのテストパターンを製作し、配線工程の良否を判定しプロセス条件を最適化する。このような配線工程用のテストパターンを、以下、配線TEG(Test Element Group)と呼ぶ。プロセス最適化が完了した後も、プロセス状態の変動を把握するために、定期的に上記配線TEGを製作し、良否判定を実施する。
配線TEGの一例について以下に簡単に説明する。詳細は実施例に記載する。配線TEGは、Si基板上に絶縁層、例えばSiO2膜を形成し、その上に配線パターンを形成する。配線パターンは1層の場合と多層の場合がある。例えば配線の断線不良を評価するための配線TEGでは、長い線状のパターンを上記絶縁層上に形成し、配線の両端に探針接触用のパッドパターンを形成する。この配線の両端のパッドに探針を接触させ、探針間に所定の電圧をかけて配線の抵抗を測定し、所望の抵抗値と比較して良否を判定する。このようにして測定した配線間の抵抗が所望の抵抗よりも高い値であった場合には、該配線間に断線不良が存在すると判定する。配線間の抵抗を測定する手段としては、プローバが使われている。上記に記載したように、配線TEGを形成した後に、配線間の抵抗をプローブで計測することにより、配線TEGパターンの単位毎に、抵抗の高低により不良発生の有無を検知することができる。
不良が発生した場合には、該不良発生した配線パターンの表面を、光学顕微鏡で観察し、異物や形状不良の有無を調べる方法が知られている。しかし、表面で観察可能な異物や形状不良と、配線抵抗という電気的特性は一対一では対応しない場合が多く、真の不良発生原因の対策につながらないという問題があった。また、配線内部の欠損やショート、断線、ボイドのような欠陥の場合は、表面形状は異常なく内部で欠陥が発生している場合が多く、光学顕微鏡での観察では認識できなかった。通常のSEM観察においても、上記内部欠陥の認識はできないため、不良原因を把握することが困難で、対策までに膨大な時間を要していた。
このような配線内部欠陥発生箇所を、電子ビームを用いて特定する技術として、特開平6-326165号公報に、表面に発生した二次電子量と基板吸収電流の比を計測することにより評価する方法について記載されている。また、特開平11-87451号公報にpn接合につながる配線を経由した基板吸収電流を計測して特性を評価する方法が記載されている。さらに、特開2000-36525号公報に、半導体の電源線にパルス状の電位を印加しながら電位コントラストを利用して半導体回路の電気的欠陥を検査する方法が記載されている。前記特開平6-326165号公報および特開平11-87451号では、基板吸収電流を計測することにより不良有無を評価する方法について記載しているが、基板電流は微弱であるため、電子ビームの走査速度を遅くしてスキャンする必要があり、高速に広範囲の領域について評価することはできない。また、上記のような、基板から絶縁された配線パターンを検査する方法については一切記載がない。次に、前記特開2000-36525号公報であるが、電源線や接地線にパルスジェネレータ信号を入力しながら不良の内容を二次電子像から判断するという、EBテスタによる故障解析手法について記載されているが、上記のような、基板から絶縁された配線パターンを検査する方法については一切記載がない。
【0003】
【発明が解決しようとしている課題】
上記従来技術に記載したように、配線プロセスを短期間に評価するための配線TEGを用いて、Si基板状に、基板から絶縁した配線プロセスを形成したウエハにおいて不良発生箇所を特定するためには、光学顕微鏡あるいは通常のSEMで観察する方法しかなかった。しかし、光学顕微鏡やSEMによる観察では、実際に配線の断線不良や高抵抗不良、あるいはショート不良のような電気的な導通状態との対応がつきにくいため、不良の原因を特定することができず、不良発生から対策実施まで時間を要していた。また、光学顕微鏡やSEMによる観察では、上記電気的な導通状態の不良、特に表面ではなく内部で発生した不良については認識することができず、不良発生箇所や不良原因を特定することができないため、プロセス条件を変えて配線TEGを製作し、電気特性を測定するという評価を繰り返すしか方法が無いため、対策に数ヶ月レベルの膨大な時間を費やし、半導体開発、特に配線プロセスの開発期間を遅らせる要因となっていた。
また、電子ビームをトランジスタに照射し、吸収電流によりリーク量を計測する検査方法では、吸収電流量が微弱であるために、1箇所測定するのに膨大な時間を要してしまい、広領域の中から不良箇所を見つけ出す検査には不適切であるという問題があった。さらに、基板から絶縁された配線TEGでは、吸収電流は基板に流れないため、基板電流測定による評価は不可能という問題があった。
本発明の目的は、上記の課題を解決し、配線TEG上に発生した不良個所を特定する検査技術を提供し、且つ、表面形状では判別できない内部や下層の断線・高抵抗・ショートのような電気特性上の不良箇所を特定する検査方法を提供することに有る。また、本発明の別の目的は、ウエハレベルで高速に不良箇所を探索し特定する方法を提供することにより、従来は把握できなかった不良の原因を簡易に解析し、早期に対策を講じることにある。さらに、上記評価により致命性の高い欠陥の割合や、不良内容の内訳を把握し、該プロセスを用いた配線プロセスを適用したによる歩留まり予測を立てる技術を提供することにある。さらに、これらの技術を早期に多種・多工程の半導体装置その他の微細回路パターンに適用することにより、配線プロセスの最適化およびプロセス管理を実施でき、その結果を製造条件に反映し、半導体装置等の信頼性を高めるとともに不良率を低減するのに寄与する検査方法および装置、半導体の製造方法を供与することにある。
【0004】
【課題を解決するための手段】
半導体装置を電子ビームで検査する方法としては、例えば測長SEMのように微小電流の電子ビームを細く絞り、ウエハに照射して画像を形成することにより、微細形状観察や線幅測定を実施する方法があるが、形状観察は実施できても配線内部や下層に発生した断線等の不良を検知することは不可能である。
本発明者らの検討によると、配線TEGにおいて電子ビームを用いて不良発生箇所を特定するためには、まず、Si基板上に絶縁層を形成し、その上に配線TEGパターンを形成したウエハを用い、且つ、配線の両端あるいは片側のパッド上に探針を接触させて、電子ビームを被検査パターン上で走査させながら、探針に流れる電流を測定することにより、不良箇所を特定することができることを見出した。配線は基板から絶縁されているため、配線に照射された電子ビームの一部は二次電子となり、残りは電流として配線上を流れる。探針が接触した配線パッドと接続・導通している配線に電子ビームが照射されると、上記のように短針に電流が流れるが、例えば途中で断線している場合には、断線箇所から先の配線に電子ビームを照射しても短針には電流が流れない。従って、電流が流れなくなる箇所を特定することにより、断線箇所を特定することができる。
従来の技術では、Si基板に流れる電流を測定することにより形成される吸収電流像により評価していたが、Si基板の抵抗率が高いため、基板に流れる電流は照射したビーム電流と比較して極めて小さいものであった。通常のSEMでは、電子ビーム電流は数pA〜数十pAであるため、これと比較して非常に小さい電流の場合は電流測定が困難である。この基板電流を画像化した場合には、信号ノイズの大きい、S/N比の悪い像になってしまう。そのため、一画面を数十秒かけて電子ビームを走査させ、時間により信号量を増大させ、加算することによりS/N向上を図っているため、一画面取得するのに数十秒を要してしまい、高速に不良発生箇所を探索することは困難である。また、Si基板から絶縁された配線パターンについては、基板電流が流れないため測定が不可能である。しかし、配線TEGは通常Si基板上に絶縁膜を形成し、その上に配線パターンを形成する。発明者らは、このような配線TEGにおいては、配線表面に流れる電流を測定する必要があることを見出した。もともと、配線TEGでは配線パターンの両端にパッドが配置されており、通常のプローバはこの両端のパッドに探針を接触させて抵抗を測定し、この抵抗値により配線パターンの良否を判定している。発明者ら、上記パッドの片方あるいは両方に探針を接触させた状態で、電子ビームを配線に照射することにより、Si基板よりも低抵抗で効率良く配線を電流が流れることを見出した。例えば、配線の両端のパッドにそれぞれ探針を接触させ、片方の探針は接地電位にするために用い、もう一方の探針で電流を測定する。配線の途中で断線不良が発生している場合には、断線箇所を境界に、電流を測定している側の配線に電子ビームを照射した場合には電流が流れ、接地電位にしている側の配線に電子ビームを照射した場合には電流は流れない。電流を測定している側の信号、すなわち電流を電圧に変換し、増幅して、電子ビームを走査している信号と同期して画像信号として表示すると、二次電子像と同じように、探針に流れた電流の画像を表示することができる。この探針電流画像の明暗により、断線が発生した箇所を特定することができるということを発明者らは見出した。
本発明者らは、上記不良箇所特定検査を実現するために、電子ビームを照射する条件を検討した。その結果、配線パターンに照射する電子ビーム電流を100pA以上にすれば、通常のSEMの走査速度と同程度の速度で、探針に流れる電流を電圧信号に変換し増幅することが可能であることを見出した。
また、上記の方法で、探針を配線のパッドに接触してから不良発生箇所を探索する場合、探針は被検査ウエハあるいはチップに接触したままである必要がある。電子ビームの走査偏向範囲は、数百μm程度であり、TEGパターン全体を探索するのは困難である。そこで、探針を保持するためのユニットを試料台すなわちX-Yステージ上に設置した。これにより、不良発生箇所を探索する際にステージを移動した場合に、探針は試料と一緒に移動するので、例えば数cmのような広範囲にわたって探針を配線のパッドに接触したままの状態で不良箇所の探索が可能となる。
さらに、探索を簡易に、且つ高速に実施するために、画像モニタへの入力信号について、二次電子信号と探針に流れる電流信号を任意にスイッチ,ボタン,あるいは画面上の項目選択で切り替えられるようにした。これにより、探針がパッドに接触するまでは二次電子像で観察し、接触したかどうかは電子ビームを照射しながら探針の電流をモニタして配線にも電流が流れているかどうかを簡易に判別できるようになる。また、断線等の不良発生箇所を探索し位置を特定した際に、該不良箇所を二次電子像に切り替えて観察することにより、不良の原因が表面から観察可能な形状不良や異物起因か、内部欠陥かを判別することができる。
このようにして不良箇所を特定するための検査を実行するが、探針は配線TEGパターンの片側のパッドに接触させて測定することも可能であり、且つ両端に接触させて片側を接地して、もう一方の探針で電流を測定することも可能である。発明者らは、例えば、配線TEG間の抵抗が正常部よりも少し高い、高抵抗不良の場合には、配線は完全に断線していないため、リーク電流が配線間に発生する。このような不良の場合には、配線の両端に探針を接触させ、片側を接地してもう一方の短針で電流を測定する方法により、電子ビーム照射による帯電に起因したリーク電流増大を抑制でき、高抵抗不良箇所も高感度に顕在化できるようになることを見出した。
これらの検査方法を実施し、また、これらの機能を備えた検査装置を用いることにより、配線TEGで発生した、表面形状だけでは判別できない欠陥を高速にウエハあるいはチップレベルで簡易に見つけ出し、例えばダマシンプロセスにおける条件出し時の不良原因判定手段として上記検査方法を用いることにより、早期に不良の原因が把握できるため対策を講じプロセスを最適化までの期間を短縮することが可能となる。このような検査方法を実現するために検討した内容を以下に述べる。
第一の手段は、基板から絶縁された配線TEGパターンの両端にあるパッドの片側あるいは両側に探針を接触させ、この状態で該被検査配線パターンに電子ビームを照射し、両方あるいはどちらか片方の探針に流れる電流を測定するようにした。これにより、電流測定している探針が接触しているパッドに導通している配線に電子ビームが照射した場合には電流が流れるが、断線あるいは高抵抗不良が存在すると不良箇所以降の配線に電子ビームを照射しても電流が流れないために、不良箇所を特定することができるようになった。配線パターンは、導電率が高いため、Si基板電流と比較して高効率に電流を測定できる。そのため、通常のSEM画像を取得するのと同等、例えば1MHz程度のビーム走査速度で電流を測定することが可能となった。
第二の手段は、上記被検査配線パターンに電子ビームを照射した際に探針に流れる電流を電圧に変換し、増幅し、この電圧信号を走査信号と同期してデジタル値に変換して画像の輝度として表示するようにしたことである。これにより、SEMにおける二次電子像を取得する場合と同じ操作で、同一箇所の探針の電流値を二次元画像として観察することができるようになる。上記第一の手段に記載したように、電流が流れる/流れないで不良発生箇所を特定できることから、流れる場合は画像が明るく、流れない場合は暗くなり、この画像を観察することにより画像の明暗から不良発生箇所を容易に特定することが可能となる。
第三の手段は、上記探針を保持するユニットを、試料台あるいは試料台が載置されたX-Yステージ上に配置したことである。探針を保持するユニットは、探針の位置を調整する機構と固定する機構を有する。これにより、探針を所望の配線あるいはパッドの上方に移動しパッドに接触するよう上下位置を調整し、接触した後は固定する。短針がパッドに接触し固定した後は、上記第二の手段で記載したように、電子ビームを被検査配線パターンに照射しながら探針の電流を画像表示して観察し、明暗の変化が発生するかどうかを探索する。探索のためにステージを移動する際に、試料と一緒に探針のユニット全体も移動するので、配線に接触した状態を保持したまま広範囲を探索できるようになった。
第四の手段は、照射する電子ビームの電流を100pA以上にしたことである。これにより、上記第二の手段に記載した、探針に流れる電流を画像化する際に、十分な信号を得られるようになったため、電子ビームの走査速度を極端に遅くすることなく画像化することが可能になった。これにより、通常の二次電子像を観察する場合と同等の速度で探針の電流画像を取得することができるため、従来の基板吸収電流測定では不可能な広範囲な領域を連続して観察・探索することが可能になった。
第五の手段は、配線の両端に探針を接触し、片側の探針を用いて片側の配線に対して接地あるいは電位を印加しながら、もう一方の探針の電流を測定するようにしたことである。これにより、電子ビームを照射したことによる帯電の影響を抑制でき、不良発生箇所の両側の配線について、探針電流画像におけるコントラストを向上でき、高感度に欠陥部を特定できるようになる。
第六の手段は、上記手段による検査を半導体配線プロセス製造条件設定時に適用し、配線TEGで抵抗不良が発生した場合に上記手段の検査を実施し不良箇所を即座に特定するようにしたものである。これにより、プロセス条件を変えて分流して評価することなく、不良箇所を断面解析することにより早期に原因を把握することができるようになる。
以上で述べた各種手段により、半導体装置、特に配線TEGにおいて形状では判別できない断線や高抵抗のような不良発生箇所を、SEM観察と同程度の簡易な操作で高速に特定することができるようになり、さらに、本検査により特定された箇所を解析することにより、真の不良発生原因を即座に把握することができるようになる。また、半導体の配線プロセスにおいては、上記真の不良発生原因を早期に把握できるため、適切な対策を早期に講じることができ、早いサイクルで条件の最適化を実施することが可能になる。これにより、従来方法および従来装置よりも高速且つ高精度に半導体装置をはじめとする各種基板の製造プロセスにおける不良の原因を対策することができ、高い歩留まりすなわち良品率を確保できると同時に不良発生を検知してから対策までのTATを短縮することが可能となる。
【0005】
【発明の実施の形態】
以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。
(実施例1)
本実施例では、配線2層からなる配線TEGにおいて、不良発生箇所を特定するための検査方法および検査装置について記載する。
まず、本実施例における半導体装置の検査装置の構成を図1に示す。半導体装置の検査装置は、電子銃1、コンデンサレンズ2、ブランキング制御電極3、可動絞り4、偏向器5、対物レンズ6、二次電子検出器7、試料台8、X-Yステージ9、探針10、探針保持ユニット11、プリアンプ12、アンプ13、信号入力切り替えスィッチ14、ビデオボード15、SEMディスプレイ16、パソコン17、試料交換室18、真空排気系19により構成されている。
上記図1における、試料20、探針10、および探針電流信号検出系の拡大図を図2に示す。
電子ビーム21は、ブランキング制御電極3によって、試料20に照射するタイミングを制御されており、検査を実施する以外の時間には不要な電子ビームは試料20には照射されないようになっている。試料20に電子ビーム21が照射する際には、偏向器5によって走査スピードや走査領域を制御される。電子ビームの照射エネルギーは約3keVとした。これにより、二次電子の発生量が照射する電子ビーム21の量よりも少なくなり、配線パターン22に流れる電流を多くすることができると同時に、配線パターン22の下のSi基板20に一次電子ビーム21が透過することも防止できる。また、照射する電子ビーム21の電流は、100pA以上であり、ここでは1〜5nAの電流に設定した。照射する電子ビーム21の一部が配線パターン22に流れ、これを探針から測定している。高速に電子ビームを走査しながら電流を測定するため、ビーム電流が大きい方が望ましい。
予め探針10を試料20表面の配線パターン22上のパッドに接触させておき、この状態で電子ビーム21を試料20の探針10が接触している配線パターン22を含む所望の領域に照射する。電子ビーム21を照射することにより、表面から二次電子25が発生すると同時に配線パターン22には電流が流れる。この電流は配線パターン22に接触している探針10を伝わって、プリアンプ12で電圧信号に変換すると同時に増幅され、フィードスルー24を介して真空チャンバの外に出て、さらにアンプ13で増幅された後にビデオボード15に入力される。そしてディスプレイ16あるいはパソコンモニタ17に表示される。
通常、電子線画像を表示する際には、二次電子検出器7で検出された信号が途中で増幅され、上記ビデオボード15を介してデジタル信号に変換され、ディスプレイ16あるいはパソコンモニタ17に表示されるが、本装置においては二次電子信号と探針に流れる信号を切り換えるためのスィッチ14がビデオボード15の前に配置されており、どちらの信号を表示するかを任意にスィッチ切り替えにより選択できるようになっている。ビデオボード15は電子ビーム走査と同期して信号を変換する。そのため、同一箇所に対して電子ビーム21を走査しながら二次電子25の信号すなわちSEM画像と探針10に流れる電流信号、すなわち探針電流像を交互に観察することが可能である。また、ここでは、探針10に流れる信号を増幅するためのプリアンプ12とアンプ13は、応答速度が400KHz以上の高速なアンプを用いた。これにより、通常のSEMの走査速度と同等の速度で信号を増幅でき、探針電流画像を表示できるようになった。
図2に示すように、配線パターン22のいずれかの箇所に配線が断線している箇所23が存在すると、電子ビーム21が照射する領域が断線箇所23よりも探針10が接触している側の場合には探針10に電流が流れるが、反対側に電子ビーム21を照射しても断線箇所23の抵抗が高いため電流が探針10には流れない。そのため、断線箇所23を境界として、信号が大きい、すなわち画像が明るい領域と信号がほとんどない、すなわち画像が暗い領域が発生する。一方で、二次電子信号では、表面のいずれの領域からも二次電子が発生するため、探針電流画像と比較して明暗の変化がつきにくく、断線箇所23を特定することが困難となる。
図3に検査のフローを示す。被検査試料20は、図4に示す構造となっている。2層の孤立した配線をコンタクトホールで長くつないだ、一般にコンタクトチェーンと呼ばれる構造である。このコンタクトチェーンの配線を形成した(図3の26)後に、まずプローバあるいはテスタで配線の両端の抵抗を測定する(図3の27)。抵抗測定結果は、図5のように抵抗値のデータシート37として出力される。例えば、正常なパターンの抵抗値38と断線不良等が発生したパターンの抵抗値39を色分けして出力することができる。この被検査試料20を、試料交換室18より検査装置に挿入し、試料第8の上に載置する。そして、図5で抵抗値が正常品38よりも高かった不良品と思われる箇所39について、図1、図2に示したように探針10を外部より操作して試料20表面の配線パターン22に接触させる(図3の28)。そして、接触したら、該配線パターン22の領域を電子ビームを照射しながらX-Yステージ9で移動し、ディスプレイ16あるいはパソコンモニタ17に探針電流画像を表示させて、画像の明るさが変化する箇所を探索する(図3の29)。この時、広い領域を観察するために、電子ビーム21走査領域は広く、すなわち倍率を低くして観察した方が効率がいい。探針電流画像の明暗が変化する箇所が発見されたら、該箇所を視野中央に移動し、高倍率すなわち走査偏向幅を小さくして、不良が発生したパターンを特定する(図3の30)。そして、必要に応じてディスプレイ16あるいはパソコンモニタ17に表示する画像信号を切り替えスィッチ14で二次電子信号に切り替え、SEM像を観察することにより、表面形状に異常が無いかどうかを観察する(図3の31)。
このフローを具体的に実施した結果を図6に示す。ここでは、Cuダマシンプロセスを用いて配線TEGを形成した。実際にプローバを用いて抵抗測定(図3の27)で得られたデータシート37から、被検査パターン39を選択し(図6の40)、該パターンの箇所について上記の手順で探針電流画像を取得する(図6の41)。明暗がついた箇所を高倍率でさらに観察し、断線箇所を特定する(図6の42)。そして、SEM画像に切り替えて、表面の異常有無を観察する(図6の43)。ここでは、Cu埋め込みの際に配線内部が空洞になってしまう、ボイドと呼ばれる不良が原因で、表面の配線も消失してしまっていることがわかった。
SEM画像では、不良箇所が暗く見えるだけであり、これが断線不良を引き起こしているかどうかは判別がつかない。そのため、探針電流をモニタリングすることにより断線箇所を特定する上記検査が有効となる。
(実施例2)
第二の実施例は、上記第一の実施例において、探針を2本設けたものである。図7に探針が2本の場合の概要図を示す。配線パターン22の両端に第一のパッド33と第二のパッド45が存在する。第一のパッド33に第一の探針10を、第二のパッド44に第二の探針45を接触させる。第二の探針45は接地されている。その他の構成については第一の実施例と同様である。
この状態で、第一の実施例で記載した手順で配線パターン22を検査する。配線パターン22は、Si基板20からフローティングされているため、大電流の電子ビーム21を長い時間照射する帯電する。帯電が進むと、高抵抗の不良箇所でリーク電流が発生する。リーク電流が発生すると、探針に流れる電流量が、不良箇所を境界として差がつかなくなる。従って、探針電流像を観察した際に、不良箇所を境界とした明暗がつかなくなる。そこで、本実施例では配線の反対側の第二のパッド45に第二の探針44を接触させ、これを接地することにより、断線された配線が帯電しないようにした。その結果、帯電によるリーク電流の影響が軽減し、正常パターンと比較して、より微妙な抵抗の不良を顕在化できるようになった。例えば、正常なコンタクトチェーンの配線パターン(コンタクトが100万個で構成されたパターン)の抵抗が10E6[Ω]の場合に、探針が1本のみで検査した場合には10E8[Ω]の箇所を不良として顕在化することができたが、本実施例で述べた探針2本で片側を接地した場合には、10E7[Ω]の箇所について、断線箇所を特定することができるようになった。
(実施例3)
第三の実施例では、被検査パターンをコンタクトチェーン構造ではなく長い配線構造にしたものである。図8に配線パターンの構成を示す。検査方法は、第一の実施例あるいは第二の実施例と同様である。図4のコンタクトチェーン構造では、2層配線をつなぐコンタクトの導通を確認することができたが、本実施例では配線そのものの抵抗及び断線有無を検査することが可能である。
(実施例4)、
第四の実施例は、第二の実施例で記載した2本の探針の構成であり、第二の探針に電位を与えるようにしたものである。プラスあるいはマイナスの電位を任意にかけることが可能である。
大電流の電子ビーム21を試料20表面に長い時間、あるいは何回も照射すると、配線だけでなく表面のシリコン酸化膜も帯電する。帯電が進むと、シリコン酸化膜にたまった帯電電荷が配線に流れこむことがある。そのため、第二の実施例でも述べたように、配線に余計な電流が流れ、結果として断線箇所を境界として電流量の差をつけにくくなる。すなわち、断線箇所を境界として探針電流画像の明暗の差がでにくくなり、不良箇所を特定することが困難となる。そこで、本実施例では、配線が周囲のシリコン酸化膜と同等の電位になるように電位を印加した状態で探針電流を測定することにした。その結果、帯電により不良箇所の顕在化が困難であった試料についても不良箇所を顕在化できるようになった。
(実施例5)
本実施例は、上記検査方法を半導体製造方法に適用した時でいについて説明する。図9は半導体製造工程において、Cuダマシン配線TEGを製作するフローを示している。Si基板46上にシリコン酸化膜47を形成し、シリコン酸化膜48に溝パターンを形成する。これにCu層48をめっきで形成してから、表面を研磨して平らにする。この後、さらにシリコン酸化膜47を形成し、これに孔パターンと溝パターンを形成し、その後同様にCu層48をめっきで形成してから表面を研磨する。これにより、2層の配線パターンとこれをつなぐコンタクトを形成することができる。このCuダマシンプロセスによる配線TEGを形成する際に、孔形成時の導通不良49とか、Cu層形成時の埋めこみ不良50等の欠陥が発生しやすく、これらは表面観察で検出することは不可能である。
図10は従来の方法による不良解析方法のフローを示している。従来の方法では、配線TEGを形成した(図10の51)後にプローブ検査により抵抗を測定(図10の52)し、不良発生箇所を選択(図10の53)した後に光学顕微鏡あるいは電子顕微鏡で表面を観察(図10の54)し、表面に異常があるかどうかを調べ(図10の55)、あった場合には該箇所をFIB断面解析していた(図10の56)。しかし、図9のフローに示すように、Cuダマシン配線では内部で発生する欠陥も多く発生するため、表面形状観察では不良箇所を特定することが困難であった。そのため、表面形状の異常が観察できない場合には、解析を断念し、また、異物等の異常が見つかってFIB断面解析を実施しても、実際の断線不良箇所との対応が悪く、解析時間を要しても不良原因を突き止めることができなかった。
これに対し、本発明の検査を実行すると、確実に断線や高抵抗不良を検出できるようになるため、断念することはほとんどない。また、断線箇所を特定した後に同一箇所の表面観察で表面形状の異常有無を確認できるため、表面形状異常が原因の不良か、内部の導通不良49あるいは埋め込み不良50かを即座に判定することができる。従って、本願の検査方法および装置を適用することにより、配線パターンの製造条件不具合による不良有無を即座に把握することができるようになるため、多量の不良発生を未然に防ぐことができる。また、本願の検査方法および装置を適用し、短時間に効率よく正確に被検査ウエハの製造プロセス条件を決定することが可能となり、その結果、より適切なプロセスを製造工程に適用できるので製品の信頼性を向上することができる。また、本発明の検査は自動化されているので、不良発生を早期に検知できるので半導体装置の生産性を高めることができるようになる。
以上、本発明の代表的な装置の構成および、検査方法について、具体的な検査のフローおよび各部の作用、検査条件を決定するためのフロー、そして、検査の実施例について説明してきたが、本発明の範囲を逸脱しない範囲で請求項目に掲げた複数の特徴を組み合わせた検査方法および検査装置についても可能である。
【0006】
【発明の効果】
本発明によって得られる代表的な効果を以下に簡単に説明する。
従来の方法では、配線TEGを製作し、プローバで抵抗測定して、配線の抵抗値により正常パターンと異常パターンを識別していた。しかし、抵抗値での良否判定はできるが、実際の不良箇所を特定することができなかったため、解析等を実施して不良原因を究明することが困難であり、プロセス仕様を変えてはTEGを製作し抵抗を測定する等の方法で対応していたため、不良が対策されるまでに数ヶ月の時間を要していた。これに対し、配線TEGが製作され、プローバの抵抗測定で良否判定された後に本発明の検査方法を用いることにより、不良箇所を即座に特定し、解析することが可能になった。また、断線箇所あるいは高抵抗不良箇所が特定できたら、同時に二次電子像により表面形状との対応評価もできるため、不良解析に要する時間が大幅に短縮することができた。その結果、プロセス条件最適化を実施する際に、プロセスの良否を即座に判定でき、且つ問題工程を効率良く解析して特定できるため、対策の効率が大幅に向上し、その結果半導体製造プロセスの開発期間および歩留まり向上期間を大幅に短縮することができるようになった。
これらの効果により配線TEGで発生した各種不良箇所が高速に特定でき、高効率に解析できるので、不良発生原因すなわち問題点を正確に即座に把握できるようになるので、配線製造プロセスにいち早く異常対策処理を講ずることができ、その結果、半導体装置その他の基板の不良率を低減し生産性を高めることができる。また、上記検査を適用することにより配線プロセスが早期に効率良く不良を低減できるので、半導体プロセス全体の歩留まりを向上することができ、さらに、問題点をいち早く検知することができるので、従来と比較して早期に対策を講ずることができ、且つ多量の不良発生を未然に防止することができるようになるため、開発期間を大幅に短縮できる。さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。
【図面の簡単な説明】
【図1】半導体検査装置の構成を示す図。
【図2】検査装置の拡大概念図。
【図3】検査フローを示す図。
【図4】配線パターンの構造を示す図。
【図5】抵抗測定結果を示す図。
【図6】検査方法を示す図。
【図7】探針2本の場合の構成を示す図。
【図8】断線検査用テストパターンの構造を示す図。
【図9】配線テストパターンの製造プロセスフローを示す図。
【図10】従来の検査方法を示す図。
【符号の説明】
1・・・・ 電子銃、2・・・・ コンデンサレンズ、3・・・・ ブランキング制御電極、4・・・・ 可動絞り、5・・・・ 偏向器、6・・・・ 対物レンズ、7・・・・ 二次電子検出器、8・・・・ 試料台、9・・・・ X-Yステージ、10・・・ 第一の探針、11・・・ 探針保持ユニット、12・・・プリアンプ、13・・・ アンプ、14・・・ 信号切り替えスイッチ、15・・・ ビデオボード、16・・・ SEMディスプレイ、17・・・ パソコン、18・・・ 試料交換室、19・・・ 真空排気系、20・・・ 試料、21・・・ 電子ビーム、22・・・ 配線パターン、23・・・ 不良発生箇所、24・・・ フィードスルー、25・・・ 二次電子、26・・・ 配線TEG製作、27・・・ 抵抗測定、28・・・ 探針接触、29・・・ 故障箇所探索、30・・・ 故障箇所特定、31・・・ SEM像観察、32・・・ 解析、33・・・ パッド、34・・・ 第一層目の配線、35・・・ コンタクト、36・・・ 第二層目の配線、37・・・ 抵抗測定結果、38・・・ 正常部の抵抗、39・・・ 不良部の抵抗、40・・・ 検査対象パターン選択、41・・・ 低倍率で探索、42・・・ 高倍率で断線箇所特定、43・・・ SEMによる形状観察、44・・・ 第二の探針、45・・・ 第二のパッド、46・・・ シリコン酸化膜、47・・・ シリコン基板、48・・・ 銅配線層、49・・・ 導通不良、50・・・ 埋め込み不良、51・・・ 配線テストパターン製作、52・・・ 抵抗測定、53・・・ 不良発生パターン選択、54・・・ 表面観察、55・・・ 異常有無判定、56・・・ 解析。
Claims (5)
- 配線パターンが形成された半導体装置に対し、該半導体装置の表面に電子ビームを走査し、
前記配線パターン上の所望箇所に一方が接地された第1の探針と第2の探針とを接触させ、前記電子ビームの走査により前記第1の探針と前記第2の探針との間に流れる電流を計測し、
当該計測された電流値を画像表示のための輝度情報に変換し、前記電子ビームの走査と同期して表示することにより画像化し、
前記配線パターン上の欠陥を顕在化することを特徴とする半導体装置の検査方法。 - 請求項1に記載の半導体装置の検査方法において、
前記配線パターン上の欠陥の顕在化の際に、得られた画像の明暗の変化により前記配線パターンの抵抗の異常箇所を特定することを特徴とする半導体装置の検査方法。 - 配線パターンが形成された半導体試料よりなる被検査試料を載置するための試料台と、
該被検査試料上に電子ビームを走査する手段と、
前記試料台を移動するためのステージと、
前記被検査試料の表面に接触される第1の探針及び第2の探針を備え、該第1及び第2の探針を保持し位置調整するための探針保持駆動ユニットとを有し、
前記第1の探針または第2の探針のいずれかは接地され、
更に、前記電子ビーム走査によって前記第1の探針と前記第2の探針との間に流れる電流値を計測し、該計測された電流値を画像表示のための輝度情報に変換する手段と、
該輝度情報を前記電子ビームの走査に同期して表示するモニタとを有し、
前記輝度情報を前記電子ビームの走査に同期して表示することによって前記配線パターンの欠陥箇所を顕在化することを特徴とする試料検査装置。 - 請求項3に記載の試料検査装置において、
前記電子ビーム電流を100pAから50nAの範囲に設定する機能を備えたことを特徴とする試料検査装置。 - 請求項4に記載の試料検査装置において、
更に二次電子検出器を有し、
前記第1の探針と第2の探針との間に流れる電流量に基づく画像と二次電子画像の両方を前記モニタに表示する機能、ないし前記電流量に基づく画像と二次電子画像のいずれか一方を切り替えて前記モニタに表示する機能を有することを特徴とする試料検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001174988A JP3955445B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の検査方法及び試料検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001174988A JP3955445B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の検査方法及び試料検査装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227878A Division JP4901154B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368049A JP2002368049A (ja) | 2002-12-20 |
JP3955445B2 true JP3955445B2 (ja) | 2007-08-08 |
Family
ID=19016200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001174988A Expired - Fee Related JP3955445B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の検査方法及び試料検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3955445B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006105960A (ja) * | 2004-09-13 | 2006-04-20 | Jeol Ltd | 試料検査方法及び試料検査装置 |
JP2006093257A (ja) * | 2004-09-22 | 2006-04-06 | Fuji Electric Holdings Co Ltd | 半導体素子の微小領域の電気物性測定方法 |
JP2007113992A (ja) * | 2005-10-19 | 2007-05-10 | Renesas Technology Corp | プロービング装置 |
KR100761763B1 (ko) | 2006-09-11 | 2007-09-28 | 삼성전자주식회사 | 테스트 패턴 및 이를 이용한 결함 모니터링 방법 |
JP4467588B2 (ja) | 2007-02-28 | 2010-05-26 | 株式会社日立ハイテクノロジーズ | 試料検査装置及び吸収電流像の作成方法 |
JP5459973B2 (ja) * | 2008-04-03 | 2014-04-02 | 株式会社日立ハイテクノロジーズ | 試料検査装置 |
JP2010135684A (ja) * | 2008-12-08 | 2010-06-17 | Renesas Technology Corp | 電子ビーム吸収電流解析方法及び電子ビーム吸収電流解析器 |
JP5356284B2 (ja) * | 2010-03-05 | 2013-12-04 | 株式会社東芝 | 電子部品の検査方法及び検査装置 |
JP2012138456A (ja) * | 2010-12-27 | 2012-07-19 | Fujitsu Ltd | 配線構造、半導体装置及び不良箇所特定方法 |
JP5509255B2 (ja) * | 2012-05-16 | 2014-06-04 | 株式会社日立ハイテクノロジーズ | 試料検査装置及び吸収電流像の作成方法 |
JP7159312B2 (ja) * | 2018-06-28 | 2022-10-24 | 株式会社日立ハイテク | 半導体検査装置 |
JP7303052B2 (ja) | 2019-07-16 | 2023-07-04 | 株式会社ニューフレアテクノロジー | 多極子収差補正器の導通検査方法及び多極子収差補正器の導通検査装置 |
-
2001
- 2001-06-11 JP JP2001174988A patent/JP3955445B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002368049A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780660B2 (en) | System for testing electronic devices | |
US7655482B2 (en) | Chemical mechanical polishing test structures and methods for inspecting the same | |
US6576923B2 (en) | Inspectable buried test structures and methods for inspecting the same | |
US6528818B1 (en) | Test structures and methods for inspection of semiconductor integrated circuits | |
JP4034500B2 (ja) | 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法 | |
US6433561B1 (en) | Methods and apparatus for optimizing semiconductor inspection tools | |
US6633174B1 (en) | Stepper type test structures and methods for inspection of semiconductor integrated circuits | |
US6771806B1 (en) | Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices | |
US6867606B2 (en) | Multiple directional scans of test structures on semiconductor integrated circuits | |
US6509197B1 (en) | Inspectable buried test structures and methods for inspecting the same | |
JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
US6524873B1 (en) | Continuous movement scans of test structures on semiconductor integrated circuits | |
US7733099B2 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
JP3955445B2 (ja) | 半導体装置の検査方法及び試料検査装置 | |
US7179661B1 (en) | Chemical mechanical polishing test structures and methods for inspecting the same | |
JP4629493B2 (ja) | 半導体装置の検査方法 | |
JP4901154B2 (ja) | 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法 | |
JP3813336B2 (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
JP2005347773A5 (ja) | ||
JP4728207B2 (ja) | 検査装置 | |
US6914443B2 (en) | Apparatus and method for enhanced voltage contrast analysis | |
KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
US6900065B2 (en) | Apparatus and method for enhanced voltage contrast analysis | |
JP3904418B2 (ja) | 電子デバイスの製造方法および電子デバイス用ウエハ | |
JP5055871B2 (ja) | 配線不良検出用試験構造体及び配線不良検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |