JP3813336B2 - 集積回路の故障箇所特定方法および故障箇所特定装置 - Google Patents
集積回路の故障箇所特定方法および故障箇所特定装置 Download PDFInfo
- Publication number
- JP3813336B2 JP3813336B2 JP31982997A JP31982997A JP3813336B2 JP 3813336 B2 JP3813336 B2 JP 3813336B2 JP 31982997 A JP31982997 A JP 31982997A JP 31982997 A JP31982997 A JP 31982997A JP 3813336 B2 JP3813336 B2 JP 3813336B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wafer
- electron beam
- semiconductor substrate
- observing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 46
- 238000010894 electron beam technology Methods 0.000 claims description 89
- 239000004065 semiconductor Substances 0.000 claims description 64
- 238000012360 testing method Methods 0.000 claims description 49
- 238000010586 diagram Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000523 sample Substances 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 22
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 30
- 238000005259 measurement Methods 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000004088 simulation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路の故障箇所特定方法および故障箇所特定装置に関し、特に半導体集積回路の半導体基板裏面からＥＢを照射して観測する半導体集積回路の故障箇所特定方法および故障箇所特定装置に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の故障解析技術のうち故障箇所特定の高検出率化・効率化が重要なウェイトを占めてきている。ますます大規模化、多層化、高機能化しつつある集積回路の故障箇所を特定するには、集積回路から外部に出力された信号から得られる不良情報だけでなく集積回路内部で伝達される信号に係わる情報も調べる必要がある。これを行うための半導体解析装置の１つとして、電子ビーム（ＥＢ：Electron Beam）をプローブとし、非接触で被測定デバイスたる半導体集積回路の内部金属配線の電位波形や電位コントラスト像を観測する電子ビームテスタ（以下ＥＢ（Electron Beam）テスタという。）がある。ＥＢテスタは、半導体集積回路を構成する配線の電位状態を、半導体集積回路を動作させつつ観測する半導体解析装置である。高機能化、大規模化する集積回路についてその内部の故障箇所を特定するには、ＥＢテスタは不可欠のものとなってきている。不良デバイスの詳細な故障箇所を見つけるには、内部回路の電位状態を観測し、ＣＡＤナビゲーション等のツールを利用しながら不良配線を追跡する必要がある。例えば特開平９‐５４１４５号公報にＣＡＤナビゲーション等のツールを利用した集積回路の故障診断装置が掲載されている。
【０００３】
図１２はＥＢテスタを用いた従来の測定方法における被測定デバイスの一例を示す断面図である。被測定デバイス１は、通常、樹脂パッケージ２等に収められている。ここでの被測定デバイス１は、シリコン・オン・インシュレータ（以下ＳＯＩ（Silicon On Insulator）という。）基板上に形成された集積回路である。ここでは基板にシリコンを用いているが、この基板にシリコン以外の半導体を用いてもかまわない。この被測定デバイス１を構成するＳＯＩ基板１ｓには、数百μｍの厚みを持つシリコン層１ａ上に、薄い絶縁層１ｃを挟んでＳＯＩ層１ｂが形成されている。ＳＯＩ基板１ｓに平面的に配置された各ＭＯＳ（Metal Oxide Semiconductor）トランジスタの拡散領域１ｅは、第１の配線層に在る金属配線１ｆと第２の配線層に在る金属配線１ｇによって様々なパターンの電気的な接続が可能になっている。集積回路と集積回路の外部との電気的接続は、リード３を介して行われる。
【０００４】
従来の測定状態においては、図１２に示すように、樹脂パッケージ２の上部（絶縁層１ｃから見てＳＯＩ層１ｂが位置する側）が開封されるとともに保護膜１ｈも一部除去され、金属配線１ｇ等が露出させられている。
【０００５】
図１３は従来のＥＢテスタの一使用態様を示す模式図である。ＥＢテスタ１０は、被測定デバイス１の電位波形や電位コントラスト像を表示するためのモニター１０ａを備えている。被測定デバイス１は、その雰囲気を真空状態にするためにＥＢテスタ１０の真空チャンバー１０ｂ内に配置される。この被測定デバイス１は、ＤＵＴ（Device Under Test）ボード１２に接続されている。そして、モニター１０ａに電位コントラスト像等の表示を行うため、被測定デバイス１は、テスト装置１１のバス１１ａからＤＵＴボード１２を通して供給される信号により駆動されている。被測定デバイス１が駆動されている状態で、電子ビーム照射器１３から被測定デバイス１へ直接に電子ビーム１５が照射される。被測定デバイス１への電子ビーム１５の直接の照射は、図１２に示すように、樹脂パッケージ２の上部が開封されていることによって可能となっている。被測定デバイス１の表面側に設けられている保護膜１ｈが金属配線１ｆ，１ｇに達するところまで一部除去されているので、電子ビーム１５が被測定デバイス１の金属配線１ｆ，１ｇ表面に当たることによって発生する二次電子１６を二次電子検出器１４で検出できる。つまり、図１２に示すような被測定デバイス１を用いると、金属配線１ｆ，１ｇの電位コントラスト像等が得られる。
【０００６】
【発明が解決しようとする課題】
従来の半導体集積回路の故障箇所特定方法および故障箇所特定装置は上記のように構成されているが、集積回路の高密度化や多層化のため表面からのみでは不良配線の追跡が困難であり、さらに金属配線が観測対象であるため集積回路を構成している素子レベルでの直接観測はできないという問題がある。半導体集積回路がますます大規模化、多層化、高密度化し、それにつれて故障解析はさらに困難になることが予想され、この問題の重要性が将来に渡って高まることが予想される。
【０００７】
この発明は上記問題点を解決するためになされたもので、被測定デバイスである半導体集積回路における素子のレベル、例えばＭＯＳトランジスタの拡散領域等で電位波形や電位コントラスト像を観測し、高い検出率でかつ効率的に故障箇所を特定することを目的とする。
【０００８】
【課題を解決するための手段】
第１の発明に係る集積回路の故障箇所特定方法は、集積回路を動作させつつ、前記集積回路が表面に形成された半導体基板の裏面側に電子ビームを照射して、前記半導体基板の拡散領域の電位による影響を受けた二次電子を観測する工程と、前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程とを備えて構成される。そして第１の発明の集積回路の故障箇所特定方法において、前記観測する工程は、前記半導体基板を透過する光に基づいて撮影するカメラで裏側から前記半導体基板を捉えた裏面配線パターン像または裏面レイアウト図を用い、前記二次電子から得られる映像について前記半導体基板における位置を認識する工程を含むことを特徴とする。
【０００９】
第２の発明に係る集積回路の故障箇所特定方法は、集積回路を動作させつつ、前記集積回路が表面に形成されたウェーハの裏面側に電子ビームを照射して、前記ウェーハの拡散領域の電位による影響を受けた二次電子を観測する工程と、前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程とを備えて構成される。そして前記観測する工程は、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含むことを特徴とする。
【００１０】
第３の発明に係る集積回路の故障箇所特定方法は、第１の発明又は第２の発明の集積回路の故障箇所特定方法において、前記集積回路は、絶縁層上に設けられた半導体層に形成されており、前記観測する工程に先だって前記半導体層の下の絶縁層をストッパーとして利用して前記裏面のエッチングを行う工程をさらに備える。
第４の発明に係る集積回路の故障箇所特定方法は、第３の発明の集積回路の故障箇所特定方法において、前記観測する工程に先だって、かつ前記エッチングを行う工程の後に、前記絶縁層を除去する工程をさらに備えることを特徴とする。
【００１２】
第５の発明に係る集積回路の故障箇所特定方法は、第１の発明の集積回路の故障箇所特定方法において、前記観測する工程に先だって、前記集積回路の裏面レイアウト図と前記裏面配線パターン像から観測位置を特定する工程をさらに備えることを特徴とする。
【００１３】
第６の発明に係る集積回路の故障箇所特定方法は、第１及び第３から第５の発明の集積回路の故障箇所特定方法のいずれかにおいて、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含む。
【００１４】
第７の発明に係る故障箇所特定装置は、表面に集積回路が形成された半導体基板から二次電子を得るため前記半導体基板に対し、該半導体基板の裏側から電子ビームを照射する電子ビーム照射手段と、前記集積回路を駆動するテスト装置と、前記二次電子を検出する二次電子検出器と、前記電子ビーム照射手段と同じ側から前記集積回路の配線の映像を捉えるための、前記半導体基板を透過する光に基づいて撮影するカメラとを備えて構成される。
第８の発明に係る故障箇所特定装置は、表面に集積回路が形成されたウェーハの裏面から二次電子を得るために前記ウェーハの裏面に電子ビームを照射する電子ビーム照射手段と、前記二次電子を検出する二次電子検出器と、前記ウェーハの表面から前記ウェーハに電気信号や電源を供給するためのプローブカードと、前記プローブカードの針を前記ウェーハに当てるために前記ウェーハの表面を拡大した像を得るための拡大手段とを備える。
【００１６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１による半導体集積回路の故障箇所特定方法について図１から図４を用いて説明する。図１は実施の形態１による被測定デバイスの加工形状の一例を示す断面図である。
【００１７】
図１に示す被測定デバイス１Ｘ（半導体集積回路）は、ＳＯＩ基板１ｓを用いて作成され、試料として加工される前は樹脂パッケージ２に封入されている。実施の形態１の故障箇所特定方法による観測状態においては、樹脂パッケージ２の裏面（絶縁層１ｃから見てシリコン層１ａが位置する側）が開封されている。ここでの被測定デバイス１Ｘは、図１２に示した集積回路と同様の、ＳＯＩ基板１ｓ上に形成された集積回路である。被測定デバイス１ＸのＳＯＩ基板１ｓにおいても、ＳＯＩ基板１ｓに平面的に配置された各ＭＯＳトランジスタの拡散領域１ｅは、第１の配線層に在る金属配線１ｆと第２の配線層に在る金属配線１ｇによって様々なパターンの電気的な接続が行われており、集積回路と集積回路外部との電気的接続がリード３を介して行われる。
【００１８】
図１に示した被測定デバイス１Ｘが図１２に示した被測定デバイス１と異なる点は、被測定デバイス１Ｘのシリコン層１ａの中で観測対象となる素子の形成領域を含む部分１ｊが絶縁層１ｃに達する所まで除去されている点である。被測定デバイス１Ｘについてはその裏面から観測されるため、当然、その表面側では保護膜１ｈの除去がなされる必要はない。被測定デバイス１Ｘは、シリコン層１ａの一部を除去されているが、表面側に在る保護膜１ｈと樹脂パッケージ２とによってＭＯＳトランジスタや各配線層が破損することなく保持されている。
【００１９】
電子ビームが被測定デバイス１Ｘに当たったときに発生する二次電子は、ＭＯＳトランジスタ等の拡散領域１ｅの電位による影響を受ける。ところが、シリコン層１ａの厚みは、通常数百μｍ程度であるため、シリコン層１ａを介して電子ビームによって拡散領域１ｅの電位変化を捉えるのは困難である。そこで、観測対象となる素子の形成領域を含む部分１ｊのシリコン層１ａが除去される。通常ＳＯＩ基板１ｓにおいて、絶縁層１ｃの厚みは薄いため、絶縁層１ｃに電子ビームを照射して得られる二次電子によって、拡散領域１ｅに生じた電位の変化を絶縁層１ｃの表面で捉えることができる。
【００２０】
被測定デバイス１Ｘを試料として加工するには、まず、公知の方法で樹脂パッケージ２の裏面の除去が行われる。次に、観測対象となる素子の形成領域を含む部分１ｊに対しシリコン層１ａが機械的に研磨されて絶縁層１ｃの近くまでシリコン層１ａの除去が行われる。さらに、絶縁層１ｃをストッパーとしてウェットエッチングにより、観測対象となる素子の形成領域を含む部分１ｊのシリコン層１ａが除去されて被測定デバイス１Ｘが図１に示す状態になる。
【００２１】
図２は実施の形態１によるＥＢテスタの一使用態様を示す模式図である。図２において、ＤＵＴボード１２に接続される被測定デバイス１Ｘが従来と異なるだけで、ＥＢテスタの構成は図１３に示した従来の故障箇所特定方法に用いたＥＢテスタと同じである。被測定デバイス１Ｘの裏面が電子ビーム照射器１３の方に向いているため、リード３をＤＵＴボード１２にはめ込むことによって被測定デバイス１ＸとＤＵＴボード１２との接続を行うことができない。そこで、ＤＵＴボード１２上のソケットとリード３とをはんだ付けするなどしてこれらの接続を図っている。
【００２２】
テスト装置１１により駆動された被測定デバイス１Ｘの裏面から、露出した埋め込み絶縁層１ｃに向けて、ＥＢテスタ１０を用いて裏面から電子ビーム１５を照射する。電子ビーム１５はＭＯＳトランジスタの拡散領域１ｅの直下にある絶縁層１ｃに達し、そこから発生した二次電子１６を検出することで、ＭＯＳトランジスタの拡散領域１ｅの電位波形や電位コントラスト像を観測する。
【００２３】
上述のようにして観測した被測定デバイス１Ｘの電位波形の一例を図３に、電位コントラスト像の一例を図４に示す。図３において、縦軸の一つの区分が１Ｖに相当し、横軸の一つの区分が５０ｎｓに相当する。図３には、４つの拡散領域の電位波形がそれぞれ電位振幅の中心をずらして示されている。
図４はＥＢテスタ１０の持つストロボ機能により得られる電位コントラスト像を示している。図４の白黒のコントラストによって示された部分３０において、白い部分の電位は低く、黒い部分の電位は高い。この部分３０の一列が例えばＭＯＳトランジスタの拡散領域１ｅの一つ（ソース領域あるいはドレイン領域）に相当する。
【００２４】
このように被測定デバイス１Ｘの裏面側から電子ビームを照射し、この電子ビームに起因して得られる二次電子を検出することで、金属配線ではなく各ＭＯＳトランジスタの拡散領域１ｅの電位波形や電位コントラスト像を直接観測することができ、表面からは観測困難なＭＯＳトランジスタ等の素子の論理動作状態を、効率よく容易に検出することができる。この半導体集積回路の故障箇所特定方法は、多層配線デバイスやフリップチップ（Flip Chip）デバイスのような、表面から電子ビームを照射するＥＢテストでは解析が困難な場合に特に有効である。
【００２５】
なお、半導体デバイスの裏面側から赤外線を用いて観測する方法として、例えば特開平７‐３５６９７号公報に、反転した画像データと裏面側へ発せられた赤外線から得た像とを重ねる方法についての記載がある。この場合には、半導体デバイスにバイアスを印加したときに異常箇所から発生する極微弱光を用いて故障箇所を解析しているが、素子の動作に異常を生じているか否かを直接観測しているとは限らないため、素子が異常な動作をしているか否かを直接特定することができない場合があるという欠点がある。
【００２６】
故障箇所を特定するためには、観測している箇所を特定しておくことが必要になる。そのために、図１に示すように、裏面側からシリコン層１ａと絶縁層１ｃとＳＯＩ層１ｂを貫通する穴１ｋをエッチング等によって明けて、裏側から集積回路表面の配線が直接観測できるようにする。この穴１ｋから見える配線パターンによって被測定デバイス１Ｘと電子ビーム照射器１３との位置合わせを行い、観測箇所の特定を行う。穴１ｋの数は複数であることが好ましく、穴１ｋは例えば３〜４箇所に明けられる。集積回路における、穴１ｋが明けられる場所は、集積回路の動作を阻害しない場所、例えば素子が形成されていない場所である。
【００２７】
図５は、実施の形態１による被測定デバイスの加工形状の他の例を示す断面図である。図５において、図１と同一符号のものは図１の同一符号部分相当する部分である。図５に示すＥＢテスタ用試料（被測定デバイス１Ｙ）では、ＳＯＩ層１ｂが露出されている。図５に示す試料を用いれば、絶縁層１ｃに二次電子が蓄積されない分だけ図１に示す試料を用いる場合に比べて電位コントラスト像が見やすく電位波形も精度よく観測することができる。しかもＳＯＩ層１ｂが残っているので半導体素子の動作は可能である。
図５に示す被測定デバイス１Ｙの加工は、図１に示す被測定デバイス１ＸのＳＯＩ層１ｂをストッパーとして絶縁層１ｃをエッチングして除去することにより行うことができる。
【００２８】
図６は、実施の形態１による被測定デバイスの他の例を示す断面図である。図６において、図１と同一符号のものは図１の同一符号部分に相当する部分である。図６に示すＥＢテスタ用試料（被測定デバイス１Ｚ）は、ｐ型シリコン層１ｍおよびウェル１ｎを含む、数百μｍの厚みを有するシリコン基板１ｔを備えており、これを観測したい領域において所定の厚み１Ｌが残るようにエッチングされている。この厚み１Ｌは、拡散領域１ｅの厚さよりも厚く、集積回路の動作を阻害しないように設定される。ただし、この厚み１Ｌがあまり厚くなると、電子ビームを照射して行う電位波形や電位コントラスト像の観測に支障がでるため、拡散領域１ｅの電位変化が二次電子に反映されてＥＢテスティングが可能となる厚みという制限がある。
【００２９】
実施の形態２．
次に、この発明の実施の形態２による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図７を用いて説明する。
図７に示すように、ＥＢテスタ１０の真空チャンバー１０ｂ内の切り替えステージ４１に赤外線カメラ４０を設置する。この赤外線カメラ４０は、被測定デバイス１Ｘの裏面の配線パターンを観察するのに用いられる。被測定デバイス１Ｘの表面側に形成された配線パターンを観察するには、シリコンの波長吸収帯（λ＝１１００ｎｍ未満）よりも波長が長い赤外領域（λ＝１１００ｎｍ以上）に感度を持つ赤外線カメラ４０が必要になる。つまり、この赤外線カメラ４０は、シリコン層１ａの波長吸収帯と異なる領域の波長を持つ赤外光が照射された被測定デバイス１Ｘからの反射光を検出できるカメラである。
【００３０】
電子ビーム１５の中心軸４３は、電子ビーム照射器１３を載置しているＸＹステージ４５によって移動されうる。赤外線カメラ４０は切替ステージ４１によってＸＹ方向に移動される。そして、赤外線カメラ４０は赤外線カメラ４０の視野の中心４２を電子ビーム１５の中心軸４３と一致させて被測定デバイス１Ｘの裏面から見た配線パターンの像、すなわち裏面配線パターン像を撮ることができる。
【００３１】
裏面からＥＢテストを行うには、電子ビーム１５を照射するＭＯＳトランジスタ等の拡散領域１ｅの位置を認識する必要があり、そのためまず上述のようにして電子ビーム１５が照射されるところの裏面配線パターンを赤外線カメラ４０により観察する。次に、電子ビーム１５を照射するのに差し障りがないところまで切り替えステージ４１によって赤外線カメラ４０を移動する。その後、電子ビーム１５を照射して電位コントラスト像等の観測を行う。
電子ビーム照射器１３、ＸＹステージ４５、赤外線カメラ４０および切替ステージ４１等の全ての操作はコントローラー１０ｃにより行う。
【００３２】
以上説明したように、被測定デバイス１Ｘ（半導体集積回路）の裏面配線パターン像を得るために赤外線カメラ４０は必要不可欠である。実施の形態１では被測定デバイス１Ｘの裏面から穴を明けて配線パターンの位置を確認するのに対し、実施の形態２による故障箇所特定方法および故障箇所特定装置では、ＥＢテスタ１０の真空チャンバー１０ｂ内に設置された赤外線カメラ４０で裏面配線パターンを認識することにより、裏面配線パターン像と電位コントラスト像等との対応を取りながら裏面ＥＢテストをすることができる。例えば、図７に示すＥＢテスタ１０を使用すれば、赤外線カメラ４０で撮影した裏面配線パターン像５０と電子ビーム１５を用いて得た電位コントラスト像５１とを重ねた像５２を、図８に示すように画面に表示することができる。像５２における高輝度部５１ｂと裏面配線パターン５０ａとの関係から裏面配線パターン５０ａと拡散領域１ｅの位置の対応が明確になる。電位コントラスト像５１は、例えば図４に示した電位コントラスト像に相当するものである。
真空チャンバー１０ｂ内から被測定デバイス１Ｘを取り出さずに、裏面配線パターン観察とＥＢテストを切り替えて行うことができ、位置合わせの精度向上、操作性の向上、解析の効率化などが実現できる。
なお、上記実施の形態２では、赤外線カメラ４０を用いる場合について説明したが、赤外線以外の光であってもよく、半導体基板を透過する光であって金属で反射される光であればよく、赤外線カメラ４０に代えてこのような光に基づいて撮影できるカメラを用いても上記実施の形態２と同様の効果を奏する。
【００３３】
実施の形態３．
次に、この発明の実施の形態３による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図７、図９および図１０について説明する。被測定デバイス１Ｘに関するパターンレイアウト図５３のデータが、図７に示すパターンレイアウト図のデータベース５６からＥＢテスタ１０へ入力される。例えば、このパターンレイアウト図５３は被測定デバイス１Ｘの設計時に得られるものである。図９に示すように、パターンレイアウト図５３を反転させて裏側からパターンレイアウト図５３を観た状態の図、すなわち裏面レイアウト図５４をＥＢテスタ１０が公知の方法で作成する。
この裏面レイアウト図５４と裏面配線パターン像５０との整合をとること、換言すれば、裏面レイアウト図５４と裏面配線パターン像５０との位置合わせが行われることによって、電子ビーム１５が照射されていて観測が行われている部分の位置が、裏面レイアウト図５４において認定される。ここで、裏面配線パターン像５０に代えて裏面配線パターン像と電位コントラスト像等とを重ねた像５２を用いて同様の位置合わせをすることもできる。従来は表面から観たレイアウト図５３を用いて位置合わせが行われていたものを裏面レイアウト図５４を用いただけであり、従来と同様に位置合わせが行える。
【００３４】
このような工程を電子ビーム１５の照射位置を移動させて異なる３つまたは４つの箇所で繰り返し行うことで、裏面レイアウト図５４における位置の認定が全て正しかったか否かを確認でき、電子ビーム１５の照射位置と裏面レイアウト図５４の表示をリンクできる。そして、電子ビーム１５の照射位置を裏面レイアウト図５４上で特定できることによって、トランジスタレベルの回路図５８と電子ビーム１５の照射位置のリンクも可能になる。従って、電位波形図５９とトランジスタレベルの回路図５８とのリンクも可能になる。また、電子ビーム１５が照射されている箇所の電位コントラスト像５１とその箇所の裏面レイアウト図５４も表示できる。前述のように各リンクが実施されている状態では、裏面レイアウト図５４とリンクしたトランジスタレベルの回路図５８は、例えば、ＥＢテスタ１０にネットリストのデータ５５を与えることで得られる。また、トランジスタレベルで電子ビーム１５の照射位置が特定されているため、電位波形５９とリンクさせてシミュレーション波形６０が表示できる。シミュレーション波形６０はＥＢテスタ１０にシミュレーションデータ５７を与えることによってモニター１０ａへの表示が可能になる。
【００３５】
そして図１０に示すように、裏面レイアウト図５４と、電位コントラスト像５１（または電位コントラスト像５１に裏面配線パターン像５０を重ね合わせた像５２）と、トランジスタレベルの回路図５８と、実測波形の期待値としてトランジスタレベルのシミュレーション波形６０とをリンクさせ、被測定デバイス１Ｘ（半導体集積回路）の内部へ素子レベルでＣＡＤナビゲーションが行われる。
【００３６】
被測定デバイス１Ｘの裏面の入力側または出力側から回路内部へ前記ＣＡＤナビゲーションを用い電位波形または電位コントラスト像を追跡することで、従来表面からのＥＢテストでは不可能とされたトランジスタレベルの故障箇所特定を高検出率かつ効率よく可能とすることができる。
【００３７】
実施の形態４．
次に、この発明の実施の形態４による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図１１について説明する。実施の形態４による故障箇所特定装置においては、ウェーハの状態で集積回路の評価を行うためにウェーハステージ７０が付加される。ウェーハステージ７０内は、ＥＢテスタ１０の真空チャンバー１０ｂとつながっていて観測中は真空になる。ウェーハ７１は、ウェーハステージ７０内で固定される。電子ビーム１５は、ウェーハ７１の裏面から照射される。ウェーハ７１の表面に形成されている素子の動作を解析できるように、被測定デバイス１Ｘと同様に、ウェーハ７１は観測される箇所が裏面から研磨されているため薄くなっている。
【００３８】
ウェーハレベルで裏面からＥＢテストを行う際、プローブカード７２の針先７３をウェーハ２５内の被測定集積回路の金属パッドに接触させる。テスト装置１１からバス１１ａを通してプローブカード７２にテスト信号が与えられているが、このテスト信号を被測定集積回路に伝達するために、金属パッドと針先７３の電気的接続が必要になる。光学顕微鏡７４によってプローブカード７２の開口部７２ａを通して針先７３が拡大して観察される。そのため、針先７３と金属パッドの接触が真空中で容易に行える。
なお、ＥＢテスタ８のウェーハステージ７０内に光学顕微鏡７４に代えて小型カメラを設置してもよく、上記実施の形態４と同様の効果を奏する。
【００３９】
【発明の効果】
以上説明したように、第１の発明に係る半導体集積回路の故障箇所特定方法によれば、集積回路を動作させつつ、集積回路が表面に形成された半導体基板の裏面に照射した電子ビームによって半導体素子のレベルで拡散領域の電位波形や電位コントラスト像を観測でき、素子レベルでの故障箇所の特定を効率よく容易に行うことができるという効果がある。そして半導体基板を透過する光によって半導体集積回路の配線を確認でき、故障箇所を特定する確度が向上するという効果がある。
【００４０】
第２の発明に係る半導体集積回路の故障箇所特定方法によれば、集積回路を動作させつつ、集積回路が表面に形成されたウェーハの裏面に照射した電子ビームによって半導体素子のレベルで拡散領域の電位波形や電位コントラスト像を観測でき、素子レベルでの故障箇所の特定を効率よく容易に行うことができるという効果がある。そしてウェーハの表面へのプローブカードの針当てを拡大手段によって容易化できるという効果がある。
【００４１】
第３の発明に係る半導体集積回路の故障箇所特定方法によれば、絶縁層をストッパーとして利用して前記裏面のエッチングを行うことで、半導体集積回路を構成する素子が動作可能な範囲で半導体基板あるいはウェーハを薄くすることを容易化でき、そのため精度の高い故障箇所の特定が容易化されるという効果がある。
第４の発明に係る半導体集積回路の故障箇所特定方法によれば、絶縁層を除去することで半導体層へ直接に電子ビームを照射することができ、観測の精度をさらに高くすることができるという効果がある。
【００４３】
第５の発明に係る半導体集積回路の故障箇所特定方法によれば、レイアウト図上で動作に異常のある素子を確認でき、故障箇所の特定が容易になるという効果がある。
【００４４】
第６の発明に係る故障個所特定方法によれば、ウェーハの表面へのプローブカードの針当てを拡大手段によって容易化できるという効果がある。
【００４５】
第７の発明に係る故障個所特定装置によれば、赤外線カメラによって半導体集積回路の配線を確認でき、故障箇所を特定する確度が向上するという効果がある。
第８の発明に係る故障個所特定装置によれば、電子ビームをウェーハの裏面から照射するために電子ビームをウェーハ上に形成された集積回路の位置の認識に用いることができなくとも、拡大手段によってプローブカードの針を当てるウェーハ上の位置の認識を行うことができ、プローブカードの針当てを拡大手段によって容易化できるという効果がある。
【図面の簡単な説明】
【図１】 実施の形態１による被測定デバイスの加工形状の一例を示す断面図である。
【図２】 実施の形態１によるＥＢテスタの一使用態様を示す模式図である。
【図３】 被測定デバイスの電位波形の一例を示す波形図である。
【図４】 被測定デバイスの電位コントラスト像を示す絵画図である。
【図５】 実施の形態１による被測定デバイスの加工形状の他の例を示す断面図である。
【図６】 実施の形態１による被測定デバイスの他の例を示す断面図である。
【図７】 実施の形態２によるＥＢテスタの構成の一例を示す模式図である。
【図８】 裏面配線パターン像と電位コントラスト像の合成を示す概念図である。
【図９】 裏面配線パターン像と裏面レイアウト図とを用いた位置合わせ工程を示す概念図である。
【図１０】 リンクされた、トランジスタレベルの回路図と裏面レイアウト図と裏面配線パターン像とトランジスタレベルのシミュレーション波形とを示す絵画図である。
【図１１】 実施の形態４によるＥＢテスタの構成の一例を示す模式図である。
【図１２】 ＥＢテスタを用いた従来の測定方法における被測定デバイスの一例を示す断面図である。
【図１３】 従来のＥＢテスタの一使用態様を示す模式図である。
【符号の説明】
１Ｘ〜１Ｚ 被測定デバイス、１ａ シリコン層、１ｂ ＳＯＩ層、１ｃ 絶縁層、１ｅ 拡散領域、１ｈ 保護膜、１ｓ ＳＯＩ基板、１ｔ シリコン基板、１０ ＥＢテスタ、１１ テスト装置、１２ ＤＵＴボード、１５ 電子ビーム、１６ 二次電子、４０ 赤外線カメラ、４１ 切り替えステージ、４５ ＸＹステージ、５０ 裏面配線パターン像、５１ 電位コントラスト像、５４ 裏面レイアウト図、５８ トランジスタレベルの回路図、６０ トランジスタレベルのシミュレーション波形、７０ ウェーハステージ、７１ ウェーハ、７２ プローブカード、７４ 光学顕微鏡。
【発明の属する技術分野】
この発明は、半導体集積回路の故障箇所特定方法および故障箇所特定装置に関し、特に半導体集積回路の半導体基板裏面からＥＢを照射して観測する半導体集積回路の故障箇所特定方法および故障箇所特定装置に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の故障解析技術のうち故障箇所特定の高検出率化・効率化が重要なウェイトを占めてきている。ますます大規模化、多層化、高機能化しつつある集積回路の故障箇所を特定するには、集積回路から外部に出力された信号から得られる不良情報だけでなく集積回路内部で伝達される信号に係わる情報も調べる必要がある。これを行うための半導体解析装置の１つとして、電子ビーム（ＥＢ：Electron Beam）をプローブとし、非接触で被測定デバイスたる半導体集積回路の内部金属配線の電位波形や電位コントラスト像を観測する電子ビームテスタ（以下ＥＢ（Electron Beam）テスタという。）がある。ＥＢテスタは、半導体集積回路を構成する配線の電位状態を、半導体集積回路を動作させつつ観測する半導体解析装置である。高機能化、大規模化する集積回路についてその内部の故障箇所を特定するには、ＥＢテスタは不可欠のものとなってきている。不良デバイスの詳細な故障箇所を見つけるには、内部回路の電位状態を観測し、ＣＡＤナビゲーション等のツールを利用しながら不良配線を追跡する必要がある。例えば特開平９‐５４１４５号公報にＣＡＤナビゲーション等のツールを利用した集積回路の故障診断装置が掲載されている。
【０００３】
図１２はＥＢテスタを用いた従来の測定方法における被測定デバイスの一例を示す断面図である。被測定デバイス１は、通常、樹脂パッケージ２等に収められている。ここでの被測定デバイス１は、シリコン・オン・インシュレータ（以下ＳＯＩ（Silicon On Insulator）という。）基板上に形成された集積回路である。ここでは基板にシリコンを用いているが、この基板にシリコン以外の半導体を用いてもかまわない。この被測定デバイス１を構成するＳＯＩ基板１ｓには、数百μｍの厚みを持つシリコン層１ａ上に、薄い絶縁層１ｃを挟んでＳＯＩ層１ｂが形成されている。ＳＯＩ基板１ｓに平面的に配置された各ＭＯＳ（Metal Oxide Semiconductor）トランジスタの拡散領域１ｅは、第１の配線層に在る金属配線１ｆと第２の配線層に在る金属配線１ｇによって様々なパターンの電気的な接続が可能になっている。集積回路と集積回路の外部との電気的接続は、リード３を介して行われる。
【０００４】
従来の測定状態においては、図１２に示すように、樹脂パッケージ２の上部（絶縁層１ｃから見てＳＯＩ層１ｂが位置する側）が開封されるとともに保護膜１ｈも一部除去され、金属配線１ｇ等が露出させられている。
【０００５】
図１３は従来のＥＢテスタの一使用態様を示す模式図である。ＥＢテスタ１０は、被測定デバイス１の電位波形や電位コントラスト像を表示するためのモニター１０ａを備えている。被測定デバイス１は、その雰囲気を真空状態にするためにＥＢテスタ１０の真空チャンバー１０ｂ内に配置される。この被測定デバイス１は、ＤＵＴ（Device Under Test）ボード１２に接続されている。そして、モニター１０ａに電位コントラスト像等の表示を行うため、被測定デバイス１は、テスト装置１１のバス１１ａからＤＵＴボード１２を通して供給される信号により駆動されている。被測定デバイス１が駆動されている状態で、電子ビーム照射器１３から被測定デバイス１へ直接に電子ビーム１５が照射される。被測定デバイス１への電子ビーム１５の直接の照射は、図１２に示すように、樹脂パッケージ２の上部が開封されていることによって可能となっている。被測定デバイス１の表面側に設けられている保護膜１ｈが金属配線１ｆ，１ｇに達するところまで一部除去されているので、電子ビーム１５が被測定デバイス１の金属配線１ｆ，１ｇ表面に当たることによって発生する二次電子１６を二次電子検出器１４で検出できる。つまり、図１２に示すような被測定デバイス１を用いると、金属配線１ｆ，１ｇの電位コントラスト像等が得られる。
【０００６】
【発明が解決しようとする課題】
従来の半導体集積回路の故障箇所特定方法および故障箇所特定装置は上記のように構成されているが、集積回路の高密度化や多層化のため表面からのみでは不良配線の追跡が困難であり、さらに金属配線が観測対象であるため集積回路を構成している素子レベルでの直接観測はできないという問題がある。半導体集積回路がますます大規模化、多層化、高密度化し、それにつれて故障解析はさらに困難になることが予想され、この問題の重要性が将来に渡って高まることが予想される。
【０００７】
この発明は上記問題点を解決するためになされたもので、被測定デバイスである半導体集積回路における素子のレベル、例えばＭＯＳトランジスタの拡散領域等で電位波形や電位コントラスト像を観測し、高い検出率でかつ効率的に故障箇所を特定することを目的とする。
【０００８】
【課題を解決するための手段】
第１の発明に係る集積回路の故障箇所特定方法は、集積回路を動作させつつ、前記集積回路が表面に形成された半導体基板の裏面側に電子ビームを照射して、前記半導体基板の拡散領域の電位による影響を受けた二次電子を観測する工程と、前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程とを備えて構成される。そして第１の発明の集積回路の故障箇所特定方法において、前記観測する工程は、前記半導体基板を透過する光に基づいて撮影するカメラで裏側から前記半導体基板を捉えた裏面配線パターン像または裏面レイアウト図を用い、前記二次電子から得られる映像について前記半導体基板における位置を認識する工程を含むことを特徴とする。
【０００９】
第２の発明に係る集積回路の故障箇所特定方法は、集積回路を動作させつつ、前記集積回路が表面に形成されたウェーハの裏面側に電子ビームを照射して、前記ウェーハの拡散領域の電位による影響を受けた二次電子を観測する工程と、前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程とを備えて構成される。そして前記観測する工程は、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含むことを特徴とする。
【００１０】
第３の発明に係る集積回路の故障箇所特定方法は、第１の発明又は第２の発明の集積回路の故障箇所特定方法において、前記集積回路は、絶縁層上に設けられた半導体層に形成されており、前記観測する工程に先だって前記半導体層の下の絶縁層をストッパーとして利用して前記裏面のエッチングを行う工程をさらに備える。
第４の発明に係る集積回路の故障箇所特定方法は、第３の発明の集積回路の故障箇所特定方法において、前記観測する工程に先だって、かつ前記エッチングを行う工程の後に、前記絶縁層を除去する工程をさらに備えることを特徴とする。
【００１２】
第５の発明に係る集積回路の故障箇所特定方法は、第１の発明の集積回路の故障箇所特定方法において、前記観測する工程に先だって、前記集積回路の裏面レイアウト図と前記裏面配線パターン像から観測位置を特定する工程をさらに備えることを特徴とする。
【００１３】
第６の発明に係る集積回路の故障箇所特定方法は、第１及び第３から第５の発明の集積回路の故障箇所特定方法のいずれかにおいて、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含む。
【００１４】
第７の発明に係る故障箇所特定装置は、表面に集積回路が形成された半導体基板から二次電子を得るため前記半導体基板に対し、該半導体基板の裏側から電子ビームを照射する電子ビーム照射手段と、前記集積回路を駆動するテスト装置と、前記二次電子を検出する二次電子検出器と、前記電子ビーム照射手段と同じ側から前記集積回路の配線の映像を捉えるための、前記半導体基板を透過する光に基づいて撮影するカメラとを備えて構成される。
第８の発明に係る故障箇所特定装置は、表面に集積回路が形成されたウェーハの裏面から二次電子を得るために前記ウェーハの裏面に電子ビームを照射する電子ビーム照射手段と、前記二次電子を検出する二次電子検出器と、前記ウェーハの表面から前記ウェーハに電気信号や電源を供給するためのプローブカードと、前記プローブカードの針を前記ウェーハに当てるために前記ウェーハの表面を拡大した像を得るための拡大手段とを備える。
【００１６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１による半導体集積回路の故障箇所特定方法について図１から図４を用いて説明する。図１は実施の形態１による被測定デバイスの加工形状の一例を示す断面図である。
【００１７】
図１に示す被測定デバイス１Ｘ（半導体集積回路）は、ＳＯＩ基板１ｓを用いて作成され、試料として加工される前は樹脂パッケージ２に封入されている。実施の形態１の故障箇所特定方法による観測状態においては、樹脂パッケージ２の裏面（絶縁層１ｃから見てシリコン層１ａが位置する側）が開封されている。ここでの被測定デバイス１Ｘは、図１２に示した集積回路と同様の、ＳＯＩ基板１ｓ上に形成された集積回路である。被測定デバイス１ＸのＳＯＩ基板１ｓにおいても、ＳＯＩ基板１ｓに平面的に配置された各ＭＯＳトランジスタの拡散領域１ｅは、第１の配線層に在る金属配線１ｆと第２の配線層に在る金属配線１ｇによって様々なパターンの電気的な接続が行われており、集積回路と集積回路外部との電気的接続がリード３を介して行われる。
【００１８】
図１に示した被測定デバイス１Ｘが図１２に示した被測定デバイス１と異なる点は、被測定デバイス１Ｘのシリコン層１ａの中で観測対象となる素子の形成領域を含む部分１ｊが絶縁層１ｃに達する所まで除去されている点である。被測定デバイス１Ｘについてはその裏面から観測されるため、当然、その表面側では保護膜１ｈの除去がなされる必要はない。被測定デバイス１Ｘは、シリコン層１ａの一部を除去されているが、表面側に在る保護膜１ｈと樹脂パッケージ２とによってＭＯＳトランジスタや各配線層が破損することなく保持されている。
【００１９】
電子ビームが被測定デバイス１Ｘに当たったときに発生する二次電子は、ＭＯＳトランジスタ等の拡散領域１ｅの電位による影響を受ける。ところが、シリコン層１ａの厚みは、通常数百μｍ程度であるため、シリコン層１ａを介して電子ビームによって拡散領域１ｅの電位変化を捉えるのは困難である。そこで、観測対象となる素子の形成領域を含む部分１ｊのシリコン層１ａが除去される。通常ＳＯＩ基板１ｓにおいて、絶縁層１ｃの厚みは薄いため、絶縁層１ｃに電子ビームを照射して得られる二次電子によって、拡散領域１ｅに生じた電位の変化を絶縁層１ｃの表面で捉えることができる。
【００２０】
被測定デバイス１Ｘを試料として加工するには、まず、公知の方法で樹脂パッケージ２の裏面の除去が行われる。次に、観測対象となる素子の形成領域を含む部分１ｊに対しシリコン層１ａが機械的に研磨されて絶縁層１ｃの近くまでシリコン層１ａの除去が行われる。さらに、絶縁層１ｃをストッパーとしてウェットエッチングにより、観測対象となる素子の形成領域を含む部分１ｊのシリコン層１ａが除去されて被測定デバイス１Ｘが図１に示す状態になる。
【００２１】
図２は実施の形態１によるＥＢテスタの一使用態様を示す模式図である。図２において、ＤＵＴボード１２に接続される被測定デバイス１Ｘが従来と異なるだけで、ＥＢテスタの構成は図１３に示した従来の故障箇所特定方法に用いたＥＢテスタと同じである。被測定デバイス１Ｘの裏面が電子ビーム照射器１３の方に向いているため、リード３をＤＵＴボード１２にはめ込むことによって被測定デバイス１ＸとＤＵＴボード１２との接続を行うことができない。そこで、ＤＵＴボード１２上のソケットとリード３とをはんだ付けするなどしてこれらの接続を図っている。
【００２２】
テスト装置１１により駆動された被測定デバイス１Ｘの裏面から、露出した埋め込み絶縁層１ｃに向けて、ＥＢテスタ１０を用いて裏面から電子ビーム１５を照射する。電子ビーム１５はＭＯＳトランジスタの拡散領域１ｅの直下にある絶縁層１ｃに達し、そこから発生した二次電子１６を検出することで、ＭＯＳトランジスタの拡散領域１ｅの電位波形や電位コントラスト像を観測する。
【００２３】
上述のようにして観測した被測定デバイス１Ｘの電位波形の一例を図３に、電位コントラスト像の一例を図４に示す。図３において、縦軸の一つの区分が１Ｖに相当し、横軸の一つの区分が５０ｎｓに相当する。図３には、４つの拡散領域の電位波形がそれぞれ電位振幅の中心をずらして示されている。
図４はＥＢテスタ１０の持つストロボ機能により得られる電位コントラスト像を示している。図４の白黒のコントラストによって示された部分３０において、白い部分の電位は低く、黒い部分の電位は高い。この部分３０の一列が例えばＭＯＳトランジスタの拡散領域１ｅの一つ（ソース領域あるいはドレイン領域）に相当する。
【００２４】
このように被測定デバイス１Ｘの裏面側から電子ビームを照射し、この電子ビームに起因して得られる二次電子を検出することで、金属配線ではなく各ＭＯＳトランジスタの拡散領域１ｅの電位波形や電位コントラスト像を直接観測することができ、表面からは観測困難なＭＯＳトランジスタ等の素子の論理動作状態を、効率よく容易に検出することができる。この半導体集積回路の故障箇所特定方法は、多層配線デバイスやフリップチップ（Flip Chip）デバイスのような、表面から電子ビームを照射するＥＢテストでは解析が困難な場合に特に有効である。
【００２５】
なお、半導体デバイスの裏面側から赤外線を用いて観測する方法として、例えば特開平７‐３５６９７号公報に、反転した画像データと裏面側へ発せられた赤外線から得た像とを重ねる方法についての記載がある。この場合には、半導体デバイスにバイアスを印加したときに異常箇所から発生する極微弱光を用いて故障箇所を解析しているが、素子の動作に異常を生じているか否かを直接観測しているとは限らないため、素子が異常な動作をしているか否かを直接特定することができない場合があるという欠点がある。
【００２６】
故障箇所を特定するためには、観測している箇所を特定しておくことが必要になる。そのために、図１に示すように、裏面側からシリコン層１ａと絶縁層１ｃとＳＯＩ層１ｂを貫通する穴１ｋをエッチング等によって明けて、裏側から集積回路表面の配線が直接観測できるようにする。この穴１ｋから見える配線パターンによって被測定デバイス１Ｘと電子ビーム照射器１３との位置合わせを行い、観測箇所の特定を行う。穴１ｋの数は複数であることが好ましく、穴１ｋは例えば３〜４箇所に明けられる。集積回路における、穴１ｋが明けられる場所は、集積回路の動作を阻害しない場所、例えば素子が形成されていない場所である。
【００２７】
図５は、実施の形態１による被測定デバイスの加工形状の他の例を示す断面図である。図５において、図１と同一符号のものは図１の同一符号部分相当する部分である。図５に示すＥＢテスタ用試料（被測定デバイス１Ｙ）では、ＳＯＩ層１ｂが露出されている。図５に示す試料を用いれば、絶縁層１ｃに二次電子が蓄積されない分だけ図１に示す試料を用いる場合に比べて電位コントラスト像が見やすく電位波形も精度よく観測することができる。しかもＳＯＩ層１ｂが残っているので半導体素子の動作は可能である。
図５に示す被測定デバイス１Ｙの加工は、図１に示す被測定デバイス１ＸのＳＯＩ層１ｂをストッパーとして絶縁層１ｃをエッチングして除去することにより行うことができる。
【００２８】
図６は、実施の形態１による被測定デバイスの他の例を示す断面図である。図６において、図１と同一符号のものは図１の同一符号部分に相当する部分である。図６に示すＥＢテスタ用試料（被測定デバイス１Ｚ）は、ｐ型シリコン層１ｍおよびウェル１ｎを含む、数百μｍの厚みを有するシリコン基板１ｔを備えており、これを観測したい領域において所定の厚み１Ｌが残るようにエッチングされている。この厚み１Ｌは、拡散領域１ｅの厚さよりも厚く、集積回路の動作を阻害しないように設定される。ただし、この厚み１Ｌがあまり厚くなると、電子ビームを照射して行う電位波形や電位コントラスト像の観測に支障がでるため、拡散領域１ｅの電位変化が二次電子に反映されてＥＢテスティングが可能となる厚みという制限がある。
【００２９】
実施の形態２．
次に、この発明の実施の形態２による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図７を用いて説明する。
図７に示すように、ＥＢテスタ１０の真空チャンバー１０ｂ内の切り替えステージ４１に赤外線カメラ４０を設置する。この赤外線カメラ４０は、被測定デバイス１Ｘの裏面の配線パターンを観察するのに用いられる。被測定デバイス１Ｘの表面側に形成された配線パターンを観察するには、シリコンの波長吸収帯（λ＝１１００ｎｍ未満）よりも波長が長い赤外領域（λ＝１１００ｎｍ以上）に感度を持つ赤外線カメラ４０が必要になる。つまり、この赤外線カメラ４０は、シリコン層１ａの波長吸収帯と異なる領域の波長を持つ赤外光が照射された被測定デバイス１Ｘからの反射光を検出できるカメラである。
【００３０】
電子ビーム１５の中心軸４３は、電子ビーム照射器１３を載置しているＸＹステージ４５によって移動されうる。赤外線カメラ４０は切替ステージ４１によってＸＹ方向に移動される。そして、赤外線カメラ４０は赤外線カメラ４０の視野の中心４２を電子ビーム１５の中心軸４３と一致させて被測定デバイス１Ｘの裏面から見た配線パターンの像、すなわち裏面配線パターン像を撮ることができる。
【００３１】
裏面からＥＢテストを行うには、電子ビーム１５を照射するＭＯＳトランジスタ等の拡散領域１ｅの位置を認識する必要があり、そのためまず上述のようにして電子ビーム１５が照射されるところの裏面配線パターンを赤外線カメラ４０により観察する。次に、電子ビーム１５を照射するのに差し障りがないところまで切り替えステージ４１によって赤外線カメラ４０を移動する。その後、電子ビーム１５を照射して電位コントラスト像等の観測を行う。
電子ビーム照射器１３、ＸＹステージ４５、赤外線カメラ４０および切替ステージ４１等の全ての操作はコントローラー１０ｃにより行う。
【００３２】
以上説明したように、被測定デバイス１Ｘ（半導体集積回路）の裏面配線パターン像を得るために赤外線カメラ４０は必要不可欠である。実施の形態１では被測定デバイス１Ｘの裏面から穴を明けて配線パターンの位置を確認するのに対し、実施の形態２による故障箇所特定方法および故障箇所特定装置では、ＥＢテスタ１０の真空チャンバー１０ｂ内に設置された赤外線カメラ４０で裏面配線パターンを認識することにより、裏面配線パターン像と電位コントラスト像等との対応を取りながら裏面ＥＢテストをすることができる。例えば、図７に示すＥＢテスタ１０を使用すれば、赤外線カメラ４０で撮影した裏面配線パターン像５０と電子ビーム１５を用いて得た電位コントラスト像５１とを重ねた像５２を、図８に示すように画面に表示することができる。像５２における高輝度部５１ｂと裏面配線パターン５０ａとの関係から裏面配線パターン５０ａと拡散領域１ｅの位置の対応が明確になる。電位コントラスト像５１は、例えば図４に示した電位コントラスト像に相当するものである。
真空チャンバー１０ｂ内から被測定デバイス１Ｘを取り出さずに、裏面配線パターン観察とＥＢテストを切り替えて行うことができ、位置合わせの精度向上、操作性の向上、解析の効率化などが実現できる。
なお、上記実施の形態２では、赤外線カメラ４０を用いる場合について説明したが、赤外線以外の光であってもよく、半導体基板を透過する光であって金属で反射される光であればよく、赤外線カメラ４０に代えてこのような光に基づいて撮影できるカメラを用いても上記実施の形態２と同様の効果を奏する。
【００３３】
実施の形態３．
次に、この発明の実施の形態３による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図７、図９および図１０について説明する。被測定デバイス１Ｘに関するパターンレイアウト図５３のデータが、図７に示すパターンレイアウト図のデータベース５６からＥＢテスタ１０へ入力される。例えば、このパターンレイアウト図５３は被測定デバイス１Ｘの設計時に得られるものである。図９に示すように、パターンレイアウト図５３を反転させて裏側からパターンレイアウト図５３を観た状態の図、すなわち裏面レイアウト図５４をＥＢテスタ１０が公知の方法で作成する。
この裏面レイアウト図５４と裏面配線パターン像５０との整合をとること、換言すれば、裏面レイアウト図５４と裏面配線パターン像５０との位置合わせが行われることによって、電子ビーム１５が照射されていて観測が行われている部分の位置が、裏面レイアウト図５４において認定される。ここで、裏面配線パターン像５０に代えて裏面配線パターン像と電位コントラスト像等とを重ねた像５２を用いて同様の位置合わせをすることもできる。従来は表面から観たレイアウト図５３を用いて位置合わせが行われていたものを裏面レイアウト図５４を用いただけであり、従来と同様に位置合わせが行える。
【００３４】
このような工程を電子ビーム１５の照射位置を移動させて異なる３つまたは４つの箇所で繰り返し行うことで、裏面レイアウト図５４における位置の認定が全て正しかったか否かを確認でき、電子ビーム１５の照射位置と裏面レイアウト図５４の表示をリンクできる。そして、電子ビーム１５の照射位置を裏面レイアウト図５４上で特定できることによって、トランジスタレベルの回路図５８と電子ビーム１５の照射位置のリンクも可能になる。従って、電位波形図５９とトランジスタレベルの回路図５８とのリンクも可能になる。また、電子ビーム１５が照射されている箇所の電位コントラスト像５１とその箇所の裏面レイアウト図５４も表示できる。前述のように各リンクが実施されている状態では、裏面レイアウト図５４とリンクしたトランジスタレベルの回路図５８は、例えば、ＥＢテスタ１０にネットリストのデータ５５を与えることで得られる。また、トランジスタレベルで電子ビーム１５の照射位置が特定されているため、電位波形５９とリンクさせてシミュレーション波形６０が表示できる。シミュレーション波形６０はＥＢテスタ１０にシミュレーションデータ５７を与えることによってモニター１０ａへの表示が可能になる。
【００３５】
そして図１０に示すように、裏面レイアウト図５４と、電位コントラスト像５１（または電位コントラスト像５１に裏面配線パターン像５０を重ね合わせた像５２）と、トランジスタレベルの回路図５８と、実測波形の期待値としてトランジスタレベルのシミュレーション波形６０とをリンクさせ、被測定デバイス１Ｘ（半導体集積回路）の内部へ素子レベルでＣＡＤナビゲーションが行われる。
【００３６】
被測定デバイス１Ｘの裏面の入力側または出力側から回路内部へ前記ＣＡＤナビゲーションを用い電位波形または電位コントラスト像を追跡することで、従来表面からのＥＢテストでは不可能とされたトランジスタレベルの故障箇所特定を高検出率かつ効率よく可能とすることができる。
【００３７】
実施の形態４．
次に、この発明の実施の形態４による半導体集積回路の故障箇所特定方法および故障箇所特定装置を図１１について説明する。実施の形態４による故障箇所特定装置においては、ウェーハの状態で集積回路の評価を行うためにウェーハステージ７０が付加される。ウェーハステージ７０内は、ＥＢテスタ１０の真空チャンバー１０ｂとつながっていて観測中は真空になる。ウェーハ７１は、ウェーハステージ７０内で固定される。電子ビーム１５は、ウェーハ７１の裏面から照射される。ウェーハ７１の表面に形成されている素子の動作を解析できるように、被測定デバイス１Ｘと同様に、ウェーハ７１は観測される箇所が裏面から研磨されているため薄くなっている。
【００３８】
ウェーハレベルで裏面からＥＢテストを行う際、プローブカード７２の針先７３をウェーハ２５内の被測定集積回路の金属パッドに接触させる。テスト装置１１からバス１１ａを通してプローブカード７２にテスト信号が与えられているが、このテスト信号を被測定集積回路に伝達するために、金属パッドと針先７３の電気的接続が必要になる。光学顕微鏡７４によってプローブカード７２の開口部７２ａを通して針先７３が拡大して観察される。そのため、針先７３と金属パッドの接触が真空中で容易に行える。
なお、ＥＢテスタ８のウェーハステージ７０内に光学顕微鏡７４に代えて小型カメラを設置してもよく、上記実施の形態４と同様の効果を奏する。
【００３９】
【発明の効果】
以上説明したように、第１の発明に係る半導体集積回路の故障箇所特定方法によれば、集積回路を動作させつつ、集積回路が表面に形成された半導体基板の裏面に照射した電子ビームによって半導体素子のレベルで拡散領域の電位波形や電位コントラスト像を観測でき、素子レベルでの故障箇所の特定を効率よく容易に行うことができるという効果がある。そして半導体基板を透過する光によって半導体集積回路の配線を確認でき、故障箇所を特定する確度が向上するという効果がある。
【００４０】
第２の発明に係る半導体集積回路の故障箇所特定方法によれば、集積回路を動作させつつ、集積回路が表面に形成されたウェーハの裏面に照射した電子ビームによって半導体素子のレベルで拡散領域の電位波形や電位コントラスト像を観測でき、素子レベルでの故障箇所の特定を効率よく容易に行うことができるという効果がある。そしてウェーハの表面へのプローブカードの針当てを拡大手段によって容易化できるという効果がある。
【００４１】
第３の発明に係る半導体集積回路の故障箇所特定方法によれば、絶縁層をストッパーとして利用して前記裏面のエッチングを行うことで、半導体集積回路を構成する素子が動作可能な範囲で半導体基板あるいはウェーハを薄くすることを容易化でき、そのため精度の高い故障箇所の特定が容易化されるという効果がある。
第４の発明に係る半導体集積回路の故障箇所特定方法によれば、絶縁層を除去することで半導体層へ直接に電子ビームを照射することができ、観測の精度をさらに高くすることができるという効果がある。
【００４３】
第５の発明に係る半導体集積回路の故障箇所特定方法によれば、レイアウト図上で動作に異常のある素子を確認でき、故障箇所の特定が容易になるという効果がある。
【００４４】
第６の発明に係る故障個所特定方法によれば、ウェーハの表面へのプローブカードの針当てを拡大手段によって容易化できるという効果がある。
【００４５】
第７の発明に係る故障個所特定装置によれば、赤外線カメラによって半導体集積回路の配線を確認でき、故障箇所を特定する確度が向上するという効果がある。
第８の発明に係る故障個所特定装置によれば、電子ビームをウェーハの裏面から照射するために電子ビームをウェーハ上に形成された集積回路の位置の認識に用いることができなくとも、拡大手段によってプローブカードの針を当てるウェーハ上の位置の認識を行うことができ、プローブカードの針当てを拡大手段によって容易化できるという効果がある。
【図面の簡単な説明】
【図１】 実施の形態１による被測定デバイスの加工形状の一例を示す断面図である。
【図２】 実施の形態１によるＥＢテスタの一使用態様を示す模式図である。
【図３】 被測定デバイスの電位波形の一例を示す波形図である。
【図４】 被測定デバイスの電位コントラスト像を示す絵画図である。
【図５】 実施の形態１による被測定デバイスの加工形状の他の例を示す断面図である。
【図６】 実施の形態１による被測定デバイスの他の例を示す断面図である。
【図７】 実施の形態２によるＥＢテスタの構成の一例を示す模式図である。
【図８】 裏面配線パターン像と電位コントラスト像の合成を示す概念図である。
【図９】 裏面配線パターン像と裏面レイアウト図とを用いた位置合わせ工程を示す概念図である。
【図１０】 リンクされた、トランジスタレベルの回路図と裏面レイアウト図と裏面配線パターン像とトランジスタレベルのシミュレーション波形とを示す絵画図である。
【図１１】 実施の形態４によるＥＢテスタの構成の一例を示す模式図である。
【図１２】 ＥＢテスタを用いた従来の測定方法における被測定デバイスの一例を示す断面図である。
【図１３】 従来のＥＢテスタの一使用態様を示す模式図である。
【符号の説明】
１Ｘ〜１Ｚ 被測定デバイス、１ａ シリコン層、１ｂ ＳＯＩ層、１ｃ 絶縁層、１ｅ 拡散領域、１ｈ 保護膜、１ｓ ＳＯＩ基板、１ｔ シリコン基板、１０ ＥＢテスタ、１１ テスト装置、１２ ＤＵＴボード、１５ 電子ビーム、１６ 二次電子、４０ 赤外線カメラ、４１ 切り替えステージ、４５ ＸＹステージ、５０ 裏面配線パターン像、５１ 電位コントラスト像、５４ 裏面レイアウト図、５８ トランジスタレベルの回路図、６０ トランジスタレベルのシミュレーション波形、７０ ウェーハステージ、７１ ウェーハ、７２ プローブカード、７４ 光学顕微鏡。
Claims (8)
- 集積回路を動作させつつ、前記集積回路が表面に形成された半導体基板の裏面側に電子ビームを照射して、前記半導体基板の拡散領域の電位による影響を受けた二次電子を観測する工程と、
前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程と
を備え、
前記観測する工程は、
前記半導体基板を透過する光に基づいて撮影するカメラで裏側から前記半導体基板を捉えた裏面配線パターン像または裏面レイアウト図を用い、前記二次電子から得られる映像について前記半導体基板における位置を認識する工程を含む、集積回路の故障箇所特定方法。 - 集積回路を動作させつつ、前記集積回路が表面に形成されたウェーハの裏面側に電子ビームを照射して、前記ウェーハの拡散領域の電位による影響を受けた二次電子を観測する工程と、
前記観測する工程における観測結果から前記集積回路の故障箇所を特定する工程と
を備え、
前記観測する工程は、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含む、集積回路の故障箇所特定方法。 - 前記集積回路は、絶縁層上に設けられた半導体層に形成されており、
前記観測する工程に先だって前記半導体層の下の絶縁層をストッパーとして利用して前記裏面のエッチングを行う工程をさらに備える、請求項１又は請求項２記載の集積回路の故障箇所特定方法。 - 前記観測する工程に先だって、かつ前記エッチングを行う工程の後に、前記絶縁層を除去する工程をさらに備える、請求項３記載の集積回路の故障箇所特定方法。
- 前記観測する工程に先だって、
前記集積回路の裏面レイアウト図と前記裏面配線パターン像から観測位置を特定する工程をさらに備える、請求項１記載の集積回路の故障箇所特定方法。 - 前記半導体基板はウェーハであって、
前記観測する工程は、前記ウェーハの表面を拡大した像を得ることができる拡大手段を用いて、プローブカードの針先を前記ウェーハの所定の位置に合わせる工程を含む、請求項１及び請求項３から請求項５のうちのいずれか一項に記載された集積回路の故障箇所特定方法。 - 表面に集積回路が形成された半導体基板から二次電子を得るため、前記半導体基板に対し、該半導体基板の裏側から電子ビームを照射する電子ビーム照射手段と、
前記集積回路を駆動するテスト装置と、
前記二次電子を検出する二次電子検出器と、
前記電子ビーム照射手段と同じ側から前記集積回路の配線の映像を捉えるための、前記半導体基板を透過する光に基づいて撮影するカメラと
を備える、故障箇所特定装置。 - 表面に集積回路が形成されたウェーハの裏面から二次電子を得るために前記ウェーハの裏面に電子ビームを照射する電子ビーム照射手段と、
前記二次電子を検出する二次電子検出器と、
前記ウェーハの表面から前記ウェーハに電気信号や電源を供給するためのプローブカードと、
前記プローブカードの針を前記ウェーハに当てるために前記ウェーハの表面を拡大した像を得るための拡大手段と
を備える、故障箇所特定装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31982997A JP3813336B2 (ja) | 1997-11-20 | 1997-11-20 | 集積回路の故障箇所特定方法および故障箇所特定装置 |
| US09/079,283 US6137295A (en) | 1997-11-20 | 1998-05-15 | Method of detecting defect of integrated circuit and apparatus thereof |
| DE19829292A DE19829292A1 (de) | 1997-11-20 | 1998-06-30 | Verfahren zum Erfassen eines Defektes einer integrierten Schaltung und zugehöriger Einrichtung |
| KR1019980048392A KR19990045228A (ko) | 1997-11-20 | 1998-11-12 | 집적 회로의 고장 개소 특정 방법 및 고장 개소 특정 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31982997A JP3813336B2 (ja) | 1997-11-20 | 1997-11-20 | 集積回路の故障箇所特定方法および故障箇所特定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154695A JPH11154695A (ja) | 1999-06-08 |
| JP3813336B2 true JP3813336B2 (ja) | 2006-08-23 |
Family
ID=18114686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31982997A Expired - Fee Related JP3813336B2 (ja) | 1997-11-20 | 1997-11-20 | 集積回路の故障箇所特定方法および故障箇所特定装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6137295A (ja) |
| JP (1) | JP3813336B2 (ja) |
| KR (1) | KR19990045228A (ja) |
| DE (1) | DE19829292A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235800B1 (en) * | 2000-05-31 | 2007-06-26 | Advanced Micro Devices, Inc. | Electrical probing of SOI circuits |
| JP4190828B2 (ja) * | 2002-08-21 | 2008-12-03 | Ｎｅｃエレクトロニクス株式会社 | プローブ検査装置および方法 |
| US7112981B1 (en) * | 2004-06-21 | 2006-09-26 | National Semiconductor Corporation | Method of debugging a 3D packaged IC |
| US7634127B1 (en) * | 2004-07-01 | 2009-12-15 | Advanced Micro Devices, Inc. | Efficient storage of fail data to aid in fault isolation |
| KR100699899B1 (ko) * | 2006-05-08 | 2007-03-28 | 삼성전자주식회사 | 집적회로 장치 제조용 마스크 검사 장치 및 그 검사 방법 |
| US8068674B2 (en) * | 2007-09-04 | 2011-11-29 | Evolution Robotics Retail, Inc. | UPC substitution fraud prevention |
| US8159243B2 (en) * | 2008-11-13 | 2012-04-17 | Dcg Systems, Inc. | Probe tip to device pad alignment in obscured view probing applications |
| JP6174991B2 (ja) * | 2013-12-20 | 2017-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10429437B2 (en) * | 2015-05-28 | 2019-10-01 | Keysight Technologies, Inc. | Automatically generated test diagram |
| JP6387443B2 (ja) * | 2017-07-07 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN114441922B (zh) * | 2022-04-02 | 2022-06-14 | 深圳市赛元微电子有限公司 | 一种半导体器件测试装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417203A (en) * | 1981-05-26 | 1983-11-22 | International Business Machines Corporation | System for contactless electrical property testing of multi-layer ceramics |
| EP0129508B1 (fr) * | 1983-05-25 | 1987-01-21 | Battelle Memorial Institute | Procédé d'examen et de test d'un dispositif électrique du type des circuits intégrés ou imprimés |
| DE19526194C2 (de) * | 1994-07-18 | 2002-11-07 | Advantest Corp | Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen |
| US5966019A (en) * | 1996-04-24 | 1999-10-12 | Boxer Cross, Inc. | System and method for measuring properties of a semiconductor substrate in a fabrication line |
-
1997
- 1997-11-20 JP JP31982997A patent/JP3813336B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-15 US US09/079,283 patent/US6137295A/en not_active Expired - Fee Related
- 1998-06-30 DE DE19829292A patent/DE19829292A1/de not_active Ceased
- 1998-11-12 KR KR1019980048392A patent/KR19990045228A/ko active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| DE19829292A1 (de) | 1999-06-02 |
| KR19990045228A (ko) | 1999-06-25 |
| US6137295A (en) | 2000-10-24 |
| JPH11154695A (ja) | 1999-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101009455B1 (ko) | 고장해석방법 및 고장해석장치 | |
| JPH0714898A (ja) | 半導体ウエハの試験解析装置および解析方法 | |
| JP3813336B2 (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| US6395580B1 (en) | Backside failure analysis for BGA package | |
| KR100402044B1 (ko) | 비파괴 검사 방법 | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| US6387715B1 (en) | Integrated circuit defect detection via laser heat and IR thermography | |
| JP3955445B2 (ja) | 半導体装置の検査方法及び試料検査装置 | |
| KR20040035553A (ko) | 고장 해석 방법 | |
| JPH0917831A (ja) | ウエハプロービング装置 | |
| KR100825785B1 (ko) | 칩 위치 식별장치 및 이를 이용한 칩 위치 식별 방법 | |
| JP2004536288A (ja) | 集積回路の裏側電圧の測定 | |
| JP2002313859A (ja) | 非破壊検査方法および装置ならびに半導体チップ | |
| JP2009290032A (ja) | 評価解析システム及びプローブカード | |
| CN117616292A (zh) | 半导体故障解析装置及半导体故障解析方法 | |
| JP2003007792A (ja) | 半導体解析装置、半導体解析方法及び半導体装置の製造方法 | |
| US6469536B1 (en) | Method and device for providing symetrical monitoring of ESD testing an integrated circuit | |
| US6995564B1 (en) | Method and system for locating chip-level defects through emission imaging of a semiconductor device | |
| JP2005347773A (ja) | 試料検査装置 | |
| US7518391B2 (en) | Probe card and a method for detecting defects using a probe card and an additional inspection | |
| JP2005347773A5 (ja) | ||
| KR100531957B1 (ko) | 전/후면 겸용 불량 위치 검출 장치 및 방법 | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| KR100553812B1 (ko) | 전/후면 겸용 불량 위치 검출 장치 및 방법 | |
| KR100912847B1 (ko) | Ｅ-빔 프로빙에 의한 진단 및 비어의 신뢰성 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |