JP2894078B2 - 集積回路装置の故障解析装置及び故障解析方法 - Google Patents

集積回路装置の故障解析装置及び故障解析方法

Info

Publication number
JP2894078B2
JP2894078B2 JP4090187A JP9018792A JP2894078B2 JP 2894078 B2 JP2894078 B2 JP 2894078B2 JP 4090187 A JP4090187 A JP 4090187A JP 9018792 A JP9018792 A JP 9018792A JP 2894078 B2 JP2894078 B2 JP 2894078B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
failure
electron beam
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4090187A
Other languages
English (en)
Other versions
JPH05107322A (ja
Inventor
徹 辻出
豊一 中村
清 二川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4090187A priority Critical patent/JP2894078B2/ja
Publication of JPH05107322A publication Critical patent/JPH05107322A/ja
Application granted granted Critical
Publication of JP2894078B2 publication Critical patent/JP2894078B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路装置、特に論理
集積回路の故障解析手法に関する。
【0002】
【従来の技術】集積回路(以下、LSI)の集積回路は
年々上がっており、今や数十万ゲートの論理集積回路が
登場するに至っている。このような数百万個のトランジ
スタが存在するLSIの故障解析は、設計者自身の英知
をもってしてもきわめて困難であり、不良箇所の特定だ
けでも1カ月に及ぶこともまれではない。まして設計者
以外の人が故障解析をすることは、ほとんど不可能に近
い。しかしながらLSIのユーザー自身が解析をした
り、ASICについては装置設計者がLSIの機能設計
や論理設計した後、CAD処理によりマスクパターンを
作れるために、設計者でもマスクレイアウトについては
全く分からないという事態が生じている。さらにASI
C専用工場、マイコン専用工場では、これらのLSIを
用いて歩留り向上をはかる場合、生産技術者が歩留り向
上対策のための解析をする局面も徐々にではあるが多く
なっている。このような要求に対応するため、これまで
も内部テスト回路を内蔵するなど、できるだけ容易に故
障発生場所を見つける方法が取られてきたが、チップの
サイズが大きくなること、汎用性がないためテスト回路
設計に工数が係るなどの問題があった。
【0003】一方、T.Mayにより1984年のリラ
イアビリティ・フィジクス・コンファレンスに“Dyn
amic Fault Imaging of VLS
IRandom Logic Devices”の題で
発表されたDFI(ダイナミック・フォールト・イメー
ジング)という手法が、上記の多くの問題を解決してく
れるとして話題を集めた。以下にこの手法について簡単
に述べる。LSIテスタで駆動しているLSIチップに
電子ビーム(以下EB)を照射すると、2次電子が表面
から出て来る。配線が高電位になっている場合は、飛び
出した電子の大部分が引き戻されるために電子検出器に
到達する電子が少ない。他方、低電位の場合は多くの電
子が検出される。このため配線の電位によりコントラス
ト像が得られる。この原理を応用した電子ビームテスタ
(以下、EBテスタ)を用いて図2に示す方法で不良箇
所を見つける。縦軸はLSIチップの位置を表す。上部
がボンディングパッドの位置を、また下方に行くに従い
中心に近くなる。横軸は時間軸であり、LSIのテスト
パターン(テストペクトル)を次々入力端子から入れる
ため、テストパターン番号順と考えてよい。まず良品の
各テストパターンにおける電位コントラスト像をダイナ
ミック的に取り込む。次に不良品の電位コントラスト像
を取り込み、この差分を取ることにより故障像が得られ
る。LSIテスタがLSIを不良と判定するのは、出力
のボンディングパッドに出て来る“1”,“0”情報が
期待値と異なる場合である。この故障をテストパターン
番号を若い番号の方に戻しながら故障像を辿ることによ
り、故障箇所の論理的発生場所を発見することができ
る。この場所を物理的に解析することにより故障原因を
見つけることができる。
【0004】この方法を用いれば設計レイアウトデータ
がなくても、また、このLSIの設計者でなくても不良
の箇所を見つけ出すことができる。
【0005】通常、DFI像(不良品像、良品像、故障
像)の取得、編集はワークステーション上で行われてい
る。従来、DFI手法により故障箇所を絞り込むに際し
て、チップ上の位置情報をワークステーションのCRT
画面上で取る手段としては、CAD情報としてのレイア
ウト設計情報か、SEM像の情報が用いられている。
【0006】
【発明が解決しようとする課題】しかしながら従来のD
FIの方式では、ある倍率で視野に入っている全領域に
ビームを照射している。このため例えば配線の電位像が
明確に区別できる倍率まで上げビームを掃引する場合、
全チップの掃引を終わるためにはきわめて長時間かかっ
てしまう。例えば10mm角のチップの場合、400μ
角サイズでビームを掃引すると625回の掃引が必要で
ある。3000パターン目でテスタ不良と判断された場
合、0から3000までの間のテストパターンを何回も
廻しながら電位像を取り込むため、400μ角サイズで
数分から数十分の時間がかかる。これを各パターンに対
して繰り返し、かつ良品、不良品に対して行って故障箇
所を見つけるためには数日もかかってしまう。このため
場所的、時間的な全ての組合せに対して電位像を取り込
むのはほとんど不可能である。そこで、自動的判定方で
なく、場所的に故障像を辿りながら対話的に故障箇所を
絞り込む方式が提案されている。しかし前述したように
配線が明確に見える倍率で追跡する場合、その時点での
観測領域がチップのどの位置にあるのかを知る手段がな
く、故障像を見失うことが頻発する。かつ従来のEBの
掃引方式では、やはり長時間かかってしまう欠点を有し
ている。
【0007】位置情報をCAD情報としてのレイアウト
設計情報やSEM像の情報で得る際、以下に示すような
問題点があった。 (1)CAD情報としてのレイアウト設計データ この情報は通常、集積回路のユーザー側では得にく
い。 この情報が集積回路のユーザー側で得られる場合で
も、ソフト/ハード両面のインターフェース設備が用意
には行えない。 (2)SEM情報の情報 この情報は表面の形状を反映したコントラストが主であ
るため、最上層以外の配線や拡散層の位置情報が得にく
い。
【0008】本発明の目的はこのような問題点を解決し
た半導体集積回路の故障箇所絞り込み支援方法を提供す
ることにある。
【0009】
【課題を解決するための手段】本願発明の第1の要旨
は、互いに表面からの深さの異なる複数の配線を含む集
積回路装置に電子ビームを照射する電子ビーム発生器
と、電子ビーム照射時に集積回路装置で発生する2次電
子線を検出する検出器と、電気ビームの集積回路装置上
の照射位置を制御する位置制御手段とを含む集積回路装
置の故障解析装置において、上記2次電子線の強度差に
基づき上記複数の配線の表面からの深さの差を判断し該
判断結果に基づき表面からの深さの差を示す配線パター
ンをモニタ画面上に表示することである。
【0010】本願発明の第2の要旨は、互いに表面から
の深さの異なる複数の配線を含む集積回路装置の故障解
析方法において、上記複数の配線に電子ビームを照射す
る段階と、配線の表面からの深さの差に応じた2次電子
線の強度分布に基づき電位コントラスト像を形成する段
階と、上記電位コントラスト像に基づきレイアウトデー
タを形成しモニタ画面として表示する段階とを含むであ
る。
【0011】最初の問題点に対しては前に述べたEBテ
スタの電位コントラスト像を用い、配線の像を抽出しチ
ップ全面のデータを一時貯えることにより配線のレイア
ウトデータを作り、これをナヒゲーションツールとして
用いることにより解決できる。配線は高電位、低電位い
ずれでもよく、したがって、最初のテストパターンから
抽出できる。
【0012】後の問題は上述の配線レイアウトデータか
ら観測領域にある配線上の点照射場所を決め、この点照
射情報の良品,不良品の差をとってから、この差点情報
を上記配線像に重畳する方式をとることで、解決するこ
とができる。この方式では配線領域以外のいわゆるフィ
ールド領域はビームを照射する必要がなく、かつ配線領
域全面照射でなく、点照射になるので照射時間を従来時
間の数百分の一から数千分の一にすることができる。
【0013】また本発明の故障解析方法において、電子
ビームを照射する点を2次元格子状に配している。この
格子間隔を例えば集積回路の配線間隔に等しくとり、い
くつかの配線の中央部を格子点に合わせ込むことによ
り、各配線での電位を選択的に得ることができる。この
選択率は、従来のDFIにより電位コントラスト像を取
り込む場合に比べて数百分の1である。なぜならば従来
は面情報を利用していたものを格子点に集約した点上情
報を利用しているからである。この選択率の分、すなわ
ち数百倍、情報を得る時間を短縮することができる。
【0014】また、格子点を用意し集積回路に合わせ込
む方法を不良品に対して行うことにより、良品と不良品
それぞれに対する点情報を得ることができる。これらの
点情報をその並びにしたがって1対1に比較することに
より、良品と不良品間で対応する点情報間で電位が異な
った点を見いだすことができる。その点が情報列中にお
いてどの順位にあるかにより、集積回路上のどの箇所に
不良があるかを指摘することができる。この場合、従来
のDFIで問題になっていた電位コントラスト像の位置
合わせ込みのずれや、良品と不良品の相当する配線の幅
の不均一性からくる不良品判定の曖昧さを排除すること
が可能になる。
【0015】
【実施例】次に図面を参照して本発明の実施例を説明す
る。
【0016】図1は本発明の故障解析装置の第1実施例
を示す図である。この故障解析装置は、EBテスタの鏡
筒101、EB発生器102、テストボード104、X
Yステージ105、2次電子検出器106、LSI10
3に電源電圧とテストパターンを与えるLSIテスタ1
07、XYステージ駆動装置108、ビームパルス制御
装置110、検出した2次電子を画像情報に処理した
り、この情報を蓄積したり、また画像データからEB照
射位置を計算し、ビームパルス制御装置110やXYの
ステージ駆動装置108を制御するCPU109、得ら
れたレイアウトモニタ図や電位コントラスト像を表示す
るCRT111を備えている。
【0017】次にこの故障解析装置で行われる解析手順
を、図3の流れ図を参照しながら説明する。
【0018】まず、LSI103をテストボード104
上に載置し(S1)、LSIの電位コントラスト像を得
る(S2)。この際テストパターンは何でもよく、した
がって最初のパターンを廻しながら電位情報を取り出
す。この際、配線の高,低電位は関係なく像として出た
ものはすべて配線像として取り込まれる(S3)。
【0019】図4〜図6はこの装置から得られる配線像
をよりよく理解するための例示である。図4により示さ
れる論理回路は、図5のマスクレイアウト図で実現され
る。図6は、この部分の電位コントラスト像である。1
層目A1配線と2層目A1配線パターンが抽出される。
ここではポリシリコン配線電位コントラスト像は表示し
ていない。図4に示されるH(高電位)、L(低電位)
での論理では、黒の部分31がH(高電位)で、白の部
分32がL(低電位)である。この例では1層目A1と
2層目A1の濃さに差がついていないように表示した
が、実際には配線上の絶縁膜の厚さが異なるため電子検
出器106に到達する電子の量も異なる。このことを利
用して、1層目Al,2層目Alを区別することができ
る。
【0020】図7はこのLSIの断面図であり、この図
において401はシリコン基板、402は拡散層、40
3はポリシリコン配線層、404は1層目Al、405
は2層目Al、406は絶縁膜である。1,2,3及び
1’,2’,3’は各々入射EBと放出される2次電子
ビームを示している。
【0021】図8は放出されて来る電子ビーム1’,
2’,3’の強度分布を表している。図から分かるよう
に、絶縁膜406から放出された2次電子は、下に存在
する各配線の電界の影響を受ける。各層の上の絶縁膜4
06の種類や厚さが異なるため、同じ高電位でも影響の
受け方が異なる図8の用になる。各層に対ししきい値を
設定することで、どの層からの電子ビームであるかが区
別できるので、少なくとも配線層に対しては1層目アル
ミ配線404および2層目アルミ配線405さらにはポ
リシリコン配線403のレイアウト図を作成することが
できる。前述したようにたとえ高倍率でデータを取り込
んだとしても長いパターンを廻す必要がなく、取り込ん
だ後はCPUの画像処理時間のみで済み、短時間で配線
レイアウト像を得る。図9はCRT80上の画面を示
す。マルチウインドにして、右に上記の方法により得ら
れた全体のナビゲーション用モニタ図82、左に現在調
査している場所の電位コントラスト像81が表示されて
いる。モニタ図82上に現在の場所をハイライト表示す
ることで、より故障解析がやり易くなる。もちろん右の
ナビゲーション用のモニタ図82の倍率は自由に返るこ
とができる。
【0022】次にビーム掃引時間の短縮化について説明
する。再び図3においてレイアウト図を得た後、配線デ
ータはいくつかの矩形に分けられる(S4)。図10
(a)〜(c)は矩形の分け方を説明するための図であ
る。1層目のアルミ配線91と2層目のアルミ配線92
が互いに交差している例を用いる。この視野内で2層目
のアルミ配線92は図10(b)のように認識される。
この層は同一電位なので図10(a)に点線93で示す
ようにすべての面にそってビームを掃引する必要はな
く、少なくとも1点の電位情報を得れば良い。ビーム照
射場所を・印で示す。一方、図10(c)は1層目のア
ルミ配線91のビーム照射場所(・印)を示している。
1層目アルミ配線91と2層目アルミ配線92の重なり
部分については避けるように照射場所を自動的あるいは
手動で選ぶことができる。選ばれた矩形の中の照射位置
を示す点座標を登録する(S5)。
【0023】以上の説明では完全に1層目のアルミ配線
91と2層目のアルミ配線92が区別できる場合につい
て述べたが、S/N比または分解能の問題で、必ずしも
各層を区別できない場合でも、図10(b’),
(c’)に示すように各層が交差する境界線により囲ま
れた部分で少なくとも1箇所のビーム照射を行うことで
も大幅に掃引時間を短縮することができる。
【0024】また以上は矩形になる場合について説明し
たが、曲線になっていても本質的に何ら問題はない。交
差している場所を避けたり、例えば、任意の点を選択す
るアルゴリズムを本実施例のCPU109の中に組み込
んでおけばよい。登録されたEB照射座標での照射を良
品、不良品で行い(図3,S6及びS7)、この差分を
とる(S8)。その後、この差分情報を幅を持った配線
レイアウト像上に複写する(S9)ことで、電位コント
ラスト像すなわち故障像を得ることができる。
【0025】図3のフローでは、点情報の差を先にとっ
たが、点情報をレイアウト像に重畳した後、この差をと
る方法も可能である。
【0026】以上は予め照射場所を登録する方法をとっ
たが、ある倍率のある場所での視野を決めた後、例えば
図9の左画面が決まったあと登録してもよい。この際、
レイアウトモニタ情報もこれに連動させることができ
る。
【0027】レイアウト図を得る場合予め光学顕微鏡で
取り込んだ拡散層などの情報と合わせて作ることもでき
る。
【0028】また本実施例での説明では良品と不良品の
比較すなわち2個のLSIを用いたが、例えば設計段階
毎でタイミング不良や電源マージン不良品の原因調査の
段階、すなわち1個のLSIで比較することにより、こ
の不良がどの回路ブロックあるいはどの素子からきたか
も調査できる。
【0029】さらに以上は電位コントラスト像を用いた
場合について説明したが、EBテスタで得られるストロ
ボスコピックな波形を用いて電位情報を得ることもでき
る。
【0030】以上説明したように本実施例はEBテスタ
の電位コントラスト像または波形を用いて配線の像を抽
出し、この貯えた配線像をナビゲーション用モニタとし
てもちいることにより、例えばDFIの手法を用いた故
障解析の場所トレースが容易になる。
【0031】さらにEBの全面照射から電位情報を得な
ければならない配線のみを上述の配線レイアウト情報か
ら抽出し、かつ配線上も面照射でなく点照射に変えるこ
とで照射時間を大幅に削減することができる。これによ
りチップ全面をすべてのパターンに対し故障像を自動的
に得ることも可能となる。
【0032】次に図面を参照して本発明の第2実施例を
説明する。
【0033】図11〜図16は本実施例を説明するため
のものである。図11は論理回路図、図12はこれを実
現するためのマスクレイアウト図である。2層Alプロ
セス品である。GND配線21とVCC配線22の間に
PチャンネルトランジスタとNチャンネルトランジスタ
が形成されている。図11でH(高電位)、L(低電
位)で示される論理を考える。EBテスタで抽出された
電位コントラスト像は、図13のようになる。すなわち
Hの部分31は黒く、Lの部分は白くなる。従来はこの
視野の前面にわたってEBを照射している方法がとられ
ていた。しかし、配線のない領域にはEBを照射する必
要がない。そこで本発明では、配線は少なくとも1点で
電位観測をする。
【0034】図14および図15は各々1層目および2
層目のアルミ配線のレイアウト図である。このマスクデ
ータから(・)で示すような適当な位置41を自動的ま
たは手動で指定し、この場所にのみEBを照射する。従
来の方法によれば500×500点の照射であったもの
が、本発明の方式では7点で済む。もちろん1層目のA
lは2層目のAlの下にあり、この交点での1層目のA
lへのEB照射は不可である。
【0035】以上の例では、各層が互いに接続されてい
ても、別々にすなわち同電位であるにも係わらず、2度
電位を観測していたが、図16ではさらにその照射場所
を少なくしている。予め登録されたマスクデータから互
いの層の接続関係は記憶されている。例えば2層目アル
ミ配線101は1層目アルミ配線102、ポリシリコン
配線103と電気的接続されている。また2層目アルミ
配線105は1層目アルミ配線106と同電位である。
したがって、各々最も観測し易い層1点にEBを照射す
れば充分であり、この例では(・)で示した4箇所61
で済むことになる。但しこの場合は故障が電流リーク不
良や断線不良などが予想されるLSIについては適用す
ることができない。
【0036】図17は以上の方式を用いたDFI故障解
析方法の例を説明する流れ図である。まず観測すべき場
所が視野に入るようにする(S1)。次にその視野の設
計用マスクレイアウトパターンの各層のデータから照射
場所を決める(S2)。この場所でEBを良品に対し照
射し電位抽出する(S3)。同じことを不良品に対して
行い(S4)、これらの差をとる(S5)。各層の故障
情報が点で取り込まれたことになる。この情報をレイア
ウトパターンに複写し電位コントラスト像として処理す
ることによって故障像を得る(S6)ことができる。こ
の際、例えば1層目のアルミ配線の良品と不良品の電位
の差が(H)−(L)の場合は例えば赤、(L)−
(H)の場合は青、2層目のアルミ配線は各々に対し別
の色を当てるデータ処理をすることで、より故障像が分
かりやすく表示される。
【0037】図18はDFIを用いて故障場所を追い込
んでいく際のCRT80への表示の仕方について説明し
たものである。左画面に現在観測している場所の拡大電
位コントラスト像81を、右画面にマスク設計パターン
82の全体像が出ている。このように観測画面とマスク
パターンをマルチウィンドウで表示しナビゲートしなが
ら故障場所を追い込んでいったり、これらを同一倍率に
することにより重ね合わせてより故障箇所を特定し易く
することができる。
【0038】図19は本発明の第3実施例を示す格子状
に配列した電子ビームを照射する点(以下、測定点とす
る)を示している。格子間隔は測定する集積回路の配線
の平均的間隔に等しくしてある。小円10が測定点を示
し、測定点の右上に付した数値が小円に順位を付与して
いる。図20に図19の測定点群を集積回路上に当ては
めた状態を示している。図21の良品の集積回路および
不良品の集積回路に対して図20のように格子状の測定
点群を当てはめると各測定点に対応して電位が得られ、
良品の集積回路および不良品の集積回路に対しての電位
コントラスト像が得られる。ハッチされた部分11がハ
イレベル、シロ抜きの部分12がロウレベルを示してい
る。
【0039】
【表1】
【0040】各測定点に対応して得られた電位の結果を
表1にして示す。表中で、Hは集積回路の電位のハイレ
ベルを、Lがロウレベルを、Iが中間的レベルを示して
いる。差異のところで、○は差がないこと、×は差があ
ることを示している。表1から9番目の測定点において
良品と不良品の電位に不整合があることがわかる。図1
9と図20を合わせてみると9番目の測定点が集積回路
上でどの箇所であるかが容易に分かるので、良品と不良
品の不整合点すなわち論理的な故障が発生している点が
指摘でき、故障解析が容易に行える。
【0041】同様なことを比較のため従来のDFIのよ
うに良品と不良品の電位コントラスト像をそれぞれとっ
てそれを重ね合わせ差をとり不整合を捜したが、イメー
ジをとるのに、前記測定系列から電位をとるのに比べて
100倍時間がかかってしまった。また、画像の合わせ
込みが困難で差の判定にあいまいさが出てきてしまっ
た。この様にして本実施例では、従来例に比べて100
倍速く正確に故障解析ができることが示された。
【0042】この実施例では格子間隔を配線の平均的間
隔に等しくしてあるが、1/n倍(n:自然数)とする
と配線以外の部分も測定することになる。この場合測定
時間は多少かかるが、配線以外の部品つまりバックグラ
ウンドも測定するので、バックグラウンドに対する配線
のコントラストを規格化することができる。良品と不良
品の配線のコントラストは必ずしも同じではないので、
規格化することによってより正確に故障解析ができる。
【0043】また格子間隔をm/n倍(m>n)とする
と配線を間びいて測定することになる。n=1の時はm
倍つまり整数倍となり、n≠1のときは 3/2倍,4
/3倍のように過分数倍となる。普通、故障解析は、ま
ず、集積回路を低倍率で測定(つまり広い領域を測定)
して故障部分を大まかに見当をつけ、見当をつけた部分
を高倍率で測定(つまり狭い領域を測定)して正確な位
置を解析するが、低倍率の測定の時格子間隔をm/n倍
にして測定すると、故障部分の大まかな見当をつけるこ
とができ、このとき測定時間が短縮され能率的である。
低倍率の測定の時格子間隔をm/n倍にし、高倍率の測
定の時1/n倍にして測定すると、能率的でしかも高い
精度の測定ができる。
【0044】なお、実施例では良品と不良品の電位コン
トラスト像の差をとったが、測定すべき集積回路の電位
コントラスト像と設計データとを比較しても良いことは
明かである。
【0045】以上説明したように、本実施例による故障
解析方法は、従来のように集積回路の2次元面の情報を
取り出すのではなく、2次元格子状の点系列において情
報を得る方法である。いわば面情報を点情報で置き換え
ており、情報を得る速度が数百倍に速くなる効果と、良
品と不良品を比較するときに従来できていたイメージ像
の重ね合わせずれによる故障判定の曖昧さの問題が回避
される効果を有する。
【0046】図22はDFI像と光学顕微鏡像との位置
の対応をマウスのポインタで行う方法において、ワーク
ステーションのCRT上の構成の概念を示した図であ
る。DFI像(不良品像,良品像,故障像)4と光学顕
微鏡像5が、別々のウィンドウ2,3内に表示されてい
るワークステーションのCRT画面1上で、 (1)ポインタ6によりDFI像4の任意の箇所を指定
することにより、別のポインタ7が光学顕微鏡像5上の
対応する箇所を指し示す。 (2)また逆にポインタ7により光学顕微鏡像5上の任
意の箇所を指定することにより、別のポインタ6がDF
I像4上の対応する箇所を指し示すことにより、DFI
手法での故障箇所のナビゲーションを支援する。
【0047】尚、対応箇所を指し示す際、ポインタ6,
7の位置が常にウィンドウ2,3内の指定の位置になる
ように試料ステージまたは画像データの表示場所を自動
的に移動する。
【0048】図23は光学顕微鏡像上にDFIの故障像
を重ね合わせ、ナビゲーションを行う方法において、ワ
ークステーションのCRT上の構成の概念を示した図で
ある。DFI像(故障像)4と光学顕微鏡像5が、同一
のウィンドウ2内に表示されているワークステーション
のCRT画面1上で、DFI像を半透明にし光学顕微鏡
像5上に故障像4を重ね合わせることにより、光学顕微
鏡像5上での配線や素子の接続情報を知り、DFI手法
での故障箇所のナビゲーションを支援する。
【0049】以上のように、半導体集積回路の不良品や
故障品を解析する際に、電子ビームテスティング手法な
どのプロービング手法を用いて故障箇所を絞り込む手法
に関するものであり、チップ上の電位情報を像の形で得
ることにより、故障箇所を絞り込む手法のひとつである
DFI手法を例にとり詳細に説明した。このように光学
顕微鏡像情報とプロービングにより得た像のリンクをと
ることにより故障箇所の絞りこみの効率化が計れる。
【0050】図22,図23のナビゲーションを行う方
法によると、 (1)解析対象のチップそのものの光学顕微鏡像を取り
込めばよく、ユーザー側でも容易に得られる。 (2)ソフト/ハード両面のインターフェース整備も比
較的容易に行える。 (3)最上層だけでなく、下層配線、拡散層の位置情報
も容易に得られる。等の効果を奏するものである。
【0051】
【発明の効果】以上説明してきたように、本発明によれ
ば、EBによる全面掃引ではなく予め選択した座標点の
みEB照射するので、短時間のうちに故障解析を終了で
きるという効果を得られる。
【図面の簡単な説明】
【図1】本発明の第1実施例で使用する装置を示すブロ
ック図である。
【図2】従来の解析方法を説明する図である。
【図3】第1実施例の手順を示すフローチャートであ
る。
【図4】第1実施例の解析対象を示す回路図である。
【図5】図4に示した回路のレイアウト図である。
【図6】図5に示したレイアウト中の異なる電位の配線
を示すパターン図である。
【図7】図4に示した回路の半導体基板上の構造を示す
断面図である。
【図8】図7に示した構造にEBを照射したときに得ら
れる2次電子の強度を示すグラフである。
【図9】第1実施例のディスプレイ上の表示を示す正面
図である。
【図10】第1実施例の配線データの分割方法を説明す
る図である。
【図11】本発明の第2実施例で解析の対象となる回路
を示す回路図である。
【図12】図11に示した回路のレイアウト図である。
【図13】図12に示したレイアウト中の異なる電位の
配線を示すパターン図である。
【図14】図13に示した第1層配線のEB照射位置を
示す図である。
【図15】図13に示した第2層配線のEB照射位置を
示す図である。
【図16】図13に示した配線の他のEB照射位置を示
す図である。
【図17】第2実施例の解析手順を示すフローチャート
である。
【図18】第2実施例のディスプレイ上の表示を示す正
面図である。
【図19】第3実施例のEB照射位置を示す図である。
【図20】第3実施例のEB照射位置と配線との関係を
示す図である。
【図21】良品と不良品との電位の相異を説明する図で
ある。
【図22】ワークステーション上の表示を示す正面図で
ある。
【図23】ワークステーション上の他の表示を示す正面
図である。
【符号の説明】
1,2,3 EB 1’,2’,3’ 2次電子 31 高電位配線 32 低電位配線 41,61 EB照射点 101 鏡筒 102 EB発生器 103 LSI 104 テストボード 105 XYステージ 106 2次電子検出器 107 LSIテスタ 108 XYステージ駆動回路 109 CPU 110 ビームパルス制御装置 111 CRT
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−81185 (32)優先日 平3(1991)3月22日 (33)優先権主張国 日本(JP) (58)調査した分野(Int.Cl.6,DB名) G01R 31/302 H01L 21/66 G01R 31/26 G01R 31/02

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 互いに表面からの深さの異なる複数の配
    線を含む集積回路装置に電子ビームを照射する電子ビー
    ム発生器と、電子ビーム照射時に集積回路装置で発生す
    る2次電子線を検出する検出器と、電気ビームの集積回
    路装置上の照射位置を制御する位置制御手段とを含む集
    積回路装置の故障解析装置において、上記2次電子線の
    強度差に基づき上記複数の配線の表面からの深さの差を
    判断し該判断結果に基づき表面からの深さの差を示す配
    線パターンをモニタ画面上に表示することを特徴とする
    集積回路装置の故障解析装置。
  2. 【請求項2】 互いに表面からの深さの異なる複数の配
    線を含む集積回路装置の故障解析方法において、上記複
    数の配線に電子ビームを照射する段階と、配線の表面か
    らの深さの差に応じた2次電子線の強度分布に基づき電
    位コントラスト像を形成する段階と、上記電位コントラ
    スト像に基づきレイアウトデータを形成しモニタ画面と
    して表示する段階とを含む集積回路装置の故障解析方
    法。
  3. 【請求項3】 上記電子ビームは上記複数の配線の予め
    選択された点に照射され、上記選択された点は配線の重
    畳部分を除く電子線の到達可能な配線上の点から選択さ
    れる請求項2記載の集積回路装置の故障解析方法。
  4. 【請求項4】 上記電位コントラスト像は無故障の集積
    回路装置と故障を有する集積回路装置とについてそれぞ
    れ形成され、該それぞれ形成された電位コントラスト像
    を比較して点電位の差に基づき故障を発見する請求項3
    記載の集積回路装置の故障解析方法。
  5. 【請求項5】 上記点電位の差を表す情報に基づく故障
    位置を表す像を形成し上記モニタ画面に重畳して表示す
    る請求項4記載の集積回路装置の故障解析方法。
  6. 【請求項6】 上記複数の配線から電気的に接続されて
    いる配線群に分け各配線群から電子ビームの到達可能な
    1点をそれぞれ選択し、該選択された電子ビームの到達
    可能な1点にそれぞれ電子ビームが照射される請求項2
    記載の集積回路装置の故障方法。
  7. 【請求項7】 上記電位コントラスト像は無故障の集積
    回路装置と故障を有する集積回路装置とについてそれぞ
    れ形成され、該それぞれ形成された電位コントラスト像
    を比較して点電位の差に基づき故障を発見する請求項6
    記載の集積回路装置の故障解析方法。
  8. 【請求項8】 上記点電位の差を表す情報に基づく故障
    位置を表す像を形成し上記モニタ画面に重畳して表示す
    る請求項7記載の集積回路装置の故障解析方法。
  9. 【請求項9】 上記電子ビームは上記集積回路装置の表
    面で2次元格子点を構成する各格子点に照射されること
    を特徴とする請求項2記載の集積回路装置の故障解析方
    法。
  10. 【請求項10】 上記2次元格子点の格子点間隔は上記
    集積回路装置に含まれる配線間隔の1/n倍またはm/
    n倍とし、m,nはそれぞれ自然数であり、mはnより
    大きい請求項9記載の集積回路装置の故障解析方法。
  11. 【請求項11】 上記電位コントラスト像は無故障の集
    積回路装置と故障を有する集積回路装置とについてそれ
    ぞれ形成され、該それぞれ形成された電位コントラスト
    像を比較して点電位の差に基づき故障を発見する請求項
    10記載の集積回路装置の故障解析方法。
  12. 【請求項12】 上記点電位の差を表す情報に基づく故
    障位置を表す像を形成し上記モニタ画面に重畳して表示
    する請求項11記載の集積回路装置の故障解析方法。
  13. 【請求項13】 上記半導体集積回路装置の回路パター
    ンを表す光学顕微鏡像と上記故障位置を表す像とを互い
    に関連させて並列に表示する請求項5,8または12記
    載の集積回路装置の故障解析方法。
JP4090187A 1991-03-22 1992-03-16 集積回路装置の故障解析装置及び故障解析方法 Expired - Lifetime JP2894078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4090187A JP2894078B2 (ja) 1991-03-22 1992-03-16 集積回路装置の故障解析装置及び故障解析方法

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP3-81185 1991-03-22
JP8118291 1991-03-22
JP8118591 1991-03-22
JP3-81182 1991-03-22
JP3-81183 1991-03-22
JP8118491 1991-03-22
JP8118391 1991-03-22
JP3-81184 1991-03-22
JP4090187A JP2894078B2 (ja) 1991-03-22 1992-03-16 集積回路装置の故障解析装置及び故障解析方法

Publications (2)

Publication Number Publication Date
JPH05107322A JPH05107322A (ja) 1993-04-27
JP2894078B2 true JP2894078B2 (ja) 1999-05-24

Family

ID=27524915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4090187A Expired - Lifetime JP2894078B2 (ja) 1991-03-22 1992-03-16 集積回路装置の故障解析装置及び故障解析方法

Country Status (1)

Country Link
JP (1) JP2894078B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326169A (ja) * 1993-05-14 1994-11-25 Nec Corp 電位分布差像法
JP2920908B2 (ja) * 1994-07-18 1999-07-19 株式会社アドバンテスト 荷電粒子ビームを用いるic欠陥検出方法及びその装置
CN105092995B (zh) * 2014-04-30 2017-11-14 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置

Also Published As

Publication number Publication date
JPH05107322A (ja) 1993-04-27

Similar Documents

Publication Publication Date Title
EP0504944B1 (en) Method of analyzing fault using electron beam
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
US5140164A (en) Ic modification with focused ion beam system
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
US11669957B2 (en) Semiconductor wafer measurement method and system
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
US7257507B1 (en) System and method for determining probing locations on IC
JPS62276848A (ja) 電子ビームテストプローブ方法及び装置
US8159243B2 (en) Probe tip to device pad alignment in obscured view probing applications
US6987874B2 (en) Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same
KR101270384B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
JP2894078B2 (ja) 集積回路装置の故障解析装置及び故障解析方法
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
WO2001054186A1 (fr) Procede d'analyse de defaillances utilisant un microscope a emission, systeme correspondant et procede de production de dispositifs a semiconducteur
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US7243039B1 (en) System and method for determining probing locations on IC
US7079966B2 (en) Method of qualifying a process tool with wafer defect maps
JP4131918B2 (ja) 半導体集積回路の故障解析装置及び故障解析方法
JP2001319955A (ja) 発光解析方法およびその装置
US6951000B2 (en) Simulated voltage contrasted image generator and comparator
JPH01277781A (ja) 集積回路試験装置
JP2778279B2 (ja) 半導体集積回路の故障箇所絞り込み方法