JP6174991B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6174991B2
JP6174991B2 JP2013264390A JP2013264390A JP6174991B2 JP 6174991 B2 JP6174991 B2 JP 6174991B2 JP 2013264390 A JP2013264390 A JP 2013264390A JP 2013264390 A JP2013264390 A JP 2013264390A JP 6174991 B2 JP6174991 B2 JP 6174991B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
contact plug
teg
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013264390A
Other languages
English (en)
Other versions
JP2015122367A (ja
Inventor
山本　芳樹
芳樹 山本
吉田　哲也
哲也 吉田
澤井　宏悦
宏悦 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013264390A priority Critical patent/JP6174991B2/ja
Priority to TW107129816A priority patent/TW201843472A/zh
Priority to TW103127750A priority patent/TWI638177B/zh
Priority to US14/470,846 priority patent/US9299720B2/en
Priority to CN201410429657.XA priority patent/CN104733338B/zh
Publication of JP2015122367A publication Critical patent/JP2015122367A/ja
Priority to US15/067,173 priority patent/US9721857B2/en
Priority to US15/630,725 priority patent/US10103075B2/en
Application granted granted Critical
Publication of JP6174991B2 publication Critical patent/JP6174991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、コンタクトプラグの検査に用いる半導体装置に適用して有効な技術に関するものである。
半導体装置では高い信頼性を得るため、配線、ビア、コンタクトプラグなどの形成不良の撲滅が課題となっている。プロセス起因の形成不良として確率の高いものには、コンタクトプラグ関連の不良がある。たとえば、コンタクトプラグの底部の埋め込み不良または変質などによる高抵抗起因の不良などである。
コンタクトプラグの形成不良を検査する場合には、例えば検査用に形成された装置であって、半導体基板にコンタクトプラグを接続した構成を含むＴＥＧ（Test Elemental Group）に電子線を照射し、コンタクトプラグと半導体基板との導通を検査する方法が知られている。この方法は、ＶＣ（Voltage contrast）検査と呼ばれている。
特許文献１（特開平０９−６３９９４号公報）には、チャージアップを抑制するため、ＳＯＩ（Silicon On Insulator）基板を含むウエハのスクライブライン内に、埋込酸化膜を除去して支持基板を露出させたバルク領域を設けることが記載されている。ここでは、バルク領域に素子構造を設けることは記載されていない。
特許文献２（特開２００３−１７２７６６号公報）には、ＳＲＡＭ（Static Random Access Memory）の電気特性を取得するために、ウエハのスライブライン内に、ＳＲＡＭと同一構成のＴＥＧを形成することが記載されている。特許文献２にＳＯＩ基板を用いることは記載されていない。また、特許文献１および特許文献２には、ＶＣ検査に用いるためのＴＥＧを設けることは記載されていない。
特開平０９−６３９９４号公報 特開２００３−１７２７６６号公報
ＶＣ検査で電子線（電子ビーム）を照射した場合、正常に形成されたコンタクトプラグには半導体基板内の電子が流れるため、発光が確認できる。これに対し、半導体基板との接続が十分ではないコンタクトプラグには電子が流れず発光しないため、発光しないコンタクトプラグを形成した箇所が発光していないことを確認することで、コンタクトプラグの異常を検出することができる。
ここで、支持基板、埋込酸化膜およびシリコン層の積層構造からなるＳＯＩ基板を含むウエハを用いた場合には、ＳＯＩ基板上に素子を形成し、この素子にコンタクトプラグを接続した構造を有するＴＥＧを形成することが考えられる。このようにＳＯＩ基板の上面に接続されたコンタクトプラグに対しＶＣ検査を行った場合、コンタクトプラグは埋込酸化膜により支持基板と絶縁されているため、正常なコンタクトプラグに電子線を照射しても、コンタクトプラグに流れる電子は少なく、コンタクトプラグは発光しない。このため、ＳＯＩ基板上に形成した素子に対してＶＣ検査を行っても、正常なコンタクトプラグと異常を有するコンタクトプラグとを判別することができず、半導体装置の信頼性が低下する問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、チップ領域のＳＯＩ基板上にＳＲＡＭを有し、また、ＴＥＧ領域のバルクシリコン基板上に、ＶＣ検査用のＴＥＧとして、半導体基板にコンタクトプラグが接続されたＳＲＡＭを有するものである。
また、一実施の形態である半導体装置の製造方法は、チップ領域のＳＯＩ基板上にＳＲＡＭを形成し、さらに、ＴＥＧ領域のバルクシリコン基板上に、半導体基板にコンタクトプラグが接続されたＳＲＡＭを、ＶＣ検査用のＴＥＧとして形成するものである。
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。
本発明の実施の形態１である半導体装置の検査方法に用いるＴＥＧを含む半導体ウエハの平面図である。 図１の一部を拡大して示す平面図である。 本発明の実施の形態１であるＳＲＡＭの等価回路図である。 図２の一部を拡大して示す平面レイアウトである。 図２の一部を拡大して示す平面レイアウトである。 本発明の実施の形態１である半導体装置の断面図である。 本発明の実施の形態１である半導体装置の製造方法を示す断面図である。 図７に続く半導体装置の製造方法を示す断面図である。 図８に続く半導体装置の製造方法を示す断面図である。 図９に続く半導体装置の製造方法を示す断面図である。 図１０に続く半導体装置の製造方法を示す断面図である。 図１１に続く半導体装置の製造方法を示す断面図である。 図１２に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態１の変形例である半導体装置の平面図である。 本発明の実施の形態２である半導体装置の平面図である。 本発明の実施の形態３である半導体装置の断面図である。 ＶＣ検査におけるＴＥＧの発光強度を説明するグラフおよび半導体装置の断面図である。 ＶＣ検査におけるＴＥＧの発光強度を説明するグラフおよび半導体装置の断面図である。 本発明の実施の形態３である半導体装置の製造方法を示す断面図である。 図１９に続く半導体装置の製造方法を示す断面図である。 図２０に続く半導体装置の製造方法を示す断面図である。 図２１に続く半導体装置の製造方法を示す断面図である。 図２２に続く半導体装置の製造方法を示す断面図である。 図２３に続く半導体装置の製造方法を示す断面図である。 図２４に続く半導体装置の製造方法を示す断面図である。 図２５に続く半導体装置の製造方法を示す断面図である。 図２６に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態４である半導体装置の平面図である。 比較例である半導体装置の断面図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、本願でいうＳＯＩ基板とは、半導体基板からなる支持基板と、支持基板上の埋込酸化膜であるＢＯＸ（Buried Oxide）膜と、ＢＯＸ膜上の半導体層であるシリコン膜（ＳＯＩ層）とからなる積層構造を有する基板をいう。また、半導体ウエハ内においてそのような積層構造を有する領域をＳＯＩ領域と呼ぶ。
また、本願でいうバルク領域とは、半導体ウエハ内において支持基板である半導体基板が上記ＢＯＸ膜およびシリコン膜から露出している領域である。ＳＯＩ基板を含む半導体ウエハは、ＳＯＩ領域とバルク領域を包含している場合がある。ここでは、バルク領域においてＢＯＸ膜から露出する支持基板を、バルクシリコン基板と呼ぶ場合がある。
また、本願では、半導体ウエハを構成する領域のうち、ダイシング工程により個片化されて半導体チップとなる領域をチップ領域と呼び、半導体ウエハにおいてマトリクス状に並ぶチップ領域同士の間の領域を、スクライブラインまたはスクライブ領域と呼ぶ。なお、チップ領域内に、ダイシング工程において切削されず、半導体チップに残るスクライブ領域が形成されていてもよい。
（実施の形態１）
本実施の形態の半導体装置は、ＶＣ検査でコンタクトプラグの検査に用いるＴＥＧに関するものである。ＶＣ検査は、例えば半導体基板に接続されたコンタクトプラグに電子線を照射することで、コンタクトプラグの形成不良、つまり基板リーク不良の有無を検査するものである。基板リーク不良とは、コンタクトプラグを形成した場合に、コンタクトプラグの形成工程における金属膜の埋め込み不良などに起因して、コンタクトプラグと半導体基板との接続が十分に確保されない不良をいう。
半導体基板に対して正常に接続されたコンタクトプラグに対し、ＶＣ検査において電子線を照射した際、コンタクトプラグには正の電荷が帯電するため、半導体基板内の電子がコンタクトプラグへ流れて放出される。このときコンタクトプラグは光を発するため、この光を検知することで、コンタクトプラグが基板に対して正常に接続されていることが確認できる。
これに対して、半導体基板に正常に接続されていないコンタクトプラグに電子線を照射しても、半導体基板内の電子はコンタクトプラグへ流れないため、コンタクトプラグは発光しない。よって、ＶＣ検査では発光しないコンタクトプラグを検知することで、コンタクトプラグの接続不良、つまり形成不良を検出することができる。コンタクトプラグの導通・非導通の判別は、例えば検査時のコンタクトプラグを撮影した画像を視認することで、発光している正常なコンタクトプラグの発光（明部）と、発光していない非導通のコンタクトプラグ（暗部）とのコントラストを見て行う。
コンタクトプラグの不良を発見した場合、不良が発見された半導体ウエハを用いた製造を中止することで、不良を有する製品を製造することを防ぐことができ、また、検査結果をその後の製造工程にフィードバックすることで、不良の発生を防ぐことができる。これにより、半導体装置の信頼性を向上させることができる。
本実施の形態は、半導体ウエハのチップ領域のＳＯＩ基板上にＳＲＡＭを形成し、かつ、半導体ウエハのスクライブ領域のバルクシリコン基板上に、コンタクトプラグが接続されたＳＲＡＭ構造のＴＥＧを形成する特徴を有し、これにより、半導体装置の信頼性を向上させるものである。以下に、図１〜図６を用いて、本実施の形態の半導体装置の構造を説明する。図１は、本実施の形態の半導体装置を含む半導体ウエハの平面図である。図２は図１の一部を拡大して示す平面図である。また、図４および図５は、図２の一部を拡大して示す平面レイアウトである。図３は、本実施の形態のＳＲＡＭの等価回路図である。図６は、図４のＡ−Ａ線における断面と、図５のＢ−Ｂ線における断面とを含む断面図である。
図１に、本実施の形態の半導体装置を含む半導体ウエハＷＦの平面図を示す。図１に示すように、平面視において円形の形状を有する半導体ウエハＷＦの主面には、半導体ウエハＷＦの主面に沿うｙ方向と、半導体ウエハＷＦの主面に沿いｙ方向に直交するｘ方向とのそれぞれに延在する複数のスクライブラインＳＬが形成されている。ｙ方向に延在するスクライブラインＳＬは、ｘ方向に複数並んで配置され、ｘ方向に延在するスクライブラインＳＬは、ｙ方向に複数並んで配置されている。つまり、複数のスクライブラインＳＬは格子状に配置されている。
半導体ウエハＷＦの主面には、スクライブラインＳＬにより区切られてマトリクス状に配置された複数のチップ領域ＣＰが存在している。ｙ方向およびｘ方向に並ぶ複数のチップ領域ＣＰのそれぞれは、平面視において矩形の形状を有している。つまり、チップ領域ＣＰは、半導体ウエハＷＦの主面においてスクライブラインＳＬに囲まれた領域である。ここで、半導体ウエハＷＦは、支持基板と、支持基板上のＢＯＸ膜と、ＢＯＸ膜上のシリコン層とを含むＳＯＩ領域を有している。
次に、図２にチップ領域ＣＰの周辺の領域を拡大した平面図を示す。図２に示すように、複数のチップ領域ＣＰはアレイ状に並んで配置されており、ｙ方向およびｘ方向において隣り合うチップ領域ＣＰ同士の間はスクライブラインＳＬにより区切られている。スクライブラインＳＬ、つまりスクライブ領域は、半導体チップの形成工程中のダイシング工程において、ダイシングブレードにより切削される領域である。チップ領域ＣＰは、ダイシング工程により個片化されて半導体チップとなる領域であり、製品に残る領域である。
チップ領域ＣＰ内の一部には、記憶素子として使用されるＳＲＡＭが形成された領域であるＳＲＡＭ領域１Ｒがある。ＳＲＡＭは一時的に情報を記憶するための揮発性メモリであり、複数のトランジスタを組み合わせたフリップフロップ回路により構成されている。ＳＲＡＭは４個または６個のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む場合があり、本実施の形態では６個のＭＯＳＦＥＴを含むＳＲＡＭについて説明する。ただし、ＳＲＡＭ領域１Ｒに４個のＭＯＳＦＥＴを含むＳＲＡＭを形成する場合であっても、本実施の形態のＴＥＧを適用することができる。後述する本実施の形態のＴＥＧはスクライブラインＳＬに形成されている。
以下では、ＳＲＡＭについて説明する。まず、ＳＲＡＭを構成する１個のメモリセルＭＣの等価回路を図３に示す。図３に示すように、このメモリセルＭＣは、一対の相補性データ線であるデータ線ＤＬ１およびデータ線ＤＬ２、つまり一対のビット線と、ワード線ＷＬ１との交差部に配置され、駆動用トランジスタ、負荷用トランジスタおよび転送用トランジスタを含んでいる。つまり、ＳＲＡＭのメモリセルＭＣは一対の駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２、一対の負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２および一対の転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２により構成されている。駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２および転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２はｎチャネル型ＭＯＳＦＥＴにより構成され、負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２はｐチャネル型ＭＯＳＦＥＴにより構成されている。
メモリセルＭＣを構成する上記６個のＭＯＳＦＥＴのうち、駆動用ＭＯＳＦＥＴＱＤ１および負荷用ＭＯＳＦＥＴＱＰ１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータＩＮＶ１を構成し、駆動用ＭＯＳＦＥＴＱＤ２および負荷用ＭＯＳＦＥＴＱＰ２は、ＣＭＯＳインバータＩＮＶ２を構成している。これら一対のＣＭＯＳインバータＩＮＶ１、ＩＮＶ２の相互の入出力端子である蓄積ノードＡ、Ｂは、交差結合され、１ビットの情報を記憶する情報蓄積部としてのフリップフロップ回路を構成している。また、このフリップフロップ回路の一方の入出力端子である蓄積ノードＡは、転送用ＭＯＳＦＥＴＱＴ１のソース・ドレイン領域のうちの一方に接続され、他方の入出力端子である蓄積ノードＢは、転送用ＭＯＳＦＥＴＱＴ２のソース・ドレイン領域のうちの一方に接続されている。
さらに、転送用ＭＯＳＦＥＴＱＴ１のソース・ドレイン領域の他方はデータ線ＤＬ１に接続され、転送用ＭＯＳＦＥＴＱＴ２のソース・ドレイン領域の他方はデータ線ＤＬ２に接続されている。また、フリップフロップ回路の一端、つまり負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２の各ソース領域は電源電圧Ｖｄｄに接続され、他端、つまり駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２の各ソース領域は基準電圧Ｖｓｓに接続されている。
上記回路の動作を説明すると、一方のＣＭＯＳインバータＩＮＶ１の蓄積ノードＡが高電位（Ｈ）であるときには、駆動用ＭＯＳＦＥＴＱＤ２がＯＮになるので、他方のＣＭＯＳインバータＩＮＶ２の蓄積ノードＢが低電位（Ｌ）になる。したがって、駆動用ＭＯＳＦＥＴＱＤ１がＯＦＦになり、蓄積ノードＡの高電位（Ｈ）が保持される。すなわち、一対のＣＭＯＳインバータＩＮＶ１、ＩＮＶ２を交差結合させたラッチ回路によって相互の蓄積ノードＡ、Ｂの状態が保持され、電源電圧が印加されている間、情報が保存される。
転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２のそれぞれのゲート電極にはワード線ＷＬ１が接続され、このワード線ＷＬ１によって転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２の導通、非導通が制御される。すなわち、ワード線ＷＬ１が高電位（Ｈ）であるときには、転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２がＯＮになり、ラッチ回路と相補性データ線（データ線ＤＬ１、ＤＬ２）とが電気的に接続されるので、蓄積ノードＡ、Ｂの電位状態（ＨまたはＬ）がデータ線ＤＬ１、ＤＬ２に現れ、メモリセルＭＣの情報として読み出される。
読み出し動作において、転送用ＭＯＳＦＥＴＱＴ１ではデータ線ＤＬ１から蓄積ノードＡに電流が流れ、転送用ＭＯＳＦＥＴＱＴ２ではデータ線ＤＬ２から蓄積ノードＢに電流が流れる。つまり、読み出し時において、転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２のそれぞれの活性領域は、蓄積ノードＡ、Ｂ側がソース領域となり、データ線ＤＬ１、ＤＬ２側がドレイン領域となる。
メモリセルＭＣに情報を書き込むには、ワード線ＷＬ１を（Ｈ）電位レベル、転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２をＯＮ状態にしてデータ線ＤＬ１、ＤＬ２の情報を蓄積ノードＡ、Ｂに伝達する。この書き込み動作において、転送用ＭＯＳＦＥＴＱＴ１では蓄積ノードＡからデータ線ＤＬ１に電流が流れ、転送用ＭＯＳＦＥＴＱＴ２では蓄積ノードＢからデータ線ＤＬ２に電流が流れる。つまり、書き込み時において、転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２のそれぞれの活性領域は、データ線ＤＬ１、ＤＬ２側がソース領域となり、蓄積ノードＡ、Ｂ側がドレイン領域となる。以上のようにして、ＳＲＡＭを動作させることができる。
次に、本実施の形態におけるＳＲＡＭのレイアウト構成について説明する。ここで、図４に、ＳＲＡＭ領域１Ｒ（図２参照）に形成されたＳＲＡＭを構成する１個のメモリセルＭＣ１、つまり第１メモリセルの平面レイアウトを示す。ＳＲＡＭのメモリセルＭＣ１は、ＳＯＩ基板（図示しない）上に形成された一対の駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２、一対の負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２および一対の転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２の６つの電界効果トランジスタから構成されている。
なお、ここでは１個のメモリセルＭＣ１と、その隣りのメモリセルＭＣ１（図示しない）との境界を、二点鎖線により区切って示している。図４において他のメモリセルＭＣ１の図示は省略しているが、ｙ方向またはｘ方向において隣り合うメモリセルＭＣ１同士は、当該二点鎖線を軸として線対称なレイアウトを有している。
一対の駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２および一対の転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２は、ｎチャネル型ＭＯＳＦＥＴにより構成され、一対の負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２はｐチャネル型ＭＯＳＦＥＴにより構成されている。
ＳＯＩ基板上部の半導体層は、素子分離領域（図示しない）により複数の活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２に区画されている。つまり、活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２の周囲は素子分離領域により囲まれており、これらの活性領域のレイアウトは素子分離領域により規定されている。ｙ方向に延在する複数の活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２は、ｘ方向に並んで配置されている。活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２は、図６に示すチップ領域１ＡのＳＯＩ層Ｓ１により構成されており、支持基板である半導体基板ＳＢ（図６参照）は、図４に示す各ＭＯＳＦＥＴの下にＢＯＸ膜ＢＸ（図６参照）を介して形成されている。
図４に示すように、ｎチャネル型ＭＯＳＦＥＴが上部に形成された活性領域ＡＮ１およびＡＮ２では、活性領域ＡＮ１内およびＡＮ２内にＰ（リン）またはＡｓ（ヒ素）などのｎ型不純物を導入することによりソース領域およびドレイン領域が形成されている。そして、ソース領域とドレイン領域との間の活性領域ＡＮ１上およびＡＮ２上にゲート絶縁膜（図示しない）を介してゲート電極Ｇ１が形成されている。
ゲート電極Ｇ１は、活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２のそれぞれが延在するｙ方向に交差するｘ方向に延在している。活性領域ＡＮ１上およびＡＮ２上に形成されたゲート電極Ｇ１と、当該ゲート電極Ｇ１を挟むように活性領域ＡＮ１内およびＡＮ２内のそれぞれに形成されたソース・ドレイン領域とによりｎチャネル型ＭＯＳＦＥＴが構成されている。同様に、活性領域ＡＰ１上およびＡＰ２上に形成されたゲート電極Ｇ１と、当該ゲート電極Ｇ１を挟むように活性領域ＡＰ１内およびＡＰ２内のそれぞれに形成されたソース・ドレイン領域によりｐチャネル型ＭＯＳＦＥＴが形成されている。
ＳＲＡＭのメモリセルＭＣ１において、活性領域ＡＮ１に形成されているソース領域およびドレイン領域と１本のゲート電極Ｇ１とにより、駆動用ＭＯＳＦＥＴＱＤ１が形成されている。また、活性領域ＡＮ１に形成されているソース領域およびドレイン領域と他の１本のゲート電極Ｇ１とにより、転送用ＭＯＳＦＥＴＱＴ１が形成されている。つまり、駆動用ＭＯＳＦＥＴＱＤ１および転送用ＭＯＳＦＥＴＱＴ１とは同一の活性領域ＡＮ１上に形成されている。同様に、活性領域ＡＮ２に形成されているソース領域およびドレイン領域とゲート電極Ｇ１とにより、駆動用ＭＯＳＦＥＴＱＤ２および転送用ＭＯＳＦＥＴＱＴ２が同一の活性領域ＡＮ２上に形成されている。
また、活性領域ＡＰ１に形成されているソース領域およびドレイン領域とゲート電極Ｇ１により、負荷用ＭＯＳＦＥＴＱＰ１が形成されている。同様に、活性領域ＡＰ２に形成されているソース領域およびドレイン領域とゲート電極Ｇ１により、負荷ＭＯＳＦＥＴＱＰ２が形成されている。
ｐチャネル型ＭＯＳＦＥＴである負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２においては、ゲート電極Ｇ１内にＢ（ホウ素）などのｐ型不純物が導入されており、ｎチャネル型ＭＯＳＦＥＴである転送用ＭＯＳＦＥＴＱＴ１、ＱＴ２、駆動用ＭＯＳＦＥＴＱＤ１およびＱＤ２においては、ゲート電極Ｇ１内にＰ（リン）またはＡｓ（ヒ素）などのｎ型不純物が導入されている。つまり、活性領域ＡＰ１上およびＡＰ２上のゲート電極Ｇ１内にはＢ（ホウ素）などのｐ型不純物が導入されており、活性領域ＡＮ１上およびＡＮ２上のゲート電極Ｇ１内には、Ｐ（リン）またはＡｓ（ヒ素）などのｎ型不純物が導入されている。
ここで、図４に示すメモリセルＭＣ１に対して隣り合うメモリセルＭＣ１の図示は省略しているが、ｘ方向において隣り合うメモリセルＭＣ１同士は、転送用ＭＯＳＦＥＴＱＴ１またはＱＴ２を構成するゲート電極Ｇ１を共有している。また、ｙ方向において隣り合うメモリセルＭＣ１同士は、活性領域ＡＮ１、ＡＮ２を共有しており、さらに活性領域ＡＰ１またはＡＰ２を共有している。なお、活性領域ＡＮ１、ＡＮ２はｘ方向、つまりゲート幅方向において、活性領域ＡＰ１、ＡＰ２よりも広い幅を有している。
活性領域ＡＮ１、ＡＮ２、ＡＰ１、ＡＰ２およびゲート電極Ｇ１にはコンタクトプラグＣＰ１が接続されている。活性領域ＡＰ１、ＡＰ２は、それぞれのｙ方向の端部においてコンタクトプラグＣＰ１によりゲート電極Ｇ１と電気的に接続されている。つまり、ゲート電極Ｇ１と活性領域ＡＰ１またはＡＰ２とを接続するコンタクトプラグＣＰ１は、シェアードコンタクトプラグである。すなわち、このシェアードコンタクトプラグは、ゲート電極Ｇ１と活性領域ＡＰ１またはＡＰ２とに跨るように配置されている。
以上では、図２に示すチップ領域ＣＰ内のＳＲＡＭ領域１Ｒ内に形成されたＳＲＡＭの構成について説明した。次に、スクライブラインＳＬのＴＥＧ領域に形成されたＳＲＡＭ構造を有するＴＥＧについて、図５を用いて説明する。図５は、本実施の形態の半導体装置のＴＥＧであるＳＲＡＭを示す平面レイアウトである。
図５に示すＳＲＡＭの素子構造は図４に示した構造と同様である。つまり、図５にはＴＥＧ領域においてＳＲＡＭを構成するメモリセルＭＣ２、つまり第２メモリセルを示している。また、活性領域ＡＮ１、ＡＮ２、ＡＰ１、ＡＰ２およびゲート電極Ｇ１には、コンタクトプラグＣＰ２が接続されている。ただし、図４を用いて説明したＳＲＡＭはＳＯＩ基板上に形成されているのに対し、図５に示すＳＲＡＭはバルクシリコン基板上に形成されている。
つまり、チップ領域ＣＰ（図２参照）内に形成されたＳＲＡＭはＳＯＩ基板上に形成されているが、スクライブラインＳＬ（図２参照）に形成されたＴＥＧであるＳＲＡＭは、ＳＯＩ層およびＢＯＸ膜から露出する半導体基板上に形成されている。すなわち、スクライブラインＳＬのＳＲＡＭを構成する活性領域ＡＮ１、ＡＮ２、ＡＰ１およびＡＰ２（図５参照）は、図６に示すＴＥＧ領域１Ｂの半導体基板ＳＢ内の上部の半導体領域により構成されており、ＴＥＧ領域にはＢＯＸ膜ＢＸおよびＳＯＩ層Ｓ１（図６参照）は形成されていない。
以下では、図６を用いて、チップ領域１ＡとＴＥＧ領域１ＢのそれぞれのＳＲＡＭの違いについて、断面図を用いて説明する。図６の左側には、図４のＡ−Ａ線における断面図を示し、図６の右側には、図５のＢ−Ｂ線における断面図を示す。つまり、図６の左側に半導体ウエハのチップ領域１Ａ、つまり第１領域を示し、図６の右側に半導体ウエハのＴＥＧ領域１Ｂ、つまり第２領域を示す。言い換えれば、図６に示す半導体基板ＳＢは、その主面において並ぶチップ領域１ＡおよびＴＥＧ領域１Ｂを有している。Ａ−Ａ線およびＢ−Ｂ線はいずれもＳＲＡＭを構成するＭＯＳＦＥＴのアクティブ領域に接続されたコンタクトプラグを横切る線である。
図６に示すように、本実施の形態の半導体装置は、支持基板である半導体基板ＳＢ、半導体基板ＳＢ上のＢＯＸ膜ＢＸ、およびＢＯＸ膜ＢＸ上の半導体層であるＳＯＩ層Ｓ１からなるＳＯＩ基板を有している。半導体基板ＳＢは例えば５００μｍ〜７００μｍ程度の厚さを有し、例えば７５０Ωｃｍ以上の高い抵抗を有する単結晶シリコン基板である。ＢＯＸ膜ＢＸは例えば酸化シリコン膜からなり、その膜厚は５０ｎｍ以下である。ここでは、ＢＯＸ膜の膜厚は１０ｎｍである。ＳＯＩ層Ｓ１は例えば１〜１０Ωｃｍ程度の抵抗を有する単結晶シリコンからなる半導体層である。ＳＯＩ層Ｓ１の膜厚は例えば２０ｎｍであり、半導体基板ＳＢの膜厚と比べて非常に小さい。
図４に示す負荷用ＭＯＳＦＥＴＱＰ２のゲート電極Ｇ１の直下のＳＯＩ層、つまりシリコン層は各ＭＯＳＦＥＴの駆動時に電流が流れるチャネル領域であり、当該チャネル領域を挟むように、ゲート電極Ｇ１の横のＳＯＩ層内には一対のソース・ドレイン領域が形成されている。一対のソース・ドレイン領域のそれぞれは、ｎ型の半導体層であり比較的不純物濃度が低いエクステンション領域と、ｎ型の半導体層でありエクステンション領域よりも不純物濃度が高い拡散層とを有している。ＭＯＳＦＥＴの断面構造については、図９を用いて後述する。
図６のチップ領域１ＡにおけるＳＯＩ層Ｓ１内には、負荷用ＭＯＳＦＥＴＱＰ２（図４参照）の一対のソース・ドレイン領域のうちの一方を構成する拡散層Ｄ１が形成されている。同様に、図６のＴＥＧ領域１Ｂにおけるバルクシリコン基板である半導体基板ＳＢ内の上部には、負荷用ＭＯＳＦＥＴＱＰ２（図５参照）の一対のソース・ドレイン領域のうちの一方を構成するｐ型の拡散層Ｄ１が形成されている。拡散層Ｄ１にはｐ型の不純物（例えばＢ（ホウ素））が打ち込まれている。拡散層Ｄ１が形成されているのは、図４および図５に示す活性領域ＡＰ１、ＡＰ２のそれぞれの内部である。
また、図４および図５に示す活性領域ＡＮ１、ＡＮ２のそれぞれの内部には、拡散層Ｄ２（図６参照）が形成されている。図６に示すチップ領域１Ａの拡散層Ｄ２は、ＳＯＩ層Ｓ１内にｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を打ち込んで形成したｎ型の半導体層である。また、ＴＥＧ領域１Ｂの拡散層Ｄ２は、半導体基板ＳＢ内にｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を打ち込んで形成したｎ型の半導体層である。拡散層Ｄ２は駆動用ＭＯＳＦＥＴＱＤ２のソース・ドレイン領域を構成しており、このソース・ドレイン領域は、ｎ型のエクステンション領域（図示しない）を有している。
なお、図４および図５に示す負荷用ＭＯＳＦＥＴＱＰ１は、ゲート電極Ｇ１の横の両側の活性領域ＡＰ１内のそれぞれに拡散層Ｄ１を有している。同様に、負荷用ＭＯＳＦＥＴＱＰ２は、ゲート電極Ｇ１の横の両側の活性領域ＡＰ２内のそれぞれに拡散層Ｄ１を有している。
また、図４および図５に示す駆動用ＭＯＳＦＥＴＱＤ１および転送用ＭＯＳＦＥＴＱＴ１は、ゲート電極Ｇ１の横の両側の活性領域ＡＮ１内のそれぞれに拡散層Ｄ２を有している。同様に、駆動用ＭＯＳＦＥＴＱＤ２および転送用ＭＯＳＦＥＴＱＴ２は、ゲート電極Ｇ１の横の両側の活性領域ＡＮ２内のそれぞれに拡散層Ｄ２を有している。
図６に示すように、チップ領域１ＡとＴＥＧ領域１Ｂのそれぞれにおいて、拡散層Ｄ１と拡散層Ｄ２とは素子分離領域ＳＴＩにより分離されている。チップ領域１Ａにおいて、素子分離領域ＳＴＩはＳＯＩ層Ｓ１の上面から半導体基板ＳＢの途中深さまで達している。ＴＥＧ領域１Ｂにおいて、素子分離領域ＳＴＩは半導体基板ＳＢの上面から半導体基板ＳＢの途中深さまで達している。
なお、図示はしていないが、チップ領域１ＡのＳＯＩ層Ｓ１上およびＴＥＧ領域１Ｂの半導体基板ＳＢ上には、エピタキシャル成長法により積上げられたエピタキシャル層が形成されていてもよい。エピタキシャル層内にも、高濃度のｎ型不純物またはｐ型不純物が打ち込まれて、拡散層Ｄ１または拡散層Ｄ２が形成される。また、各拡散層Ｄ１、Ｄ２の上面およびゲート電極（図示しない）の上面にはシリサイド層ＳＣが形成されている。シリサイド層ＳＣは例えばＣｏＳｉ（コバルトシリサイド）からなる。
駆動用ＭＯＳＦＥＴＱＤ２、転送用ＭＯＳＦＥＴＱＴ２を覆うように、ＳＯＩ基板上には絶縁膜ＥＳおよび層間絶縁膜ＣＬが順に積層されている。また、層間絶縁膜ＣＬおよび絶縁膜ＥＳを貫通するように複数のコンタクトホールが形成されている。チップ領域１Ａの複数のコンタクトホール内には、コンタクトプラグＣＰ１が形成されており、ＴＥＧ領域１Ｂの複数のコンタクトホール内には、コンタクトプラグＣＰ２が形成されている。絶縁膜ＥＳは例えば窒化シリコン膜からなり、コンタクトホール形成の際にエッチングストッパ膜として機能する。層間絶縁膜ＣＬは例えば酸化シリコン膜からなり、その上面はコンタクトプラグＣＰ１、ＣＰ２のそれぞれの上面と同じ高さにおいて平坦化されている。
コンタクトプラグＣＰ１、ＣＰ２はいずれも同様の構造を有する柱状の導体であり、例えば、コンタクトホール内の側壁および底面を覆うバリア導体膜と、コンタクトホール内に当該バリア導体膜を介して形成され、コンタクトホールを完全に埋め込む主導体膜とからなる。バリア導体膜は例えばＴｉ（チタン）またはＴｉＮ（窒化チタン）を含み、主導体膜は例えばＷ（タングステン）からなる。コンタクトプラグＣＰ１、ＣＰ２はいずれもシリサイド層ＳＣを介して、各ＭＯＳＦＥＴのソース・ドレイン領域に電気的に接続されている。
ここで、図示はしていないが、層間絶縁膜ＣＬ、コンタクトプラグＣＰ１およびＣＰ２の上の領域は、例えばＳｉＯＣからなる層間絶縁膜と、当該層間絶縁膜を貫通する配線溝内の配線とを形成する領域である。当該配線は少なくともコンタクトプラグＣＰ１に接続されるものである。
以上に述べたように、本実施の形態の半導体装置は、図２に示すチップ領域ＣＰ内にＳＲＡＭを有しており、また、スクライブラインＳＬ内に、ＳＲＡＭの素子構造を有するＴＥＧを有している。チップ領域ＣＰのＳＲＡＭにはコンタクトプラグＣＰ１（図４および図６参照）が接続されており、スクライブラインＳＬのＳＲＡＭにはコンタクトプラグＣＰ２（図５および図６参照）が接続されている。
図６に示すように、チップ領域１ＡのＳＲＡＭはＳＯＩ基板上に形成されているが、ＴＥＧ領域１ＢのＳＲＡＭはバルクシリコン基板上に形成されている。このため、コンタクトプラグＣＰ１はＳＯＩ層Ｓ１に接続されており、コンタクトプラグＣＰ２は半導体基板ＳＢに接続されている。
本実施の形態のＴＥＧは、ＶＣ検査によりコンタクトプラグの接続不良を検査するために設けられたものである。ダイシング工程後も半導体チップに残るチップ領域１ＡのＳＲＡＭにおいて生じる虞のある不良を検出するため、ＴＥＧ領域１Ｂにもチップ領域１Ａと同様にＳＲＡＭの素子構造を形成し、このＳＲＡＭに対してコンタクトプラグＣＰ２を接続している。ただし、チップ領域１ＡのＳＲＡＭはＳＯＩ基板上に形成されているのに対し、ＴＥＧ領域１ＢのＳＲＡＭはバルクシリコン基板上に形成されている。
半導体基板ＳＢ上に層間絶縁膜ＣＬおよびコンタクトプラグＣＰ２を形成した状態でＶＣ検査を行った場合、正常に形成されて半導体基板ＳＢに接続されたコンタクトプラグＣＰ２は発光し、半導体基板ＳＢに正常に接続されていないコンタクトプラグＣＰ２は発光しない。このため、明部と暗部のコントラストの強さから、不良の発生の有無を判別することができる。
正常に形成されて半導体基板ＳＢに接続されたコンタクトプラグＣＰ２が発光するのは、ＶＣ検査において電子ビームが照射された際に、比較的体積が大きい半導体基板ＳＢ内の電子が、正の電荷を帯電したコンタクトプラグＣＰ２に対して流れて放出され、その際に発光が起きるためである。これに対し、層間絶縁膜ＣＬを貫通するコンタクトホール内にコンタクトプラグＣＰ２が完全に埋め込まれず、形成不良が生じた場合などは、コンタクトプラグＣＰ２と半導体基板ＳＢとが十分に接続されない。したがって、ＶＣ検査の際に電子が当該コンタクトプラグＣＰ２に流れず、発光が起きないため、コンタクトプラグＣＰ２の接続不良を検知することができる。このように、ＴＥＧ領域１ＢにおけるコンタクトプラグＣＰ２の接続不良を検知することで、チップ領域１ＡのコンタクトプラグＣＰ１における接触不良の発生を推認することができる。
上記の構成に対し、チップ領域１ＡにおいてＳＯＩ基板上に形成されているＳＲＡＭに倣い、ＴＥＧ領域１ＢのＳＲＡＭをＳＯＩ基板上に形成することが考えられるが、そのような構成を有するＳＲＡＭをＴＥＧとして用いてＶＣ検査を行うと、次に説明するような問題が起きる。
ここで比較例として、図２９に、ＳＯＩ基板上にＴＥＧとしてＳＲＡＭの素子構造を設け、当該ＳＲＡＭを構成するＭＯＳＦＥＴの拡散層にコンタクトプラグＣＰａを接続した構造を示す。図２９は、比較例として示す半導体装置の断面図であり、図６のＴＥＧ領域１Ｂと同様の箇所の断面を示している。本実施の形態と異なり、比較例のＴＥＧ領域１Ｂでは半導体基板ＳＢ、ＢＯＸ膜ＢＸおよびＳＯＩ層Ｓ１を含むＳＯＩ基板の上面にコンタクトプラグＣＰａを接続している。
図２９では、図の左側に、正常にＳＯＩ層Ｓ１に接続されたコンタクトプラグＣＰａを示し、図の中央および右側に、正常に形成されず、ＳＯＩ層Ｓ１に接続されていないコンタクトプラグＣＰｂ、ＣＰｃをそれぞれ示している。コンタクトプラグＣＰａ、ＣＰｂおよびＣＰｃのそれぞれの直下のＳＯＩ層Ｓ１内には、拡散層Ｄ１、Ｄ２およびＤ１がそれぞれ形成されている。
コンタクトプラグにおいて導通不良が生じる原因としては、例えば、コンタクトホールの底部がＳＯＩ層Ｓ１の上面に達していないことで、当該コンタクトホール内のコンタクトプラグＣＰｂがＳＯＩ層Ｓ１に接続されていないことが考えられる。また、コンタクトホール内において、コンタクトプラグＣＰｃとＳＯＩ層Ｓ１との間に空隙ＶＯが形成されていることで、コンタクトプラグＣＰｃとＳＯＩ層Ｓ１とが離間していることが考えられる。このように、コンタクトプラグＣＰｂ、ＣＰｃにおいては、オープン不良が発生している。
上記比較例のＴＥＧに対し、ＶＣ検査において電子線を照射した場合、上述した本実施の形態と同様に、ＳＯＩ基板の上部のＳＯＩ層Ｓ１、つまり拡散層Ｄ１またはＤ２に正常に接続されていないコンタクトプラグＣＰｂ、ＣＰｃには、ＳＯＩ基板側から電子が流れないため発光が起こらない。また、ＶＣ検査において電子線を照射した場合、ＳＯＩ基板の上部のＳＯＩ層Ｓ１、つまり拡散層Ｄ１に正常に接続されたコンタクトプラグＣＰａには、ＳＯＩ層Ｓ１内の電子が流れる。しかし、ＳＯＩ層Ｓ１は半導体基板ＳＢに比べて膜厚が非常に小さい層であり、素子分離領域ＳＴＩにより他のＳＯＩ層Ｓ１と分離されているため、非常に体積は小さい。また、ＳＯＩ層Ｓ１はＢＯＸ膜ＢＸを介して半導体基板ＳＢと絶縁されている。
薄いＳＯＩ層Ｓ１内に存在する電子の量は、半導体基板ＳＢ内の電子の量よりも遙かに少ないため、ＶＣ検査において電子線を照射した際に、ＳＯＩ層Ｓ１内からコンタクトプラグＣＰａに流れる電子は少量である。したがって、正常にＳＯＩ層Ｓ１に接続されたコンタクトプラグＣＰａがＶＣ検査において発する光の強度は非常に小さいため、発光を確認するのが困難となる。このため、比較例のＴＥＧに対してＶＣ検査を行った場合、不良が発生しているコンタクトプラグＣＰｂ、ＣＰｃと正常なコンタクトプラグＣＰａとのいずれも発光が確認できず、明部と暗部とのコントラストが低いため、不良の発生を正しく検知することができない問題が生じる。
そこで、本実施の形態では、図６に示すＴＥＧ領域１Ｂにおいて、ＳＯＩ層Ｓ１よりも体積が大きい半導体基板ＳＢにコンタクトプラグＣＰ２を接続している。これにより、ＶＣ検査において正常なコンタクトプラグＣＰ２の発光を確認するのに必要な量の電子を、半導体基板ＳＢ内からコンタクトプラグＣＰ２に流すことを可能としている。したがって、正常なコンタクトプラグと不良のあるコンタクトプラグとの両方がＶＣ検査において発光せず、不良の有無が判別できなくなることを防ぐことができる。よって、本実施の形態では、ＴＥＧ領域１ＢのＳＲＡＭを、チップ領域１Ａとは異なりバルクシリコン基板上に形成することで、ＶＣ検査に用いるＴＥＧを含む半導体装置の信頼性を向上させることができる。
次に、本実施の形態の半導体装置の製造方法について、図７〜図１３を用いて説明する。図７〜図１３は、本実施の形態の半導体装置の製造工程を説明する断面図である。
まず、図７に示すように、上方にＢＯＸ膜ＢＸおよびＳＯＩ層Ｓ１が順に積層された半導体基板ＳＢを準備する。半導体基板ＳＢはＳｉ（シリコン）からなる支持基板であり、半導体基板ＳＢ上のＢＯＸ膜ＢＸは酸化シリコン膜である。ＢＯＸ膜ＢＸ上のＳＯＩ層Ｓ１は１〜１０Ωｃｍ程度の抵抗を有する単結晶シリコンからなる層であり、その膜厚は例えば２０ｎｍ以下である。
半導体基板ＳＢ、ＢＯＸ膜ＢＸおよびＳＯＩ層Ｓ１からなるＳＯＩ基板は、半導体基板ＳＢの主面に沿う方向に並ぶチップ領域１ＡおよびＴＥＧ領域１Ｂを有している。チップ領域１Ａは、半導体ウエハの主面においてスクライブラインＳＬ（図２参照）に囲まれた領域である。また、本実施の形態のＴＥＧ領域１Ｂは、スクライブラインＳＬ内の領域である。
このＳＯＩ基板はＳＩＭＯＸ（Silicon Implanted Oxide）法で形成することができる。つまり、Ｓｉ（シリコン）からなる半導体基板ＳＢの主面に高いエネルギーでＯ２（酸素）をイオン注入し、その後の熱処理でＳｉ（シリコン）と酸素とを結合させ、半導体基板の表面よりも少し深い位置に埋込み酸化膜（ＢＯＸ膜）を形成することで、ＳＯＩ基板を形成することができる。また、ＳＯＩ基板は、表面に酸化膜を形成した半導体基板ＳＢと、もう１枚のＳｉ（シリコン）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側のシリコン層を研磨して薄膜化することで形成することもできる。
次に、図８に示すように、フォトリソグラフィ技術およびエッチング法を用いてＴＥＧ領域１ＢのＳＯＩ層Ｓ１およびＢＯＸ膜ＢＸを除去することで、半導体基板ＳＢの上面を露出させる。これにより、ＴＥＧ領域１Ｂにはバルクシリコン基板の上面が露出する。なお、ここではチップ領域１Ａをレジストパターン（図示しない）により覆った状態でエッチング工程を行うため、チップ領域１ＡのＳＯＩ層Ｓ１およびＢＯＸ膜ＢＸは除去されずに残る。
次に、図９に示すように、周知の方法を用いて複数の素子分離領域ＳＴＩを形成する。チップ領域１Ａの素子分離領域ＳＴＩは、ＳＯＩ基板の上面を開口する溝であって、ＢＯＸ膜ＢＸの上面または半導体基板ＳＢの途中深さまで達する溝内に埋め込まれた絶縁膜からなる。また、ＴＥＧ領域１Ｂの素子分離領域ＳＴＩは、半導体基板ＳＢの上面を開口し、半導体基板ＳＢの途中深さまで達する溝内に埋め込まれた絶縁膜からなる。これにより、図９に示す構造を得る。
次に、図示はしていないが、ＳＯＩ層Ｓ１上にゲート絶縁膜を介してゲート電極を形成する。この工程の詳細は、図１９〜図２２を用いて後述する。なお、ここではＳＯＩ層Ｓ１上にエピタキシャル層を形成しない場合について説明する。
次に、図１０に示すように、ゲート電極（図示しない）をマスクとして、ｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を、イオン注入法を用いてチップ領域１ＡのＳＯＩ層Ｓ１およびＴＥＧ領域１Ｂの半導体基板ＳＢのそれぞれの所定の活性領域に比較的低い濃度で打ち込む。これにより、ゲート電極の横に露出しているチップ領域１ＡのＳＯＩ層Ｓ１の上面、およびＴＥＧ領域１Ｂの半導体基板ＳＢの上面のそれぞれにエクステンション領域ＥＸを形成する。エクステンション領域ＥＸはゲート電極の直下のＳＯＩ層Ｓ１および半導体基板ＳＢの上面のそれぞれの一部には形成されない。また、他の活性領域のＳＯＩ層Ｓ１および半導体基板ＳＢの上面のそれぞれに、イオン注入法を用いてｐ型の不純物（例えばＢ（ホウ素））を比較的低い濃度で打ち込むことにより、エクステンション領域ＥＸｐを形成する。
ｎ型の半導体層であるエクステンション領域ＥＸと、ｐ型の半導体層であるエクステンション領域ＥＸｐとは、フォトリソグラフィ技術を用いて不純物イオンを打ち分けることで、別々の領域に形成する。
次に、図示はしていないが、ゲート電極の側壁を覆う絶縁膜からなるサイドウォールを自己整合的に形成する。サイドウォールを形成する工程の詳細は、図２０〜図２４を用いて後述する。
次に、図１１に示すように、ゲート電極（図示しない）およびサイドウォール（図示しない）をマスクとして、半導体基板ＳＢの上方からｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を比較的高い濃度でイオン注入することにより、露出しているＳＯＩ層Ｓ１内および半導体基板ＳＢ内のそれぞれに拡散層Ｄ２を形成する。拡散層Ｄ２の不純物濃度は、エクステンション領域ＥＸ（図１０参照）の不純物濃度よりも高い。
また、ゲート電極およびサイドウォールをマスクとして、半導体基板ＳＢの上方からｐ型の不純物（例えばＢ（ホウ素））を比較的高い濃度でイオン注入することにより、露出しているＳＯＩ層Ｓ１内および半導体基板ＳＢ内のそれぞれに拡散層Ｄ１を形成する。拡散層Ｄ１の不純物濃度は、エクステンション領域ＥＸｐ（図１０参照）の不純物濃度よりも高い。拡散層Ｄ１およびＤ２のそれぞれは、フォトリソグラフィ技術を用いて不純物イオンを打ち分けることで別々の領域に形成する。
以上により、ゲート電極と、エクステンション領域ＥＸおよび拡散層Ｄ２からなるソース・ドレイン領域とを含むｎチャネル型のＭＯＳＦＥＴである転送用ＭＯＳＦＥＴおよび駆動用ＭＯＳＦＥＴを形成する。また、以上により、ゲート電極と、エクステンション領域ＥＸｐおよび拡散層Ｄ１からなるソース・ドレイン領域とを含むｐチャネル型の負荷用ＭＯＳＦＥＴを形成する。上記の工程により、チップ領域１ＡのＳＯＩ基板上に、複数のＭＯＳＦＥＴからなるＳＲＡＭを形成し、ＴＥＧ領域１Ｂのバルクシリコン基板上に、複数のＭＯＳＦＥＴからなるＳＲＡＭをＴＥＧとして形成する。
次に、図１２に示すように、ゲート電極およびＳＯＩ層Ｓ１のそれぞれの上面に、周知のサリサイド技術を用いてシリサイド層ＳＣを形成した後、各ＭＯＳＦＥＴを絶縁膜ＥＳおよび層間絶縁膜ＣＬにより順次覆う。シリサイド層ＳＣは例えばＣｏＳｉ（コバルトシリサイド）からなる。また、例えば窒化シリコン膜からなる絶縁膜ＥＳ、および、例えば酸化シリコン膜からなる層間絶縁膜ＣＬは、ＣＶＤ法などにより形成する。その後、層間絶縁膜ＣＬの上面を例えばＣＭＰ（Chemical Mechanical Polishing）法などにより研磨して平坦化する。
次に、図１３に示すように、絶縁膜ＥＳをエッチングストッパ膜として利用し、フォトリソグラフィ技術およびドライエッチング法を用いて層間絶縁膜ＣＬおよび絶縁膜ＥＳを開口することで、シリサイド層ＳＣの上面を露出する複数のコンタクトホールを形成する。その後、例えばＴｉ（チタン）またはＴｉＮ（窒化チタン）を含むバリア導体膜と、例えばＷ（タングステン）からなる主導体膜とを、例えばスパッタリング法を用いて順次形成することで、各コンタクトホールを完全に埋め込む。続いて、例えばＣＭＰ法によりバリア導体膜と主導体膜とを研磨して層間絶縁膜ＣＬの上面を露出させることで、複数のコンタクトホール内に埋め込まれたバリア導体膜および主導体膜からなるコンタクトプラグＣＰ１およびＣＰ２を形成する。
コンタクトプラグＣＰ１はチップ領域１Ａに形成され、ＳＯＩ層Ｓ１に電気的に接続されている。また、コンタクトプラグＣＰ２はＴＥＧ領域１Ｂに形成され、半導体基板ＳＢの主面に電気的に接続されている。以上により、チップ領域１ＡのＳＲＡＭ（図４参照）と、ＴＥＧ領域１ＢのＳＲＡＭ（図５参照）とが完成する。
上述したＶＣ検査は、コンタクトプラグＣＰ１、ＣＰ２を形成した直後の時点で行う。すなわち、ＶＣ検査では、コンタクトプラグＣＰ２を含むＴＥＧ領域１ＢのＳＲＡＭに電子線を照射することで、半導体ウエハに形成したコンタクトプラグの導通不良の有無を検知することができる。
上記の検査工程の後、コンタクトプラグＣＰ１、ＣＰ２のそれぞれの上には、複数の配線層が積層される。続いて、半導体基板ＳＢ、つまり半導体ウエハをダイシングすることで、スクライブラインＳＬ（図２参照）を切削する。これにより、チップ領域１Ａを含む半導体チップを複数形成する。
本実施の形態の半導体装置の製造方法では、図１〜図６および図２９を用いて説明した効果と同様の効果を得ることができる。すなわち、ＴＥＧを構成するコンタクトプラグを、ＳＯＩ基板の上面ではなく、バルクシリコン基板の上面に接続することにより、正常に形成されたコンタクトプラグが、不良を有するコンタクトプラグと同様にＶＣ検査において発光しなくなることを防ぐことができる。これにより、半導体装置の信頼性を向上させることができる。
次に、本実施の形態の変形例として、ＴＥＧ領域にＳＲＡＭの素子構造ではなく、複数のコンタクトプラグを密集させたＴＥＧを設けることについて、図１４を用いて説明する。図１４は、本実施の形態の変形例である半導体装置の平面レイアウトである。
図１４に示すように、スクライブラインＳＬ（図２参照）に形成するＴＥＧは、ＢＯＸ膜から露出している半導体基板の上面に、複数のコンタクトプラグＣＰ３を接続させた構造を有している。複数のコンタクトプラグＣＰ３は平面視においてマトリクス状に並んで配置されている。また、図示はしていないが、半導体基板の上面には、図６に示す半導体装置と同様に拡散層が形成されていてもよい。
このように、チップ領域にＳＯＩ領域を有する半導体ウエハにおいて、ＴＥＧとして形成する構造は、ＳＲＡＭなどの素子構造に限らず、単にバルクシリコン基板にコンタクトプラグＣＰ３を接続させた構造であってもよい。このようなＴＥＧであっても、ＳＯＩ基板のＳＯＩ層ではなくバルクシリコン基板にコンタクトプラグＣＰ３を接続することで、上記のように半導体装置の信頼性を向上させる効果を得ることができる。
当該変形例の半導体装置の製造工程は、図７〜図１３を用いて説明した工程と同様の方法により行うことができる。なお、隣り合うコンタクトプラグ同士の間において、素子分離領域は形成しなくてもよい。また、エクステンション領域および拡散層のそれぞれは形成しなくてもよい。
（実施の形態２）
以下では、ＳＯＩ基板を有するチップ領域内に、製品である半導体チップの動作に寄与しないダミー領域を設け、当該ダミー領域内のバルクシリコン基板上に、ＶＣ検査に用いるＴＥＧを設けることについて、図１５を用いて説明する。図１５は、本実施の形態の半導体装置の平面図であり、図２に示す平面図に対応するチップ領域周辺の構造を示している。
図１５に示すように、本実施の形態のチップ領域ＣＰの周辺の構成は、図２を用いて説明した前記実施の形態とほぼ同様である。ただしここでは、ＶＣ検査に用いるＴＥＧを、チップ領域ＣＰ内のダミー領域２Ｒ内に形成している。チップ領域ＣＰ内には、前記実施の形態１と同様に、ＳＯＩ基板上に形成されたＳＲＡＭを含むＳＲＡＭ領域１Ｒが設けられている。ＳＲＡＭ領域１Ｒとダミー領域２Ｒとは離れて配置されている。ＳＲＡＭ領域１Ｒ内には、図４と図６のチップ領域１Ａとに示す構造と同様のＳＲＡＭが形成されている。
これに対し、ダミー領域２Ｒ内には、半導体基板がＳＯＩ層およびＢＯＸ膜から露出しているバルクシリコン基板が存在している。ダミー領域２Ｒ内のバルクシリコン基板上には、図５と図６のＴＥＧ領域１Ｂとに示す構造と同様のＳＲＡＭが形成されている。つまり、ダミー領域２Ｒ内に形成されたＳＲＡＭはＶＣ検査の対象となるＴＥＧであり、ダイシング工程により形成された半導体チップにおいて、記憶素子として使用されない構造体である。ダミー領域２Ｒ内のＳＲＡＭには、図５および図６に示すコンタクトプラグＣＰ２が接続されている。
本実施の形態のように、ＴＥＧをチップ領域ＣＰ内に形成しても、前記実施の形態１と同様の効果を得ることができる。本実施の形態のＴＥＧはスクライブラインＳＬ内ではなくチップ領域ＣＰ内に形成されているため、ダイシング工程で除去されず、個片化された半導体チップ内に残るものである。
本実施の形態の半導体装置の製造工程は、図７〜図１３を用いて説明した工程と同様の方法により行うことができる。ただし、図１５を用いて説明したように、ＴＥＧはチップ領域ＣＰ内に形成する。つまり、ＳＯＩ基板構造を有するチップ領域ＣＰ内に、バルクシリコン基板が露出しているＴＥＧ領域を形成し、当該ＴＥＧ領域内にＳＲＡＭ構造のＴＥＧを形成する。
なお、図１４を用いて説明した前記実施の形態１の変形例と同様に、ダミー領域２Ｒ内に形成するＴＥＧは、ＳＲＡＭなどの素子構造に限らず、半導体基板に接続した複数のコンタクトプラグにより構成されていてもよい。
（実施の形態３）
以下では、ＳＯＩ基板上にＶＣ検査用のＴＥＧとして、拡散層が形成されていないＳＲＡＭの素子構造を設けることで、半導体装置の信頼性を向上させることについて、図１６〜図１８を用いて説明する。図１６は、本実施の形態の半導体装置の断面図である。また、図１７および図１８は、ＶＣ検査におけるＴＥＧの発光強度を説明するグラフおよび半導体装置の断面図である。
本実施の形態の半導体装置は、図１〜図５を用いて説明したように、半導体ウエハのチップ領域内に、ＳＯＩ基板上にＳＲＡＭが形成されたＳＲＡＭ領域を備え、さらに、半導体ウエハのスクライブ領域に、ＳＲＡＭのレイアウトを有するＶＣ検査用のＴＥＧを備えるものである。ただし、前記実施の形態１と異なり、ＴＥＧを構成するＳＲＡＭはチップ領域と同様にＳＯＩ基板上に形成されており、さらに、ＴＥＧを構成するＳＲＡＭには拡散層が形成されていない。つまり、ＴＥＧ領域のＳＲＡＭを構成する各ＭＯＳＦＥＴはソース・ドレイン領域を有していない。
ここで、図１６に本実施の形態のチップ領域１ＡのＳＲＡＭを構成する駆動用ＭＯＳＦＥＴＱＤ１および転送用ＭＯＳＦＥＴＱＴ１と、ＴＥＧ領域１ＢのＳＲＡＭを構成する駆動用ＭＯＳＦＥＴＱＤ１および転送用ＭＯＳＦＥＴＱＴ１とを示す。図１６の左側には、チップ領域１Ａの断面であって、図４のＣ−Ｃ線における断面を示し、図１６の右側には、ＴＥＧ領域１Ｂの断面であって、図５のＤ−Ｄ線に対応する箇所における断面を示している。ＴＥＧ領域１Ｂは、スクライブラインＳＬ（図２参照）内の領域である。
図１６に示すように、本実施の形態の半導体装置は、チップ領域１ＡおよびＴＥＧ領域１Ｂのそれぞれにおいて、半導体基板ＳＢ、ＢＯＸ膜ＢＸ、およびＳＯＩ層Ｓ１からなるＳＯＩ基板を有している。半導体基板ＳＢは例えば５００μｍ〜７００μｍ程度の厚さを有し、ＳＯＩ層Ｓ１は２０ｎｍ以下の膜厚を有している。
チップ領域１ＡおよびＴＥＧ領域１Ｂのそれぞれにおいて、ＳＯＩ層Ｓ１上にゲート絶縁膜ＧＦを介してゲート電極Ｇ１が形成されている。ゲート絶縁膜ＧＦは例えば酸化シリコン膜からなり、ゲート電極Ｇ１は例えばポリシリコン膜からなる。ゲート電極Ｇ１の側壁は、酸化シリコン膜および窒化シリコン膜の積層構造を有するサイドウォールＳＷにより覆われている。
チップ領域１Ａにおいて、ゲート電極Ｇ１の直下のＳＯＩ層Ｓ１、つまりシリコン層は各ＭＯＳＦＥＴの駆動時に電流が流れるチャネル領域であり、当該チャネル領域を挟むように、ゲート電極Ｇ１の横のＳＯＩ層Ｓ１内には一対のソース・ドレイン領域が形成されている。一対のソース・ドレイン領域のそれぞれは、ｎ型の半導体層であり比較的不純物濃度が低いエクステンション領域ＥＸと、ｎ型の半導体層でありエクステンション領域ＥＸよりも不純物濃度が高い拡散層Ｄ２とを有している。このようにソース・ドレイン領域は、高濃度および低濃度の不純物拡散領域を含むＬＤＤ（Lightly Doped Drain）構造を有している。
エクステンション領域ＥＸおよび拡散層Ｄ２にはｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））が打ち込まれている。エクステンション領域ＥＸは拡散層Ｄ２よりも上記チャネル領域に近い領域に形成されている。つまり、エクステンション領域ＥＸの形成位置は拡散層Ｄ２の形成位置よりもゲート電極Ｇ１に近い。
ゲート絶縁膜ＧＦ、ゲート電極Ｇ１およびサイドウォールＳＷから露出するＳＯＩ層Ｓ１上には、エピタキシャル成長法により積上げられたエピタキシャル層ＥＰが形成されている。エピタキシャル層ＥＰ内にも、高濃度のｎ型不純物が打ち込まれて拡散層Ｄ２が形成されている。また、エピタキシャル層ＥＰの上面およびゲート電極Ｇ１の上面にはシリサイド層ＳＣが形成されている。ここでは、エピタキシャル層ＥＰを形成した構造について説明するが、エピタキシャル層ＥＰは形成されていなくてもよい。
これに対し、ＴＥＧ領域１Ｂの各ＭＯＳＦＥＴは、ゲート絶縁膜ＧＦ、ゲート電極Ｇ１およびエピタキシャル層ＥＰを有しているが、エクステンション領域および拡散層を有していない。つまり、ＴＥＧ領域１ＢのＳＯＩ層Ｓ１およびエピタキシャル層ＥＰには、ソース・ドレイン領域を形成するためのｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））が導入されていない。すなわち、ＴＥＧ領域１Ｂにおいて、コンタクトプラグＣＰ２が接続された各ＭＯＳＦＥＴの活性領域内には、エクステンション領域および拡散層のいずれも形成されていない。
なお、図１６に示すＴＥＧ領域１Ｂの構造はソース・ドレイン領域を有しておらず、ＭＯＳＦＥＴの構成を成していないが、ここでは便宜上、ＴＥＧ領域１Ｂにソース・ドレイン領域を含まない駆動用ＭＯＳＦＥＴ、転送用ＭＯＳＦＥＴおよび負荷用ＭＯＳＦＥＴが形成されており、ＳＲＡＭが形成されているものとして説明する。つまり、ＴＥＧ領域１Ｂの各ＭＯＳＦＥＴは、半導体素子として使用されない擬似的なＭＯＳＦＥＴである。同様に、それらのＭＯＳＦＥＴにより構成されるＳＲＡＭのメモリセルは、情報の記憶などに使用されない擬似的なメモリセルである。すなわち、図１６に示すＴＥＧ領域１Ｂの複数のＭＯＳＦＥＴはいずれもダミーのＭＯＳＦＥＴであり、それらのＭＯＳＦＥＴを含むＳＲＡＭのメモリセルはダミーのメモリセルである。
駆動用ＭＯＳＦＥＴＱＤ１、転送用ＭＯＳＦＥＴＱＴ１を覆うように、ＳＯＩ基板上には絶縁膜ＥＳおよび層間絶縁膜ＣＬが順に積層されている。また、層間絶縁膜ＣＬおよび絶縁膜ＥＳを貫通するように複数のコンタクトホールが形成され、当該複数のコンタクトホール内には、コンタクトプラグＣＰ１、ＣＰ２が形成されている。
コンタクトプラグＣＰ１はチップ領域１Ａにおいて拡散層Ｄ２に接続され、コンタクトプラグＣＰ２はＴＥＧ領域１Ｂにおいてエピタキシャル層ＥＰに接続されている。なお、図４および図５に示すように、他の活性領域およびゲート電極Ｇ１にもコンタクトプラグＣＰ１、ＣＰ２が接続されている。
ここで、図示はしていないが、層間絶縁膜ＣＬ、コンタクトプラグＣＰ１およびＣＰ２の上の領域は、例えばＳｉＯＣからなる層間絶縁膜と、当該層間絶縁膜を貫通する配線溝内の配線とを形成する領域である。当該配線は少なくともコンタクトプラグＣＰ１に接続されるものである。
次に、本実施の形態の効果について、図１７および図１８を用いて説明する。図１７および図１８には、ＶＣ検査において観察するＭＯＳＦＥＴの断面図と、ＭＯＳＦＥＴのゲート長方向の位置と横軸とが対応するグラフを図示している。これらのグラフの縦軸は、ＶＣ検査において検出される光の強度を示している。つまり、図１７および図１８の各グラフには、ＶＣ検査においてＭＯＳＦＥＴのコンタクトプラグ周辺において検出できる光の強度を示している。
図１７および図１８の各グラフの横軸方向における中心部は、それらのグラフの下に示す断面図の横方向の中心部、つまりゲート電極Ｇ１近傍の位置に対応している。また、これらのグラフの横軸方向における中心部の横の両側の領域は、それぞれのグラフの下の断面図に示すコンタクトプラグＣＰ１、ＣＰ２の形成箇所に対応している。なお、図１７および図１８では一つのＭＯＳＦＥＴのみを図示しているが、ゲート長方向において、当該ＭＯＳＦＥＴと同様のＭＯＳＦＥＴが、一の活性領域上に複数並んで形成されている。
図１７の断面図には、ソース・ドレイン領域を有するＭＯＳＦＥＴＱ１を示している。ＭＯＳＦＥＴＱ１は、図１６のチップ領域１Ａに示す各ＭＯＳＦＥＴと同様の構造を有しているｎチャネル型のＭＯＳＦＥＴである。つまり、ＭＯＳＦＥＴＱ１はＳＯＩ基板上に形成されており、拡散層Ｄ２およびエクステンション領域ＥＸを有している。拡散層Ｄ２の上面には、シリサイド層ＳＣを介してコンタクトプラグＣＰ１が正常に接続されており、このような素子にＶＣ検査において電子線を照射した結果を、図１７のグラフ示している。
当該グラフに示すように、拡散層Ｄ２を有するＭＯＳＦＥＴＱ１にＶＣ検査において電子線を照射した場合、コンタクトプラグＣＰ１の近傍から検出される光の強度は小さい。このため、ＶＣ検査を行うことで、コンタクトプラグＣＰ１が正常にＳＯＩ層Ｓ１に接続されているか否かを判別することが困難である。
このように図１７に示す素子において確認される発光強度が小さい理由は、上述したようにＳＯＩ層Ｓ１の体積が小さく、ＳＯＩ層Ｓ１内の電子が少ないことに加えて、拡散層Ｄ２を含むソース・ドレイン領域が形成されていることにある。
拡散層Ｄ２が形成されている場合、ｎ型の半導体層である拡散層Ｄ２と、ｐ型の半導体層であるＳＯＩ層Ｓ１との間にはＰＮ接合が形成される。膜厚が薄いＳＯＩ層Ｓ１内に拡散層Ｄ２を形成する場合、ＳＯＩ層Ｓ１の底面まで達しない拡散層Ｄ２をＳＯＩ層Ｓ１の上面に形成することは困難である。このため、拡散層Ｄ２はＳＯＩ層Ｓ１の底面まで達し、ゲート長方向に並ぶ複数のＭＯＳＦＥＴ（図１６参照）のチャネル領域同士は、拡散層Ｄ２を介して分断されることが考えられる。
図１７に示すＭＯＳＦＥＴＱ１に電子線を照射すると、コンタクトプラグＣＰ１の直下の拡散層Ｄ２内の電子はコンタクトプラグＣＰ１に流れて発光に寄与する。しかし、ＳＯＩ層Ｓ１内において当該拡散層Ｄ２を挟むチャネル領域内およびそれらのチャネル領域の外側のＳＯＩ層Ｓ１内の電子は、ＰＮ接合により当該拡散層Ｄ２およびコンタクトプラグＣＰ１内に流れない。このため、ＳＯＩ層Ｓ１内に電子が存在しても、それらの電子は、当該拡散層Ｄ２とその両隣のチャネル領域との境界のＰＮ接合により移動が妨げられ、コンタクトプラグＣＰ１の発光に寄与しない。
つまり、拡散層Ｄ２が形成されていると、正常に形成されたコンタクトプラグＣＰ１に対し電子線を照射しても、ＳＯＩ層Ｓ１内およびエピタキシャル層ＥＰ内の電子の一部しかコンタクトプラグＣＰ１に流れないため、発光強度が小さくなる。よって、ＳＯＩ基板内に拡散層Ｄ２を含むＭＯＳＦＥＴＱ１をＴＥＧとして用いると、正常に形成されたコンタクトプラグＣＰ１と、不良を有しているコンタクトプラグＣＰ１とのコントラストが低くなるため、不良の有無の判断が困難となり、半導体装置の信頼性が低下する問題が生じる。
これに対し、図１８には、拡散層が形成されていないＭＯＳＦＥＴＱ２の断面図を示している。ＭＯＳＦＥＴＱ２の構造は、拡散層およびエクステンション領域を含む半導体層、つまりソース・ドレイン領域が形成されていない点以外は、図１７に示すＭＯＳＦＥＴＱ１の構造と同じである。つまり、ＭＯＳＦＥＴＱ２は、図１６のＴＥＧ領域１Ｂに示す各ＭＯＳＦＥＴと同様の構造を有しているｎチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴＱ２の横のＳＯＩ層Ｓ１には、エピタキシャル層ＥＰおよびシリサイド層ＳＣを介して、コンタクトプラグＣＰ２が正常に接続されている。
図１８のグラフに示すように、拡散層が形成されていないＭＯＳＦＥＴＱ２にＶＣ検査において電子線を照射した場合、コンタクトプラグＣＰ２の近傍から検出される光の強度は図１７に示した光の強度よりも大きい。このため、ＶＣ検査を行うことで、コンタクトプラグＣＰ２が正常にＳＯＩ層Ｓ１に接続されているか否かを容易に判別することができる。
本実施の形態では、図１６のＴＥＧ領域１Ｂに示すように、図１８と同様に拡散層およびエクステンション領域を形成せず、ソース・ドレイン領域を有していない駆動用ＭＯＳＦＥＴＱＤ１および転送用ＭＯＳＦＥＴＱＴ１を形成している。このように、ＴＥＧを構成するＳＲＡＭ内のＭＯＳＦＥＴを、ソース・ドレイン領域を含まない構成とすることで、図１７を用いて説明した構造に比べて、ＶＣ検査においてより多くの電子をＳＯＩ層Ｓ１内からコンタクトプラグＣＰ２に流すことを可能としている。
これにより、ＶＣ検査においてコンタクトプラグＣＰ２の発光強度を高めることができるため、コンタクトプラグＣＰ２の不良の有無を容易に判断することができる。よって、ＶＣ検査用のＴＥＧであって、図１６のＴＥＧ領域１Ｂに示すＴＥＧを有する半導体装置を実現することで、示す半導体装置の信頼性を向上させることができる。
ここではｎチャネル型のＭＯＳＦＥＴを例として説明したが、ｐチャネル型のＭＯＳＦＥＴであってもＶＣ検査に用いることが可能であり、また、拡散層を形成しないことにより、ＶＣ検査時のコンタクトプラグの発光強度を高めることができる。ＳＲＡＭの素子構造を有するＴＥＧにおいてｐチャネル型のＭＯＳＦＥＴを検査する場合は、図５に示す活性領域ＡＰ１上の負荷用ＭＯＳＦＥＴＱＰ１、またはＡＰ２上の負荷用ＭＯＳＦＥＴＱＰ２に接続されたコンタクトプラグＣＰ２をＶＣ検査の対象として検査を行う。
上述したように、ＶＣ検査においてＳＯＩ基板上のコンタクトの発光強度が小さくなる理由は、ＳＯＩ層の膜厚が小さく、体積が小さいことにある。ＳＯＩ層の膜厚を大きくすれば上記問題は解決するように思えるが、ＳＯＩ層の膜厚を大きくすると、ＳＯＩ基板上の素子の動作の低速化または素子の集積密度の低下などが起こるため、現実的ではない。ただし、ＳＯＩ層の体積は、活性領域のパターン次第で大きくすることが可能である。
ここで、図５に示すように、活性領域ＡＰ１またはＡＰ２よりも、活性領域ＡＮ１またはＡＮ２の方が、ｙ方向における長さおよびｘ方向における幅が大きい。このため、活性領域ＡＮ１、ＡＮ２のそれぞれの上の駆動用ＭＯＳＦＥＴＱＤ１、ＱＤ２、転送用ＭＯＳＦＥＴＱＴ１およびＱＴ２の方が、負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２よりもＳＯＩ層の体積が大きいため、ＶＣ検査時に正常なコンタクトプラグＣＰ２の発光強度が大きくなる。
つまり、活性領域ＡＮ１またはＡＮ２に接続されたコンタクトプラグＣＰ２はＶＣ検査における暗部と発光部とのコントラストが高いため、不良の有無の判別をより正確に行うことができる。よって、ＳＲＡＭのレイアウトを有するＴＥＧに対してＶＣ検査を行う場合は、ＳＲＡＭを構成するｎチャネル型のＭＯＳＦＥＴに接続されたコンタクトプラグを対象として検査を行うことが好ましい。
次に、本実施の形態の半導体装置の製造方法について、図１９〜図２７を用いて説明する。図１９〜図２７は、本実施の形態の半導体装置の製造工程を説明する断面図である。図１９〜図２７では、図１６と同様に、図の左側にチップ領域１Ａを示し、図の右側にＴＥＧ領域１Ｂを示している。なお、ここではｐチャネル型のＭＯＳＦＥＴである負荷用ＭＯＳＦＥＴの製造工程の説明は省略する。チップ領域１Ａは、図２に示すＳＲＡＭ領域１Ｒ内の領域であり、ＴＥＧ領域１Ｂは、図２に示すスクライブラインＳＬ内の領域である。
まず、図７および図９を用いて説明した工程と同様の工程を行う。つまり、ＳＯＩ基板を準備した後、ＳＯＩ基板の上面に素子分離領域を形成する。なお、前記実施の形態１のようにバルクシリコン基板を露出させる工程は行わない。
次に、図１９に示すように、ＳＯＩ層Ｓ１上に熱酸化法またはＣＶＤ法などを用いて酸化シリコン膜を形成する。その後、前記酸化シリコン膜上に、ＣＶＤ法などを用いてポリシリコン膜および窒化シリコン（Ｓｉ３Ｎ４）膜を順次形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて窒化シリコン膜をパターニングすることで、窒化シリコン膜からなる絶縁膜ＨＭを形成する。続いて、絶縁膜ＨＭをハードマスクとして用い、ドライエッチング法により前記ポリシリコン膜および前記酸化シリコン膜をパターニングする。これにより、ＳＯＩ層Ｓ１上に、前記酸化シリコン膜からなるゲート絶縁膜ＧＦを形成し、また、ゲート絶縁膜ＧＦ上に前記ポリシリコン膜からなるゲート電極Ｇ１を形成する。
なお、ゲート電極Ｇ１を構成するポリシリコン膜は、Ｐ（リン）またはＡｓ（ヒ素）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、前記ポリシリコン膜は、成膜時にはアモルファスシリコン膜であったものを、成膜後（イオン注入後）の熱処理により多結晶シリコン膜に変えることもできる。
次に、図２０に示すように、ＳＯＩ層Ｓ１の上面、絶縁膜ＨＭおよびゲート電極Ｇ１を覆うように、例えばＣＶＤ法を用いて酸化シリコン膜Ｏ１および窒化シリコン（Ｓｉ３Ｎ４）膜Ｎ１を順に堆積して積層膜を形成する。その後、ＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングを行うことで酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ１からなる当該積層膜を一部除去し、ＳＯＩ層Ｓ１の上面および絶縁膜ＨＭの上面を露出させる。これにより、ゲート電極Ｇ１の側壁には、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ１からなるサイドウォール状の積層膜が自己整合的に形成される。
ここで、酸化シリコン膜Ｏ１はサイドウォール形成用の絶縁膜であり、窒化シリコン膜Ｎ１は、後の工程でゲート電極から離間した位置にエピタキシャル層、つまり選択成長層を形成するために用いられるダミーサイドウォールを構成する絶縁膜である。つまり、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ１からなる積層膜はダミーサイドウォールを構成し、完成した半導体装置には、酸化シリコン膜Ｏ１は残るが窒化シリコン膜Ｎ１は残らない。
次に、図２１に示すように、ゲート電極Ｇ１、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ１から露出しているＳＯＩ層Ｓ１の上面に、エピタキシャル成長法を用いて、主にＳｉ（シリコン）からなるエピタキシャル層ＥＰを形成する。これにより、ゲート電極Ｇ１、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ１を含む構造体に対するｙ方向における横の領域には、ＳＯＩ層Ｓ１よりも上面の高さが高いシリコン層であるエピタキシャル層ＥＰが形成される。エピタキシャル層ＥＰはゲート電極Ｇ１の側壁から離間した位置に、２０〜５０ｎｍの膜厚で形成される。
なお、ゲート電極Ｇ１の横にエピタキシャル層ＥＰを形成するのは、ＳＯＩ層Ｓ１の膜厚が極端に薄いことに起因している。つまり、エピタキシャル層ＥＰを形成する理由の一つは、シリサイド層を形成する際に、ソース・ドレイン領域を構成するＳＯＩ層Ｓ１厚を補う必要があるためである。
次に、図２２に示すように、ウェットエッチング法を用いて、ゲート電極Ｇ１の上部の絶縁膜ＨＭおよびダミーサイドウォール形成用の絶縁膜である窒化シリコン膜Ｎ１を除去する。
次に、図２３に示すように、フォトリソグラフィ技術を用い、ＴＥＧ領域１ＢのＳＯＩ基板の主面を覆うレジストパターンＲＰ１を形成する。その後、レジストパターンＲＰ１およびゲート電極Ｇ１をマスクとして、イオン注入法を用いてｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を比較的低い濃度でＳＯＩ層Ｓ１に打ち込むことにより、チップ領域１Ａのゲート電極Ｇ１およびゲート絶縁膜ＧＦの横に露出しているＳＯＩ層Ｓ１およびエピタキシャル層ＥＰの上面にエクステンション領域ＥＸを形成する。
エクステンション領域ＥＸはゲート電極Ｇ１の直下のＳＯＩ層Ｓ１の上面の一部には形成されない。また、エクステンション領域ＥＸはＴＥＧ領域１ＢのＳＯＩ層Ｓ１内には形成されない。
次に、図２４に示すように、レジストパターンＲＰ１を除去した後、例えばＣＶＤ法を用いて、ゲート電極Ｇ１、酸化シリコン膜Ｏ１、ＳＯＩ層Ｓ１およびエピタキシャル層ＥＰのそれぞれの露出した表面を覆うように、窒化シリコン膜Ｎ２を形成する。その後、ＲＩＥ法などにより異方性エッチングを行うことで窒化シリコン膜Ｎ２を一部除去し、ゲート電極Ｇ１およびエピタキシャル層ＥＰのそれぞれの上面を露出させる。これにより、ゲート電極Ｇ１の側壁には、酸化シリコン膜Ｏ１を介して窒化シリコン膜Ｎ２が自己整合的に形成され、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ２からなるサイドウォールＳＷが形成される。
次に、図２５に示すように、フォトリソグラフィ技術を用い、ＴＥＧ領域１ＢのＳＯＩ基板の主面を覆うレジストパターンＲＰ２を形成する。その後、レジストパターンＲＰ２、ゲート電極Ｇ１およびサイドウォールＳＷをマスクとして、半導体基板ＳＢの上方からｎ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を比較的高い濃度でイオン注入する。これにより、チップ領域１Ａのゲート電極Ｇ１、酸化シリコン膜Ｏ１および窒化シリコン膜Ｎ２から露出しているエピタキシャル層ＥＰ内およびＳＯＩ層Ｓ１内に拡散層Ｄ２を形成する。エクステンション領域ＥＸおよび拡散層Ｄ２はソース・ドレイン領域を構成する半導体領域である。
前記ソース・ドレイン領域は、不純物が高濃度で導入された拡散層Ｄ２とゲート電極Ｇ１の直下のチャネル領域となるＳＯＩ層Ｓ１との間に、低濃度の不純物を含むエクステンション領域ＥＸが設けられたＬＤＤ構造を有している。つまり、拡散層Ｄ２の不純物濃度は、エクステンション領域ＥＸの不純物濃度よりも高い。
以上により、チップ領域１Ａにおいて、ゲート電極Ｇ１と、エクステンション領域ＥＸおよび拡散層Ｄ２からなるソース・ドレイン領域とを含むｎチャネル型のＭＯＳＦＥＴである転送用ＭＯＳＦＥＴＱＴ１および駆動用ＭＯＳＦＥＴＱＤ１を形成する。また、以上により、ＴＥＧ領域１Ｂにおいて、ゲート電極Ｇ１を含むＭＯＳＦＥＴである転送用ＭＯＳＦＥＴＱＴ１および駆動用ＭＯＳＦＥＴＱＤ１を形成する。ＴＥＧ領域１Ｂの各ＭＯＳＦＥＴは、ソース・ドレイン領域を有していない。つまり、ＴＥＧ領域１Ｂの各ＭＯＳＦＥＴは、エクステンション領域および拡散層を有していない。
なお、図示していない他の領域では、上記のｎチャネル型のＭＯＳＦＥＴと異なる導電型を有するｐチャネル型の負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２（図４および図５参照）も形成される。ここでは、ＴＥＧ領域１Ｂに形成される負荷用ＭＯＳＦＥＴＱＰ１、ＱＰ２もソース・ドレイン領域を有していない。上記の工程により、チップ領域１ＡのＳＯＩ基板上に、ソース・ドレイン領域を有する複数のＭＯＳＦＥＴからなるＳＲＡＭを形成し、ＴＥＧ領域１ＢのＳＯＩ基板上に、ソース・ドレイン領域を含まない複数のＭＯＳＦＥＴからなるＳＲＡＭをＴＥＧとして形成する。
次に、図２６に示すように、レジストパターンＲＰ２を除去した後、図１２を用いて説明した工程を行うことで、絶縁膜ＥＳおよび層間絶縁膜ＣＬからなる積層膜を形成する。
次に、図２７に示すように、図１３を用いて説明した工程を行うことで、複数のコンタクトホールと、それらの内側に埋め込まれたコンタクトプラグＣＰ１、ＣＰ２を形成する。コンタクトプラグＣＰ１はチップ領域１Ａにおいて拡散層Ｄ２を含むエピタキシャル層ＥＰに接続され、コンタクトプラグＣＰ２はＴＥＧ領域１Ｂにおいて拡散層を含まないエピタキシャル層ＥＰに接続されている。
次に、ＴＥＧ領域１Ｂに形成されたＳＲＡＭのレイアウトを有するＴＥＧに対してＶＣ検査を行う。その後、配線層の積層、およびダイシング工程を行って半導体チップを形成する点は、前記実施の形態１と同様である。
本実施の形態の半導体装置の製造方法では、上記のように、チップ領域のＳＯＩ基板上にＳＲＡＭを形成する。また、スクライブラインＳＬ（図２参照）内のＴＥＧとして、ＳＯＩ基板上にソース・ドレイン領域を有していないＭＯＳＦＥＴにより構成されるＳＲＡＭを形成し、このＳＲＡＭに接続されたコンタクトプラグを接続する。コンタクトプラグの導通不良の有無を検査するためのＶＣ検査を、上記のＴＥＧに対して行うことで、図１６〜図１８を用いて説明した半導体装置と同様の効果を得ることができる。
すなわち、ＳＯＩ基板上に形成するＴＥＧを構成するＭＯＳＦＥＴを、拡散層およびエクステンション領域を含まない構造とすることで、ＶＣ検査の際に、ＳＯＩ層内の電子がＰＮ接合によりコンタクトプラグに供給されなくなることを防ぐことができる。したがって、ＶＣ検査におけるコンタクトプラグの発光強度を大きくすることができるため、コンタクトプラグの不良の有無を容易に判断することができる。したがって、ＶＣ検査の精度が向上するため、半導体装置の信頼性を向上させることができる。
（実施の形態４）
以下では、ＳＯＩ基板を有するチップ領域内に、製品である半導体チップの動作に寄与しないダミー領域を設け、当該ダミー領域内のＳＯＩ基板上に、ＶＣ検査に用いるＴＥＧであって、ソース・ドレイン領域を含まないＭＯＳＦＥＴを有するＴＥＧを設けることについて、図２８を用いて説明する。図２８は、本実施の形態の半導体装置の平面図であり、図２に示す平面図に対応するチップ領域周辺の構造を示している。
図２８に示すように、本実施の形態のチップ領域ＣＰの周辺の構成は、図２を用いて説明した前記実施の形態とほぼ同様である。ただしここでは、ＶＣ検査に用いるＴＥＧを、チップ領域ＣＰ内のダミー領域３Ｒ内に形成している。チップ領域ＣＰ内には、前記実施の形態３と同様に、ＳＯＩ基板上に形成されたＳＲＡＭを含むＳＲＡＭ領域１Ｒが設けられている。ＳＲＡＭ領域１Ｒとダミー領域３Ｒとは離れて配置されている。ＳＲＡＭ領域１Ｒ内には、図４と図１６のチップ領域１Ａとに示す構造と同様のＳＲＡＭが形成されている。
これに対し、ダミー領域３Ｒ内には、ＳＯＩ基板上においてソース・ドレイン領域を含まないＭＯＳＦＥＴを有するＳＲＡＭが形成されている。つまり、ダミー領域３Ｒ内には、図５と図１６のＴＥＧ領域１Ｂとに示す構造と同様のＳＲＡＭが形成されている。すなわち、ダミー領域３Ｒ内に形成されたＳＲＡＭはＶＣ検査の対象となるＴＥＧであり、ダイシング工程により形成された半導体チップにおいて、記憶素子として使用されない構造体である。ダミー領域３Ｒ内のＳＲＡＭには、図５および図１６に示すコンタクトプラグＣＰ２が接続されている。
本実施の形態のように、ＴＥＧをチップ領域ＣＰ内に形成しても、前記実施の形態３と同様の効果を得ることができる。本実施の形態のＴＥＧはスクライブラインＳＬ内ではなくチップ領域ＣＰ内に形成されているため、ダイシング工程で除去されず、個片化された半導体チップ内に残るものである。
本実施の形態の半導体装置の製造工程は、図１９〜図２７を用いて説明した工程と同様の方法により行うことができる。ただし、図１５を用いて説明したように、ＴＥＧはチップ領域ＣＰ内に形成する。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１およびその変形例、並びに前記実施の形態２の構成では、ＴＥＧを構成するコンタクトプラグが接続されたバルクシリコン基板の上面に拡散層を形成することを説明した。しかし、前記実施の形態３で述べた通り、ＰＮ接合により電子の移動が妨げられることを防ぐため、前記実施の形態１およびその変形例、並びに前記実施の形態２の構成においても、コンタクトプラグが接続されたバルクシリコン基板の上面に拡散層を形成しないことで、ＶＣ検査におけるコンタクトプラグの発光強度を高めてもよい。
その他、実施の形態に記載された内容の一部を以下に記載する。
［付記１］（ａ）主面に並ぶ第１領域および第２領域を有し、半導体基板、埋込酸化膜および半導体層が順に積層されたＳＯＩ基板を準備する工程、
（ｂ）前記第１領域の前記半導体層上にＳＲＡＭ構造の第１メモリセルを形成し、
前記第２領域の前記半導体層上に、第２活性領域内に拡散層を含まない複数のＭＯＳＦＥＴを有するＳＲＡＭ構造の第２メモリセルを形成する工程、
（ｃ）前記第１メモリセルの第１活性領域に第１コンタクトプラグを接続し、
前記第２メモリセルの前記第２活性領域に、ＶＣ検査用のＴＥＧを構成する第２コンタクトプラグを接続する工程、
を有し、
前記第２メモリセルを構成するＭＯＳＦＥＴは、前記第２活性領域内に拡散層を有さないダミーのＭＯＳＦＥＴである、半導体装置の製造方法。
［付記２］付記１記載の半導体装置の製造方法において、
前記第２コンタクトプラグは、前記第２メモリセルを構成するｎチャネル型ＭＯＳＦＥＴの前記第２活性領域に接続されている、半導体装置の製造方法。
１Ａ チップ領域
１Ｂ ＴＥＧ領域
１Ｒ ＳＲＡＭ領域
２Ｒ、３Ｒ ダミー領域
Ａ、Ｂ 蓄積ノード
ＡＮ１、ＡＮ２、ＡＰ１、ＡＰ２ 活性領域
ＢＸ ＢＯＸ膜
ＣＰ チップ領域
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰａ、ＣＰｂ、ＣＰｃ コンタクトプラグ
Ｄ１、Ｄ２ 拡散層
ＤＬ１、ＤＬ２ データ線
ＥＰ エピタキシャル層
ＥＸ、ＥＸｐ エクステンション領域
Ｇ１ ゲート電極
ＧＦ ゲート絶縁膜
ＨＭ 絶縁膜
ＩＮＶ１、ＩＮＶ２ ＣＭＯＳインバータ
ＭＣ、ＭＣ１、ＭＣ２ メモリセル
Ｎ１、Ｎ２ 窒化シリコン膜
Ｏ１ 酸化シリコン膜
ＱＤ１、ＱＤ２ 駆動用ＭＯＳＦＥＴ
ＱＰ１、ＱＰ２ 負荷用ＭＯＳＦＥＴ
ＱＴ１、ＱＴ２ 転送用ＭＯＳＦＥＴ
ＲＰ１、ＲＰ２ レジストパターン
Ｓ１ ＳＯＩ層（シリコン層、半導体層）
ＳＢ 半導体基板
ＳＣ シリサイド層
ＳＬ スクライブライン
ＳＷ サイドウォール
ＶＯ 空隙
ＷＦ 半導体ウエハ
ＷＬ１ ワード線

Claims (14)

  1. 主面に並ぶ第１領域および第２領域を有する半導体基板と、
    前記第１領域の前記半導体基板上に順に形成された埋込酸化膜および半導体層と、
    前記第１領域の前記半導体層上に形成されたＳＲＡＭ構造の第１メモリセルと、
    前記第１メモリセルの第１活性領域の上面に接続された第１コンタクトプラグと、
    ＶＣ検査用のＴＥＧを構成し、前記第２領域の前記半導体基板の上面に接続された第２コンタクトプラグと、
    を有する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２領域の前記半導体基板上に形成されたＳＲＡＭ構造の第２メモリセルをさらに有し、
    前記第２コンタクトプラグは、前記第２メモリセルの第２活性領域に接続されている、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第２メモリセルを構成するＭＯＳＦＥＴは、前記第２活性領域内に拡散層を有さないダミーのＭＯＳＦＥＴである、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１領域は、チップ領域内に存在し、
    前記第２領域は、前記チップ領域を囲むスクライブライン内に存在する、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１領域および前記第２領域は、スクライブラインにより囲まれたチップ領域内に存在する、半導体装置。
  6. 主面に並ぶ第１領域および第２領域を有する半導体基板と、
    前記第１領域および前記第２領域の前記半導体基板上に順に形成された埋込酸化膜および半導体層と、
    前記第１領域の前記半導体層上に形成されたＳＲＡＭ構造の第１メモリセルと、
    前記第２領域の前記半導体層上に形成されたＳＲＡＭ構造の第２メモリセルと、
    前記第１メモリセルの第１活性領域の上面に接続された第１コンタクトプラグと、
    ＶＣ検査用のＴＥＧを構成し、前記第２メモリセルの第２活性領域の上面に接続された第２コンタクトプラグと、
    を有し、
    前記第２メモリセルを構成するＭＯＳＦＥＴは、前記第２活性領域内に拡散層を有さないダミーのＭＯＳＦＥＴである、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第２コンタクトプラグは、前記第２メモリセルを構成するｎチャネル型ＭＯＳＦＥＴの前記第２活性領域に接続されている、半導体装置。
  8. 請求項６記載の半導体装置において、
    前記第１領域は、チップ領域内に存在し、
    前記第２領域は、前記チップ領域を囲むスクライブライン内に存在する、半導体装置。
  9. 請求項６記載の半導体装置において、
    前記第１領域および前記第２領域は、スクライブラインにより囲まれたチップ領域内に存在する、半導体装置。
  10. （ａ）主面に並ぶ第１領域および第２領域を有し、半導体基板、埋込酸化膜および半導体層が順に積層されたＳＯＩ基板を準備する工程、
    （ｂ）前記第２領域の前記埋込酸化膜および前記半導体層を除去し、前記半導体基板を露出させる工程、
    （ｃ）前記第１領域の前記半導体層上にＳＲＡＭ構造の第１メモリセルを形成する工程、
    （ｄ）前記第１メモリセルの第１活性領域に第１コンタクトプラグを接続し、
    前記第２領域の前記半導体基板の上面に、ＶＣ検査用のＴＥＧを構成する第２コンタクトプラグを接続する工程、
    を有する、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記第１領域の前記半導体層上にＳＲＡＭ構造の前記第１メモリセルを形成し、前記第２領域の前記半導体基板上にＳＲＡＭ構造の第２メモリセルを形成し、
    前記（ｄ）工程では、前記第１メモリセルの第１活性領域に第１コンタクトプラグを接続し、前記第２領域の前記第２メモリセルの第２活性領域に第２コンタクトプラグを接続する、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記第２メモリセルを構成するＭＯＳＦＥＴは、前記第２活性領域内に拡散層を有さないダミーのＭＯＳＦＥＴである、半導体装置の製造方法。
  13. 請求項１０記載の半導体装置の製造方法において、
    前記第１領域は、チップ領域内に存在し、
    前記第２領域は、前記チップ領域を囲むスクライブライン内に存在する、半導体装置の製造方法。
  14. 請求項１０記載の半導体装置の製造方法において、
    前記第１領域および前記第２領域は、スクライブラインにより囲まれたチップ領域内に存在する、半導体装置の製造方法。
JP2013264390A 2013-12-20 2013-12-20 半導体装置およびその製造方法 Active JP6174991B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013264390A JP6174991B2 (ja) 2013-12-20 2013-12-20 半導体装置およびその製造方法
TW103127750A TWI638177B (zh) 2013-12-20 2014-08-13 Semiconductor device and method of manufacturing same
TW107129816A TW201843472A (zh) 2013-12-20 2014-08-13 半導體裝置及其製造方法
CN201410429657.XA CN104733338B (zh) 2013-12-20 2014-08-27 半导体器件及其制造方法
US14/470,846 US9299720B2 (en) 2013-12-20 2014-08-27 Semiconductor device and manufacturing method thereof
US15/067,173 US9721857B2 (en) 2013-12-20 2016-03-10 Semiconductor device and manufacturing method thereof
US15/630,725 US10103075B2 (en) 2013-12-20 2017-06-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013264390A JP6174991B2 (ja) 2013-12-20 2013-12-20 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017133523A Division JP6387443B2 (ja) 2017-07-07 2017-07-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015122367A JP2015122367A (ja) 2015-07-02
JP6174991B2 true JP6174991B2 (ja) 2017-08-02

Family

ID=53400930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013264390A Active JP6174991B2 (ja) 2013-12-20 2013-12-20 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US9299720B2 (ja)
JP (1) JP6174991B2 (ja)
CN (1) CN104733338B (ja)
TW (2) TWI638177B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170170265A1 (en) * 2015-12-14 2017-06-15 International Business Machines Corporation Thick gate oxide fet integrated with fdsoi without additional thick oxide formation
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI846720B (zh) 2018-08-22 2024-07-01 日商索尼半導體解決方案公司 記憶胞及cmos反相器電路
CN109378280B (zh) * 2018-11-21 2023-09-12 中国科学院上海技术物理研究所 一种用于高密度面阵性能验证的测试结构
JP7163250B2 (ja) * 2019-06-26 2022-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2021190536A (ja) 2020-05-28 2021-12-13 キオクシア株式会社 半導体ウェハ、半導体チップおよびダイシング方法
JP7458958B2 (ja) 2020-10-14 2024-04-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20230260994A1 (en) * 2022-02-17 2023-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Checkerboard dummy design for epitaxial open ratio

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077064A (ja) * 1993-06-16 1995-01-10 Hiroshima Nippon Denki Kk 半導体集積回路
JPH0963994A (ja) 1995-08-29 1997-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP3813336B2 (ja) * 1997-11-20 2006-08-23 株式会社ルネサステクノロジ 集積回路の故障箇所特定方法および故障箇所特定装置
JP2000294730A (ja) * 1999-04-09 2000-10-20 Mitsubishi Electric Corp システムｌｓｉチップ及びその製造方法
JP2003172766A (ja) * 2001-12-07 2003-06-20 Nec Kansai Ltd Ｓｒａｍ用ｔｅｇ
JP2006120896A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp 半導体ウエハ、半導体装置および半導体装置の製造方法
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007194422A (ja) * 2006-01-19 2007-08-02 Hitachi High-Technologies Corp 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
US7518190B2 (en) * 2006-03-22 2009-04-14 International Business Machines Corporation Grounding front-end-of-line structures on a SOI substrate
US7525325B1 (en) * 2006-12-18 2009-04-28 Sandia Corporation System and method for floating-substrate passive voltage contrast
US8124473B2 (en) * 2007-04-12 2012-02-28 Advanced Micro Devices, Inc. Strain enhanced semiconductor devices and methods for their fabrication
KR101811306B1 (ko) * 2011-04-25 2017-12-26 삼성전자주식회사 반도체 장치의 불량 검사 방법, 포토 마스크 및 이를 이용하여 형성된 반도체 장치
JP5847550B2 (ja) * 2011-11-16 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5956809B2 (ja) * 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20160197021A1 (en) 2016-07-07
TW201843472A (zh) 2018-12-16
CN104733338B (zh) 2019-10-22
US9299720B2 (en) 2016-03-29
JP2015122367A (ja) 2015-07-02
TW201525488A (zh) 2015-07-01
TWI638177B (zh) 2018-10-11
CN104733338A (zh) 2015-06-24
US20170287795A1 (en) 2017-10-05
US9721857B2 (en) 2017-08-01
US10103075B2 (en) 2018-10-16
US20150179673A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
JP6174991B2 (ja) 半導体装置およびその製造方法
US8809187B2 (en) Body contacts for FET in SOI SRAM array
US8124976B2 (en) Semiconductor device and method of manufacturing the same
JP4570811B2 (ja) 半導体装置
JP5847549B2 (ja) 半導体装置
US20080179676A1 (en) Semiconductor memory device
JP2010067645A (ja) 半導体装置およびその製造方法
US8878291B2 (en) Semiconductor device and method of fabricating the same
KR101927443B1 (ko) 반도체 소자 및 그 제조 방법
JP6387443B2 (ja) 半導体装置の製造方法
JP2009277695A (ja) 半導体記憶装置
US6914338B1 (en) Memory cell having conductive sill
JP3981798B2 (ja) 半導体記憶装置及びその製造方法
JP2006041513A (ja) 半導体装置
US11031304B2 (en) Method of manufacturing semiconductor device
JP2017143164A (ja) 半導体装置
JP2005159131A (ja) 半導体記憶装置及びその製造方法
Zhang et al. SRAM and Single Device Isolation analysis in FinFET Technology
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
CN117651408A (zh) Sram单元及其形成方法、以及sram器件
JP4633125B2 (ja) 半導体装置
JP2013197170A (ja) 半導体装置及びその製造方法
US20150371992A1 (en) Semiconductor device and method of manufacturing the same
JP2005244085A (ja) 半導体集積回路装置およびその製造方法
JP2004288951A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6174991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150