CN109378280B - 一种用于高密度面阵性能验证的测试结构 - Google Patents

一种用于高密度面阵性能验证的测试结构 Download PDF

Info

Publication number
CN109378280B
CN109378280B CN201811387834.7A CN201811387834A CN109378280B CN 109378280 B CN109378280 B CN 109378280B CN 201811387834 A CN201811387834 A CN 201811387834A CN 109378280 B CN109378280 B CN 109378280B
Authority
CN
China
Prior art keywords
groups
electrode
diffusion holes
test
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811387834.7A
Other languages
English (en)
Other versions
CN109378280A (zh
Inventor
于春蕾
李雪
邵秀梅
龚海梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Technical Physics of CAS
Original Assignee
Shanghai Institute of Technical Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Technical Physics of CAS filed Critical Shanghai Institute of Technical Physics of CAS
Priority to CN201811387834.7A priority Critical patent/CN109378280B/zh
Publication of CN109378280A publication Critical patent/CN109378280A/zh
Application granted granted Critical
Publication of CN109378280B publication Critical patent/CN109378280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Abstract

本发明公开了一种用于高密度面阵性能验证的测试结构，所述结构包括半绝缘InP衬底、N型InP缓冲层、InGaAs吸收层、N型InP帽层、光敏区、P电极、N电极。光敏区由18组有效面积为60μmⅹ60μm的探测器光敏元阵列组成，每组探测器阵列共同引出一个P电极，所有探测器阵列共用一个N电极。本发明的优点在于：1、通过测试结构的制备和测试，可以对比不同阵列设计的性能，为大面阵设计提供理论依据；2、中心距较小的面阵测试复杂，且测试结果受到其他因素影响，而本发明公布的测试结构测试步骤简便易操作，可以直接得到面阵的性能参数。

Description

一种用于高密度面阵性能验证的测试结构
技术领域
本发明属于红外及光电子领域，具体为一种用于高密度面阵性能验证的测试结构。所述的高密度是指光敏元中心距20μm以下。
背景技术
红外焦平面阵列技术已经成为当今红外成像技术发展的主要方向，焦平面探测器在成像系统中有广泛的应用。为了提高系统的空间分辨率，焦平面探测器向更大面阵规模、更高像元密度的方向发展。
当焦平面探测器的光敏元尺寸减小至20μm及以下时，扩散孔的形状、尺寸以及扩散孔之间的距离都可能成为影响探测器性能的因素，不同的阵列设计可能会造成探测器暗电流、电容、光谱响应、信号与噪声的差异，甚至可能会影响探测器像元能否正常工作。需要有效的测试结构，进行性能分析，从而为大规模面阵的设计提供合适的阵列结构。此外当面阵规模增大，中心距减小，直接对探测器面阵性能进行验证十分困难，需要在完成焦平面芯片的倒焊互联、基板粘接、引线键合等一系列复杂工艺过程，方能进行焦平面性能测试来评估探测器性能的测试，且测试结果不能直接反映探测器性能，受到电路芯片性能以及工艺过程影响。为此发明一种有效的测试结构进行高密度面阵性能验证十分重要。
发明内容
本发明提供一种用于高密度面阵性能验证的测试结构，以解决现存的上述技术问题。
本发明公开了一种用于高密度面阵性能验证的测试结构，所述结构包括半绝缘InP衬底(1)、N型InP缓冲层(2)、InGaAs吸收层(3)、N型InP帽层(4)、光敏区(5)、P电极(6)、N电极(7)。其特征在于，光敏区由18组有效面积为60μmⅹ60μm的探测器光敏元阵列组成，每组探测器阵列共同引出一个P电极，所有探测器阵列共用一个N电极。
第1-6组阵列规模为6ⅹ6，扩散孔中心距为10μm。其中第1-3组扩散孔形状为方形，边长分别为3μm、4μm、5μm；第4-6组扩散孔形状为圆形，直径分别为3μm、4μm、5μm。第7-12组阵列规模为4ⅹ4，扩散孔中心距为15μm。其中第7-9组扩散孔形状为方形，边长分别为8μm、9μm、10μm；第10-12组扩散孔形状为圆形，直径分别为8μm、9μm、10μm。第13-18组阵列规模为3ⅹ3，扩散孔中心距为20μm。其中第13-15组扩散孔形状为方形，边长分别为13μm、14μm、15μm；第16-18组扩散孔形状为圆形，直径分别为13μm、14μm、15μm。
本发明的优点在于：
1、通过上述测试结构的制备和暗电流、电容、响应光谱、信号与噪声测试；对测试数据进行处理，可以对比不同阵列设计的性能，为大面阵设计提供理论依据；
2、对于中心距较小的面阵，测试性能参数需要与电路倒焊后进行焦平面测试，测试步骤复杂，而本发明公布的测试结构和测试方法简便易操作，可以方便的得到面阵的性能参数；
附图说明
图1为本发明的测试结构示意图；
图2为本发明的具体实施方式中的暗电流测试结果，其中图(a)为圆形扩散孔阵列的暗电流测试结果，图(b)为方形扩散孔阵列的暗电流测试结果。
图3为本发明的具体实施方式中的电容测试结果；
图4为本发明的具体实施方式中的响应光谱测试结果；
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明的附图均采用简化的形式且均使用非精准的比例，仅用于方便、明晰地辅助说明本发明实施例的目的。
如附图1所示，本发明提供的一种用于高密度面阵性能验证的测试结构，所述结构包括半绝缘InP衬底(1)、N型InP缓冲层(2)、InGaAs吸收层(3)、N型InP帽层(4)、光敏区(5)、P电极(6)、N电极(7)。其特征在于，光敏区由18组有效面积为60μmⅹ60μm的探测器光敏元阵列组成，每组探测器阵列共同引出一个P电极，所有探测器阵列共用一个N电极。
第1-6组阵列规模为6ⅹ6，扩散孔中心距为10μm。其中第1-3组扩散孔形状为方形，边长分别为3μm、4μm、5μm；第4-6组扩散孔形状为圆形，直径分别为3μm、4μm、5μm。第7-12组阵列规模为4ⅹ4，扩散孔中心距为15μm。其中第7-9组扩散孔形状为方形，边长分别为8μm、9μm、10μm；第10-12组扩散孔形状为圆形，直径分别为8μm、9μm、10μm。第13-18组阵列规模为3ⅹ3，扩散孔中心距为20μm。其中第13-15组扩散孔形状为方形，边长分别为13μm、14μm、15μm；第16-18组扩散孔形状为圆形，直径分别为13μm、14μm、15μm。
为进一步说明和具体化，以下特以铟镓砷探测器高密度面阵性能验证测试结构为例，对此方法加以说明。
实施例：用于InGaAs探测器高密度面阵性能验证测试结构及测试方法
用于InGaAs探测器的高密度面阵性能验证的测试结构示意图如图1所示，包括半绝缘InP衬底(1)、N型InP缓冲层(2)、InGaAs吸收层(3)、N型InP帽层(4)、光敏区(5)、P电极(6)、N电极(7)。其特征在于，光敏区由18组有效面积为60μmⅹ60μm的探测器光敏元阵列组成，每组探测器阵列共同引出一个P电极，所有探测器阵列共用一个N电极。
第1-6组阵列规模为6ⅹ6，扩散孔中心距为10μm。其中第1-3组扩散孔形状为方形，边长分别为3μm、4μm、5μm；第4-6组扩散孔形状为圆形，直径分别为3μm、4μm、5μm。第7-12组阵列规模为4ⅹ4，扩散孔中心距为15μm。其中第7-9组扩散孔形状为方形，边长分别为8μm、9μm、10μm；第10-12组扩散孔形状为圆形，直径分别为8μm、9μm、10μm。第13-18组阵列规模为3ⅹ3，扩散孔中心距为20μm。其中第13-15组扩散孔形状为方形，边长分别为13μm、14μm、15μm；第16-18组扩散孔形状为圆形，直径分别为13μm、14μm、15μm。
测试结构的具体制备步骤为：1)淀积氮化硅扩散掩膜，2)开扩散窗口，3)闭管扩散，4)生长P电极，5)快速热退火，6)开N槽，7)淀积氮化硅钝化膜，8)开P、N电极孔，9)生长加厚电极。
对上述测试结构进行暗电流、电容、响应光谱、信号与噪声测试。图2为各种阵列的暗电流性能测试结果，从图2可以得到不同阵列的暗电流密度，光敏元扩散孔的设计对暗电流性能影响显著。图3为各种阵列的电容性能测试结果，从图3可以得到各种设计阵列的电容性能，发现不同扩散孔的设计对探测器的电容性能也有影响。图4是暗电流和电容性能俱佳的阵列的响应光谱测试结果，可以看出此阵列的光谱响应正常。

Claims (1)

1.一种用于高密度面阵性能验证的测试结构，包括半绝缘InP衬底(1)、N型InP缓冲层(2)、InGaAs吸收层(3)、N型InP帽层(4)、光敏区(5)、P电极(6)、N电极(7)，其特征在于：
光敏区(5)由18组有效面积为60μmⅹ60μm的探测器光敏元阵列组成，每组探测器阵列共同引出一个P电极，所有探测器阵列共用一个N电极；
所述的光敏元阵列中，第1-6组阵列规模为6ⅹ6，扩散孔中心距为10μm，其中第1-3组扩散孔形状为方形，边长分别为3μm、4μm、5μm；第4-6组扩散孔形状为圆形，直径分别为3μm、4μm、5μm；第7-12组阵列规模为4ⅹ4，扩散孔中心距为15μm，其中第7-9组扩散孔形状为方形，边长分别为8μm、9μm、10μm；第10-12组扩散孔形状为圆形，直径分别为8μm、9μm、10μm；第13-18组阵列规模为3ⅹ3，扩散孔中心距为20μm，其中第13-15组扩散孔形状为方形，边长分别为13μm、14μm、15μm；第16-18组扩散孔形状为圆形，直径分别为13μm、14μm、15μm。
CN201811387834.7A 2018-11-21 2018-11-21 一种用于高密度面阵性能验证的测试结构 Active CN109378280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811387834.7A CN109378280B (zh) 2018-11-21 2018-11-21 一种用于高密度面阵性能验证的测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811387834.7A CN109378280B (zh) 2018-11-21 2018-11-21 一种用于高密度面阵性能验证的测试结构

Publications (2)

Publication Number Publication Date
CN109378280A CN109378280A (zh) 2019-02-22
CN109378280B true CN109378280B (zh) 2023-09-12

Family

ID=65377196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811387834.7A Active CN109378280B (zh) 2018-11-21 2018-11-21 一种用于高密度面阵性能验证的测试结构

Country Status (1)

Country Link
CN (1) CN109378280B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308980A (en) * 1991-02-20 1994-05-03 Amber Engineering, Inc. Thermal mismatch accommodated infrared detector hybrid array
CN101378025A (zh) * 2007-08-30 2009-03-04 华亚科技股份有限公司 芯片的和晶片的工艺测试方法与集成电路结构
CN105047574A (zh) * 2015-06-02 2015-11-11 中国科学院上海技术物理研究所 一种用于碲镉汞探测器n区横向展宽的变间距测量方法
CN105632958A (zh) * 2015-12-31 2016-06-01 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
CN205959980U (zh) * 2016-08-26 2017-02-15 合肥鑫晟光电科技有限公司 膜层测试结构及阵列基板
US9691811B1 (en) * 2016-06-02 2017-06-27 Semiconductor Components Industries, Llc Image sensor chip scale packages and related methods
CN209150051U (zh) * 2018-11-21 2019-07-23 中国科学院上海技术物理研究所 用于高密度面阵性能验证的测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6174991B2 (ja) * 2013-12-20 2017-08-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308980A (en) * 1991-02-20 1994-05-03 Amber Engineering, Inc. Thermal mismatch accommodated infrared detector hybrid array
CN101378025A (zh) * 2007-08-30 2009-03-04 华亚科技股份有限公司 芯片的和晶片的工艺测试方法与集成电路结构
CN105047574A (zh) * 2015-06-02 2015-11-11 中国科学院上海技术物理研究所 一种用于碲镉汞探测器n区横向展宽的变间距测量方法
CN105632958A (zh) * 2015-12-31 2016-06-01 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
US9691811B1 (en) * 2016-06-02 2017-06-27 Semiconductor Components Industries, Llc Image sensor chip scale packages and related methods
CN205959980U (zh) * 2016-08-26 2017-02-15 合肥鑫晟光电科技有限公司 膜层测试结构及阵列基板
CN209150051U (zh) * 2018-11-21 2019-07-23 中国科学院上海技术物理研究所 用于高密度面阵性能验证的测试结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邵秀梅等.高性能短波红外InGaAs焦平面探测器研究进展.红外技术.2016,第38卷(第8期),629-635. *

Also Published As

Publication number Publication date
CN109378280A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
EP1016141A1 (de) Mehrfarbensensor
CN109935639B (zh) 可降低电学串扰的单光子探测器阵列及制备方法
CN101090138A (zh) P+pin硅光电探测器
CN107195701A (zh) 台面式砷化镓掺硅阻挡杂质带太赫兹探测器及其制作方法
US20200259034A1 (en) A detecting substrate, a manufacturing method thereof and a photoelectric detection device
CN109686812B (zh) 基于隧穿氧化层的键合硅pin辐射响应探测器及制备方法
CN103915525A (zh) 一种提高光电转化性能的红外焦平面探测器
CN109378280B (zh) 一种用于高密度面阵性能验证的测试结构
CN110161063B (zh) 一种扫描透射电子束诱导电流分析系统及方法
Rothman et al. Meso-photonic detection with HgCdTe APDs at high count rates
CN110098134B (zh) 半导体掺杂的扩散深度检测方法
CN209150051U (zh) 用于高密度面阵性能验证的测试结构
CN116884864A (zh) 半导体器件的失效分析方法
Kunz et al. Advances in evaporated solid-phase-crystallized poly-Si thin-film solar cells on glass (EVA)
Musca et al. Laser beam induced current as a tool for HgCdTe photodiode characterisation
CN209150052U (zh) 一种用于小间距扩散成结表征的测试结构
CN201078806Y (zh) 硅光电检测器
CN117690986B (zh) 高温工作单光子探测器、单光子焦平面探测器及制备方法
CN104617181B (zh) 基于ITO电流扩展层的InGaAs雪崩红外探测器及其制备方法
CN111613679B (zh) 一种电子成像探测器及其制备方法和电子显微成像系统
CN115031855B (zh) 一种红外探测器的制作方法及其盲元处理方法
Reverchon et al. First demonstration and performance of AlGaN based focal plane array for deep-UV imaging
Hinckley et al. Pixel structure effects on crosstalk in backwall illuminated CMOS compatible photodiode arrays
Barrio et al. Analogue sum ASIC for L1 trigger decision in Cherenkov Telescope cameras
Minoglou et al. Backside illuminated CMOS image sensors optimized by modeling and simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant