DE19829292A1 - Verfahren zum Erfassen eines Defektes einer integrierten Schaltung und zugehöriger Einrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Er­ fassen eines Defektes einer integrierten Schaltung und auf eine zugehörige Einrichtung. Insbesondere bezieht sich die Erfindung auf ein Verfahren zum Erfassen eines Defektes einer integrierten Halbleiterschaltung, in dem ein Elektronenstrahl (später be­ zeichnet als "EB") eine Rückseite eines Halbleitersubstrats der integrierten Halbleiterschaltung bestrahlt (von der Rückseite eines Halbleitersubstrats der integrierten Halbleiterschaltung eingestrahlt wird), um sie zu beobachten (zu prüfen), wie auch auf eine zugehörige Einrichtung.

In der letzten Zeit wurde die Notwendigkeit für eine höhere Er­ faßbarkeit (Erkennbarkeit, Nachweisbarkeit) und Effizienz bei der Defekterfassung zunehmend wichtig in den Fehleranalysetech­ niken von integrierten Halbleiterschaltungen. Um einen Defekt einer integrierten Schaltung mit einer größeren Integration, ei­ ner Vielschichtstruktur und einer Betriebsweise bzw. Funktion auf hohem Niveau zu erfassen, ist es nötig, nicht nur Störungs­ information zu untersuchen, die von Signalen, welche von einer integrierten Schaltung nach außen ausgegeben werden, erhalten wird, sondern auch Information zu untersuchen, welche sich auf innerhalb der integrierten Schaltung übertragene Signale be­ zieht. Als ein Beispiel von Halbleiteranalysatoren für eine der­ artige Untersuchung gibt es EB-Prüfer, in denen ein EB als eine Sonde dient, und die Potentialsignalform (Potentialwellenform) und das Potentialkontrastbild einer internen Metalleitung in ei­ ner integrierten Halbleiterschaltung als eine zu prüfende Vor­ richtung werden in einer kontaktlosen Weise geprüft. Das heißt, die EB-Prüfer sind ein Halbleiteranalysator, in dem Potentialzu­ stände von Leitungen, die eine integrierte Halbleiterschaltung bilden, geprüft werden, während die Schaltung betrieben wird. Um einen Defekt auf der Innenseite einer hochintegrierten Schaltung mit einer Hochpegelfunktion zu erfassen, ist ein EB-Prüfer un­ entbehrlich. Für einen detaillierten Defekt einer fehlerhaften Vorrichtung (d. h. um diesen zu erhalten), ist es nötig, den Po­ tentialzustand einer internen Schaltung zu prüfen (bzw. beobach­ ten) und eine fehlerhafte Leitung zu verfolgen durch Verwenden von Hilfsmitteln (Geräten, Werkzeugen), wie beispielsweise CAD(Computer Aided Design, Rechnergestützer Entwurf)-Navigation. In der JP 09-054145 A ist eine Fehlerdiagnosevorrichtung für in­ tegrierte Schaltungen offenbart, welche Werkzeuge wie beispiels­ weise eine CAD-Navigation einsetzt.

Fig. 12 ist eine Querschnittsansicht einer zu prüfenden Vorrich­ tung in einem der Anmelderin bekannten Meßverfahren, welches ei­ nen EB-Prüfer einsetzt. Eine zu prüfende Vorrichtung 1 ist all­ gemein in einem Harzgehäuse 2 eingebaut. Die Vorrichtung 1 ist eine integrierte Schaltung, die auf einem SOI (Silicon On Insula­ tor, Silizium auf Isolator)-Substrat gebildet. Andere Halbleiter als Silizium können für dieses Substrat benutzt werden. Ein SOI-Substrat 1s, das in der Vorrichtung 1 enthalten ist, weist eine Siliziumschicht 1a einer Dicke von mehreren hundert ums eine dünne Isolierschicht 1c und eine SOI-Schicht 1b auf, welche in dieser Reihenfolge gestapelt sind. Zu Diffusionsbereichen 1e von MOS (Metal Oxide Semiconductor)-Transistoren, die in einer Ebene auf dem SOl-Substrat 1s angeordnet sind, können elektrische Ver­ bindungen verschiedener Muster geschlossen werden durch eine Me­ talleitung 1f einer ersten Leitungsschicht und einer Metallei­ tung 1g einer zweiten Leitungsschicht. Die elektrische Verbin­ dung zwischen der integrierten Schaltung und der Außenseite wird durch eine Zuleitung 3 geschlossen.

In einem Meßzustand wie in Fig. 12 gezeigt, ist die Oberseite des Harzgehäuses 2 (d. h. die Seite, auf der die SOI-Schicht 1b vorhanden sind, wenn sie von der Isolierschicht 1c aus betrach­ tet wird) unversiegelt (unverschlossen) und ein Teil einer Schutzschicht 1h ist entfernt, um die Metalleitung 1g und der­ gleichen freizulegen.

Fig. 13 ist eine schematische Darstellung eines Beispiels der Benutzung eines der Anmelderin bekannten EB-Prüfers. Ein EB-Prüfer 10 hat einen Bildschirm (Monitor) 10a, der die Potential­ signalform und das Potentialkontrastbild einer zu prüfenden Vor­ richtung 1 anzeigt. Um ein Vakuum in der Atmosphäre, in der sich die Vorrichtung 1 befindet, zu erzeugen, wird die Vorrichtung 1 in einer Vakuumkammer 10b des EB-Prüfers 10 gebracht. Die Vor­ richtung 1 wird mit einer DUT (Device Under Test, Zu-Prüfende- Vorrichtung)-Platte 12 verbunden. Um ein Potentialkontrastbild und dergleichen auf dem Monitor 10a anzuzeigen, wird die Vor­ richtung 1 durch Signale betrieben, welche von einem Bus 11a (Mehrfachdatenleitung) eines Prüfgerätes 11 über die DUT-Platte 12 geliefert werden. Während die Vorrichtung 1 betrieben wird, wird ein EB 15 direkt auf die Vorrichtung 1 eingestrahlt durch eine EB-Einstrahlungseinheit 13. Entsiegeln der Oberseite des Harzgehäuses 2, wie es in Fig. 12 gezeigt ist, ermöglicht eine direkte Einstrahlung des EB 15 auf die Vorrichtung 1. Da ein Teil der Schutzschicht 1h, die auf der Oberfläche der Vorrich­ tung 1 gebildet ist, entfernt ist, so daß die Metalleitungen 1f, 1g erreicht werden können, ist es möglich, Sekundärelektronen 1G zu erfassen, die erzeugt werden, wenn der EB 15 die Oberflächen der Metalleitungen 1f, 1g treffen, durch einen Sekundärelektro­ nendetektor(-Erfasser) 14. Das heißt, daß die Potentialkon­ trastbilder der Metalleitungen 1f, 1g und dergleichen erhalten werden können durch Verwenden der zu prüfenden Vorrichtung 1 wie in Fig. 12 gezeigt.

In den der Anmelderin bekannten Verfahren zum Erfassen eines De­ fektes einer integrierten Halbleiterschaltung und in den zugehö­ rigen Vorrichtungen mit der oben genannten Konstruktion, ist es schwierig, eine fehlerhafte Leitung zu verfolgen nur durch die Prüfung der Oberfläche aufgrund der Hochintegration und der Vielschichtstruktur von integrierten Schaltungen. Zusätzlich ist es unmöglich, da die Metalleitungen der Gegenstand der Prüfung sind, direkt auf dem Niveau (oder auf der Höhe, auf der Ebene) von Elementen, die eine integrierte Schaltung bilden, zu prüfen. Es wird erwartet, daß, wenn integrierte Halbleiterschaltungen einen größeren Maßstab, eine Vielschichtstruktur und eine höhere Integration besitzen, ihre Fehleranalysen schwieriger werden. Deshalb wird die Wichtigkeit dieses Problems in der Zukunft zu­ nehmen.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Defekt ei­ ner integrierten Halbleiterschaltung als eine zu prüfende Vor­ richtung mit einer hohen Nachweisbarkeit und Effizienz zu erfas­ sen durch Prüfen (Beobachten) einer Potentialsignalform und ei­ nes Potentialkontrastbildes auf dem Niveau bzw. auf der Stufe eines Elementes, z. B. einem Diffusionsbereich eines MOS-Transistors.

Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 bzw. einer Einrichtung nach Anspruch 7 oder 8.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Ein Verfahren zum Erfassen eines Defektes einer integrierten Schaltung weist folgende Schritte auf: Beobachten von Sekundäre­ lektronen, die durch ein Potential eines Diffusionsbereiches in der integrierten Schaltung beeinflußt sind, welche auf einer er­ sten Oberfläche eines Halbleitersubstrats gebildet ist, durch Einstrahlen eines Elektronenstrahls auf eine zweite Oberfläche des Halbleitersubstrats, wobei die integrierte Schaltung betrie­ ben wird; und Erfassen eines Defektes der integrierten Schaltung aus einem Ergebnis des Schritts des Beobachtens.

In dem Verfahren ist die integrierte Schaltung auf einer ober­ halb einer Isolierschicht liegenden Halbleiterschicht gebildet; und der Schritt des Beobachtens weist ein Ätzen der Halbleiter­ schicht und Verwenden der Isolierschicht als einen Stopper auf.

In dem Verfahren weist der Schritt des Beobachtens das Entfernen der Isolierschicht auf.

In dem Verfahren weist der Schritt des Beobachtens das Erkennen einer Position eines von den Sekundärelektronen erhaltenen Bil­ des auf dem Halbleitersubstrat auf durch Verwenden eines/eine aus einer Gruppe eines Leitungsmusterbildes, welches von der zweiten Oberfläche aus gesehen wird, und einer Layoutdarstel­ lung, welche von der zweiten Oberfläche aus gesehen wird, und Zeigen des Halbleitersubstrats, welches von der Seite der zwei­ ten Oberfläche aus gesehen wird durch eine Kamera, welche ein auf einer Lichtübertragung des Halbleitersubstrats basierendes Bild aufnimmt.

In dem Verfahren weist der Schritt des Beobachtens das Bestimmen (das Festlegen) einer zu beobachtenden Position gemäß der von der zweiten Oberfläche aus gesehenen Layoutdarstellung und des von der zweiten Oberfläche aus gesehenen Leitungsmusterbildes auf.

In dem Verfahren weist der Schritt des Beobachtens ein In- Übereinstimmung-Bringen einer Nadel einer Nachweiskarte mit ei­ ner vorbestimmten Position eines Wafers (auf einem Wafer) durch eine Vergrößerungsvorrichtung, welche eine Oberfläche des Wafers mit dem Halbleitersubstrat vergrößert, auf.

Eine Einrichtung zum Erfassen eines Defektes einer integrierten Schaltung weist folgendes auf: einen Elektronenstrahleinstrah­ ler, welcher einen Elektronenstrahl auf ein Halbleitersubstrat einstrahlt von einer gegenüberliegenden Seite auf eine Oberflä­ che des Halbleitersubstrats, auf dessen Oberfläche die inte­ grierte Schaltung gebildet ist, zum Erhalten von Sekundärelek­ tronen, die von dem Halbleitersubstrat auftreten (die von dem Halbleitersubstrat herrühren); und eine Kamera, welche ein Bild einer Leitung der integrierten Schaltung von der gegenüberlie­ genden Seite aus auf der Basis einer Lichtübertragung des Halb­ leitersubstrats aufnimmt.

Eine Vorrichtung zum Erfassen eines Defektes einer integrierten Schaltung weist folgendes auf: einen Elektronenstrahleinstrah­ ler, der einen Elektronenstrahl auf eine gegenüberliegende Seite auf eine Oberfläche eines Wafers einstrahlt, auf dessen Oberflä­ che die integrierte Schaltung gebildet ist, zum Erhalten von Se­ kundärelektronen von der gegenüberliegenden Seite; eine Nach­ weiskarte, welche ein elektrisches Signal und Strom an den Wafer von der Oberfläche des Wafers aus liefert; und eine Vergröße­ rungsvorrichtung zum Erhalten eines vergrößerten Bildes der Oberfläche des Wafers zum Anlegen einer Nadel der Nachweiskarte an den Wafer.

In dem Verfahren zum Erfassen eines Defektes einer integrierten Schaltung ist es dank eines EB, welcher auf die Rückseite eines Halbleitersubstrats mit betriebenen Halbleiterelementen einge­ strahlt wird, möglich, die Potentialsignalformen und die Poten­ tialkontrastbilder von Diffusionsbereichen auf dem Niveau eines Halbleiterelementes zu beobachten, was eine effiziente Defekter­ fassung auf dem Niveau von Elementen vereinfacht.

In dem Verfahren zum Erfassen eines Defektes einer integrierten Schaltung vereinfacht die Benutzung einer Isolierschicht als ei­ nen Stopper die Verringerung einer Dicke des Halbleitersubstrats in einem derartigen Ausmaß, daß Elemente, die die integrierte Halbleiterschaltung bilden, betrieben werden können, wodurch ei­ ne Defektuntersuchung mit einer hohen Genauigkeit vereinfacht wird.

In dem Verfahren des Erfassens eines Defektes einer integrierten Schaltung ermöglicht das Entfernen einer Isolierschicht eine di­ rekte EB-Einstrahlung auf eine Halbleiterschicht, wodurch die Beobachtungsgenauigkeit (Prüfungsgenauigkeit) weiter vereinfacht wird.

In dem Verfahren des Erfassens eines Defektes einer integrierten Schaltung ist es möglich, eine Leitung einer integrierten Halb­ leiterschaltung durch Lichtübermittlung eines Halbleiter­ substrats (d. h. durch Übermittlung eines Bildes eines Halblei­ tersubstrats mittels Licht) zu erkennen, wodurch die Genauigkeit der Defekterfassung verbessert wird.

In dem Verfahren zum Erfassen eines Defektes einer integrierten Schaltung ist es möglich, ein Element, welches einen unnormalen (gestörten) Betrieb verursacht, auf einer Layoutdarstellung zu erkennen, was eine Defekterfassung vereinfacht.

In dem Verfahren zum Erfassen eines Defektes einer integrierten Schaltung kann eine Nadel einer Nachweiskarte auf einfache Weise an die Oberfläche eines Wafers durch eine Vergrößerungsvorrich­ tung angelegt werden.

Gemäß eines EB-Prüfers ist es möglich, eine Leitung einer inte­ grierten Halbleiterschaltung durch eine Infrarotkamera zu erken­ nen, was die Genauigkeit der Störungsstellenerfassung verbes­ sert.

Gemäß eines EB-Prüfers vereinfacht, sogar, wenn es unmöglich ist, einen EB beim Erkennen der Position einer auf einem Wafer gebildeten integrierten Schaltung einzusetzen, weil der EB von der Rückseite des Wafers eingestrahlt wird, eine Vergrößerungs­ vorrichtung das Erkennen einer Position, an der eine Nadel einer Nachweiskarte angelegt wird.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Be­ schreibung von Ausführungsbeispielen der vorliegenden Erfindung anhand der beiliegenden Figuren. Von diesen zeigen:

Fig. 1 eine Querschnittsansicht eines Beispiels von For­ men einer zu prüfenden Vorrichtung nachdem sie ge­ mäß einer ersten Ausführungsform der vorliegenden Erfindung bearbeitet wurde;

Fig. 2 eine schematische Ansicht eines Beispiels der Be­ nutzung eines EB-Prüfers (Elektronenstrahltesters) gemäß der ersten Ausführungsform;

Fig. 3 ein Diagramm eines Beispiels von Signalformen (Wellenformen) einer zu prüfenden Vorrichtung;

Fig. 4 ein Piktogramm (Symboldarstellung) einer Potenti­ alsignalform einer zu prüfenden Vorrichtung;

Fig. 5 eine Querschnittsansicht einer anderen Form einer zu prüfenden Vorrichtung, nachdem sie gemäß der ersten Ausführungsform bearbeitet wurde;

Fig. 6 eine Querschnittsansicht eines anderen Beispiels einer zu prüfenden Vorrichtung gemäß der ersten Ausführungsform;

Fig. 7 ein schematisches Diagramm eines Beispiels von Konstruktionen eines EB-Prüfers gemäß einer zwei­ ten Ausführungsform der vorliegenden Erfindung;

Fig. 8 ein Diagramm eines Konzepts (oder Entwurfs) der Erzeugung eines Rückseitenleitungsmusterbildes und eines Potentialkontrastbildes;

Fig. 9 eine Darstellung eines Konzeptes eines Ausrich­ tungsschrittes unter Einsatz eines Rückseitenlei­ tungsmusterbildes und einer Rückseitenlayoutdar­ stellung (Rückseitenanordnungsdarstellung);

Fig. 10 Piktogramme einer Transistorniveauschaltungsdar­ stellung, eines Rückseitenleitungsmusterbildes und einer Transistorniveausimulationssignalform, wel­ che alle verbunden sind;

Fig. 11 ist eine schematische Darstellung eines Beispiels von Konstruktionen eines EB-Prüfers gemäß einer vierten Ausführungsform der vorliegenden Erfin­ dung;

Fig. 12 ist eine Querschnittsansicht einer zu prüfenden Vorrichtung in einem der Anmelderin bekannten Meß­ verfahren, welches einen EB-Prüfer verwendet; und

Fig. 13 ist eine schematische Darstellung eines Beispiels der Benutzung eines der Anmelderin bekannten EB-Prüfers.

Erste Ausführungsform

Ein Verfahren zum Erfassen eines Defektes (Schadens, Fehlers) einer integrierten Halbleiterschaltung gemäß einer ersten Aus­ führungsform der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf die Fig. 1 bis 4 beschrieben.

Fig. 1 ist eine Querschnittsansicht eines Beispiels von Formen einer zu prüfenden Vorrichtung, nachdem sie gemäß der ersten Ausführungsform bearbeitet wurde. In Fig. 1 wird eine zu prüfen­ de Vorrichtung 1X (eine integrierte Halbleiterschaltung) unter Verwenden eines SOI-Substrats 1s vorbereitet und in einem Harz­ gehäuse 2 versiegelt (verschlossen), bevor sie als Prüfling (Probe) bearbeitet wird. In den Prüfbedingungen für ein Verfah­ ren zum Erfassen eines Defektes in der ersten Ausführungsform, ist die Rückseite (d. h. die Seite, auf der eine Siliziumschicht 1a vorhanden ist, wenn sie von einer Isolierschicht 1c aus be­ trachtet wird) des Harzgehäuses 2 entsiegelt. Wie in der in Fig. 12 gezeigten integrierten Schaltung ist die Vorrichtung 1X eine integrierte Schaltung, die auf dem SOI-Substrat 1s gebildet ist. Außerdem werden in dem SOI-Substrat 1s der Vorrichtung 1X elek­ trische Verbindungen verschiedener Muster zu Diffusionsbereichen 1e von MOS-Transistoren ausgebildet (geschlossen), welche in ei­ ner Ebene auf dem SOI-Substrat 1s angeordnet sind, durch eine Metalleitung 1f einer ersten Leitungsschicht und eine Metallei­ tung 1g einer zweiten Leitungsschicht, und die elektrische Ver­ bindung zwischen der integrierten Schaltung und der Außenseite wird durch eine Zuleitung 3 geschlossen (ausgebildet).

Die zu prüfende Vorrichtung 1X der Fig. 1 unterscheidet sich von der zu prüfenden Vorrichtung 1 der Fig. 12 darin, daß ein Ab­ schnitt 1j, der den Bildungsbereich eines zu prüfenden (beobachtenden) Elementes in der Siliziumschicht 1a der Vorrich­ tung 1X aufweist, derart entfernt wird, daß die Isolierschicht 1c erreicht werden kann. Da die Vorrichtung 1X von der Rückseite geprüft wird, ist es natürlich unnötig, eine Schutzschicht 1h auf der Oberfläche der Vorrichtung 1x zu entfernen. Obwohl ein Teil der Siliziumschicht 1a in der Vorrichtung 1X entfernt wird, nehmen die MOS-Transistoren und die Leitungen keinen Schaden und werden dank der Schutzschicht 1h, die auf der Oberfläche und dem Harzgehäuse 2 vorhanden ist, erhalten.

Sekundärelektronen, welche durch EB-(Elektronenstrahl-)Ein­ strahlung auf die Vorrichtung 1X auftreten, werden durch das Po­ tential der Diffusionsbereiche 1e der MOS-Transistoren und der­ gleichen beeinflußt. Jedoch ist es schwierig, da die Silizium­ schicht 1a allgemein eine Dicke von ungefähr mehreren hundert um aufweist, die Potentialänderung in den Diffusionsbereichen 1e durch die Siliziumschicht 1a unter Verwenden des EB abzutasten. Dafür wird der Abschnitt 1j, der den Bildungsbereich eines zu prüfenden Elementes aufweist, entfernt. Die Isolierschicht 1c, die oberhalb des SOI-Substrats 1s liegt, ist im allgemeinen dünn. Es ist daher möglich, die Potentialänderung, die in den Diffusionsbereichen 1e auf der Oberfläche der Isolierschicht 1c verursacht wird, durch Verwenden von Sekundärelektronen abzuta­ sten, welche auftreten, wenn der EB auf die Isolierschicht 1c einstrahlt.

Bei dem Bearbeiten der zu prüfenden Vorrichtung 1X als einen Prüfling (oder zu einem Prüfling) wird zuerst die Rückseite des Harzgehäuses 2 durch ein bekanntes Verfahren entfernt, und die Siliziumschicht 1a, die dem Abschnitt 1j entspricht, der den Be­ reich aufweist, in dem ein zu prüfendes Element gebildet ist, wird auf mechanische Weise bis in die Nachbarschaft der Isolier­ schicht 1c abgeschliffen. Ferner wird unter Verwenden der Iso­ lierschicht 1c als einen Stopper ein Naßätzen ausgeführt, um die Siliziumschicht 1a, die dem vorgenannten Abschnitt 1j ent­ spricht, zu entfernen, wobei die in Fig. 1 gezeigte Vorrichtung 1X erhalten wird.

Fig. 2 ist eine schematische Darstellung eines Beispiels der Be­ nutzung eines EB-Prüfers gemäß der ersten Ausführungsform. Ein EB-Prüfer der Fig. 2 ist ähnlich zu demjenigen, der in Fig. 13 gezeigt ist und in dem der Anmelderin bekannten Verfahren be­ nutzt wird, mit Ausnahme einer zu prüfenden Vorrichtung als 1X, die mit einer DUT-Platte 12 verbunden ist. Da die Rückseite der Vorrichtung 1X auf eine EB-Einstrahlungseinheit 13 gerichtet ist, kann die Verbindung zwischen der Vorrichtung 1X und der DUT-Platte 12 nicht durch Befestigen einer Zuleitung 3 in der DUT-Platte 12 geschlossen werden. Deshalb wird die Verbindung zwischen den beiden dadurch erreicht, daß beispielsweise eine Fassung auf der DUT-Platte 12 an die Zuleitung 3 gelötet wird.

Von der Rückseite der Vorrichtung 1X, die durch ein Prüfgerät 11 betrieben wird, wird ein EB 15 auf die freigelegte eingebettete Isolierschicht 1c durch einen EB-Prüfer 10 eingestrahlt. Der EB 15 erreicht die Isolierschicht 1c direkt unterhalb der Diffusi­ onsbereiche 1e der MOS-Transistoren. Durch Erfassen von Sekundä­ relektronen 16, die von der Isolierschicht 1c erzeugt werden, werden die Potentialsignalformen und die Potentialkontrastbilder der Diffusionsbereiche 1e der MOS-Transistoren geprüft (beobachtet).

Fig. 3 und 4 zeigen ein Beispiel der Potentialsignalform bezie­ hungsweise des Potentialkontrastbildes der auf diese Weise beob­ achteten Vorrichtung 1X.

In Fig. 3 sind die Potentialsignalformen von vier Diffusionsbe­ reichen, deren Potentialamplitudenzentrum verschoben ist, gra­ phisch dargestellt, wobei ein Abschnitt der Ordinate 1V ent­ spricht und ein Abschnitt der Abszisse 50 ns entspricht.

Fig. 4 zeigt die Potentialkontrastbilder, die durch eine Ab­ tastfunktion (oder Taktfunktion) des EB-Prüfers 10 erhalten sind. In den Abschnitten 30, die durch einen Schwarz/Weißkontrast angezeigt sind, haben die weißen Abschnitte ein niedriges Potential, während die schwarzen Abschnitte ein hohes Potential aufweisen. Eine Zeile der Abschnitte 30 ent­ spricht einem der Diffusionsbereiche 1e der MOS-Transistoren (d. h. einem Source- oder Drainbereich).

Durch Einstrahlen des EB von der (d. h. auf die) Rückseite der Vorrichtung 1X und Erfassen der Sekundärelektronen, die von dem EB herrühren, ist es möglich, direkt die Potentialsignalformen und die Potentialkontrastbilder der Diffusionsbereiche 1e der MOS-Transistoren zu beobachten, und nicht Metalleitungen. Als eine Folge können die Logikoperationszustände von Elementen, wie beispielsweise MOS-Transistoren, für die es schwierig ist, von der Oberfläche aus eine Prüfung auszuführen, auf einfache Weise mit hoher Effizienz erfaßt werden. Das Verfahren zum Erfassen eines Defekts einer integrierten Halbleiterschaltung ist insbe­ sondere geeignet für Vorrichtungen, z. B. Vielschichtverbindungs­ vorrichtungen und Flip-Chip-Vorrichtungen, für welche zufrieden­ stellende Analysen nicht durch den EB-Test erhalten werden kön­ nen, in dem EB von der Oberfläche (d. h. nicht von der Rückseite) aus eingestrahlt wird.

Als ein Verfahren zum Prüfen einer Halbleitervorrichtung von der Rückseite unter Verwenden von Infrarotstrahlung offenbart JP 07-035697 A ein Verfahren, in dem Daten von Negativbildern mit ei­ nem Bild überlagert werden, welches von auf die Rückseite einge­ strahlten Infrarotstrahlen erhalten wird. In diesem Verfahren wird ein Defekt unter Verwenden eines sehr schwachen Lichtes analysiert, das von einer unnormalen (gestörten) Stelle her­ rührt, wenn eine Vorspannung an einer Halbleitervorrichtung an­ gelegt wird. Jedoch richten sich nicht alle Prüfungen (Beobachtungen) auf eine direkte Prüfung, ob der Betrieb eines Elementes unnormal ist oder nicht. Demgemäß ist es in manchen Fällen unmöglich, direkt zu erfassen, ob ein Element einen un­ normalen Betrieb verursacht.

Um einen Defekt zu erfassen, ist es nötig, eine zu prüfende Stelle zu bestimmen. Wie in Fig. 1 gezeigt ist, ist ein Loch 1k, das durch eine Siliziumschicht 1a, eine Isolierschicht 1c und eine SOI-Schicht 1b dringt, mittels z. B. Ätzen vorgesehen, so daß die Leitungen auf der Oberfläche einer integrierten Schal­ tung direkt von der Rückseite geprüft werden. Die Ausrichtung zwischen der zu prüfenden Vorrichtung 1X und der EB-Einstrahlungseinheit 13 wird durch ein Leitungsmuster durchge­ führt, das von dem Loch 1k gesehen werden kann, um eine zu prü­ fende Stelle zu bestimmen. Es gibt vorzugsweise mehrere Löcher 1k, beispielsweise drei oder vier Löcher 1k sind vorgesehen. Hier ist die Stelle des Loches 1k in einer integrierten Schal­ tung auf Orte beschränkt, in denen der Betrieb der integrierten Schaltung nicht behindert wird, z. B. wo keine Elemente gebildet sind.

Fig. 5 ist eine Querschnittsansicht einer anderen Form einer zu prüfenden Vorrichtung, nachdem sie bearbeitet ist. In Fig. 5 be­ zeichnet das selbe Bezugszeichen wie in Fig. 1 den entsprechen­ den Teil. In einem in Fig. 5 gezeigten Prüfling für EB-Prüfer (eine ,zu testende Vorrichtung 1Y) ist eine SOI-Schicht 1b frei­ gelegt. Wenn der Prüfling der Fig. 5 benutzt wird, kann ein Po­ tentialkontrastbild auf einfache Weise gesehen (erhalten) werden und eine Potentialsignalform kann mit einer hohen Genauigkeit geprüft werden, weil keine Sekundärelektronen in einer Isolier­ schicht 1c angesammelt werden, wie im Vergleich zu der Benutzung des Prüflings der Fig. 1. Zusätzlich ist, da die SOI-Schicht 1b belassen wird, der Betrieb der Halbleiterelemente möglich.

Um die in Fig. 5 gezeigte Vorrichtung 1Y zu erhalten, wird die Isolierschicht 1c durch ein Atzen entfernt unter Verwenden der SOI-Schicht der Vorrichtung 1X in Fig. 1 als einen Stopper.

Fig. 6 ist eine Querschnittsansicht eines anderen Beispiels ei­ ner zu testenden Vorrichtung gemäß der ersten Ausführungsform. In Fig. 6 bezeichnet das selbe Bezugszeichen wie in Fig. 1 den entsprechenden Teil. Ein Prüfling für EB-Prüfer (eine zu prüfen­ de Vorrichtung 1Z), die in Fig. 6 gezeigt ist, besitzt ein Sili­ ziumsubstrat 1t einer Dicke von mehreren hundert um, das eine P-Siliziumschicht 1m und eine Wanne 1n aufweist. Das Silizium­ substrat 1t wird derart geätzt, daß eine vorbestimmte Dicke 1L in einem zu prüfenden Bereich belassen wird. Die Dicke 1L ist größer als diejenige der Diffusionsbereiche 1e und ist so ge­ setzt, daß sie den Betrieb einer integrierten Schaltung nicht behindert. Hier kann eine zu große Dicke 1L die Potentialsignal­ form- und Potentialkontrastbildprüfungen beeinflussen, welche durch Einstrahlung des EB ausgeführt werden. Demgemäß ist die Dicke 1L auf ein derartiges Ausmaß begrenzt, daß die Poten­ tialänderungen in den Diffusionsbereichen 1e in Sekundärelektro­ nen widergespiegelt (wiedergegeben) werden, um ein EB-Prüfen möglich zu machen.

Zweite Ausführungsform

Ein Verfahren zum Erfassen eines Defektes einer integrierten Halbleitervorrichtung und eine zugehörige Einrichtung gemäß ei­ ner zweiten Ausführungsform der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf Fig. 7 beschrieben.

Wie in Fig. 7 gezeigt ist, ist eine Infrarotkamera 40 auf einer Schaltstufe (Verstellstufe) 41 in einer Vakuumkammer 10b eines EB-Prüfers 10 angeordnet. Die Infrarotkamera 40 wird beim Prüfen (Beobachten) eines Leitungsmusters auf der rückseitigen Oberflä­ che einer zu prüfenden Vorrichtung 1X benutzt. Zum Prüfen eines Leitungsmusters, das auf der Oberfläche der Vorrichtung 1X ge­ bildet ist, ist eine Infrarotkamera 40 erforderlich mit der Sen­ sitivität in einem Infrarotbereich (λ = 1100 nm oder mehr), dessen Wellenlänge größer als diejenige des Wellenlängenabsorbtionsban­ des von Silizium (λ = weniger als 1100 nm). Das heißt, daß die In­ frarotkamera 40 das von der Vorrichtung 1X reflektierte Licht erfassen kann, wenn das Infrarotlicht einer Wellenlänge in einem Bereich, der von dem Wellenlängenabsorbtionsband einer Silizium­ schicht 1a verschieden ist, eingestrahlt wird.

Eine zentrale Achse 43 des EB 15 ist bewegbar durch eine XY-Stufe 45, auf der eine EB-Einstrahlungseinheit 13 befestigt ist. Die Infrarotkamera 40 wird in der X- und Y-Richtung durch die Verstellstufe 41 verschoben und kann ein Leitungsmusterbild, wie es von der Rückseite der Vorrichtung 1X gesehen wird, d. h. das Rückseitenleitungsmusterbild aufnehmen durch In-Übereinstimmung- Bringen eines Zentrums 42 des Gesichtsfelds der Kamera 40 mit der zentralen Achse 43 des EB 15.

Um eine EB-Prüfung von der Rückseite auszuführen, ist es nötig, die Positionen von Diffusionsbereichen 1e von MOS-Transistoren und dergleichen zu erkennen, auf die der EB 15 eingestrahlt wird. Zuerst wird das Rückseitenleitungsmuster, auf das der EB 15 wie oben beschrieben einstrahlt, durch die Infrarotkamera 40 beobachtet. Dann wird die Infrarotkamera 40 durch die Verstell­ stufe 41 bis zu einem derartigen Ausmaß verschoben, daß die Ein­ strahlung des EB 15 gesichert ist, und dann wird der EB 15 ein­ gestrahlt, um das Potentialkontrastbild und dergleichen zu beob­ achten.

Die Betriebsweisen der EB-Einstrahlungseinheit 13, der XY-Stufe 45, der Infrarotkamera 40 und der Verstellstufe 41 werden alle durch eine Steuerung 10c gesteuert.

Wie im vorhergehenden beschrieben, ist die Infrarotkamera 40 zum Erhalten des Rückseitenmusters der zu prüfenden Vorrichtung 1X (eine integrierte Halbleiterschaltung) unentbehrlich. In der er­ sten Ausführungsform wird die Position eines Leitungsmusters durch Bohren eines Lochs von der Rückseite der zu prüfenden Vor­ richtung 1X her erkannt. Hingegen ist es in dem Verfahren zum Erfassen eines Defektes und dessen Einrichtung der zweiten Aus­ führungsform möglich, durch Erkennen eines Rückseitenleitungsmu­ sters mit der in der Vakuumkammer 10b des EB-Prüfers angeordne­ ten Infrarotkamera 40, eine EB-Prüfung von der Rückseite aus auszuführen, während das Rückseitenleitungsmusterbild mit einem Potentialkontrastbild oder dergleichen in Übereinstimmung ge­ bracht wird. Zum Beispiel ist es mit dem in Fig. 7 gezeigten EB-Prüfer 10 möglich, wie in Fig. 8 gezeigt ein Bild 52 anzuzeigen, in dem ein Rückseitenleitungsmusterbild 50, das durch die Infra­ rotkamera 40 aufgenommen wird, mit einem Potentialkontrastbild 51, das unter Verwenden des EB 15 erhalten wird, zu überlagern. Die Beziehung zwischen einem Hochhelligkeitsabschnitt 51b des Bildes 52 und einem Rückseitenleitungsmusters 50a macht die Übereinstimmung zwischen dem Rückseitenleitungsmuster 50a und der Positionen der Diffusionsbereiche 1e klar. Das Potentialkon­ trastbild 51 stimmt mit dem Potentialkontrastbild, wie es in Fig. 4 gezeigt ist, überein.

Deshalb kann die Prüfung (Beobachtung) des Rückseitenleitungsmu­ sters und die EB-Prüfung der Reihe nach ausgeführt werden, ohne die Vorrichtung 1X aus der Vakuumkammer 10b zu nehmen, was die Ausrichtungsgenauigkeit, die Betreibbarkeit und die Analyseeffi­ zienz verbessert.

Obwohl die zweite Ausführungsform den Fall vorführt, in dem die Infrarotkamera 40 eingesetzt wird, kann ein anderes Licht als Infrarot benutzt werden, d. h. ein Licht, das ein Halbleiter­ substrat (d. h. ein zugehöriges Bild) übermitteln kann und auch durch Metall reflektiert wird. Sogar wenn eine Kamera, welche ein auf ein derartiges Licht basierendes Bild aufnimmt, anstelle der Infrarotkamera 40 benutzt wird, ist der daraus folgende Ef­ fekt derselbe wie in der zweiten Ausführungsform.

Dritte Ausführungsform

Ein Verfahren zum Erfassen eines Defektes einer integrierten Halbleiterschaltung und eine zugehörige Einrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf die Fig. 7, 9 und 10 beschrie­ ben. Daten einer Musterlayoutdarstellung 53 (Musteranordnungsdarstellung) für eine zu prüfende Vorrichtung 1X, wie sie in Fig. 9 gezeigt sind, werden von einer Musterlay­ outdarstellungsdatenbank 56 in einen EB-Prüfer 10 eingegeben, wie er in Fig. 7 gezeigt ist. Die Musterlayoutdarstellung 53 wird bei dem Entwerfen der Vorrichtung 1X erhalten. Es wird auf Fig. 9 Bezug genommen; eine Darstellung der umgekehrten Muster­ layoutdarstellung 53 von der Rückseite aus gesehen, d. h. eine Rückseitenlayoutdarstellung 54 (Rückseitenanordnungsdarstellung) wird durch ein der Anmelderin bekanntes Verfahren mit dem EB-Prüfer 10 vorbereitet.

Durch In-Übereinstimmung-Bringen der Rückseitenlayoutdarstellung 54 mit dem Rückseitenleitungsmusterbild 50, d. h. der Ausrichtung zwischen den beiden, kann die Position, auf die EB 15 einge­ strahlt wird, um die Prüfung auszuführen, auf der Rückseitenlay­ outdarstellung 54 erkannt werden. Anstelle des Rückseitenlei­ tungsmusterbildes 50 kann das Bild 52, in dem das Rückseitenlei­ tungsmusterbild mit dem Potentialkontrastbild überlagert wird, für die Ausrichtung eingesetzt werden. Die Ausrichtung kann in derselben Weise ausgeführt werden wie in dem der Anmelderin be­ kannten Verfahren, weil der Unterschied von dem der Anmelderin bekannten Verfahren darin liegt, daß die Rückseitenlayoutdar­ stellung 54 anstelle der Musterlayoutdarstellung 53, die von der Oberfläche aus wie in dem der Anmelderin bekannten Verfahren ge­ sehen wird, benutzt wird.

Der vorgenannte Schritt wird für drei oder vier Stellen wieder­ holt nach dem Verschieben der Einstrahlungsposition des EB 15, um zu bestätigen, ob die Positionserkennung auf der Rückseiten­ layoutdarstellung 54 richtig ist oder nicht. Dies macht es mög­ lich, die Einstrahlungsposition des EB 15 und die Anzeige der Rückseitenlayoutdarstellung 54 zu verbinden. Als eine Folge kann die Einstrahlungsposition des EB 15 auf der Rückseitenlayoutdar­ stellung 54 bestimmt werden, was es ermöglicht, eine Transistor­ niveauschaltungsdarstellung 58 und die Einstrahlungsposition des EB 15 zu verbinden. Dies hat die Verbindung zwischen einem Po­ tentialsignalformdiagramm 59 und der Transistorniveauschaltungs­ darstellung 58 zur Folge. Zusätzlich ist es möglich, ein Poten­ tialkontrastbild 51 für die Stelle, auf die der EB 15 ein­ strahlt, und die Rückseitenlayoutdarstellung 54 für diese Stelle anzuzeigen. Unter den Bedingungen, daß die entsprechenden Ver­ bindungen wie beschrieben ausgeführt werden, wird die Transi­ storniveauschaltungsdarstellung 58, die mit dem Rückseitenlay­ outdiagramm 54 verbunden ist, beispielsweise durch Eingeben von Netzlistendaten 55 in den EB-Prüfer 10 erhalten. Zusätzlich kann, da die Einstrahlungsposition des EB 15 auf der Ebene (auf dem Niveau) von Transistoren bestimmt wird, eine Simulations­ signalform 60 angezeigt werden, um eine Verbindung zu der Poten­ tialsignalform 59 herzustellen. Die Simulationssignalform 60 kann durch Eingeben von Simulationsdaten 57 in den EB-Prüfer 10 angezeigt werden.

Wie in Fig. 10 gezeigt ist, wird eine CAD-Navigation auf dem Elementniveau in der zu prüfenden Vorrichtung 1X (einer inte­ grierten Halbleiterschaltung) ausgeführt durch Verbinden der Rückseitenlayoutdarstellung 54, des Potentialkontrastbildes 51, (oder des Bildes 52, in dem das Potentialkontrastbild 51 mit dem Rückseitenleitungsmusterbild 50 überlagert wird), der Transi­ storniveauschaltungsdarstellung 58 und der Transistorniveausimu­ lationssignalform 60 als einen erwarteten Wert einer gemessenen Signalform.

Mit der vorgenannten GAD-Navigation, d. h. dem Verfolgen der Po­ tentialsignalform oder des Potentialkontrastbildes von der Ein­ gabe- oder Ausgabeseite der Rückseite der Vorrichtung 1X bis in das Innere der Schaltung, wird eine Defektuntersuchung auf Tran­ sistorniveau ermöglicht, welches durch die der Anmelderin be­ kannte EB-Prüfung von der Oberfläche aus unmöglich war, mit ho­ her Nachweisbarkeit und Effizienz.

Vierte Ausführungsform

Ein Verfahren zum Erfassen eines Defektes einer integrierten Halbleiterschaltung und eine zugehörige Einrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf Fig. 11 beschrieben.

In einer Einrichtung zum Erfassen eines Defektes gemäß der vier­ ten Ausführungsform ist eine Waferstufe 70 hinzugefügt, welche beim Auswerten einer integrierten Schaltung in einem Waferzu­ stand benutzt wird. Die Innenseite der Waferstufe 70 ist mit ei­ ner Vakuumkammer 10b eines EB-Prüfers 10 verbunden und ist wäh­ rend des Prüfens in den Vakuumzustand gebracht. Ein Wafer 71 ist in der Waferstufe 70 gesichert. Der EB 15 wird von der Rückseite des Wafers 71 eingestrahlt. Zum Analysieren von auf der Oberflä­ che des Wafers 71 gebildeten Elementen ist ein Teil des zu prü­ fenden Wafers 71 von der Rückseite aus abgeschliffen, um seine Dicke zu verringern, wie in der zu prüfenden Vorrichtung 1X.

Wenn eine EB-Prüfung von der Rückseite aus auf dem Waferniveau ausgeführt wird, wird eine Nadel 73 einer Nachweiskarte 72 in Kontakt mit einer Metallanschlußfläche einer zu prüfenden Schal­ tung innerhalb des Wafers 71 gebracht. Prüfsignale werden von einem Prüfgerät 11 zu der Nachweiskarte 72 über einen Bus 11a gesendet. Um die Testsignale zu der zu prüfenden integrierten Schaltung zu übermitteln, ist die elektrische Verbindung zwi­ schen der Metallanschlußfläche und der Nadel 73 notwendig. Die Nadel 73 wird durch ein optisches Mikroskop 74 durch eine Öff­ nung 72a der Nachweiskarte 72 vergrößert und dann geprüft (beobachtet). Dies vereinfacht den Kontakt zwischen der Nadel 73 und der Metallanschlußfläche unter Vakuum.

Anstelle des optischen Mikroskops 74 kann eine Miniaturkamera auf der Waferstufe 70 des EB-Prüfers 10 angeordnet sein, was denselben Effekt zur Folge hat.

Claims (8)

1. Verfahren zum Erfassen eines Defektes einer integrierten Schaltung mit den Schritten:
Beobachten von Sekundärelektronen (16), die durch ein Potential eines Diffusionsbereiches (1e) in der integrierten Schaltung be­ einflußt sind, welche auf einer ersten Oberfläche eines Halblei­ tersubstrats (1s) gebildet ist, durch Einstrahlen eines Elektro­ nenstrahls (15) auf eine zweite Oberfläche des Halbleiter­ substrats (1s), wobei die integrierte Schaltung betrieben wird; und
Erfassen eines Defektes der integrierten Schaltung aus einem Er­ gebnis des Schritts des Beobachtens.

2. Verfahren nach Anspruch 1, bei dem die integrierte Schal­ tung auf einer oberhalb einer Isolierschicht (1c) liegenden Halbleiterschicht (1b) gebildet ist; und der Schritt des Beobachtens ein Ätzen der Halbleiterschicht (1b) aufweist unter Verwenden der Isolierschicht (1c) als einen Stop­ per.

3. Verfahren nach Anspruch 2, bei dem der Schritt des Beob­ achtens ein Entfernen der Isolierschicht (1c) aufweist.

4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Schritt des Beobachtens ein Erkennen einer Position eines Bil­ des, welches von den Sekundärelektronen erhalten wird, auf dem Halbleitersubstrat (1s) durch Verwenden eines bzw. eine aus ei­ ner Gruppe eines Leitungsmusterbildes (50), welches von der zweiten Oberfläche aus gesehen wird, und einer Layoutdarstellung (54), welche von der zweiten Oberfläche aus gesehen wird, und Zeigen des Halbleitersubstrats (1s), welches von der zweiten Oberfläche aus gesehen wird, durch eine Kamera (40), welche ein Bild aufnimmt, das auf einer Lichtübermittlung des Halbleiter­ substrats (1s) basiert, aufweist.

5. Verfahren nach Anspruch 4, bei dem der Schritt des Beob­ achtens ein Festlegen einer zu beobachtenden Position gemäß der Layoutdarstellung (54), welche von der zweiten Oberfläche aus gesehen wird, und des Leitungsmusterbildes (50), welches von der zweiten Oberfläche aus gesehen wird, aufweist.

6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Schritt des Beobachtens ein In-Übereinstimmung-Bringen einer Na­ del einer Nachweiskarte (72) mit einer vorbestimmten Position auf einem Wafer (71) durch eine Vergrößerungsvorrichtung (74), die eine Oberfläche des Wafers (71) mit dem Halbleitersubstrat (1s) vergrößert, aufweist.

7. Einrichtung zum Erfassen eines Defektes einer integrierten Schaltung mit
einem Elektronenstrahleinstrahler (13), welcher einen Elektro­ nenstrahl (15) auf ein Halbleitersubstrat (1s) von einer gegen­ überliegenden Seite auf eine Oberfläche des Halbleitersubstrats (1s) einstrahlt, auf dessen Oberfläche die integrierte Schaltung gebildet ist, zum Erhalten von Sekundärelektronen (16), welche von dem Halbleitersubstrat (1s) auftreten; und
einer Kamera (40), welche ein Bild einer Leitung der integrier­ ten Schaltung von der gegenüberliegenden Seite aufnimmt und auf einer Lichtübermittlung des Halbleitersubstrats (1s) basiert.

8. Einrichtung zum Erfassen eines Defektes einer integrierten Schaltung mit
einem Elektronenstrahleinstrahler (13), welcher einen Elektro­ nenstrahl (15) auf eine gegenüberliegende Seite auf eine Ober­ fläche eines Wafers (71) einstrahlt, auf dessen Oberfläche die integrierte Schaltung gebildet ist, zum Erhalten von Sekundäre­ lektronen (16) von der gegenüberliegenden Seite;
einer Nachweiskarte (72) welche ein elektrisches Signal und Strom an den Wafer (71) von der Oberfläche des Wafers (71) aus liefert; und
eine Vergrößerungsvorrichtung (74) zum Erhalten eines vergrößer­ ten Bildes der Oberfläche des Wafers (71) zum Anlegen einer Na­ del (73) der Nachweiskarte (72) an den Wafer (71)