DE102009044737A1 - System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis - Google Patents

System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis Download PDF

Info

Publication number
DE102009044737A1
DE102009044737A1 DE102009044737A DE102009044737A DE102009044737A1 DE 102009044737 A1 DE102009044737 A1 DE 102009044737A1 DE 102009044737 A DE102009044737 A DE 102009044737A DE 102009044737 A DE102009044737 A DE 102009044737A DE 102009044737 A1 DE102009044737 A1 DE 102009044737A1
Authority
DE
Germany
Prior art keywords
intensity
emission
component
state
intensities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009044737A
Other languages
English (en)
Inventor
Neeraj Monte Sereno Khurana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEI EFA Inc
Original Assignee
DCG Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DCG Systems Inc filed Critical DCG Systems Inc
Publication of DE102009044737A1 publication Critical patent/DE102009044737A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Ein IREM-Bild von einem IC wird erhalten. Die Emissionsintensität von jeder Emissionsstelle wird gemessen/berechnet und mit einer Referenzintensität verglichen. Die berechnete Intensität kann gegen die Referenzintensitäten aufgetragen werden. Im Allgemeinen wird die Mehrzahl der aufgetragenen Intensitäten in einem vorgegebenen Bereich in einer geraden Linie liegen. Bei Bauteilen, die eine abnormale Emission zeigen, würde die Kurvendarstellung eine leicht feststellbare Abweichung von der Linie als Ergebnis haben. Die berechnete Intensität wird verwendet, um eine Bestimmung von logisch "1" oder "0" für jedes Bauteil zu machen, die automatisch zusammen mit dem entsprechenden Test-Vektor gespeichert wird. Die berechneten, logischen Zustände werden dann tabellarisch erfasst und gegen eine Tabelle von logischen Referenzzuständen verglichen.

Description

  • Hintergrund
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf den Test und Fehlerbeseitigung von Halbleiterchips unter Verwendung der Bauteile-Photoemission.
  • 2. Stand der Technik
  • Es war im Stand der Technik wohlbekannt, dass Halbleiterbauteile bei einer Zustandsänderung, beispielsweise beim Ein-/Ausschalten von Transistoren, Licht emittieren. Dieses Phänomen wurde erfolgreich verwendet, um Halbleiterschaltkreise zu testen und Fehler zu beseitigen unter Verwendung von beispielsweise Infrarot-Emissionsmikroskopie (IREM) und in Bezug auf die Zeit aufgelöste Emissionsmikroskopie. Es war im Stand der Technik ebenfalls bekannt, Laser zu verwenden, um Halbleiterschaltkreise durch Überprüfung von Modulationen in dem reflektierten Laserlicht zu testen und Fehler zu beseitigen. Die Technik wurde allgemein als LP (laser probing = Laserabtastung) bezeichnet. Für mehr Information wird der Leser aufgefordert, die US-Patente 5,208,648 , 5,220,403 und 5,940,545 zu betrachten, die hier durch Bezugnahme in ihrer Gesamtheit mit einbezogen werden. Zusätzliche, damit zusammenhängende Information ist zu finden in Yee, W. M., et al., Laser Voltage Probe (LVP): A Novel Optical Probing Technology for Flip-Chip Packaged Microprocessors (Neuartige optische Testtechnologie für Flip-Chip-verpackte Mikroprozessoren), in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 3–8; Bruce, M. et al., Waveform Acquistiion from the Backside of Silicon Using Electro-Optic Probing (Wellenformaufnahme von der Rückseite von Silicium unter Verwendung von elektrooptischer Messung), in International Symposium for Testing and Failure Analysis (ISTFA), 1999, Seiten 19–25; Kolachina, S. et el., Optical Waveform Probing – Strategies for Non-Flip-chip Devices and Other Applications (Optische Wellenformmessung-Strategien für nicht-Flip-Chip-Bauteile und andere Anwendungsfälle), in International Symposium for Testing and Failure Analysis (ISTFA), 2001, Seiten 51–57; Soref, R. A. und B. R. Bennett, Electrooptical Effects in Silicon (Elektrooptische Effekte in Silicium), IEEE, Journal of Quantum Electronics, 1987. QE-23(1): Seiten 123 9; Kasapi, S. et al., Laser Beam Backside Probing of CMOS Integrated Circuits (Laserstrahl-Rückseitenvermessung von CMOS-integrierten Schaltungen). Microelectronics Reliability, 1999. 39: Seite 957; Wilsher, K., et al. Integrated Circuit Waveform Probing Using Opticals Phase Shift Detection (Integrierte Schaltungswellenformmessung unter Verwendung von optischer Phasenverschiebungs-Detektion) in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 479–85; Heinrich, H. K., Picosecond Noninvasive Optical Detection of Internal Electrical Signals in Flip-Chip-Mounted Silicon Integrated Circuits (Mikrosekunden-, nicht invasive, optische Detektion von internen elektrischen Signalen in Flip-Chip-montierten, integrierten Siliciumschaltungen), IBM Journal of Research and Development, 1990. 34(2/3): Seiten 162–72; Heinrich, H. K., D. M. Bloom und B. R. Hemenway, Noninvasive sheet charge density probe for integrated silicon devices (nicht-invasive Oberflächen-Ladungsdichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(16): Seiten 1066–1068; Heinrich H. K. D. M. Bloom und B. R. Hemenway, Erratum to Noninvasive sheet charge density probe for integrated silicon devices (Berichtigung zu nicht-invasiver Oberflächen-Ladungs-Dichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(26): Seite 1811; Heinrich, H. K., et al., Measurement of real-time digital signals in a silicon bipolar junction transistor using a noninvasive optical probe (Messung von Digitalsignalen in Realzeit in einem bipolaren Silicium-Junciton-Transistor unter Verwendung einer nicht-invasivenoptischen Sonde), IEEE Electron Device Letters, 1986. 22(12): Seiten 650–652; Hemenway, B. R., et al., Optical detection of charge modulation in silicon integrated circuits using a multimode laser-diode probe (optische Messung von Ladungsmodulation in integrierten Silicium-Schaltkreisen unter Verwendung einer Mehrfachmoden-Laserdiodensonde), IEEE Electron Device Letters, 1987. 8(8): Seiten 344–346; A. Black, C. Courville, G. Schultheis, H. Heinrich, Optical Sampling of GHz-Charge Density Modulation in Silicon Bipolar Junction Transistors (optische Probennahme von einer GHz-Ladungsdichte-Modulation in bipolaren Silicium-Junction-Transistoren) Electrnics Letters, 1987, Band 23, Nr. 15, Seiten 783–784, die alle hierin und durch Bezugnahme in ihrer Gesamtheit mit einbezogen werden.
  • Kürzlich wurde ein neues Phänomen entdeckt, das ebenfalls verwendet werden kann, um Halbleiterbauteile zu testen und von Fehler zu befreien. Mit dem Schrumpfen der Größe von neuen Bauteilen werden die Bauteile „undicht”, so dass eine Elektronen-Löcher-Rekombination während des statischen AUS-Zustandes des Bauteils auftritt, was zu einer Photonen (IR) Emission führt. Diese Emission wird größer, wenn die Designregel abnimmt. Dies bedeutet, dass dieses Phänomen sich deutlicher ausdrückt, wenn die Erzeugung von Bauteilen fortschreitet. Diese statische Emission kann auch verwendet werden, um Halbleiter-Schaltkreise zu testen und von Fehler zu befreien.
  • Beispielsweise wurde vorgeschlagen, eine digitale Abbildungssoftware zu verwenden, um IREM-Bilder von statischen Emissionen über das Rohchip-Layout zu legen, um zu überprüfen, welche Elemente Photonen emittieren. Es wurde auch vorgeschlagen, den Zustand von jedem Bauteil über das IREM-Bild zu legen, um zu bestimmen, ob die Emission einen logischen Zustand „1” oder „0” bedeutet. Diese manuelle Methode wurde verwendet, um Fehler festzustellen, in dem Bauteil in zwei unterschiedlichen logischen Zuständen abgebildet und beobachtet wird, ob sich der Emissionszustand geändert hat. Zu mehr Information über dieses Phänomen und die Bild-Overlay-Methode wird der Leser auf Infrared Emission-based Static Logic State Imaging an Advanced Silicon Technologies (auf Emission basierende, statische, den logischen Zustand betreffende Infrarot-Abbildung bei fortschrittliche Silicium-Technologien), Daniel R. Bockelman, Steve Chen und Borna Obradovic; Proceedings des 28igsten International Symposium for Testing and Failure Analysis, 3–7 November 2002, Phoenix, Arizona, welches hierin durch Bezugnahme in seiner Gesamtheit mit einbezogen wird.
  • Wie aus der vorstehenden Beschreibung und der zitierten Veröffentlichung verständlich ist, ist, während die Bildüberlagerungstechnik bei der Ermittlung eines Fehlers hilfreich sein kann, sie langsam, mühsam und noch schwieriger wird, wenn die Bauteileerzeugung Fortschritte macht und die Bauteile kleiner und dichter werden. D. h., dass die Bildüberlagerungsmethode die Fähigkeit erfordert, ein Bild mit einer ausreichenden Auflösung zu erhalten, so dass die verschiedenen Bauteile und Emissionen voneinander und von den umgebenden Rauschereignissen unterschieden werden können. Darüber hinaus ist die Photonenemission von Bauteilen ein statistisches Phänomen, sodass der Vergleich von Bildern unter Verwendung einer Bildverarbeitungssoftware fehlerhafte Rückschlüsse liefern kann außer, wenn das Bild über eine statistisch ausreichende, lange Belichtungszeit erhalten wird oder wenn der Vergleich über eine ausreichend große Anzahl von IREM-Bildern durchgeführt wird.
  • Während die Bauteile in neueren Generationen kleiner und dichter gepackt werden, kann eine ausreichende Nutzung der Emissions-Detektionstechnologie nur gemacht werden, wenn der Ort der Emission isoliert und genau mit Bauteilen verknüpft werden kann, die tatsächlich das Licht emittieren. Ein ähnlicher Sachverhalt trifft auf Systeme auf Laserbasis zu, d. h., um solch ein Testgerät zu verwenden, muss man unterscheiden, welches Bauteil die Modulation in dem reflektieren Laserlicht verursacht hat. Wenn jedoch die Designregel schrumpft, erhöht sich die Dichte der Bauteile, was es sehr schwierig und gelegentlich unmöglich macht, das Bauteil zu isolieren, das das Licht emittiert oder den Laserstrahl moduliert. Außerdem treten Emissionen von benachbarten Bauteilen in den optischen Weg des Testsystems ein, so dass die Aufgabe der Isolierung des emittierenden oder modulierenden Bauteils weiter verkompliziert wird. Während das Schrumpfen der Designregel zu einer verbesserten, statischen Emission führt, macht sie ironischerweise es auch mehr schwierig, die emittierenden Bauteilen zu isolieren.
  • Um einen Fortschritt in der Halbleiterindustrie entsprechend dem „Mooreschen Gesetz” zu ermöglichen, werden die Designer damit fortfahren, die Designregeln zu verkleinern und die Bauteiledichte zu erhöhen. Daher wird die Notwendigkeit zur Fehlerbeseitigung und Testung zunehmend mehr unumgänglich, und die Schwierigkeit bei der Auflösung von emittierenden/modulierenden Bauteilen muss gelöst werden.
  • Zusammenfassung
  • Die folgende Zusammenfassung der Erfindung wird eingefügt, um ein grundlegendes Verständnis von einigen Aspekten und Merkmalen der Erfindung zu geben. Die Zusammenfassung ist kein erschöpfender Überblick über die Erfindung und ist als solches nicht dafür gedacht, Schlüsselelement oder kritische Elemente der Erfindung besonders zu identifizieren oder den Umfang der Erfindung zu umreißen. Ihr einziger Zweck ist es, einige Aspekte der Erfindung in einer vereinfachten Form als Einleitung zu der detaillierteren Beschreibung anzubieten, die unten gegeben wird.
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung liefern Mittel zum Isolieren von fehlerhaften und fehlerhaft funktionierenden Bauteilen in einer integrierten Schaltung. Allgemein gesprochen bezeiht sich ein fehlerhaftes Bauteil auf ein Bauteil, das beim Einnehmen eines erforderlichen, logischen Zustandes versagt hat; während fehlerhaft funktionierendes Bauteil sich auf ein Bauteil bezieht, das den richtigen logischen Zustand angenommen hat, dessen Performance oder Arbeitsweise (Geschwindigkeit, Schwellenspannung und dergleichen) jedoch von der erforderlichen Performance abweicht. Ausführungsbeispiele der Erfindung können auf verschiedene Emissionsmikroskopiesysteme, beispielsweise statische Emission und dynamische Emission, angewendet oder als einzeln aufgestellte Systeme verwendet werden.
  • Gemäß verschiedenen Aspekten der Erfindung wird ein IREM-Bild von einem IC erhalten. Die Emissionsintensität von jeder Emissionsstelle wird gemessen/berechnet. Die berechnete Intensität wird dann gegen Bezugsintensitäten aufgetragen, d. h. die berechnete Emission von jeder entsprechenden Stelle eines ordnungsgemäß funktionierenden Bauteils. Die Referenzintensitäten können durch Simulation, durch Berechnung der Intensitäten eines bekannten, ordnungsgemäß arbeitenden Bauteils, durch eine Funktion, die aus mehreren Bauteilen berechnet wurde, und dergleichen erhalten werden. Im Allgemeinen würden die Mehrzahl der aufgetragenen Intensitäten in einem vorgegebenen Bereich innerhalb einer geraden Linie liegen unabhängig von dem Absolutwert der Intensitäten von jedem Bauteil. Für Bauteile, die eine abnorme Emission zeigen, würde die grafische Aufzeichnung jedoch zu einer leicht beobachtbaren Abweichung von der Linie führen. Dies kann durch einen weichen Effekt, beispielsweise ein verfrühtes oder verspätetes Umschalten des Bauteils, eine statische Fluktuation von Parametern des Bauteile-Herstellungsprozesses oder durch einen „Killer”-Defekt, beispielsweise einen Kurzschluss oder einen offen Schaltkreis, verursacht werden.
  • Nach einem noch anderen Aspekt der Erfindung werden die berechneten Intensitäten einer vorgegebenen Gruppe von Bauteilen oder von allen Bauteilen eines ICs tabellarisch erfasst. Sodann wird eine Korrelation gegenüber einer Tabellendarstellung der Referenzintensitäten berechnet. Ein Schwellenwert wird eingestellt, um eine Bestimmung darüber zu machen, wenn eine berechnete Korrelation eine Abnormität anzeigt.
  • Gemäß einem noch weiteren Aspekt der Erfindung wird die berechnete Intensität verwendet, um eine Bestimmung von logisch „1” oder „0” für jedes Bauteil zu machen. Die berechneten, logischen Zustände werden dann tabellarisch erfasst und gegen eine Tabelle von logischen Referenzzuständen verglichen. Ferner kann der tabellarisch erfasste, logische Zustand in der Art eines Vergleichs von Roh-Chip zu Roh-Chip verwendet werden, um fehlerhaft funktionierende Bauteile zu detektieren. Dies kann als ein Vergleich mit einem IC durchgeführt werden, wenn es sich wiederholende Muster gibt, beispielsweise in einem Speicher-IC, oder zum Vergleich zwischen unterschiedlichen ICs. Die logischen Zustände „1” und „0” werden automatisch für jeden Testvektor gespeichert.
  • Gemäß weiteren Aspekten der Erfindung wird die Intensitätsberechnung der Verwendung einer Punkt-Spread-Funktion durchgeführt und wird mit den CAD-Daten der potenziellen Bauteile gefaltet, die in die Emission involviert sind. Die resultierende, gefaltete Spread-Funktion des Transistors wird mit dem tatsächlich gemessenen Signal verglichen, und der Unterschied zwischen dem gefalteten Signal und dem gemessenen Signal wird überprüft. Die berechnete Signalintensität des Bauteils wird variiert, bis der Unterschied zwischen dem berechneten Signal und dem gemessenen Signal auf ein Minimum gebracht wird. Der Wert der berechneten Intensität für die minimale Differenz wird als berechnete Intensität des Bauteils verwendet.
  • Gemäß einem weiteren Aspekt der Erfindung wird, wenn die emittierenden Bauteile zu nahe beieinander sind, um optisch aufgelöst werden zu können, die Punkt-Spread-Funktionsmethode verwendet, um die emittierenden Bauteile aufzulösen. Die beste Anpassung wird für Ein-/Aus-Zustand für alle Konfigurationen der Bauteile durchgeführt, die sich innerhalb der beobachteten, jedoch unaufgelösten Emission befinden. Die Varianz der besten Kurvenannäherung für alle Konfigurationen wird verwendet, um jedem Zustand eine Wahrscheinlichkeit zuzuordnen. Im Allgemeinen würde eine beste Anpassung, d. h. eine kleinste Varianz, unmittelbar zu einer richtigen Lösung führen. D. h., dass die besten Annäherung den korrekten Zustand von jedem der involvierten Bauteile anzeigen würde, wodurch angezeigt wird, welche Bauteile emittieren, und würde dadurch in dem Verfahren die Intensitätswerte von jedem emittierenden Bauteil liefern. In Fällen, wenn die Transistoren extrem dicht beieinander liegen, wird eine gewichtete Lösung berechnet. Die Gewichte basieren auf der Wahrscheinlichkeit von jeder Lösung. Die gesamte Berechnung kann mehrere Male wiederholt werden, während die CAD-Ausrichtung verändert wird. Die Ergebnisse, die die kleinste Varianz haben, werden als korrekte CAD-Ausrichtung genommen.
  • Ein Verfahren wird beschrieben, um fehlerhafte Bauteile in einer integrierten Schaltung (IC) unter Verwendung von Photonenemission zu detektieren, wobei das Verfahren umfasst: Erhalten eines Emissionsbildes von einem Bereichs des IC; Bestimmung von Intensitätswerten, um eine festgelegte Emissionsintensität von jedem Bauteil zu erhalten, das in dem Bereich des ICs vorhanden ist; Erhalten einer Referenzintensität, die jedem Bauteil entspricht; und Vergleichen von jeder ermittelten Intensität mit einer entsprechenden Referenzintensität.
  • Eine System zur Identifizierung von fehlerhaft funktionierenden und fehlerhaften Bauteilen unter Verwendung von Photonenemission, die von einem unter Test befindlichen Bauteil (device under test = DUT) aufgenommen wird, wird beschrieben, wobei das System umfasst: ein erstes, eine Eingabe empfangendes Bildsignal, das die Beziehung zu der Photonenemission steht, die von einem ausgewählten Bereich des DUT aufgesammelt wurde; einen Prozessor, der das Bildsignal empfängt und die Emissionsintensität von jedem Bauteil in dem ausgewählten Bereich ermittelt; einen Speicher, in dem Referenzintensitäten gespeichert sind; einen Vergleicher, der jeder der ermittelten Emissionsintensitäten mit einer entsprechenden Referenzintensität vergleicht; und eine Ausgangsschaltung, die die Vergleichsergebnisse ausgibt.
  • Ein optisches Testgerät zum Testen eines Halbleiterbauteils unter Test (DUT) wird beschrieben, wobei der Tester umfasst: eine Sammeloptik, um die Photonenemission von dem DUT aufzusammeln; einen Sensor zum Erfassen der Photonenemission von der Sammeloptik und zum Erzeugen eines Emissions-Signals; einen Prozessor, der das Emissionssignal empfängt und die Emissionsintensität von jedem Bauteil in dem ausgewählten Bereich ermittelt; einen Logik-Zustandsmodul, der einen logischen Zustand von jedem Bauteil ermittelt; und einen Speicher, der den logischen Zustand von jedem Bauteil zusammen mit einem entsprechenden Testvektor speichert.
  • Ein optischer Tester zum Testen eines Halbleiterbauteils unter Test (DUT) wird bereitgestellt umfassend: eine Sammeloptik, um Licht von dem DUT aufzusammeln; einen Sensor zum Erfassen des Lichts von der Sammeloptik und zum Erzeugen eines Sammelsignals; eine Eingabeeinrichtung zum Empfangen des CAD-Layouts des DUT; einen Rechner zum Berechnen von Emissionsintensitäten für jedes interessierende Bauteil und einen Vergleicher, der die berechneten Intensitäten mit den Referenzintensitäten vergleicht.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, die in die Beschreibung mit einbezogen werden und einen Teil derselben bilden, zeigen beispielhaft die Ausführungsbeispiele der folgenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern und darzustellen. Die Zeichnungen sind dafür gedacht, hauptsächliche Merkmale von beispielhaften Ausführungsformen in einer schematischen Weise zu zeigen. Die Zeichnungen sind nicht dafür gedacht, jedes Merkmal von tatsächlichen Ausführungsbeispielen zu zeigen, noch relative Dimensionen der gezeigten Elemente, und sie sind nicht maßstabsgerecht gezeichnet.
  • 1 ist ein schematisches Diagramm, das alternative Ausführungsbeispiels für das erfindungsgemäße System zeigt.
  • 2 ist ein Emissionsbild von einem interessierenden Bereichs eines DUT.
  • 3 ist eine grafische Darstellung gemäß einem Ausführungsbeispiel der Erfindung.
  • 4 ist ein Flussdiagramm, das ein Ausführungsbeispiel der Erfindung zeigt.
  • 5 ist ein Flussdiagramm, das ein anderes Ausführungsbeispiel der Erfindung zeigt.
  • 6 ist ein Flussdiagramm, das ein noch weiteres Ausführungsbeispiel der Erfindung zeigt.
  • 7 ist eine dreidimensionale, grafische Darstellung, die eine ideale Spread-Funktion einer Emission eines einzigen Punktemitters zeigt, wie sie bei der Entwicklung der vorliegenden Erfindung simuliert wird.
  • 8 ist ein Schnitt durch die grafische Darstellung von 7.
  • 9 ist eine Darstellung von einem Teil eines Halbleiterchips, der drei Transistoren A, B und C hat, die darauf unter engen Abständen angeordnet sind, um ein Ausführungsbeispiel der vorliegenden Erfindung zu erläutern.
  • 10 ist eine grafische Darstellung einer Punkt-Spread-Funktion der drei Transistoren A, B und C, die in 9 gezeigt sind, und zwar simuliert entsprechend einem Ausführungsbeispiel der Erfindung.
  • 11 ist eine dreidimensionale, grafische Darstellung eines gemessenen Signals von einer Stelle mit drei Transistoren, die wie in 9 gezeigt angeordnet sind, und zwar simuliert bei der Entwicklung der vorliegenden Erfindung gemäß einem Ausführungsbeispiel der Erfindung.
  • 12 ist eine grafische Darstellung eines Querschnitts des gemessenen Signals, das über eine grafische Darstellung einer idealen Punkt-Spread-Funktion überlagert ist.
  • 13 ist ein gemessenes Signal der Emission von mehreren Transistoren in einem Bereich eines Halbleiterchips, wie sie bei der Entwicklung der vorliegenden Erfindung simuliert wird.
  • 14 ist eine dreidimensionale, grafische Darstellung des Signals, das in 13 gemessen wird.
  • 15 zeigt ein Flussdiagramm für ein Verfahren, um die Emission gemäß einem Ausführungsbeispiel der Erfindung aufzulösen.
  • 16 zeigt ein CAD-Layout-Design für einen Chipbereich des Bildes von 13.
  • 17 liefert eine Darstellung von drei Fehlerfunktionen, die gegen die Intensität aufgetragen sind, um das Sigma-Merkmal der Erfindung zu erläutern.
  • 18 zeigt ein Flussdiagramm, um Fehlausrichtungsfehler gemäß einem Ausführungsbeispiel der Erfindung zu eliminieren.
  • 19 ist ein schematisches Diagramm, das alternative Ausführungsbeispiele für Systeme gemäß der Erfindung zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele der Erfindung liefern Verfahren und Systeme zur Identifizierung von potenziell fehlerhaften Bauteilen in einem IC durch Messung/Berechnung der Intensität von Photoemission von den Bauteilen. Es ist zu beachten, dass in dem Stand der Technik die Photonenemission von Hand beobachtet wurde, um eine Messung von Emission/keine Emission zu machen und die Messung mit dem erwarteten Ergebnis zu vergleichen. Wenn von einem speziellen Bauteil erwartet wird, dass es unter einem gewissen logischen Zustand emittiert, und wenn keine Emission beobachtet wird, wird das Bauteil als fehlerhaft bezeichnet. Während eines solche Analyse vorteilhaft ist, um fehlerhafte Bauteile zu identifizieren, die „Killer”-Fehler haben, d. h. Defekte, die das Bauteil daran hindern, überhaupt zu funktionieren, versagt sie bei der Erfassung von fehlerhaft funktionierenden Bauteilen, die „weiche” Defekte haben, d. h. in Fällen, wo das Bauteil zwar funktioniert, aber nicht ordnungsgemäß, beispielsweise den geforderten logischen Zustand annimmt, jedoch in einer unregelmäßigen Weise. Beispielsweise ist der Schwellenwert für den Tunneleffekt inakzeptabel niedrig. Die vorliegende Erfindung ermöglicht die Erfassung von sowohl „weichen” Defekten als auch von „Killer”-Defekten.
  • In dem ersten Teil der folgenden Beschreibung werden das erfindungsgemäße Verfahren und das System für die Fälle beschrieben, wo die Emission optisch aufgelöst werden kann, d. h. wo es möglich ist, das Bauteil zu identifizieren, das jeder beobachteten Emission entspricht. Bei fortschrittlichen Bauteilen, die sehr kleine kritische Dimensionen und ein sehr dichtes Layout haben, können optische Mittel jedoch die Auflösung nicht liefern, die erforderlich ist, um jedes emittierende Bauteil zu identifizieren. Verschiedene andere Ausführungsbeispiele der Erfindung stellen Verfahren und Systeme bereit, um die Lichtemission von dem Dichteabstand liegenden Transistoren aufzulösen. Die beschriebenen Ausführungsbeispiele ermöglichen eine Auflösung über das hinaus, was mit optischen Systemen möglich ist. D. h., dass die Auflösung des optischen System durch die Wellenlänge des Lichts beschränkt ist, das zum Abbilden der Transistoren verwendet wird, was bei Halbleiterbauteilen aufgrund der optischen Transmissions-Charakterisitiken von Silicium auf infrarot-Licht beschränkt ist. Verschiedene Ausführungsbeispiele verwenden eine Punkt-Spread-Funktion des optischen Systems, um die Emission aufzulösen. Die Punkt-Spread-Funktion bildet die Emission als eine Kombination von Punkt-Emittern nach auf der Basis der Linearitätseigenschaft des Lichts. Wenn die Emission erst aufgelöst ist, können die Ergebnisse verwendet werden, um fehlerhafte Bauteile zu identifizieren.
  • 1 ist ein schematisches Diagramm, das ein Ausführungsbeispiel für Systeme gemäß der Erfindung zeigt. In 1 wird ein DUT (Device Under Test = Bauteil unter Test, beispielsweise ein IC) 160 einem Test unterworfen, beispielsweise durch Empfangen von Testvektoren 142 von einem Testgerät 140, beispielsweise einem ATE (Automated Testing Equipment or Automated Testing and Evaluation = automatisiertes Testgerät oder automatisiertes Testen und Bewerten). Alternativ kann der DUT mit einem einfachen Stromeinschaltsignal oder einem einfachen Takt-Zyklussignal versorgt werden. Der DUT kann auf einem optischen Testgerät 100 montiert sein, beispielsweise einem IREM oder einem zeitaufgelösten IREM, beispielsweise EmiScope®, das von Credence Systems in Fremont, Kalifornien, erhältlich ist. Im Allgemeinen würde das optische Testgerät 100 eine x-y-z-Bühne 120 zum Navigieren über den DUT, eine Strahlmanipulationsoptik BMO 135, die aus verschiedenen optischen Elementen besteht, beispielsweise aus Linsen und/oder Spiegeln, eine Scan-Einrichtung, beispielsweise ein Laserscan-Mikroskop 130 umfassen. Die Elemente sind allgemein und nicht auf die Ausführungsbeispiele der Erfindung bezogen.
  • Unter der Verwendung der oben erwähnten Testelemente wird die Photonenemission von verschiedenen Bereichen des DUT, beispielsweise durch Faseroptiken 134, aufgesammelt und von einem Photosensor 136, beispielsweise einer Lawinendurchbruchs-Photodiode (APD = Avalanche Photodiode), eine Kamera für niedrige Lichtwerte und dergleichen erfasst. Selbstverständlich können andere Elemente oder Anordnungen zum Sammeln der Emission verwendet werden. Eine Signalaufnahme-Platine 150 kann mit dem Sensor gekoppelt sein, um das Signal des Sensors 136 zu empfangen und zu konditionieren. Das Signal wird dann an einem Prozessor 160, beispielsweise einen speziell programmierten PC, angelegt. Wie gezeigt ist, kann der Prozessor 170 auch dazu verwendet werden, die verschiedene Elemente des optischen Testgeräts 100 zu steuern. Zusätzlich kann ein Trigger- und Taktsignal von dem Testgerät 140 an die Signalaufnahme-Platine 150 und/oder den Prozessor 170 beliefert werden.
  • 2 zeigt ein Emissionsbild, das unter Verwendung des optischen Systems, das in 1 gezeigt ist, erhalten wurde. Das spezielle Bild von 2 ist von einem ausgewählten Bereich eines DUT. Das Bild kann auf einem Monitor des Prozessors 170 beispielsweise unter Verwendung einer Bildbearbeitungssoftware, wie sie in der oben zitierten Veröffentlichung von Bockelman et al.
  • Beschrieben wurde, dargestellt werden. Wie jedoch leicht ersichtlich ist, ist es sehr schwierig, herauszufinden, welches Bauteil welcher Emission entspricht. Darüber hinaus ist die Projektion des Layouts über das Bild und die manuelle Bestimmung, welches Bauteil sich in einem ordnungsgemäßen Zustand befindet, mühsam und schwierig durchzuführen, da die Emissionen sich mehrfach überlappen. Auch kann eine solche Untersuchung nur bei der Identifizierung von nicht-arbeitsfähigen Bauteilen helfen, sie versagt jedoch bei dem Auffinden von Bauteilen, die arbeiten, jedoch nicht mit den erforderlichen Betriebsparametern.
  • Um eine verbesserte Messbarkeit bereitzustellen, wird gemäß den Ausführungsbeispielen der vorliegenden Erfindung die Emissionsintensität von jedem Bauteil ermittelt. Die Emissionsintensitätsbestimmung kann in einer beliebigen, herkömmlichen Mess- und/oder Berechnungsweise durchgeführt werden, so lange bis die Widerspruchsfreiheit aufrechterhalten wird. Folglich können die Begriffe Intensitätsmessung und Intensitätsberechnung hier austauschbar verwendet werden. Einige spezifische Beispiele der Berechnung von Emissionsintensitäten sind weiter unten angegeben. Während die Intensitätsberechnungs-Beispiele, die unten gezeigt sind, besonders vorteilhaft in solchen Umständen, wo das System die Emission optisch nicht auflösen kann, können sie ebenso unter Umständen verwendet werden, wo die Emission optisch aufgelöst werden kann.
  • Die Emissionsintensitäten werden auch für entsprechende Bauteile eines Referenz-IC ermittelt. Dies kann unter Verwendung eines ICs, von dem bekannt ist, dass er ordnungsgemäß arbeitet, eines funktionalen Mittelwerts von Intensitäten von mehreren ICs, unter Verwendung von Simulation und dergleichen durchgeführt werden. Die ermittelten Intensitäten des DUT werden dann gegen die berechneten Intensitäten eines Referenzbauteils aufgetragen. Ein Beispiel ist in 3 gezeigt. Insbesondere entspricht in 3 die X-Achse den Intensitäten der Bauteile des DUT, während die Y-Achse den Intensitäten der entsprechenden Bauteile von einer Referenz entspricht. Jeder Punkt auf der grafischen Darstellung entspricht einem Intensitätswert für ein Bauteil des DUT in Bezug auf seinen entsprechenden Referenzwert. Wie ersichtlich ist, fallen die Werte allgemein auf eine gerade Linie 310. Es ist zu beachten, dass, selbst wenn die Gesamtbetriebsweise des DUT nicht zu der der Referenz passt, die Differenz hauptsächlich die Neigung beeinflussen würde, die Beziehung wäre jedoch immer noch linear, wenigstens zu einem ersten Grad.
  • In 3 markiert ein Bereich, der durch eine unterbrochene Linie 330 eingegrenzt ist, niedrige Intensitäten, wo der Intensitätswert sehr nahe bei dem Rauschniveau liegt. Daher wird empfohlen, diese Werte zu ignorieren, wenn die lineare Beziehung, die durch die Linie 310 dargestellt wird, ermittelt wird.
  • Aus der grafischen Darstellung von 3 ist leicht erkennbar, dass der Punkt 320 klar von der linearen Beziehung 310 abweicht. Von diesem Intensitätswert ist ebenfalls klar, dass das Bauteil funktioniert, d. h., dass die Referenz eine Anzeige dafür liefert, dass eine Photonenemission von diesem Bauteil erwartet wird, und die grafische Darstellung zeigt tatsächlich, dass eine Emission von diesem Bauteil erfasst worden ist. Die berechnete Intensität der Emission passt jedoch nicht zu der aufgrund der linearen Beziehung 310 erwarteten Intensität. Daher hat der, während dieses Bauteil einen ordnungsgemäßen logischen Zustand einzunehmen scheint, einen „weichen” Defekt, da seine Performance nicht zu der erwarteten Performance passt. Daher ist eine weitere Untersuchung der Performance des Bauteils erforderlich.
  • Die in 3 gezeigte, grafische Darstellung kann auf dem Monitor für den Benutzer dargestellt werden, um eine leichte Identifikation von möglicherweise defekten Bauteilen zu ermöglichen. Alternativ oder zusätzlich dazu kann der Kontroller 170 die Berechnung intern durchführen und lediglich eine Liste von suspekten Bauteilen liefern, die eine weitere Untersuchung erfordern. Wenn beispielsweise die Intensitätswerte für den DUT ermittelt sind, kann der Kontroller 170 eine Kurvenanpassung durchführen, um die lineare Beziehung 310 zu finden. Sodann kann der Kontroller 170 eine akzeptable Abweichung von der linearen Beziehung berechnen, oder die akzeptable Abweichung kann manuell durch den Benutzer eingegeben werden. Wie oben erwähnt wurde, kann ein unterer Bereich von Intensitäten ignoriert werden, um die Einbeziehung von Rauschen zu vermeiden. Sobald die lineare Beziehung und die maximal zulässige Abweichung ermittelt worden sind, kann der Kontroller 170 dann jeden Eintrag überprüfen, ob er von der linearen Beziehung über die maximal zulässige Abweichung hinaus abweicht. Wenn dies zutrifft, fügt der Kontroller 170 dieses Bauteil zu der Liste der suspekten Bauteile hinzu.
  • Ein Beispiel für ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung ist in 4 gezeigt. In dem Schritt 400 wird ein Bild des interessierenden Bereichs erhalten. Im Schritt 410 werden die Intensitäten der Emissionen an jeder Stelle ermittelt. Sodann können die Intensitäten gegen die Referenzintensitäten an dem Schritt 420 aufgetragen werden. Dieser Schritt ist optional, wie durch den Umgehungspfeil 415 gezeigt ist. An dem Schritt 430 wird eine Kurvenanpassungs-Berechnung durchgeführt, um eine lineare Beziehung zwischen den berechneten und den Referenzintensitäten zu erhalten. An dem Schritt 440 wird die maximale Abweichung erhalten, entweder durch Berechnung, beispielsweise eine Standard-Abweichungsberechnung oder durch manuelle Eingabe durch den Benutzer. An dem Schritt 450 wird der Abstand von jedem Datenpunkt zu der linearen Beziehung mit der maximal zulässigen Abweichung verglichen. Jeder Datenpunkt, der den zulässigen Wert übersteigt, wird zu der Liste der suspekten Werte hinzugefügt, die dem Benutzer bei dem Schritt 460 geliefert wird.
  • Während die oben gegebene Erläuterung sich auf eine „integrierte” Lösung bezieht, in dem die Analyse des Bildes und die Bestimmung von suspekten Bauteilen durch den Kontroller 170 des Abbildungssystems 100 durchgeführt wird, ist offensichtlich, dass diese Arbeitsgänge durch ein Einzelplatz-System durchgeführt werden können. Beispielsweise kann ein genereller Rechner, beispielsweise ein PC 110, speziell programmiert werden, um die Überprüfungsvorgänge nach Empfang des Bildes von dem Kontroller 170 über die Leitung 102 durchgeführt werden. Die Leitung 102 repräsentiert jede Art der Übertragung des Bildes von dem System 100 zu dem Einzelsystem 110, beispielsweise, jedoch nicht beschränkt auf, LAN, WAN, das Internet, unter Verwendung von aufzeichenbaren Speicher-Medien, beispielsweise CDROM oder Flash-Speicher und dergleichen.
  • Unabhängig davon, ob das System integriert oder als Einzelplatz-System ausgeführt ist, kann das CAD-Layout verwendet werden, um den Ort einer Emission zu bestimmen. Das System, ob es 110 oder der Kontroller 170 ist, erhält das CAD-Layout des DUT von der CAD-Datenbank 146 über die CAD-Eingabe 104. Beispielsweise kann die CAD-Layout-Information einen LEF-Ordner (Library Exchange Format = Bibliotheks-Austauschformat), umfassen, der die Koordinaten des Bauteils in jeder Zelle enthält, ob es sich um einen N-Kanal oder einen P-Kanal handelt und/oder ob die detektierte Emission einer logischen „0” oder einer logischen „1” entspricht.
  • Nach einem anderen Ausführungsbeispiel der Erfindung werden, sobald die Intensitäten ermittelt worden sind, sie auch mit Referenzintensitäten verglichen, und die Abweichung wird untersucht. Ein Beispiel ist in der Tabelle 1 gezeigt und wird als analoger Modus bezeichnet. Die Tabelle 1 umfasst eine Zellennamen-Spalte, in der jede der Untersuchung den der Zelle mit ihrem Namen in der Datenbank, beispielsweise LEF-Ordner, aufgelistet ist. Die nächste Spalte ist der Transistorname, der ebenfalls von dem LEF-Ordner erhalten werden kann. Die nächste Spalte ist die Testbauteil-Intensität, in der die berechnete Intensität von jedem Transistor tabellarisch erfasst ist. Die nächste Spalte ist eine Referenzbauteil-Intensität, in der die entsprechenden Referenzintensitäten tabellarisch erfasst sind. Diese können von einem IC, von dem bekannt ist, dass er ordnungsgemäß arbeitet, von einer Auswahl von ICs, durch Simulation usw. erhalten werden. Die letzte Spalte listet die Korrelation der berechneten Intensität mit der Referenz auf. In dem speziellen Beispiel von Tabelle 1 weicht der Ordnereintrag B des Transistors N1 um eine große Differenz ab. Diese Differenz zeigt sehr wahrscheinlich einen harten Fehler an, d. h. ein Versagen bei der Einnahme des korrekten logischen Zustandes. Andererseits zeigt der Ordner-Kontrolleintrag C des Transistors N2 eine 75%ige Korrelation. Solch eine Abweichung kann einen „weichen” Defekt anzeigen. In diesem speziellen Fall, sind die Referenz- und die berechneten Intensitäten in dem Rauschniveau, so dass in diesem Fall der Wert möglicherweise ignoriert werden sollte. Dennoch ist dieses Beispiel noch gültig für Fälle, wo die Intensitäten über dem Rauschniveau liegen, die Abweichung jedoch etwas unterhalb eines vorgegebenen Schwellenwertes für eine ordnungsgemäße Funktion sind, jedoch nicht so niedrig, dass sie einen harten Fehler anzeigen. Daher kann man durch Einstellen von zwei Schwellenwerten leicht weiche und harte Defekte identifizieren.
  • Ein Verfahren nach einem Ausführungsbeispiel der Erfindung ist in 5 gezeigt. An dem Schritt 500 wird ein Bild des interessierenden Bereichs erhalten. An dem Schritt 510 werden die Emissionsintensitäten der interessierenden Bauteile berechnet. An dem Schritt 520 werden die Korrelationen zu den Referenzen erhalten. An dem Schritt 530 wird jeder Korrelation mit einem ersten Schwellenwert verglichen. Wenn die Korrelation oberhalb des ersten Schwellenwerts liegt, d. h. oberhalb 80%, wird das Bauteil in dem Schritt 535 als ordnungsgemäß funktioniert bezeichnet. Wenn andererseits die Korrelation unterhalb des ersten Schwellenwerts ist, wird in dem Schritt 540 die Korrelation mit einem zweiten Schwellenwert verglichen. Wenn die Korrelation oberhalb des zweiten Schwellenwertes, beispielsweise oberhalb 20%, liegt, wird das Bauteil an dem Schritt 545 als suspektes Bauteil für einen weichen Defekt aufgelistet. Wenn andererseits die Korrelation unterhalb des zweiten Schwellenwertes ist, wird das Bauteil an dem Schritt 455 als verdächtig für einen harten Defekt gelistet.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird die berechnete Intensität in einen logischen Zustand für jedes Bauteil umgesetzt. Dies ist in Tabelle 2 gezeigt und wird als digitaler Modus bezeichnet. Die Tabelle 2 umfasste eine Zellennamen-Spalte, in dem der Name jeder interessierenden Zelle tabellarisch erfasst ist. Die nächste Spalte ist Testbauteil, in der der berechnete logische Zustand tabellarisch erfasst ist. Der logische Zustand wird unter Bezugnahme auf die berechnete Intensität und die LEF-Ordner erhalten, in denen aufgelistet ist, ob die Photonenemission einen logischen Zustand „1” oder „0” anzeigt. Der Zustand wird dann entweder mit einem Referenz-Bauteil oder mit einem theoretischen Wert verglichen. Wie ersichtlich ist, hat in diesem speziellen Beispiel das System den Speicher B3 als potenziell fehlerhaft identifiziert.
  • 6 zeigt ein Verfahren nach einem Ausführungsbeispiel der Erfindung. In dem Schritt 600 wird ein Testgerät, beispielsweise ein ATE, abgefragt, um fehlerbezogene Vektoren zu erhalten. In den Schritten 610 und 620 wird eine Fehlerdiagnostik-Software (beispielsweise Yield AssistTM erhältlich von Mentor GraphicsTM in Wilsonville, Oregon oder EncounterTM, erhältlich von CadenceTM in San Jose, Kalifornien) abgefragt, um die Scan-Linienlage festzustellen und den Fehlerzustand zu identifizieren. In dem Schritt 630 wird das optische System zu dem Ort des Fehlers navigiert, um ein Bild zu erhalten. Das optische System kann ein Hintergrundbild und ein Emissionsbild der Emission während des Fehlerzustandes erhalten. An dem Schritt 640 werden die Intensitäten von jeder Emission berechnet. An dem Schritt 650 kann eine digitale Analyse durchgeführt werden, d. h. die berechnete Emission wird in eine logische „1” oder „0” umgesetzt, und der Wert wird mit dem erwarteten logischen Wert verglichen. In dem Schritt 660 wird eine analoge Analyse durchgeführt. D. h., dass die berechnete Intensität entweder in die grafische Darstellung eingefügt oder mit einem Referenzwert verglichen wird, wie oben diskutiert wurde. In dem Schritt 670 wird die Liste der suspekten Bauteile dem Benutzer bereitgestellt.
  • Die Aufmerksamkeit wird nun auf Ausführungsbeispiele der Erfindung gelenkt, die eine Berechnung der Intensitäten selbst dann ermöglichen, wenn die optische Auflösung zum Auflösen der emittierenden Bauteile unzureichend ist. 7 ist eine dreidimensionale, grafische Darstellung, die eine ideale Emission nach der Punkt-Spread-Funktion eines einzigen Punktemitters zeigt. 8 ist ein Querschnitt durch die grafische Darstellung von 7. D. h., dass bei einem optischen System ohne weitere elektrische Aberration und weiteres Systemrauschen das von dem punktförmigen Emitter erhaltene Signal so aufscheinen sollte, wie es in den 7 und 8 gezeigt ist.
  • 9 ist eine Darstellung von einem Teil eines Halbleiterchips, der drei Transistoren A, B und C, die unter engen Abständen darauf angeordnet sind. Im Betrieb können diese Transistoren einen der Zustände annehmen, die in Tabelle 3 gezeigt sind. Beispielsweise emittiert in dem Zustand 1 keine der Transistoren Licht, während in dem Zustand 2 nur der Transistor A Licht emittiert. 10 ist eine grafische Darstellung, der Punkt-Spread-Funktion der drei Transistoren A, B und C, die in 9 gezeigt sind. Im Übrigen kann diese Beschreibung je nach dem Kontext eine Bezugnahme auf Transistoren als „EIN” oder „AUS” bedeuten, dass er Licht emittiert oder nicht, und dass er nicht notwendigerweise in dem elektrisch leitfähigen oder nicht leitfähigen Zustand ist. Tatsächlich kann, wie oben diskutiert wurde, eine statische Emission sich ergeben, wenn der Transistor elektrisch nicht leitfähig ist. Darüber hinaus ist die Verwendung der Begriffe „EIN” oder „emittierend” so gedacht, dass eine Lichtreflexion und/oder Modulation von dem Transistor mit umfasst ist.
  • 11 ist eine dreidimensionale grafische Darstellung eines gemessenen Signals von einer Stelle, an der drei Transistoren so angeordnet sind, wie in 9 gezeigt ist. Für diese Darstellung ist das Signal tatsächlich ein simuliertes Signal, wobei ein Zufallszahlgenerator verwendet wird, um ein Rauschen in das Signal einzuführen. Wie ersichtlich ist, unterscheidet sich das Signal von dem idealen Signal eines punktförmigen Emitters hauptsächlich aufgrund des Rauschens in dem System. Wenn die Transistoren unter sehr dichten Abständen angeordnet sind, ist es daher schwierig, aufzulösen, welcher Transistor Licht emittiert. 12 ist eine grafische Darstellung eines Querschnitts des gemessenen Signals, das einer idealen Darstellung der Punkt-Spread-Funktion überlagert ist. Die Darstellung zeigt auch die Schwierigkeit bei der Auflösung der Emission.
  • 13 ist ein gemessenes Signal der Emission von mehreren Transistoren in einem Bereich eines Halbleiterchips, während 14 eine dreidimensionale grafische Darstellung des in 13 gemessenen Signals ist. Für dieses spezielle Beispiel wurde das Signal simuliert, es gibt jedoch das Aussehen des realen, gemessenen Signals ehrlich wieder. Das Folgende liefert Beispiel dafür, wie solch ein Signal aufgelöst werden kann.
  • 15 zeigt ein Flussdiagramm für ein Verfahren nach einem Ausführungsbeispiel der Erfindung, um die Emission aufzulösen. Das Verfahren beginnt mit dem Schritt 1500, wo das CAD-Design des unter Prüfung befindlichen Bereichs erhalten wird. Das CAD-Design für den Chipbereich von 13 ist in 16 dargestellt, wo das Layout verschiedener Bauteile in Bezug auf beliebige, kartesische (x, y) Koordinaten gezeigt ist. Wenn wie in diesem Beispiel der Bereich des Chips Gruppen von nahe beabstandeten Transistoren umfasst, wird in dem Schritt 1505 der Bereich in kleinere, bessere handhabbare Bereiche entlang diesen Gruppen aufgebrochen, wie durch mit unterbrochenen Linien gezeigte Rechtecke 1600, 1610 und 1620 gezeigt ist. Ein Bereich für den Test wird in dem Schritt 1510 ausgewählt, und für jeden ausgewählten Bereich werden Transistoren identifiziert, und die Liste möglicher Zustände wird zusammengestellt. Es ist zu beachten, dass durch Aufbrechen des Bereichs in kleinere Gruppen die Anzahl der Zustände, die das System bei den Berechnungen betrachten muss, reduziert wird. Die maximale Größe der Gruppen, d. h. die maximale Anzahl von Transistoren innerhalb einer Gruppe, kann entsprechend der Verarbeitungsleistung des Systems ermittelt werden.
  • An dem Schritt 1515 wird die Punkt-Spread-Funktion (PSF) für die Geometrie der Bauteile in den in dem Schritt 1510 ausgewählten Bereich berechnet. Alternativ kann die PSF für alle der verschiedenen Bauteile Geometrien vorab berechnet werden, um eine PSF-Bibliothek aufzubauen. In solch einem Fall wird an dem Schritt 1515 eine geeignete PSF entsprechend der Geometrie des in dem Schritt 1510 ausgewählten Bereichs in dem Schritt 1515 aus der Bibliothek ausgewählt. An dem Schritt 1520 wird ein Zustand ausgewählt, und an dem Schritt 1525 wird die PSF mit dem ausgewählten Zustand multipliziert. Wenn beispielsweise der ausgewählte Bereich drei Transistoren hat, die in einer einzigen Linie ausgerichtet sind, wie es in dem Beispiel von 9 gezeigt ist, wird für den ersten Zustand, der in Tabelle 3 gezeigt ist, die PSF mit (0, 0, 0), für den zweiten Zustand (1, 0, 0) usw. multipliziert.
  • Die resultierende, berechnete PSF wird dann mit dem gemessenen Signal in dem Schritt 1530 verglichen. An dem Schritt 1535 wird „Rauschen” in die PSF eingeführt, um eine beste Anpassung an das gemessene Signal zu erhalten. Dieses Schritt kann unter Verwendung einer Formel oder durch interaktives Suchen nach einem Multiplizierer durchgeführt werden, der zu einer besten Anpassung zwischen der PSF des ausgewählten Zustands und dem tatsächlich gemessenen Signal führen würde. Im Wesentlichen besteht das Ziel darin, den Fehler zwischen der Kurve der PSF für den ausgewählten Zustand und dem gemessenen Signal auf ein Minimum zu bringen. Ein Weg, um dies wiederholend zu tun, besteht darin, die Intensität von jedem Transistor, der definitionsgemäß „EIN” ist, d. h. emittiert, für den ausgewählten Zustand zu variieren, bis die berechnete PSF am besten zu dem gemessenen Signal passt.
  • Wenn die beste Anpassung erhalten ist, wird die minimale Abweichung an dem Schritt 1540 berechnet. Für diesen Schritt kann jedes bekannte Verfahren zum Berechnen der Abweichung zwischen zwei Kurven verwendet werden. Beispielsweise kann das bekannte Verfahren der kleinsten Quadrate oder das gewöhnliche Verfahren der kleinsten Quadrate verwendet werden, um die besten Kurvenanpassung und die minimale Restmenge als die minimale Abweichung zu erhalten. Das Verfahren der kleinsten Quadrate nimmt an, dass die Fehler beliebig verteilt sind. Gemäß einem Ausführungsbeispiel der Erfindung wird jedoch angenommen, dass das Rauschniveau nicht unregelmäßig verteilt ist, sondern stattdessen mit dem Intensitätsniveau davon korreliert ist. Beispielsweise kann angenommen werden, dass der Fehler von jedem gemessenen Datenpunkt gleich der Quadratwurzel aus dem gemessenen Datenpunkt ist, d. h. die Intensität I an jedem Punkt kann gleich sein zu I+/–√I. Daher wird nach einem Ausführungsbeispiel stattdessen die Chi-Quadrat-Analyse verwendet. Im Allgemeinen hat das Chi-Quadrat, das in diesem Ausführungsbeispiel verwendet wird, die Form (IM – IE)2/N, wobei IM die gemessene Intensität und IE die erwartete Intensität (d. h. PSF) und N das Quadrat des Rauschens (N = IE + n2, wobei n das Sensorrausch ist). Um die Abweichung zu erhalten, auf die in Tabelle 4 als tChiSq Bezug genommen wird, wird über die Anzahl der Messpunkte eine Annahme gemacht: TChiSq = Σ(IM – IE)2/N
  • Wie zu verstehen ist, kann die Anzahl der Messpunkte variiert werden, um eine feinere oder grobere Annäherung zu liefern, wie es durch die spezielle Anwendung erforderlich ist.
  • An dem Schritt 1545 wird ermittelt, ob es mehr zu berechnende Zustände gibt, und, wenn dies zutrifft, führt das Verfahren im Kreis zu dem Schritt 1520 zurück. Wenn alle Zustände berechnet worden sind, geht das Verfahren nach dem Ausführungsbeispiel entsprechend zu dem Verfahren A weiter, wobei an dem Schritt 1547 der Zustand mit dem kleinsten Fehler als der korrekte Zustand ausgewählt wird. Die für ihren Transistor für den ausgewählten Zustand errechnete Intensität wird als Anzeichen dafür bereitgestellt, welcher Transistor Licht emittiert. Nach einem anderen Ausführungsbeispiel geht das Verfahren entsprechend zu dem Verfahren B über, welches an dem Schritt 1550 beginnt, wo die relative Wahrscheinlichkeit für jeden Zustand berechnet wird. Selbstverständlich können beide Verfahren A und B als Querüberprüfung für die endgültige Auswahl implementiert werden.
  • Die relative Wahrscheinlichkeit von jedem Zustand kann aus der resultierenden, in dem Schritt 1540 erhaltenen Abweichung berechnet werden. Verschiedene bekannte statistischen Verfahren können verwendet werden, um die relative Wahrscheinlichkeit zu berechnen. Nach einem Ausführungsbeispiel wird die Chi-Quadrat-Verteilung verwendet, während in einem anderen eine F-Verteilung verwendet wird. Selbstverständlich können beide verwendet werden, wie in 4 gezeigt ist, in der die Chi-Quadrat-Verteilung als tChiDist und die F-Verteilung als tFdist bezeichnet ist. Die Ergebnisse werden in dem Schritt 1555 tabellarisch erfasst und können angezeigt werden, damit der Benutzer feststellen kann, welcher Zustand am wahrscheinlichsten das gemessene Signal erzeugt. Ein Beispiel einer tabellarischen Anzeige ist in Tabelle 4 gezeigt.
  • Es ist zu beachten, dass an diesem Schritt nicht-physikalische Werte aus der Berechnung weggelassen werden können. Beispielsweise kann, wenn während der Berechnung des Schritts 1549 die beste Kurvenanpassung erhalten wird, wenn eine Intensität von irgendeinem Transistor auf einen negativen Wert gesetzt wird, dieser spezielle Zustand als nicht-physikalisch entfernt werden, d. h., dass die Transistoren nur Emitter und keine Absorber sind.
  • Das in Tabelle 4 gezeigte Beispiel ist für das Drei-Transistor-Layout, wie es in 9 gezeigt ist, wobei die möglichen Zustände in der Tabelle 3 gezeigt sind. Für jeden Zustand sind die Intensitätswerte geändert worden, bis die beste Anpassung an das gemessene Signal erreicht worden ist. Sodann wurde der Wert der „besten Anpassung” der Intensitäten tA, tB und tC für jeden Transistor für jeden ausgewählten Zustand aufgezeichnet. Die minimale Abweichung in diesem Beispiel ist als tChiSq gezeigt. Wie in diesem Beispiel zu sehen ist, ist die schlimmste Abweichung für den ersten Zustand gegeben, wenn wir eine PSF für Nicht-Emission mit einem gemessenen Signal vergleiche, das eine Emission zeigt. Andererseits ist die beste Abweichung für die beiden Zustände (101) und (111) gezeigt.
  • Darüber hinaus ist die Chi-Quadrat-Verteilung für beide Zustände (0,26 bzw. 0,25) ähnlich. Daher scheint es auf den ersten Blick so zu sein, dass beide Zustände eine gleichermaßen gültige Lösung darstellen. Für den Zustand (111) wurde jedoch die Intensität der „besten Anpassung” von tB auf einen negativen Wert (–755,47) gesetzt. Dies ist eine nicht-physikalische Lösung, die während der Wahrscheinlichkeitsberechnung entfernt werden kann, wie oben erwähnt wurde. Zusätzlich bevorzugt die F-Verteilung stark den Zustand (101). Daher kann man den Schluss ziehen, dass die richtige Lösung der Zustand (101) ist.
  • Geht man einen Schritt zurück, so macht die resultierende Statistik, die in Tabelle 4 gezeigt ist, tatsächlich den aus einem physikalischen Blickwinkel. D. h., dass aufgrund der Linearitätseigenschaft zwei nahe beieinander beabstandete Emitter ein Signal erzeugen würden, das schlussendlich im Allgemeinen wie eine aufgeweitete PSF-Kurve eines einzigen Emitters aussehen würde, der zentral zwischen den zwei Emittern angeordnet ist. Daher können bei einer gewissen Auflösung beide Zustände (101) und (111) scheinbar zueinander passen, da beide eine aufgeweitete PSF-Kurve eines einzigen Emitters erzeugen würden. Bei einer größeren Auflösung hat jedoch das resultierende Signal der zwei Emitter einen Abfall an ihrer Mitte (d. h. zwischen den zwei Spitzen der zwei individuellen Emitter). Dies ist der Grund dafür, warum zum Anpassen des Zustandes (111) die Intensität des mittleren Transistors auf einen negative Zahl eingestellt worden musste, d. h., um die Vertiefung in der Mitte zu erzeugen. Diese Tatsache erhöht das Vertrauen, dass der richtige Zustand tatsächliche (101) ist. Daher werden nach einem anderen Ausführungsbeispiel die negativen Intensitätswerte nicht entfernt, sondern stattdessen verwendet, um die Zuversicht in die schließlich ausgewählte Lösung zu bestätigen oder zu erhöhen.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird eine weitere Bearbeitung ausgeführt, um eine erhöhte Zuversicht in den ausgewählten Zustand zu erhalten. Nach diesem Ausführungsbeispiel wird, nachdem die Verarbeitung von 15 für den ausgewählten Bereich abgeschlossen ist, eine gewichtete Summe für die Lösung erhalten, wobei die resultierende Wahrscheinlichkeit für jeden Zustand in Betracht gezogen wird. Ein Beispiel ist in Tabelle 5 gezeigt, wo die gewichteten Resultate als gepoolt bezeichnet werden. Beispielsweise werden die Intensitäten für den Transistor tA mit der Wahrscheinlichkeit für jeden Zustand multipliziert und dann aufsummiert. Wie in Tabelle 5 zu ersehen ist, sind nach diesem Vorgang die gepoolten Intensitäten der Transistoren A und C viel höher als die des Transistors B. Dies unterstützt die Schlussfolgerung, dass der korrekte Zustand (101) ist.
  • Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird, wenn die am besten angepassten PSF-Kurve erhalten ist, ein Wert berechnet, um die Stärke dieser Lösung anzuzeigen. Dieser Wert wird hier als Sigma bezeichnet und er ist in den Tabellen 4 und 5 als tSigA, tSigB und tSigC gezeigt. 17 liefert eine Darstellung, in der drei Fehlerfunktionen 11, 12 und 13 gegen die Intensität aufgetragen sind. Die Minimalen zeigen den geringsten Fehler, d. h. die beste Anpassung. Wie zu ersehen ist, ist jedoch die Kurve 11 flacher als die Kure 13. Daher ist die Lösung des geringsten Fehlers, die aus der Kurve 13 ausgewählt wird, mit einer höheren Gewissheit als die von der Kure 11 erhaltene, behaftet. Dieses Maß wird in dem Sigma-Wert, der in den Tabellen 4 und 5 gezeigt ist, wiedergegeben. In diesen Tabellen ist die Zuverlässigkeit umso geringer, je größer der Sigma-Wert ist. Wenn der Sigma-Wert sich dem Intensitätswert nähert, zeigt dies auch eine hohe Ungewissheit in dem Intensitätswert an. Darüber hinaus, wenn der Sigma-Wert den Intensitätswert übersteigt, kann man sich nicht auf den Intensitätswert an diesem Zustand verlassen. Beispielsweise ist für den Zustand (111) in der Tabelle 4 der Sigma-Wert des Transistors B höher als sein Intensitätswert für diesen Zustand. Dies bestätigt, dass der Zustand (111) nicht wahrscheinlich ist. Eine ähnliche Anzeige kann in den gepoolten Werten gesehen werden, d. h. der Sigma-Wert für den Transistor B ist höher als die gewichtete Intensität des Transistors B, was anzeigt, dass der Intensitätswert des Transistors B unzuverlässig ist.
  • Nach einem anderen Ausführungsbeispiel der Erfindung wird eine Entscheidungstabelle aufgebaut und dem Benutzer angeboten. Ein Beispiel solch einer Tabelle ist in Tabelle 6 gezeigt. In der Tabelle 6 sind die gewichtete Intensität und das Sigma von jedem Transistor gezeigt. Zusätzlich ist für jeden Transistor die kumulative Wahrscheinlichkeit, dass der Transistor „EIN” ist, berechnet und in der Tabelle angeboten. Dies kann beispielsweise durch addieren der „EIN” Wahrscheinlichkeit in der F-Verteilung, die Tabelle 4 erhalten wird, durchgeführt werden. Wie aus der Tabelle 6 zu ersehen ist, ist die Wahrscheinlichkeit dafür, dass der Transistor A „EIN” ist, sehr hoch und seine vorhergesagte Intensität ist hoch und viel größer als sein Sigma. Ähnliche Ergebnisse sind für den Transistor C zu sehen. Daher kann das Misch-Beurteilung bezeichnet wird, abgeben, das die Transistoren A und C „EIN” sind. Andererseits ist, während die kumulative Wahrscheinlichkeit, dass der Transistor B „EIN” ist, nicht vernachlässigbar ist, sein Sigma viel höher als seine Intensität. Daher ist es in hohem Maße unwahrscheinlich, dass der Transistor B „EIN” ist und das System kann eine Entscheidung ausgeben, dass er „AUS” ist. Wenn man konservativ sein will, kann das System eine nicht entschiedene Beurteilung ausgeben, wie in Tabelle 6 gezeigt ist. Selbst wenn sie unentschieden ist, wenn man annimmt, dass der Transistor B „EIN” ist, ist es jedoch klar, dass seine Intensität sehr schwach ist im Vergleich zu A und C. Wie oben erwähnt wurde, wurden die gemessenen Intensitätswerte für diese Beispiele tatsächlich durch Simulation erhalten, wobei ein Zufallszahlgenerator zur Erzeugung des Rauschens verwendet wurde. Die „rauschfreie” Intensität der Simulation ist in der Tabelle 6 unter „tatsächlicher Wert” gezeigt. Es ist ersichtlich, dass die gewichteten Intensitäten sehr genau zu den tatsächlichen Intensitäten, die für die Simulation verwendet werden, passen.
  • Die Misch-Beurteilung kann auf spezielle Situationen angepasst werden, um unterschiedliche „Komfort-Niveaus” bereitzustellen. Man kann einen konservativen Ansatz machen und eine Entscheidung nur dann erzwingen, wenn die Wahrscheinlichkeiten sehr hoch sind mit sehr geringem Sigma und klarer Entscheidung. Folglich kann man ein erleichtertes Kriterium für die Misch-Beurteilung wählen. Gemäß einem Beispiel wird die Beurteilung für eine speziellen Transistor nur dann erklärt, wenn die Wahrscheinlichkeit, dass der Transistor in dem „EIN”-Zustand ist, zweimal so groß ist wie die Wahrscheinlichkeit dafür, dass er in dem „AUS”-Zustand ist. Nach einem anderen Beispiel wird die Anzahl der Zustände, die eine Wahrscheinlichkeit haben, die wenigsten die Hälfte der Wahrscheinlichkeit des am meisten wahrscheinlichen Zustandes haben, gezählt. Wenn die Zahl größer ist als die Zahl der Transistoren in dem getesteten Bereich, wird keine Entscheidung ausgegeben.
  • Das Verfahren nach 15 wurde auf dem gesamten Bereich, der in 13 gezeigt ist, wiederholt ausgeführt, wobei ein Zufallszahlgenerator zum Einführen von Rauschen verwendet wurde. Die Ergebnisse von einem dieser Durchläufe sind in Tabelle 7 tabellarisch erfasst. Es ist zu beachten, dass das entwickelte System voll automatisch ist und die oben diskutierten Berechnungen durchführt, um die Emission von jeder Gruppe von Transistoren aufzulösen. In diesem speziellen Durchlauf hat das System automatisch eine Ein-/Aus-Entscheidung für 17 aus 22 Transistoren geliefert. Wie aus der Tabelle 7 zu ersehen ist, passen die von dem System geschätzten Intensitäten sehr genau zu den simulierten Intensitäten für alle die Transistoren, für die das System eine Ein-/Aus-Entscheidung gemacht hat. Tatsächlich waren selbst für Transistoren, für die das System keine Entscheidung geliefert hat, für vier aus fünf Transistoren die Intensitäten sehr nahe bei den simulierten Intensitäten.
  • Wie aus der bisherigen Beschreibung zu ersehen ist, liefert die Methode berechnete Intensitäten für jeden Transistor unabhängig davon, ob der Transistor optisch aufgelöst werden kann. Die berechneten Intensitäten können dann verwendet werden, um weiche und harte Fehler in dem IC zu untersuchen, wie oben gezeigt wurde. Darüber hinaus können durch Durchführung dieser Analyse an mehreren ICs und durch Erzeugung eines funktionalen Mittelwerts der Intensitäten für jedes Bauteile Referenzwerte zur Verwendung bei dem Testen von anderen ICs erhalten werden. Der funktionale Mittelwert kann ein gewichteter Mittelwert, eine Liste von Medianen oder jeder andere, ausgewählte, funktionale Mittelwert-Bildung sein.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung berücksichtigt das System mögliche Fehlausrichtungen des CAD-Layout mit dem zu testenden Bauteil (DUT). 18 zeigt ein Flussdiagramm zum Eliminieren von Fehlausrichtungsfehlern entsprechend einem Ausführungsbeispiel der Erfindung. Gemäß diesem Ausführungsbeispiel wird, sobald eine Geometrie an dem Schritt 1800 (entsprechend dem Schritt 1510 in 15) ausgewählt worden ist, die iterative Analyse wie folgt durchgeführt. An dem Schritt 1810 wird eine CAD-Layout-Ausrichtung in Bezug auf den DUT gewählt. Sodann wird die Analyse, wie in Bezug auf 15 beschrieben wurde, an dem Schritt 1820 ausgeführt, und die Ergebnisse werden gespeichert. An dem Schritt 1830 wird festgestellt, ob eine andere Ausrichtung gewählt werden sollte. D. h., dass das System programmiert ist, um eine vorgegebene Anzahl von Ausrichtungen des CAD auszuwählen. Dies kann dadurch durchgeführt werden, dass vorgegebene Bewegungen in der x- und y-Richtung gespeichert werden, so dass bei jeder Iteration das CAD-Design um einen vorgegebenen Betrag in der x-Richtung, der y-Richtung oder in beiden bewegt wird. Wenn an dem Schritt 1830 festgestellt wird, dass eine andere Ausrichtung überprüft werden muss, geht das Verfahren im Kreis zu dem Schritt 1810 zurück. Andernfalls geht das Verfahren zu dem Schritt 1840 weiter, wo alle berechneten, gepoolten Chi-Quadrat-Werte verglichen werden, und an dem Schritt 1850 wird die CAD-Ausrichtung, die zu dem geringsten, gepoolten Chi-Quadrat-Wert führt, als ordnungsgemäße Ausrichtung ausgewählt, und die Ergebnisse von dieser Ausrichtung werden zur Auflösung der Emission verwendet.
  • 19 ist ein schematisches Diagramm, das ein Ausführungsbeispiel für Systeme gemäß der Erfindung zeigt. In 19 wird der DUT 1960 einem Test dadurch unterworfen, dass beispielsweise Test-Vektoren 1942 von dem Testgerät 1940 empfangen werden. Der DUT kann auf einem optischen Testgerät 1910 platziert werden, beispielsweise einem EmiScope® oder Ruby®, die von DCG Systems in Fremont, Kalifornien, erhältlich sind. Im Allgemeinen würde ein optisches Testgerät 1910 eine x-y-z-Bühne 1920 für die Navigation über den DUT, eine Strahlmanipulationsoptik BMO 1935, die aus verschiedenen optischen Elementen, beispielsweise Linsen und/oder Spiegeln, besteht, und eine Scan-Einrichtung, beispielsweise ein Laserscan-Mikroskop 1930, umfassen. Die Elemente sind allgemein und nicht auf die Ausführungsbeispiele der Erfindung bezogen.
  • Durch Verwendung der oben erwähnten Testelemente wird Licht von verschiedenen Bereichen des DUT beispielsweise durch Faseroptiken 1934 aufgesammelt und es wird von dem Lichtsensor 1936, beispielsweise einer Lawinen-Durchbruchs-Photodiode (APD), eine Kamera für niedrige Lichtwerte und dergleichen gemessen. Eine Signalaufnahme-Platine 1950 kann mit dem Sensor gekoppelt sein, um das Signal des Sensors 1936 zu empfangen und zu konditionieren. Das Signal wird dann an einen Prozessor 1970 angelegt, beispielsweise einen speziell programmierten PC. Wie dargestellt ist, kann der Prozessor 1970 auch dazu verwendet werden, die verschiedenen Elemente des optischen Testgeräts 1910 zu steuern. Zusätzlich kann ein Trigger- und Taktsignal von dem Testgerät 1940 an die Signalaufnahme-Platine 1950 und/oder den Prozessor 1970 bereitgestellt werden.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird die Verarbeitung, um die durch das optische Testgerät 1910 detektierte Emission aufzulösen, durch ein Einzelplatz-System 1900 durchgeführt, das in Form eines speziell programmierten Mehrzweckrechners oder speziell konstruierter Hardware und/oder Software und/oder Firmware implementiert sein kann. Das Einzelpatz-System 1900 führt auch die Intensitätsbewertung durch, um fehlerhafte und fehlerhaft funktionierende Bauteile festzustellen, wie oben beschrieben wurde. Das aufgenommene und konditionierte Signal wird von dem Prozessor 1970 an die Optiksignaleingabe 1902 des Auflösungssystems 1900 gesendet. Das System 1900 erhält dann das CAD-Layout des DUT von der CAD-Datenbank 1946 über die CAD-Eingabe 1904. Das System 1900 folgt dann einem der Verfahren, die hier beschrieben sind, um die detektierte Emission aufzulösen. Gemäß noch einem anderen Ausführungsbeispiel ist das System 1900 in den Prozessor 1970 integriert. In solch einem Fall wird das CAD-Layout von der CAD-Datenbank 1940 an den Prozessor 1970 geliefert.
  • Die Darstellung in 19 zeigt ein Ausführungsbeispiel des Auflösungssystems 1900, ob es sich dabei um ein Einzelplatz-System oder ein in den Prozessor 1970 integriertes handelt. Einige oder alle diese Elemente können auch für die Intensitätsanalyse verwendet werden, um fehlerhafte und fehlerhafte funktionierende Bauteile zu untersuchen. Das System 1900 hat einen Bus 1905 an den verschiedene Elemente gekoppelt sind, um mit anderen Elementen zu kommunizieren und ihnen Signale zur Verfügung zu stellen. Die Optiksignaleingabe 1902 und die CAD-Layout-Eingabe 1904 sind mit dem Bus 1905 verbunden und liefern das Signal an den Bus. Auch eine Ausgabe 1922 liefert die Ausgabe der verschiedenen Berechnungen und Bestimmungen beispielsweise an einen Monitor, an einen Drucker und dergleichen. Um die hier beschriebene Verarbeitung zu ermöglichen, kann das System 1900 einen Punkt-Spread-Funktionsgenerator 1906 umfassen, der die Punkt-Spread-Funktion der Transistoren und der verschiedenen ausgewählten Zustände erzeugt. Ein Vergleicher 1908 vergleicht die PSF von dem PSF-Generator 1906 mit dem optischen Signal, das von der Eingabe 1902 erhalten wird. Eine Entscheidungsmaschine 1912 empfängt das Ergebnis der verschiedenen Berechnungen, die von den verschiedenen Elementen des Systems 1900 ausgeführt wurden, und liefert einen Ausgang für die Auflösungsentscheidung. Eine statistische Maschine 1916 führt die verschiedene statistischen Berechnungen, beispielsweise die Chi-Quadrat, die Chi-Verteilung, die F-Verteilung usw., durch und liefert den Ausgang an die Entscheidungsmaschine 1902. Eine Transformationsmaschine 1914 verarbeitet die PSF, um nach der besten Anpassung an das optische Signal zu suchen. Zusätzlich liefert ein CAD-Ausrichter 1924 verschiedene CAD-Koordinaten, um das CAD-Layout auszurichten und iterativ den Fehler für verschiedene CAD-Ausrichtungen zu berechnen, bis der kleinste Fehler erhalten wird, um dadurch die besten CAD-Ausrichtungskoordinaten auszuwählen.
  • Ein Speicher 1918 kann von den verschiedenen Elementen verwendet werden, um Daten zu speichern. Der Speicher 1918 kann einen Speicherbereich zum Speichern einer PSF-Bibliothek für verschiedene Transistor-Geometrien umfassen. Es ist zu beachten, dass entsprechend Aspekten der Erfindung der logische Zustand für jeden Transistor ermittelt wird (beispielsweise unter Verwendung der hier beschriebenen Verfahren), und dass der Zustand automatisch in dem Speicher 1918 gespeichert wird zusammen mit den Test-Vektoren, die während der Bilderfassung arbeiten. Der Zustand kann dann mit gespeicherten Referenzwerten, die entweder von bekannten, guten Bauteilen erhalten werden, oder mit anderen erwarteten Werten, beispielsweise auf der Grundlage einer theoretischen Berechnung oder Simulation, verglichen werden. Alternative können die Zustände, die von den verschiedenen Bauteilen verwendet werden, zum Einstellen des ordnungsgemäßen Zustandes verwendet werden. Wie verständlich ist, können jegliche Elemente des Systems 1900 in Form von Hardware, Software, Firmware oder einer Kombination davon, bereitgestellt werden. Darüber hinaus sollte verständlich sein, dass alle die Elemente des Systems 1900 durch einen einzigen Prozessor implementiert sein können, der einen speziell ausgelegten Software-Code ausführt.
  • Die vorliegende Erfindung wurde in Bezug auf spezielle Beispiele beschrieben, die in jeglicher Beziehung dafür gedacht sind, erläuternd und nicht einschränkend zu sein. Durchschnittsfachleute werden erkennen, dass viele unterschiedliche Kombinationen von Hardware, Software und Firmware zur Durchführung der vorliegenden Erfindung geeignet sind. Darüber hinaus sind andere Implementierungen der Erfindung für Durchschnittsfachleute aus der Betrachtung der Beschreibung und der Ausführung der hier offenbarten Erfindung offensichtlich. Verschiedene Aspekte und/oder Komponenten der beschriebenen Ausführungsbeispiele können einzeln oder in einer beliebigen Kombination in der Technik von Plasmakammern verwendet werden. Es ist beabsichtigt, dass die Beschreibung und die Beispiele nur als beispielhaft betrachtet werden, wobei der richtige Schutzumfang und der Kreis der Erfindung durch die folgenden Ansprüche angegeben wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 5208648 [0002]
    • - US 5220403 [0002]
    • - US 5940545 [0002]
  • Zitierte Nicht-Patentliteratur
    • - Yee, W. M., et al., Laser Voltage Probe (LVP): A Novel Optical Probing Technology for Flip-Chip Packaged Microprocessors (Neuartige optische Testtechnologie für Flip-Chip-verpackte Mikroprozessoren), in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 3–8 [0002]
    • - Bruce, M. et al., Waveform Acquistiion from the Backside of Silicon Using Electro-Optic Probing (Wellenformaufnahme von der Rückseite von Silicium unter Verwendung von elektrooptischer Messung), in International Symposium for Testing and Failure Analysis (ISTFA), 1999, Seiten 19–25 [0002]
    • - Kolachina, S. et el., Optical Waveform Probing – Strategies for Non-Flip-chip Devices and Other Applications (Optische Wellenformmessung-Strategien für nicht-Flip-Chip-Bauteile und andere Anwendungsfälle), in International Symposium for Testing and Failure Analysis (ISTFA), 2001, Seiten 51–57 [0002]
    • - Soref, R. A. und B. R. Bennett, Electrooptical Effects in Silicon (Elektrooptische Effekte in Silicium), IEEE, Journal of Quantum Electronics, 1987. QE-23(1): Seiten 123 9 [0002]
    • - Kasapi, S. et al., Laser Beam Backside Probing of CMOS Integrated Circuits (Laserstrahl-Rückseitenvermessung von CMOS-integrierten Schaltungen). Microelectronics Reliability, 1999. 39: Seite 957 [0002]
    • - Wilsher, K., et al. Integrated Circuit Waveform Probing Using Opticals Phase Shift Detection (Integrierte Schaltungswellenformmessung unter Verwendung von optischer Phasenverschiebungs-Detektion) in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 479–85 [0002]
    • - Heinrich, H. K., Picosecond Noninvasive Optical Detection of Internal Electrical Signals in Flip-Chip-Mounted Silicon Integrated Circuits (Mikrosekunden-, nicht invasive, optische Detektion von internen elektrischen Signalen in Flip-Chip-montierten, integrierten Siliciumschaltungen), IBM Journal of Research and Development, 1990. 34(2/3): Seiten 162–72 [0002]
    • - Heinrich, H. K., D. M. Bloom und B. R. Hemenway, Noninvasive sheet charge density probe for integrated silicon devices (nicht-invasive Oberflächen-Ladungsdichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(16): Seiten 1066–1068 [0002]
    • - Heinrich H. K. D. M. Bloom und B. R. Hemenway, Erratum to Noninvasive sheet charge density probe for integrated silicon devices (Berichtigung zu nicht-invasiver Oberflächen-Ladungs-Dichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(26): Seite 1811 [0002]
    • - Heinrich, H. K., et al., Measurement of real-time digital signals in a silicon bipolar junction transistor using a noninvasive optical probe (Messung von Digitalsignalen in Realzeit in einem bipolaren Silicium-Junciton-Transistor unter Verwendung einer nicht-invasivenoptischen Sonde), IEEE Electron Device Letters, 1986. 22(12): Seiten 650–652 [0002]
    • - Hemenway, B. R., et al., Optical detection of charge modulation in silicon integrated circuits using a multimode laser-diode probe (optische Messung von Ladungsmodulation in integrierten Silicium-Schaltkreisen unter Verwendung einer Mehrfachmoden-Laserdiodensonde), IEEE Electron Device Letters, 1987. 8(8): Seiten 344–346 [0002]
    • - A. Black, C. Courville, G. Schultheis, H. Heinrich, Optical Sampling of GHz-Charge Density Modulation in Silicon Bipolar Junction Transistors (optische Probennahme von einer GHz-Ladungsdichte-Modulation in bipolaren Silicium-Junction-Transistoren) Electrnics Letters, 1987, Band 23, Nr. 15, Seiten 783–784 [0002]
    • - Bockelman et al. [0043]

Claims (25)

  1. Verfahren zum Detektieren fehlerhafter Bauteile in einer integrierten Schaltung (IC) unter Verwendung von Photonenemission umfassend: Erhalten eines Emissionsbildes von einem Bereich des ICs; Ermitteln der Intensitätswerte, um eine ermittelte Intensität der Emission von jedem Bauteil bereitzustellen, das in dem Bereich des ICs vorhanden ist; Erhalten einer Referenzintensität, die jedem Bauteil entspricht; Vergleichen von jeder ermittelten Intensität mit einer entsprechenden Referenzintensität.
  2. Verfahren nach Anspruch 1, worin der Vergleichsschritt das Auftragen von jeder ermittelten Intensität gegen ihre zugehörige Referenzintensität umfasst.
  3. Verfahren nach Anspruch 2, ferner umfassend das Berechnen einer linearen Beziehung zwischen den ermittelten Intensitäten und den Referenzintensitäten.
  4. Verfahren nach Anspruch 3, ferner umfassend die Bestimmung einer maximal zulässigen Abweichung von der linearen Beziehung.
  5. Verfahren nach Anspruch 4, ferner umfassend die Berechnung der Abweichung von der linearen Beziehung für jeder ermittelten Intensität und den Vergleich der Abweichung mit der maximal zulässigen Abweichung.
  6. Verfahren nach Anspruch 1, ferner umfassend das Zuordnen eines logischen Zustandes von „1” oder „Null” für jede gemessene Intensität.
  7. Verfahren nach Anspruch 6, ferner umfassend das Erhalten von logischen Referenzzuständen und das Vergleichen der zugeordneten logischen Zustände mit logischen Referenzzuständen.
  8. Verfahren nach Anspruch 1, ferner umfassen: Zuordnung eines ersten Schwellenwertes; Ermitteln einer Differenz zwischen der ermittelten Intensität und der Referenzintensität für jedes Bauteil; Bestimmung, ob die Differenz unterhalb des ersten Schwellenwertes ist und, wenn dies zutrifft, kennzeichnen des Bauteils als fehlerverdächtiges, nicht funktionsfähiges Bauteil.
  9. Verfahren nach Anspruch 8, ferner umfassend: Zuordnung eines zweiten Schwellenwertes; für jedes Bauteil, das eine Differenz oberhalb des ersten Schwellenwertes hat, vergleichen der Differenz mit dem zweiten Schwellenwert und, wenn die Differenz unter dem zweiten Schwellenwert liegt, Kennzeichnen des Bauteils als arbeitender jedoch fehlerhaft funktionierendes Bauteil.
  10. Verfahren nach Anspruch 1, worin das Berechnen der Intensität umfasst: Erhalten eines CAD-Layouts von Transistoren, die in dem Bereich des IC vorhanden sind; Erzeugen einer Spread-Funktion für die Transistoren aus der Punkt-Spread-Funktion (PSF) des optischen Systems; Berechnen der Intensität der diskreten Lichtemission von jedem Bauteil durch Vergleichen der Spread-Funktion mit dem Lichtsignal des Emissions-Bildes.
  11. Verfahren nach Anspruch 10, ferner umfassend: Ermitteln einer Vielzahl von Zustandskombinationen, wobei jede Kombination eine einzigartige Mischung von Zuständen der Bauteile ist; für jede der Vielzahl von Zustandskombinationen: Erzeugen einer Kombinations-Spread-Funktion; Vergleichen der Kombinations-Spread-Funktion mit dem Lichtsignal, um dadurch einen Fehler und eine diskrete Intensität der Emission von jedem Bauteil zu erhalten; Auswählen der Zustandskombination, die den kleinsten Fehler hat, als wahre Zustandskombination; Auswählen der resultierenden Intensitäten der Zustände, die der wahren Zustandskombination entsprechen.
  12. Verfahren nach Anspruch 11, worin das Vergleichen der Kombinations-Spread-Funktion mit dem Lichtsignal ferner das Durchführen eines Verfahrens zur Minimierung der kleinsten Quadrate an der Kombinations-Spread-Funktion umfasst.
  13. Verfahren nach Anspruch 11, worin das Vergleichen der Kombinatins-Spread-Funktion mit dem Lichtsignal ferner das Durchführen eines Verfahrens der Minimierung von Chi-Quadrat an der Kombinations-Spread-Funktion umfasst.
  14. Verfahren nach Anspruch 1, ferner umfassend: Ermitteln des logischen Zustandes von jeder berechneten Intensität; Speichern des berechneten Zustandes zusammen mit der Identität eines entsprechenden Test-Vektors.
  15. Verfahren nach Anspruch 14, ferner umfassend das Vergleichen von jedem logischen Zustand mit einem logischen Referenzzustand.
  16. System zur Identifizierung von fehlerhaft funktionierenden und fehlerhaften Bauteilen unter Verwendung von Photonenemission, die von einem unter Test befindlichen Bauteil (DUT) aufgesammelt wird, umfassend: eine erste Eingabe, die ein Bildsignal empfängt, da in Korrelation mit der Photonenemission steht, die vor einem ausgebildeten Bereich auf dem DUT aufgesammelt wird; einen Prozessor, der das Bildsignal empfängt und die Emissionsintensität für jedes Bauteil in dem ausgewählten Bereich ermittelt; einen Speicher, in dem Referenzintensitäten gespeichert sind; einen Vergleicher, der jede der ermittelten Emissionsintensitäten mit der entsprechenden Referenzintensität vergleicht; eine Ausgabe-Schaltung, die die Vergleichsergebnisse ausgibt.
  17. System nach Anspruch 16, worin die Ausgangs-Schaltung einen Monitor umfasst, der eine Kurve für jede ermittelte Emissionsintensität gegenüber einer entsprechenden Referenzintensität anzeigt.
  18. System nach Anspruch 17, ferner umfassend eine zweite Eingabe, die ein CAD-Layout des DUT empfängt und in der der Speicher ferner erwartete, logische Zustände für jedes Bauteil gespeichert hat.
  19. System nach Anspruch 18, worin der Prozessor ferner einen logischen Zustand jeder ermittelten Intensität zuordnet und den zugeordneten logischen Zustand mit dem erwarteten logischen Zustand vergleicht.
  20. System nach Anspruch 16, ferner umfassend ein Zustands-Zuordnungsmodul, das die Emissionsintensität von jedem Bauteil empfängt und einen logischen Zustand für jedes Bauteil ermittelt und fernen den logischen Zustand und den entsprechenden Test-Vektor in dem Speicher abspeichert.
  21. System nach Anspruch 20, worin der Vergleicher den logischen Zustand von jedem Bauteil mit einem erwarteten logischen Zustand vergleicht.
  22. Optisches Testgerät zum Testen eines Halbleiterbauteils unter Test (DUT) umfassend: eine Sammeloptik, um die Photonen-Emisison von dem DUT aufzusammeln; einen Sensor zum Messen der Photonenemission von der Sammeloptik und zum Erzeugen eines Emissionssignals; einen Prozessor, der das Emissionssignal empfängt und die Emissionsintensität für jedes Bauteil in dem ausgewählten Bereich ermittelt; einen Logikzustand-Modul, der einen logischen Zustand für jedes Bauteil ermittelt; einen Speicher, der den logischen Zustand für jedes Bauteil zusammen mit einem entsprechenden Test-Vektor speichert.
  23. Testgerät nach Anspruch 22, ferner umfassend einen Zustandsvergleicher, der den logischen Zustand von jedem Bauteil mit einem erwarteten logischen Zustand vergleicht.
  24. Testgerät nach Anspruch 23, ferner umfassend: Referenzintensitäten; einen Intensitätsvergleicher, der jede der ermittelten Emissionsintensitäten mit einer entsprechenden Referenzintensität vergleicht; eine Ausgangsschaltung, die die Vergleichsergebnisse ausgibt.
  25. System nach Anspruch 24, ferner umfassend einen Monitor, der eine Kurve für jede ermittelte Emissionsintensität gegen eine entsprechende Referenzintensität anzeigt.
DE102009044737A 2008-12-02 2009-12-02 System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis Withdrawn DE102009044737A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/326,859 US8072589B2 (en) 2007-01-18 2008-12-02 System and method for photoemission-based defect detection
US12/326,859 2008-12-02

Publications (1)

Publication Number Publication Date
DE102009044737A1 true DE102009044737A1 (de) 2010-06-10

Family

ID=42145797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009044737A Withdrawn DE102009044737A1 (de) 2008-12-02 2009-12-02 System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis

Country Status (4)

Country Link
US (1) US8072589B2 (de)
JP (2) JP2010133958A (de)
DE (1) DE102009044737A1 (de)
TW (1) TWI435070B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860850B1 (en) * 2007-05-22 2014-10-14 Rockwell Collins, Inc. Photon-starved imaging system
US8331726B2 (en) * 2009-06-29 2012-12-11 International Business Machines Corporation Creating emission images of integrated circuits
US9075106B2 (en) * 2009-07-30 2015-07-07 International Business Machines Corporation Detecting chip alterations with light emission
TWI440869B (zh) * 2010-09-08 2014-06-11 Dcg Systems Inc 使用雙光子吸收的雷射輔助裝置修改
US9201096B2 (en) 2010-09-08 2015-12-01 Dcg Systems, Inc. Laser-assisted device alteration using synchronized laser pulses
US8750595B2 (en) * 2010-10-06 2014-06-10 International Business Machines Corporation Registering measured images to layout data
US9052356B2 (en) 2012-02-15 2015-06-09 International Business Machines Corporation Embedded photon emission calibration (EPEC)
US9714978B2 (en) * 2012-04-12 2017-07-25 Larry Ross At-speed integrated circuit testing using through silicon in-circuit logic analysis
WO2014160618A1 (en) 2013-03-24 2014-10-02 Dcg Systems, Inc. Pulsed lada for acquisition of timing diagrams
US20150097951A1 (en) * 2013-07-17 2015-04-09 Geoffrey Louis Barrows Apparatus for Vision in Low Light Environments
EP2983193B1 (de) * 2014-08-05 2021-10-20 Aselta Nanographics Verfahren zum Bestimmen von Parametern eines IC-Herstellungsverfahrensmodells
US10962592B2 (en) * 2018-09-07 2021-03-30 Globalfoundries Singapore Pte. Ltd. Defect localization in embedded memory
US11967061B2 (en) 2019-07-10 2024-04-23 Hamamatsu Photonics K.K. Semiconductor apparatus examination method and semiconductor apparatus examination apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208648A (en) 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5220403A (en) 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5940545A (en) 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308575A (ja) * 1989-05-24 1990-12-21 Nissan Motor Co Ltd 光検出セル
JP3004830B2 (ja) * 1991-12-09 2000-01-31 松下電器産業株式会社 半導体集積回路の評価装置及び評価方法
JP2920908B2 (ja) * 1994-07-18 1999-07-19 株式会社アドバンテスト 荷電粒子ビームを用いるic欠陥検出方法及びその装置
JP4009409B2 (ja) * 1999-10-29 2007-11-14 株式会社日立製作所 パターン欠陥検査方法及びその装置
JP3485052B2 (ja) * 1999-12-16 2004-01-13 日本電気株式会社 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP2001319955A (ja) * 2000-05-10 2001-11-16 Hitachi Ltd 発光解析方法およびその装置
JP4230674B2 (ja) * 2001-03-01 2009-02-25 株式会社日立製作所 欠陥検査装置およびその方法
JP3556183B2 (ja) * 2001-05-22 2004-08-18 株式会社堀場製作所 基板上の化合物半導体層の組成決定方法
JP3837495B2 (ja) * 2002-02-28 2006-10-25 独立行政法人産業技術総合研究所 光イメージングシステム
JP4131918B2 (ja) * 2002-07-10 2008-08-13 東芝マイクロエレクトロニクス株式会社 半導体集積回路の故障解析装置及び故障解析方法
KR100503530B1 (ko) * 2003-01-02 2005-07-22 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
US7355419B2 (en) * 2004-08-05 2008-04-08 International Business Machines Corporation Enhanced signal observability for circuit analysis
JP5218806B2 (ja) * 2004-11-05 2013-06-26 日本電気株式会社 パターン検査装置、パターン検査方法及びパターン検査プログラム
US7636155B2 (en) * 2007-01-18 2009-12-22 Dcg Systems, Inc. System and method for resolving photoemission from semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208648A (en) 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5220403A (en) 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5940545A (en) 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits

Non-Patent Citations (13)

* Cited by examiner, † Cited by third party
Title
A. Black, C. Courville, G. Schultheis, H. Heinrich, Optical Sampling of GHz-Charge Density Modulation in Silicon Bipolar Junction Transistors (optische Probennahme von einer GHz-Ladungsdichte-Modulation in bipolaren Silicium-Junction-Transistoren) Electrnics Letters, 1987, Band 23, Nr. 15, Seiten 783-784
Bockelman et al.
Bruce, M. et al., Waveform Acquistiion from the Backside of Silicon Using Electro-Optic Probing (Wellenformaufnahme von der Rückseite von Silicium unter Verwendung von elektrooptischer Messung), in International Symposium for Testing and Failure Analysis (ISTFA), 1999, Seiten 19-25
Heinrich H. K. D. M. Bloom und B. R. Hemenway, Erratum to Noninvasive sheet charge density probe for integrated silicon devices (Berichtigung zu nicht-invasiver Oberflächen-Ladungs-Dichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(26): Seite 1811
Heinrich, H. K., D. M. Bloom und B. R. Hemenway, Noninvasive sheet charge density probe for integrated silicon devices (nicht-invasive Oberflächen-Ladungsdichtesonde für integrierte Siliciumbauteile), Applied Physics Letters, 1986. 48(16): Seiten 1066-1068
Heinrich, H. K., et al., Measurement of real-time digital signals in a silicon bipolar junction transistor using a noninvasive optical probe (Messung von Digitalsignalen in Realzeit in einem bipolaren Silicium-Junciton-Transistor unter Verwendung einer nicht-invasivenoptischen Sonde), IEEE Electron Device Letters, 1986. 22(12): Seiten 650-652
Heinrich, H. K., Picosecond Noninvasive Optical Detection of Internal Electrical Signals in Flip-Chip-Mounted Silicon Integrated Circuits (Mikrosekunden-, nicht invasive, optische Detektion von internen elektrischen Signalen in Flip-Chip-montierten, integrierten Siliciumschaltungen), IBM Journal of Research and Development, 1990. 34(2/3): Seiten 162-72
Hemenway, B. R., et al., Optical detection of charge modulation in silicon integrated circuits using a multimode laser-diode probe (optische Messung von Ladungsmodulation in integrierten Silicium-Schaltkreisen unter Verwendung einer Mehrfachmoden-Laserdiodensonde), IEEE Electron Device Letters, 1987. 8(8): Seiten 344-346
Kasapi, S. et al., Laser Beam Backside Probing of CMOS Integrated Circuits (Laserstrahl-Rückseitenvermessung von CMOS-integrierten Schaltungen). Microelectronics Reliability, 1999. 39: Seite 957
Kolachina, S. et el., Optical Waveform Probing - Strategies for Non-Flip-chip Devices and Other Applications (Optische Wellenformmessung-Strategien für nicht-Flip-Chip-Bauteile und andere Anwendungsfälle), in International Symposium for Testing and Failure Analysis (ISTFA), 2001, Seiten 51-57
Soref, R. A. und B. R. Bennett, Electrooptical Effects in Silicon (Elektrooptische Effekte in Silicium), IEEE, Journal of Quantum Electronics, 1987. QE-23(1): Seiten 123 9
Wilsher, K., et al. Integrated Circuit Waveform Probing Using Opticals Phase Shift Detection (Integrierte Schaltungswellenformmessung unter Verwendung von optischer Phasenverschiebungs-Detektion) in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 479-85
Yee, W. M., et al., Laser Voltage Probe (LVP): A Novel Optical Probing Technology for Flip-Chip Packaged Microprocessors (Neuartige optische Testtechnologie für Flip-Chip-verpackte Mikroprozessoren), in International Symposium for Testing and Failure Analysis (ISTFA), 2000, Seiten 3-8

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution

Also Published As

Publication number Publication date
JP2015025816A (ja) 2015-02-05
US20090150098A1 (en) 2009-06-11
US8072589B2 (en) 2011-12-06
JP2010133958A (ja) 2010-06-17
TW201022662A (en) 2010-06-16
TWI435070B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
DE102009044737A1 (de) System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis
DE3825260C2 (de) Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE112008001173B4 (de) Verfahren zum Bestimmen von Relevanzwerten für eine Erfassung eines Fehlers auf einem Chip, Verfahren zum Bestimmen einer Fehlerwahrscheinlichkeit eines Orts auf einem Chip und Computerprogramm
DE112016002277B4 (de) Auf spannungskontrast basierte fehler- und defektinferenz in logikchips
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE102009044530A1 (de) Ausrichtung von Sondenspitze zu Bauteil-Anschlussfläche bei Prüfvorgängen mit gehemmtem Durchblick
DE112008002672T5 (de) Das Emulieren des Verhaltens eines Legacy-Testsystems
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE3702408C2 (de)
DE102013114512A1 (de) Globales Einfangschema mit niedriger Leistung für Kerne
DE102010006052B4 (de) Verfahren und Systeme zum Testen von Digital-Analogwandler/Verstärkerschaltungen
DE19525536A1 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE10323230A1 (de) Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung
DE102013102155B4 (de) Verfahren zum testen von bauelementen und messanordnung
DE19751544A1 (de) Fehleranalysator
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE60104015T2 (de) Entschlüsselungsverfahren zur datenabbildung in speicherschaltungen
DE112021000819T5 (de) System und verfahren zum identifizieren latenter zuverlässigkeitsdefekte in halbleiterbauelementen
DE4439971A1 (de) Fehleranalysesystem für integrierte Schaltkreise
DE19829292A1 (de) Verfahren zum Erfassen eines Defektes einer integrierten Schaltung und zugehöriger Einrichtung
DE19610258A1 (de) IC-Fehlstellen-Suchvorrichtung und -verfahren
DE19626103A1 (de) Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika
DE10111831A1 (de) Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
DE102007007339B4 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701