JP2015025816A - 光子放出に基づいた欠陥検知のためのシステム及び方法 - Google Patents

光子放出に基づいた欠陥検知のためのシステム及び方法 Download PDF

Info

Publication number
JP2015025816A
JP2015025816A JP2014213405A JP2014213405A JP2015025816A JP 2015025816 A JP2015025816 A JP 2015025816A JP 2014213405 A JP2014213405 A JP 2014213405A JP 2014213405 A JP2014213405 A JP 2014213405A JP 2015025816 A JP2015025816 A JP 2015025816A
Authority
JP
Japan
Prior art keywords
intensity
emission
state
devices
spread function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014213405A
Other languages
English (en)
Inventor
クラナ ニーラジュ
Neeraj Khurana
クラナ ニーラジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEI EFA Inc
Original Assignee
DCG Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DCG Systems Inc filed Critical DCG Systems Inc
Publication of JP2015025816A publication Critical patent/JP2015025816A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】集積回路のIREM画像が取得される。
【解決手段】各放出サイトでの放出強度は測定/計算されて参照強度と比較される。計算された強度は参照強度に対して描画されてもよい。一般に、描画された強度の大多数は直線内の所定の範囲内に位置するであろうが、異常な放出を示すデバイスに対しては、その描画は直線から容易に観察できるズレを生じるであろう。計算された強度は各デバイスに対して、対応するテストベクターと共に自動的に保存される論理「1」又は「0」の決定がなされるように利用される。計算された論理状態はそれから集計されて且つ参照論理状態の集計と比較される。
【選択図】図1

Description

主題の発明は、デバイスの光子放出を用いた半導体チップのテスト及びデバッグに関連する。
半導体デバイスが、例えばトランジスタのスイッチのオンオフといった状態の変化に基づいて光を放出するということは当技術分野でよく知られてきている。この現象は、例えば紫外線エミッション顕微鏡(IREM)及び時間分解エミッション顕微鏡を用いて、半導体回路をテスト及びデバッグするために有効に利用されてきている。反射レーザ光における変調を調べることにより半導体回路をテスト及びデバッグするためにレーザを用いることもまた当該技術分野でよく知られている。この技術は一般的にLP(レーザプロービング)と称されている。更なる情報として、読者は、参照によりここにその全体が組み込まれる特許文献1及び特許文献2を参照することに注意されたい。付加的な関連情報は、ここにその全体が参照により援用される非特許文献1〜12に見い出し得る。
近年、半導体デバイスのテスト及びデバッグにおいてまた利用され得る新しい現象が発見されてきている。新しいデバイスのサイズの縮小に伴い、光子(赤外)放出につながるデバイスの静電気オフ状態の間に電子‐正孔再結合が起きるように、「漏れやすく」形成されている。この放出はデザインルールの現象に伴って増加している。すなわち、この現象は、デバイスの世代が進化するに連れてより明かに現れるであろう。この静電気放出はまた、半導体回路のデバッグ及びテスト用に利用されてもよい。例えば、どの素子が光子を放出するのかを調査するために、ダイのレイアウトに対して静電気放出のIREM画像を重ね合わせるデジタル画像ソフトウェアを利用することが提案されてきている。その放出が「1」の論理状態又は「0」の論理状態を意味するかを決定するために、IREM画像に対して各デバイスの状態をまた重ね合わせることが提案された。こうしたマニュアルの手順は、2つの異なる論理状態におけるデバイスを撮像し、且つ、その放出が変化したかどうかを観察することにより、欠陥を調査するために利用された。この現象及び画像重ね合わせ手順についての情報として、読者は、参照によりここにその全体を組み込まれる非特許文献13に注意されたい。
米国特許第5208648号明細書 米国特許第5940545号明細書
「レーザ電圧プローブ(Laser Voltage Probe (LVP))」、イー(Yee),W.M.ら、テスティング及び欠陥解析のための国際シンポジウムにおけるフリップチップパッケージマイクロプロセッサー用の高度の光学プロービング技術(A Novel Optical Probing Technology for Flip−Chip Packaged Microprocessors, in International Symposium for Testing and Failure Analysis (ISTFA))、2000年、p.3〜8 「電気光学プロービングを用いたシリコン裏面からの波長取得(Waveform Acquisition from the Backside of Silicon Using Electro−Optic Probing)」、ブルース(Bruce),M.ら、テスティング及び欠陥解析のための国際シンポジウム(International Symposium for Testing and Failure Analysis (ISTFA))、1999年、p.19−25 「光学波形プロービング−非フリップチップデバイス及びその他のアプリケーション用の戦略(Optical Waveform Probing− Strategies for Non−Flip−chip Devices and Other Applications)」、コラチーナ(Kolachina),S.ら、テスティング及び欠陥解析のための国際シンポジウム(International Symposium for Testing and Failure Analysis (ISTFA))、2001年、p.51−57 「シリコンにおける電気光学効果(Electrooptical Effects in Silicon)、ソレフ(Soref),R.A.、及びB.R.ベネット(Bennett)、量子エレクトロニクス(Journal of Quantum Electronics)IEEEジャーナル、 1987年、QE−23(1)、p.123〜129 「CMOS集積回路のレーザビーム裏側プロービング(Laser Beam Backside Probing of CMOS Integrated Circuits)」、カサピー(Kasapi),S.ら、マイクロエレクトロニクスの信頼性(Microelectronics Reliability)、1999年、39:p.957 「光学位相シフト検知を用いた集積回路波形プロービング(Integrated Circuit Waveform Probing Using Optical Phase Shift Detection)」、ウィルシャー(Wilsher)K.ら、テスティング及び欠陥解析のための国際シンポジウム(International Symposium for Testing and Failure Analysis (ISTFA))、2000年、p.479−85 「フリップチップ搭載型シリコン集積回路における内部電気信号のピコ秒非浸襲性光学検知(Picosecond Noninvasive Optical Detection of Internal Electrical Signals in Flip−Chip−Mounted Silicon Integrated Circuits)」、ハインリヒ(Heinrich)H.K.、研究及び開発・IBM ジャーナル(Journal of Research and Development)、1990年、34(2/3):p.162〜72 「集積シリコンデバイス用の非浸襲性シート電荷密度プローブ(Noninvasive sheet charge density probe for integrated silicon devices)」、応用物理レター集(Applied Physics Letters)、1986年、48(16): p.1066〜1068 「集積シリコンデバイス用の非浸襲性シート電荷密度プローブに対する誤り(Erratum to Noninvasive sheet charge density probe for integrated silicon devices)」、ハインリヒ(Heinrich)H.K.、D.M.ブルーム(Bloom)、及びB.R.ヘメンウェイ(Hemenway)、応用物理レター集(Applied Physics Letters)、1986年、48(26):p.1811 「非浸襲性光学プローブを用いたシリコンバイポーラ接合トランジスタにおけるリアルタイムデジタル信号の測定(Optical detection of charge modulation in silicon integrated circuits using a multimode laser−diode probe)」、ハインリヒ(Heinrich)H.K.ら、IEEE 電子デバイスレター集、1986年、22(12):p.650−652 「マルチモードレーザダイオードプローブを用いた電荷変調光学検知(Optical detection of charge modulation in silicon integrated circuits using a multimode laser−diode probe)」、B.R.ヘメンウェイ(Hemenway)ら、IEEE 電子デバイスレター集(IEEE Electron Device Letters)、1987年、8(8): p.344−346 「シリコンバイポーラ接合トランジスタエレクトロニクスレター集におけるギガヘルツ電荷密度変調の光学サンプリング(Optical Sampling of GHz Charge Density Modulation in Silicon Bipolar Junction Transistors Electronics Letters)」、A.ブラック(Black),C.コーヴィル(Courville)、G.シュルシス(Schultheis), H.ハインリヒ(Heinrich)、1987年、Vol.23,No.15,p.783−784 「アドバンストシリコンテクノロジーにおける赤外エミッションベースの統計論理状態イメージング(Infrared Emission−based Static Logic State Imaging on Advanced Silicon Technologies)」、ダニエル(Daniel)R.、ボッケルマン(Bockelman)、スティーブ チェン(Steve Chen)、及びボルナ オブラドヴィック(Borna Obradovic)、第28回テスティング及び欠陥解析のための国際シンポジウムの議事録(Proceedings from the 28th International Symposium for Testing and Failure Analysis)、2002年11月3〜7日、フェニックス、アリゾナ
上記の説明及び引用された刊行物から理解され得るように、画像重ね合わせ技術は不具合を調査する手助けを可能とする一方で、デバイスの世代が進展し且つデバイスがより小さくそしてより密集するに連れて、それは時間がかかり、面倒で、より難しくなっている。つまり、画像重ね合わせ手順は、種々のデバイス及び放出が互いに且つ周囲の雑音から区別され得るように、十分な解像度の画像を入手する能力を要求する。さらに、デバイスからの光子放出は統計的現象であって、そのため、画像編集ソフトウェアを利用する画像比較は、画像が統計的に十分な長時間の露光期間によって、又は、十分に多くの数のIREM画像上の比較を実行することによって、得られる画像でなければ、誤った結論を提供するかもしれない。
デバイスがより新しい世代と共により小さく且つより密集するに連れて、放出位置が分離され且つ実際に光を放出するデバイスに正確に関連付けられ得る場合に、放出検知技術の有用な利用がなされ得る。類似の問題はレーザを使ったシステムに適用される。すなわち、そのような試験装置を利用するために、人は、どのデバイスが反射レーザ光における変調を引き起こしたかを決定しなければならない。しかしながら、デザインルールが縮小するにつれて、デバイス密度は上昇し、それにより、光を放出する又はレーザビームを変調させるデバイスを分離させることは大変難しく且つ不可能な場合もある。おまけに、近隣のデバイスからの放出は試験システムの光学パスに入り、それにより、放出する又は変調させるデバイスを分離させるタスクをさらに複雑化させている。皮肉にも、デザインルールの縮小が改善された静電気放出をもたらす一方で、それはまた放出デバイスを分離させることをより難しくしている。
「ムーアの法則」に従う半導体産業における進展を実現するためには、設計者はデザインルールを減少させ続けると共にデバイス密度を上昇させ続けるであろう。それゆえ、デ
バッグ及びテストに対する要求は益々不可欠なものとなると共に、放出/変調デバイスを決定する困難さは解決されなければならない。
以下のサマリーは、本発明のいくつかの側面及び特徴の基本的な理解をもたらすために含められる。このサマリーは、本発明を広く概観するものではなく、したがって、そのように、本発明のキーや重要な要素をとりわけ特定したり、発明の範囲の輪郭を描いたりするものではない。それは、以下に示すより詳細な説明に先立って、本発明のいくつかの概念を簡潔に提示することを目的とするに過ぎない。
主題の発明の種々の実施形態は集積回路における欠陥デバイス又は誤動作デバイスを分離するための手段を提供する。一般に、欠陥デバイスは、要求される論理状態を仮定し損ねたデバイスであると称される一方で、誤動作デバイスは、適切な論理状態を仮定するがそのパフォーマンス(例えば、スピード、閾値電圧など)が所要のパフォーマンスから外れているデバイスであると称される。本発明の実施形態は、静電気放出及び動的放出といった種々のエミッション顕微鏡システム、又は独立型のシステムとして適用され得る。
本発明の種々の側面によると、半導体集積回路のIREM画像が入手される。各放出サイトにおける放出強度が測定/計算される。計算された強度はそれから、参照強度、すなわち適切に機能しているデバイスの各対応するサイトでの計算された放出強度に対して描画される。参照強度は、刺激、よく知られた適切に動作しているデバイスの強度計算、複数のデバイスから計算された機能など、により入手され得る。一般に、描画された強度の大きさは、各デバイスの強度の絶対値にかかわらず、直線の所定の範囲内に位置するであろう。しかしながら、異常放出を示すデバイスでは、その描画は容易に観察できる直線からのズレを生じるであろう。このことは、デバイスの早い又は遅いスィッチングといった簡単な欠陥、デバイス製造プロセスのパラメータの統計的変動、又は、ショート回路又はオープン回路といった「キラー」欠陥、によって引き起こされ得る。
本発明のまた別の側面によると、集積回路における所定のグループのデバイス又は全てのデバイスの計算された強度が一覧にされる。それから、参照強度の一覧に対して相関が計算される。閾値は、計算された相関が異常を表すのがいつなのかを決定するように設定される。
本発明のまたさらに別の側面によると、計算された強度は、各デバイスに対して、論理状態「1」又は「0」の決定をできるように利用される。計算された論理状態はそれから一覧にされて、且つ、参照論理状態の一覧に対して比較がなされる。さらに、一覧にされた論理状態は、誤動作デバイスを検知するためにダイ対ダイの比較方法において利用してもよい。このことは、例えばメモリ集積回路におけるように、繰り返しパターンがあるときに、集積回路内での比較としてなされてもよいし、異なる集積回路間における比較のためになされてもよい。論理状態「1」及び「0」は各テストベクトルに対して自動的に保存される。
本発明のさらなる側面によると、強度計算は点広がり関数を用いて実行され、且つ、放出に関与する可能性のあるデバイスのCADデータに畳み込まれる。トランジスタの結果として生じた畳み込まれた広がり関数は実際に測定された信号と比較され、且つ、畳み込まれた信号とその測定信号との差異が調べられる。デバイスの計算された信号の強度は、その計算された信号とその測定信号との差異が最小化されるまで、変化される。最小の差異に対する計算された強度の値は、デバイスの計算強度として利用される。
本発明のさらなる側面によると、放出デバイスが近距離過ぎて光学的に分解することが
できないとき、点広がり関数の手法が放出デバイスを分解するために利用される。最良適合は、観察されるが分解できない放出の範囲内にあるデバイスの全ての構成に対して、各オンオフ状態用に実行される。一般に、最良適合、すなわち、最小変化が、正しい解を直ちにもたらすであろう。すなわち、最良適合は、関与するデバイスの各々正しい状態を示し、それにより、どのデバイスが放出しているかを示すと共にそのプロセスにおいて各放出デバイスに対する強度の値を提供するであろう。ときには、トランジスタの各々が非常に密接しているとき、重み付きの解が計算される。重みは各解の確率に基づいている。全体の計算は、CADのアライメントを変化させながら複数回繰り返されてもよい。最小の変化を有する結果が、正しいCADアライメントとして採用される。
光子放出を利用して集積回路中の欠陥デバイスを検知する方法は、該集積回路の領域から放出画像を取得することと、該集積回路の領域に存在する各デバイスからの決定された放出強度を提供するために強度を決定することと、各デバイスに対応する参照強度を取得することと、各決定強度を対応する参照強度と比較することとを備える。
試験中のデバイス(DUT)から収集される光子放出を利用して誤動作デバイス及び欠陥デバイスを特定するシステムは、DUTの選択された領域から収集された光子放出に相関する画像信号を受ける第1の入力と、画像信号を受け、且つ、選択された領域内の各デバイスに対する放出強度を決定するプロセッサーと、内部に保存された参照強度を有するストレージと、決定された放出強度の各々を対応する参照強度と比較するコンパレータと、比較結果を出力する出力回路とを備える。
試験中の半導体デバイス(DUT)をテストする光学試験装置は、該DUTからの光子放出を収集する収集光学素子と、該収集光学素子からの該光子放出を感知し、且つ、放出信号を生成するセンサーと、該放出信号を受け、且つ、該選択された領域内の各デバイスに対する放出強度を決定するプロセッサーと、各デバイスに対する論理状態を決定する論理状態モジュールと、各デバイスの該論理状態を対応するテストベクトルと共に保存するストレージとを備える。
試験中の半導体デバイス(DUT)をテストする光学試験装置は、該DUTからの光を収集する収集光学素子と、該収集光学素子からの該光を感知し、且つ、収集信号を生成するセンサーと、該DUTのCADレイアウトを受ける入力と、各デバイスのために放出強度を計算する計算機と、計算された強度を参照強度と比較するコンパレータとが設けられている。
添付された、明細書に取り込まれてその一部を構成する図面は、本発明の実施例を例示するものであり、明細書の記述と伴に本発明の原理を説明し図示するものである。図面は、代表的な実施例の主な特徴を図表形式で表すことを意図するものである。図面は、実際の実施例の全ての特徴や、描かれた要素の相対的な大きさを描いたりすることを意図するものではなく、正しい縮尺で描かれてはいない。
図1は、本発明に係るシステム用の代替可能な実施例を示す概略図である。 図2は、DUTにおける関心ある領域からの放出画像である。 図3は、本発明の実施例に係る図である。 図4は、本発明の実施例を示すフローチャートである。 図5は、本発明の別の実施例を示すフローチャートである。 図6は、本発明の別の実施例を示すフローチャートである。 図7は、主題の発明をイメージングする際にシミュレーションされるように、単一点の放出体の理想的な点広がり関数の放出を示す3次元図である。 図8は、図7の描画の断面図である。 図9は、主題の発明の実施例を説明するために、上部に密接な間隔を開けて配置された3つのトランジスタA、B、Cを有する半導体チップの一部を示す図である。 図10は、本発明の実施例でシミュレーションされ、図9に描かれたトランジスタA、B、Cの点広がり関数の図である。 図11は、本発明の実施例に係り、主題の発明をイメージングする際にシミュレーションされるように、図9に示すように配置された3つのトランジスタを有する位置から得られた測定信号の3次元図である。 図12は、理想的な点広がり関数図上に投影された測定信号の断面図である。 図13は、主題の発明をイメージングする際にシミュレーションされるように、半導体チップの領域における多数のトランジスタからの放出の測定信号である。 図14は、図13における測定信号の3次元図である。 図15は、本発明の実施例に係る放出を分解するためのプロセスフローチャートである。 図16は、図13の画像におけるチップ領域用のCADレイアウトデザインを示す図である。 図17は、本発明のシグマ特徴を説明するために、強度に対して描画された3つのエラー関数を示す図である。 図18は、本発明の実施例に係る誤登録のエラーを取り除くためのフローチャートである。 図19は、本発明に係るシステムのための代替可能な実施例を示す概略図である。
本発明の種々の実施例によれば、デバイスからの光子放出強度を測定/計算することにより、集積回路における潜在的に欠陥のあるデバイスを特定するための方法及びシステムが提供される。特に、背景技術では、放出/無放出の決定を成してその決定を期待結果と比較するために、光子放出が手動で観察されていた。特定のデバイスがある論理状態下で放出が期待され、且つ、放出が観察されない場合には、該デバイスは欠陥があると言われた。そのような解析は、「キラー」欠陥、すなわち、デバイスが機能することを完全に妨害する欠陥を有する欠陥デバイスを特定するために有用である一方で、「ソフト」欠陥、すなわち、デバイスが不適切に機能するケース、不適切に例えば必須の論理状態を仮定するが不規則な方法において行うケースを有する誤動作デバイスを検知し損なう。例えば、トンネリングのための閾値が許容できないくらい低い場合である。主題の発明は、「ソフト」欠陥及び「キラー」欠陥の双方を検知することを可能とする。
これから説明する第1パートでは、本発明の方法及びシステムが、放出が光学的に分解され得るケースのために説明され得るであろう。すなわち、観察された各放出に対応するデバイスを特定することを可能とする。しかしながら、大変小さく重要な面積及び大変緊切なレイアウトを有する高度のデバイスに対しては、光学手段は、各放出デバイスを特定するために必要な分解を提供できないかもしれない。本発明の種々の他の実施形態によると、近接に間隔を空けて配置されたトランジスタからの光放出を分解するための方法及びシステムが提供される。説明される実施例は、光学システムを用いて可能であるものを超える分解を実現することができる。すなわち、光学システムの分解は、半導体デバイスではシリコンの光学伝送特性のせいで紫外線に限定される、トランジスタを撮像するために利用される光の波長により、制限される。説明される種々の実施例は、放出を分解するために光学システムの点広がり関数を利用する。点広がり関数は、光の線形特性に基づいて、その放出を点放出体の組み合わせとしてエミュレートする。放出が一旦分解されると、その結果は欠陥のあるデバイスを特定するために利用され得る。
図1は、本発明に係るシステムのための実施例を示す概略図である。図1において、DUT(試験中のデバイス、例えば集積回路)160は、例えば、ATE(自動試験装置又は自動試験及び評価)といった試験装置140から受けるテストベクトル142により、試験が実行されている。代わりとして、DUTは単純な電源オン信号又は単純なクロックサイクル信号が与えられるかも知れない。DUTは、IREM又は時間分解IREM、例えばフリーモント、カリフォルニアのCredence Systemから利用可能なEmiScope(登録商標)といった光学試験装置100上に搭載される。一般に、光学試験装置100は、DUT、レンズ及び/又はミラーといった種々の光学素子からなるビーム操作光学素子つまりBMO135、及び、レーザ操作顕微鏡130といった操作機構上をナビゲートするために、x−y−zステージ120を含むであろう。各素子は業界標準の部品を使って組み立てられたものであって、本発明の実施例に従属するものではない。
上述した試験素子を利用することにより、光子放出は、例えばファイバー光学素子134を用いてDUTの種々の面積から収集され、そして、アバランシュ・フォトダイオード(APD)、高感度カメラなどの光センサー136によって感知される。もちろん、放出を収集するために、他の素子又は配置が利用されてもよい。信号取得ボード150は、センサー136の信号を受けて且つ調整するためのセンサーに対して接続されてもよい。該信号は、具体的にプログラミングされたPCのようなプロセッサー170に与えられる。示されているように、プロセッサー170はまた、光学試験装置100の各素子を制御するために利用されてもよい。付加的に、トリガ及びクロック信号が試験装置140から信号取得ボード150及び/又はプロセッサー170に対して与えられてもよい。
図2は、図1に示された光学システムを用いて入手された放出画像を示している。図2の特定画像はDUTにおける選択された領域のものである。画像は、例えば、上記引用したボックルマン(Bockelman)などによる刊行物中に記述された画像編集ソフトウェアを用いて、プロセッサー170のモニター上に表示されてもよい。しかしながら、容易に分かり得るように、どのデバイスがどの放出に対応するものかを解釈することは大変難しい。さらに、画像上にレイアウトを投影すると共に、どのデバイスが適切な状態にあるのかを手動で決定することは、その放出が何度もオーバーラップするように、面倒で実行することは難しい。また、そのような調査は、動作不能なデバイスを特定する際にのみ助けになるかも知れないが、動作はするが所要のパフォーマンスのパラメータにないデバイスを検知し損なう。
主題の発明の実施例によると、改善された検知能力を提供するために、各デバイスからの放出強度が決定される。放出強度の決定は、一貫性が維持される限り、何らかの従来の測定及び/又は計算方法でなされるかもしれない。その結果、強度測定及び強度計算という表現はここでは相互交換できるように利用されてもよい。放出強度を計算する特定の幾つかの実施例が以下にさらに提供される。以下で示される強度計算の実施例は、システムが光学的に放出を分解できない環境において特に有用である一方で、放出が光学的に分解され得る環境下においてもまた使用され得るものである。決定された放出強度は、簡単のために決定強度ともいう。
放出強度はまた、参照用の集積回路の対応するデバイスのために決定される。このことは、適切に動作することが知られた集積回路を用いて、複数の集積回路からの機能的に平均的な強度を用いて、又は、シミュレーションなどを用いて、実現される。DUTの決定された強度はそれから、参照デバイスの計算された強度に対して描画される。図はその例を示している。具体的には、図3において、x軸はDUTのデバイスの強度に対応しており、y軸は参照用の集積回路からの対応のデバイスの強度に対応している。図上の各点は、対応する参照値に関連したDUTのデバイス用の強度の値を表示するものである。理解され得るように、各値は一般的に直線310上に存在する。特に、DUTの全体性能が参照用の集積回路の性能に合致していない場合においても、その差分はそのスロープに大抵影響を及ぼすであろうが、その関係はまだ直線であって、少なくともそれに最も近いものであろう。
図3では、破線330によって囲まれた領域は、強度がノイズレベルに最も近い低強度を示している。それゆえ、ライン310によって表示された直線関係を決定する際には、これらの値を無視することが推奨される。図3の描画から、点320は直線関係310から明らかにズレているということが容易に認識できる。強度の値からデバイスが機能することもまた明らかであり、すなわち、参照強度は、光子放出がこのデバイスからなされたものと期待されるという目安を提供し、実際、描画は、放出がこのデバイスから検知されたことを示す。しかしながら、放出の計算された強度は直線関係310から期待された強度と合致しない。それゆえ、このデバイスは適切な論理状態を仮定するように見える一方で、このデバイスは、性能が期待性能に合致しない「ソフト」欠陥を潜在的に有している。その結果、デバイス性能の更なる調査が要求される。
図3に示された描画は、ユーザが潜在的に欠陥を有するデバイスを簡単に特定することができるように、モニターに表示され得る。代わりに、又は、付加的に、コントローラ170は、計算を内部で実行し、且つ、更なる調査を要求する疑わしいデバイスのリストを単純に提供してもよい。例えば、強度の値がDUTのために一旦決定されると、コントローラ170は、直線関係310を見つけることができるように、曲線適合を実行することができる。それから、コントローラ170は直線関係から許容されるズレを計算してもよいし、又は、許容されるそのズレがユーザによって手動で入力されてもよい。上述したように、強度の低い範囲は、ノイズを含めることを避けるために無視されてもよい。直線関係及び最大許容偏差が一旦決定されると、コントローラ170はそれから、最大許容偏差を超えて直線関係からズレているかどうかを各入力毎にチェックする。もし最大許容偏差を超えてズレている場合には、コントローラ170はそのデバイスを疑わしいデバイスのリストに加える。
本発明の実施例に係るプロセスの例が図4に示されている。ステップ400では、関心領域の画像が取得される。ステップ410では、各サイトでの放出強度が決定される。それから、ステップ420において、その強度が参照強度に対して描画されてもよい。このステップはバイパス矢印415に示されるように選択的である。ステップ430では、曲線適合計算が実行されて計算強度と参照強度との直線関係が取得される。ステップ440では、最大偏差が、標準偏差計算のような計算によるか、ユーザによる手動入力によって、取得される。ステップ450では、各データ点の直線関係までの間隔は、最大許容偏差と比較される。許容値を超えるいかなるデータ点は、ステップ460においてユーザに対して提供される疑わしいリストに加えられる。
上記で提供された説明は「集積された」解に関連する一方で、画像分析及び疑わしいデバイスの決定が画像システム100のコントローラ170によってなされるという点において、これらの動作が「スタンドアロン」システムによって実行されてもよいということが明らかであるべきである。例えば、PC110のような一般のコンピュータは、ライン102を介してコントローラ170から画像を受けた後に、調査動作を実行するために具体的にプログラミングされてもよい。ライン102は、CDROMやフラッシュメモリなどの記録可能なストレージ媒体を利用して、システム100からの画像をスタンドアロンシステム110に転送する、限定されるものではないがLANや、WAN、インターネットといったいかなる手段を表すものである。
システムが集積化されているかスタンドアロンであるかに関わらず、CADレイアウトは放出位置を決定するために利用されてもよい。そのシステムは、PC110かコントローラ170であって、CAD入力104を介して、CADデータベース146からDUTのCADレイアウトを取得する。例えば、CADレイアウト情報は、各セルが、Nチャネル又はPチャネルであるか否かに関わらず、及び/又は、検出された放出が論理「0」又は論理「1」に対応するか否かに関わらず、該各セル内におけるデバイスの座標を含むLEFファイル(ライブラリー交換フォーマット)を含んでもよい。
本発明の別の実施例によると、強度が一旦決定されてしまうと、強度は参照強度と比較され、偏差が調査される。ある例が表1に示されており、アナログモードと称される例である。表1はセルの名前の縦列を含み、そこでは、調査下の各セルが、例えばLEFファイルのデータベースにある名前によってリスト化されている。次の縦列はトランジスタの名前であり、これもまたLEFファイルから取得されてもよい。その次の縦列は、試験デバイス強度であり、そこでは、各トランジスタの計算された強度が表になっている。その次の縦列は、参照デバイス強度であり、そこでは、対応する参照強度が表になっている。これらは、適切に機能することが知られた集積回路、集積回路群、シミュレーションなど、から取得されてもよい。最後の縦列は、参照強度に対する計算された強度の相関をリスト化している。表1の特別の実施例において、トランジスタN1のFile−InputBは、大変大きな差でズレている。この差は最も恐らく、ひどい欠陥、すなわち、正しい論理状態を仮定し損なったということを示している。他方で、トランジスタN2のFile−ControlCは75%の相関を示している。そのような偏差はソフト欠陥を表してもよい。この特別のケースでは、参照強度及び計算された強度はノイズレベルにあり、それゆえ、このケースでは、この値は恐らく無視されるべきである。それにもかかわらず、この例は、強度がノイズレベルを超える場合にはまだ有効であり、しかし、偏差は、適切な機能に対する所定の閾値よりも幾分下にあるが、ひどい欠陥を表す程には低いものではない。それゆえ、2つの閾値を設定することにより、ソフト欠陥とハード欠陥とを容易に特定することが可能であるかもしれない。
本発明の実施例に係るプロセスが図5に示されている。ステップ510では、関心のあるデバイスの放出強度が計算される。ステップ520では、参照強度に対する相関が取得される。ステップ530では、各相関が第1の閾値と比較される。もし相関が第1の閾値を超える場合、例えば、80%を超える場合には、そのデバイスは、ステップ535において、適切に機能しているデバイスであると特定される。他方、相関が第1の閾値よりも小さい場合は、ステップ540において、相関が第2の閾値と比較される。もし相関が第2の閾値を超える場合、例えば20%を超える場合には、そのデバイスはステップ545においてソフト欠陥の疑いのあるデバイスとしてリスト化される。他方、相関が第2の閾値よりも小さい場合には、そのデバイスはステップ455においてハード欠陥の疑いがあるデバイスとしてリスト化される。
本発明の更なる実施例によると、計算された強度は各デバイスに対する論理状態に変換される。これは表2に示されており、デジタルモードと称されるものである。表2は、セルの名前の縦列を含み、そこででは、関与する各セルの名前が一覧になっている。その次の縦列は試験デバイスであって、そこでは、計算された論理状態が一覧になっている。その論理状態は、計算された強度と、光子放出が論理状態「1」を表すか又は「0」を表すかどうかが一覧になっているLEFファイルとを参照することにより、取得される。論理状態はそれから、参照デバイス又は理論値のいずれかと比較される。理解され得るように、この特別の実施例では、システムはレジスタB3が潜在的に欠陥を有するデバイスであると特定した。
図6は、本発明の実施例に係るプロセスを示している。ステップ600では、試験装置、例えばATEが不成功に終わったベクトルを取得するためにインターロゲートされる。ステップ610及び620では、欠陥診断ソフトウェア(例えば、ウィルソンヴィル、オレゴンにあるMentor Graphics(登録商標)から利用できるYield Assist(登録商標)、又は、サンノゼ、カリフォルニアにあるCadence(登録商標)から利用できるEncounter(登録商標))が、スキャン連鎖位置を確認すると共に欠陥状態を特定するためにインターロゲートされる。ステップ630では、光学システムは、画像を取得するために欠陥位置へナビゲートされる。光学システムは、背景画像と欠陥状態における放出画像を取得してもよい。ステップ640では、各放出に対する強度が計算される。ステップ650では、デジタル解析が実行されてもよい。すなわち、計算された放出は論理「1」又は「0」に変換されて、且つ、その値は期待論地値と比較される。ステップ660では、アナログ解析が実行される。すなわち、計算された強度は、上述したように、描画されるか、参照値と比較される。ステップ670では、疑わしいデバイスのリストがユーザに提供される。
注意はこれから、光学素子による分解が放出デバイスを分解するのに不十分なときでさえ、強度の計算を実現できる本発明の実施例に移される。図7は、単一の点放出体の理想的な点広がり関数を示す3次元図である。図8は、図7のプロットの断面図である。すなわち、更なる電気的異常及びシステムノイズのない光学システムに対して、点放出体から得られた信号は図7及び図8に示されるように現れるべきである。
図9は、上部に近接に間隔を空けて配置された3つのトランジスタA、B、Cを有する半導体チップの一部分を示している。動作中において、これらのトランジスタは、表3に示されたいずれかの状態であると仮定することができる。例えば、状態1では、トランジスタのいずれもが光を放出しないが、状態2では、トランジスタAのみが光を放出する。図10は図9に描かれた3つのトランジスタA、B、Cの点広がり関数を示す図である。ついでに言えば、本説明を通じて、その文脈に基づいて、「オン」又は「オフ」であるトランジスタに対する言及は、トランジスタが光を放出している又は放出していないことを意味してもよく、そして、それが必ずしも電気的に導電性又は非導電性の状態にあるとは限られない。実際、上述したように、静電気放出は、トランジスタが電気的に非導電性であるときに生じてもよい。さらに、「オン」又は「放出している」とのここでの表現は、トランジスタからの光反射及び/又は変調を含むように意図している。
図11は、図9に示されるように配置された3つのトランジスタを有する配置から得られた測定信号の3次元図である。この図示のために、信号は、該信号にノイズを導入するために利用された不規則数の発生器を用いて事実上シミュレーションされた信号である。理解され得るように、信号は、主にシステムにおけるノイズのせいで、点放出体の理想的な信号から異なっている。それゆえ、トランジスタが近接に配置されているとき、どのトランジスタが光を放出しているかを決定することが難しい。図12は、理想的な点広がり関数の描画上に測定信号が重ね合わされた断面図である。このプロットはまた、放出を分解することの難しさを示している。
図13は、半導体チップのある領域における多数のトランジスタからの放出に関する測定信号であり、図14は、図13の測定信号の3次元図である。この特別の実施例のために、信号はシミュレーションされているが、本当の測定信号の出現を正確に再現している。以下は、そのような信号がどのようにして分解され得るかの実施例を提供する。
図15は、本発明の実施例に係る放出を分解するためのプロセスフローチャートを示している。該プロセスはステップ1500で開始され、そこでは、調査下にある領域のCADデザインが取得される。図13のチップ領域のためのCADデザインは図16に描かれており、そこでは、種々のデバイスのレイアウトが任意の(x、y)デカルト座標に関連して示されている。この例にあるように、チップの領域が近接に配置されたトランジスタ群を含むとき、ステップ1505において、破線の矩形1600、1610、及び1620に示されるように、その領域はより小さい、これらの群に沿ってより管理し易い領域に分けられる。試験のための領域はステップ1510において選択され、各選択された領域に対してトランジスタが特定されて且つ有り得る状態のリストが収集される。特に、領域をより小さい群に分けることにより、システムが計算において考慮を要する状態の数が低減される。群の最大のサイズ、すなわち、1つの群内における最大数のトランジスタは、本システムの処理能力によって決定され得る。
ステップ1515では、点広がり関数(PSF)が、ステップ1510において選択された領域におけるデバイスの表面形状のために計算される。代わりとして、全てのデバイスの種々の表面形状のためのPSFは、PSFライブラリーを作れるように予め計算され得る。そのような場合において、ステップ1515では、ステップ1510において選択された領域の表面形状に対応する適切なPSFが、ライブラリーから選択される。ステップ1520では、ある状態が選択されて、ステップ1525では、PSFが選択された状態により乗じられる。例えば、もし、選択された領域が単一のラインに位置合わせされた3つのトランジスタを有する場合には、図9の例に示されるように、表3における第1の状態に対しては、該PSFは(0,0,0)が乗じられるであろうし、第2の状態に対しては(1,0,0)が乗じられるであろう、などといった具合である。
結果として得られた計算されたPSFはそれから、ステップ1530における測定信号と比較される。ステップ1535では、測定信号に対する最良適合が得られるように、「ノイズ」がPSFに導入される。このステップは、公式を用いて、又は、選択された状態のPSFと事実上の測定信号との間の最良適合を生じるであろう乗数を反復的にサーチすることにより、実行され得る。要するに、この目的は、選択された状態に対するPSFの曲線と測定信号との間のエラーを最小化することである。これを反復的に行う1つの方法は、計算されたPSFが測定信号に最良に適合するまで、選択された状態に対して、「オン」すなわち放出している、と定義される各トランジスタの強度を変化させることである。
最良適合が得られたとき、最小偏差がステップ1540において計算される。このステップのために、2つの曲線間の偏差を計算するための何らかの良く知られた方法が利用されてもよい。例えば、知られた又は通常の最小二乗法が、最良の曲線適合と最小偏差として最小の残余集合とを得るために利用されてもよい。最小二乗法は、エラーが不規則に分配されていることを仮定する。しかしながら、本発明の一実施例によると、ノイズレベルは不規則に分配されたものと仮定されないが、むしろ、強度の値それ自身に相関される。例えば、各測定されたデータ点のエラーは、その測定されたデータ点のルート二乗、すなわち、各点での強度IはI+/−√Iと等しいかもしれない。それゆえ、一実施例によると、この実施例で利用されるカイ二乗は、(I−I/Nの式であり、そこで、Iは測定強度であり、Iは期待強度(すなわち、PSF)であり、Nは二乗されたノイズである。表4においてtChiSqと参照された偏差を得るためには、サンプル点の数に対して加重が実行される。すなわち、
tChiSq=Σ(I−I/N
となる。理解され得るように、サンプル点の数は、特定のアプリケーションによって要求されるように、仔細な又は粗野な近似を提供するために変化され得る。
ステップ1545では、計算するための状態が他にも存在する否かが決定され、もし存在する場合には、プロセスはステップ1520に戻る。全ての状態が計算された場合、そのプロセスがプロセスAに応じて進む実施例によると、ステップ1547において、最小のエラーを有する状態が正しい状態であるとして選択される。各トランジスタに対して計算された強度は、どのトランジスタが光を放出するかの表示として提供される。別の実施例によると、ステップ1550から始まるプロセスBに応じて進むプロセスでは、各状態の相対確率が計算される。もちろん、プロセスA及びBの双方が最終選択上の照合として実行され得る。
各状態の相対確率は、ステップ1540で結果的に得られた偏差から計算されてもよい。種々の知られた統計方法は相対確率を計算するために利用されてもよい。一実施例によると、カイ二乗分布が利用されるが、別の実施例ではF−分布が利用される。もちろん、カイ二乗分布がtChiDistとして記され、F−分布がtFdistとして記されている表4に示すように、その両方が使用されてもよい。その結果はステップ1555において一覧にされて、且つ、どの状態が測定信号を最も生成しそうであるかをユーザが決定するために表示されてもよい。一覧表示された例が表4に示されている。
このステップにおいて、非物理値が計算から除外されてもよいことに気付かれるべきである。例えば、ステップ1540の計算の間に、最良の曲線適合は、いずれかのトランジスタの強度が負の値に設定されるときに得られ、その特別の状態は非物理値、すなわち、トランジスタは放出体のみで吸収体ではないものであるとして除外されてもよい。
表4に示された例は、表3に示された有り得る状態を備える、図9に示された3つのトランジスタのレイアウトに対するものである。各状態に対して、強度の値は、測定信号に対して最良適合が得られるまで、変化された。それから、各トランジスタに対するtA、tB、及びtCの強度の「最良適合」値は、各選択された状態に対して記録された。この例における最小偏差はtChiSqとして示される。この例において理解されるように、最悪の偏差は、我々が放出の全くないPSFを放出を示す測定信号と比較するように、第1の状態に対するものである。他方、最高の偏差は、状態(101)及び(111)の双方に対して示されている。さらに、カイ二乗分布は、双方の状態(それぞれ0.26、0.25)にとって類似している。それゆえ、一見、双方の状態が等しく有効な解を提示できるように見えるかもしれない。しかしながら、状態(111)に対して、tBの「最良適合」の強度は、負の値(−755.47)に設定された。これは、上述したように確率計算の間に除外されてもよい非物理方法である。付加的に、F−分布は状態(101)を強く好む。それゆえ、正しい解が状態(101)であるということは理に適っている。
一歩離れて見ると、表4に示された得られた結果の統計は物理的観点からして事実上理解できるものである。すなわち、線形特性のせいで、2つの近接して配置された放出体は、2つの放出体間の中央に位置する1つの放出体の拡大されたPSF曲線のように一般的に見えるように合点の行く信号を生み出すであろう。その結果、双方が単一の放出体の拡大PSF曲線を生成するように、ある分解では、状態(101)及び(111)が適合するように見える。しかしながら、より近い分解では、2つの放出体の結果として得られた信号はその中央(すなわち、2つの個別の放出体の2つのピークの間)で窪みを持つであろう。これは、状態(111)を適合させるために、真ん中のトランジスタの強度が負の数に調整、すなわち、真ん中に窪みを生成しなければならなかったからである。この事実は、実際の状態が事実(101)であるという確かさを増加させる。それゆえ、別の実施例によると、負の強度の値は取り除かれないが、むしろ、最終的に選択された解における確かさを確認又は増加させるために利用される。
本発明の更なる実施例によると、選択された状態において、増加した確かさを得るために、更なるプロセスが実行される。この実施例によると、図15のプロセスが、選択された領域に対して一旦完了すると、各状態のもたらされた確率を考慮に入れて、その解に対して加重和が得られる。加重結果がプールされたものと称される例が表5に示されている。例えば、トランジスタtAに対する強度は各状態の確率により乗じられ、それから合計される。表5に見られるように、この動作後において、トランジスタA及びCのプールされた強度はトランジスタのプールされた強度よりも随分大きい。このことは、正しい状態が(101)であるという結論を支持している。
本発明の更なる実施例によると、最良適合のPSF曲線が得られたとき、この解の強さを示すために、ある値が計算される。この値はここではシグマと呼ばれており、表4及び5では、tSigA、tSigB、及びtSigCとして示されている。図17は、強度に対して、3つのエラー関数11、12、13が描画された図を提供している。Minは最小エラー、すなわち、最良適合を示している。しかしながら、理解され得るように、プロット11の曲線は曲線13よりも平坦である。それゆえ、曲線13から選択された最小エラーの解は、曲線11から得られた解よりも高い精度である。この測定は、表4及び5に示されたシグマの値に反映されている。これらの表において、シグマの値が大きいほど、確かさが小さくなる。また、シグマの値が強度の値に近づくとき、そのシグマの値は、強度の値における高い不確かさを示している。さらに、シグマの値が強度の値を超えるとき、その状態における強度の値は信頼できない。例えば、表4における状態(111)に対して、トランジスタBのシグマの値は、その状態に対する強度の値よりも高い。これは状態(111)が起こりそうにないことを確認している。類似の表示がプールされた値において見られ得る。すなわち、トランジスタBに対するシグマの値はトランジスタBの加重強度よりも高く、このことはトランジスタBの強度の値が信用できないことを示している。
本発明の別の実施例によると、決定表が作られてユーザに提供される。そのような表の例が表6に記述されている。表6では、各トランジスタの加重強度及び加重シグマが示されている。付加的に、各トランジスタに対して、トランジスタがオンであるという累積的確率が計算されて表に提供されている。このことは、例えば表4において得られたF−分布における確率を加えることにより、なされ得る。表6から理解され得るように、トランジスタAがオンであるという確率は大変高く、そして、その期待強度は高く且つそのシグマの値よりもずっと大きい。類似の結果はトランジスタCに対しても見られ得る。それゆえ、システムは、トランジスタAとCとがオンであるという、融合決定と呼ばれる裁定を発行するかもしれない。他方、トランジスタBがオンであるという累積的確率が無視できない間は、シグマの値は強度の値よりもかなり大きい。それゆえ、トランジスタBがオンである可能性はかなり低く、システムは、トランジスタBがオフであるという裁定を発行するかもしれない。もし、人が保守的でいることを望む場合には、システムは、表6に示すような未決定の裁定を発行するかもしれない。しかしながら、たとえ未決定の裁定であっても、人がトランジスタBがオンである思う場合には、その強度はトランジスタA及びCと比較して大変小さいことが明確である。最初で述べたように、これらの実施例に対する測定強度の値は、ノイズを生成するための不規則な数の生成器を用いて、シミュレーションにより事実上得られたものである。該シミュレーションの「ノイズフリー」の強度は、「実際値」の下で表6に示されている。理解され得るように、加重強度はシミュレーション用に利用された実際強度と非常に合致している。
融合裁定は、特別の状態に調整され得ると共に、異なる「レベルの快適さ」を提供するように調整され得る。大変低いシグマの値と共に明確な決定を持つ、確率が大変高いときにのみ、人は保守的なアプローチを取って決定を行うかもしれない。反対に、人は、融合裁定用の緩い基準を選択するかもしれない。一実施例によると、ある特別のトランジスタに対して、「オン」状態にあるそのトランジスタの確率が「オフ」状態にあるそのトランジスタの確率の二倍である場合にのみ、裁定が宣言される。また別の実施例によると、最も起こり得る確率の少なくとも半分である確率を有する状態の数がカウントされる。その数が試験領域におけるトランジスタの数よりも大きい場合には、決定はなされない。
図15のプロセスは、ノイズを導入するための不規則な数の生成器を用いて、図13に示された全体の領域上で繰り返し実行された。プロセスの実行のひとつから得られた結果が表7に一覧化されている。特に、この開発されたシステムは、完全に自動化され、且つ、上述した計算を実行して、それにより、トランジスタの各群からの放出を分解する。この特別の実行において、システムは自動的に、22個のトランジスタのうちの17個のためのオン/オフの決定を提供した。表7から理解され得るように、システムの評価強度は、システムがオン/オフの決定を行った全てのトランジスタに対するシミュレーションされた強度に非常に合致している。実際、システムが決定を提供しなかったトランジスタに対してでさえ、5つのトランジスタのうちの4つのトランジスタにとって、その評価強度はシミュレーションされた強度に大変近い。
これまでの説明から理解され得るように、本手順は、トランジスタが光学的に分解され得るか否かに関わらず、各トランジスタに対する計算された強度を提供する。計算された強度はそれから、上述したように、集積回路におけるソフト欠陥及びハード欠陥を調査するために利用されてもよい。さらに、複数の集積回路上でのこの分析を実行する共に、各デバイスに対する機能的平均強度を生成することにより、参照値が、他の集積回路をテストする際に使用するために得られてもよい。機能的平均は、加重平均、中間値のリスト、又はいかなるその他の選ばれた平均化したものであってもよい。
本発明の別の実施例によると、システムはまた、テスト中のデバイス(DUT)に対するCADレイアウトの有り得る誤登録を考慮する。図18は本発明の実施例に係る誤登録エラーを取り除くためのフローチャートを示している。この実施例によると、表面形状がステップ1800(図15のステップ1510に対応する)において一旦選択されると、反復される分析が次のように実行される。ステップ1810では、DUTに関するCADレイアウトのアライメントが選択される。それから、図15に関して説明された解析が、ステップ1820において実行されて、その結果が保存される。ステップ1830において、別のアライメントが選択されるべきか否かが決定される。すなわち、システムは、予め定めた数のCADのアライメントを選択するようにプログラミングされている。これは、x及びy方向へのプリセットの動きを保存することによってなされ得るものであり、それにより、各反復においてCADデザインは所定の量だけx方法、y方向、又はその両方向に移動される。ステップ1830において、別のアライメントがチェックされる必要があると決定される場合には、プロセスはステップ1810に戻る。そうでない場合には、プロセスは、計算されてプールされたカイ二乗の全ての値が比較されるステップ1840に進み、そして、ステップ1850において、プールされた最小のカイ二乗の値を生じるCADアライメントは適切なアライメントであるとして選択され、且つ、このアライメントからの結果は、放出を分解するために利用される。
図19は、本発明に係るシステムの実施例を示す概略図である。図19において、DUT1960は、例えば、試験装置1940からのテストベクトル1942を受けることにより、試験を実行している。DUTは、例えば、カリフォルニア、フリーモントのDCGシステムにより利用できるEmiScope(登録商標)又はRuby(登録商標)といった光学試験装置1910上に配置されてもよい。一般に、光学試験装置1910は、DUT、レンズ及び/又はミラーといった種々の光学素子を構成するビーム操作光学素子つまりBMO1935、並びに、レーザ操作顕微鏡1930のような操作機構上をナビゲートするために、x−y−zステージ1920を含むであろう。各素子は業界標準の部品を使って組み立てられたものであって、本発明の実施例に従属するものではない。
上述した試験素子を利用することにより、光子放出は、例えばファイバー光学素子1934を用いてDUTの種々の面積から収集され、そして、アバランシュ・フォトダイオード(APD)、高感度カメラなどの光センサー1936によって感知される。信号取得ボード1950は、センサー1936の信号を受けて且つ調整するためのセンサーに対して接続されてもよい。該信号は、具体的にプログラミングされたPCのようなプロセッサー1970に与えられる。示されているように、プロセッサー1970はまた、光学試験装置1910の各素子を制御するために利用されてもよい。付加的に、トリガ及びクロック信号が試験装置1940から信号取得ボード1950及び/又はプロセッサー1970に対して与えられてもよい。
本発明の一実施例によると、光学試験装置1910により検知された放出を分解するための処理は、特別にプログラムされた汎用目的コンピュータ、又は、特別に作られたハードウェア及び/又はソフトウェア及び/又はファームウェアの形で実行されてもよいスタンドアロンシステムによって実行される。スタンドアロンシステム1900はまた、上述したように、欠陥デバイス及び誤動作デバイスを決定するための強度評価を実行する。取得され且つ調整された信号は、プロセッサー1970から分解システム1900の光学信号入力1902へ送信される。システム1900はそれから、CAD入力1904を介して、CADデータベースからDUTのCADレイアウトを取得する。システム1900はそれから、検知された放出を分解するためにここで開示された幾つかのプロセスに従う。しかしまた別の実施例によると、システム1900はプロセッサー1970と一体に作られている。そのような場合、CADレイアウトは、CADデータベース1940からプロセッサー1970へ提供される。
図19におけるコールアウトは、それがスタンドアロンシステムであるか、プロセッサー1970と一体になっているかに関わらず、本分解システムの実施例を示している。これらの素子の幾つか又は全てはまた、欠陥デバイス及び誤動作デバイスを調査するために、強度解析用に用いられてもよい。システム1900はバス1905を有し、通信のために種々の素子がバス1905に接続され、他の素子に対して信号を提供する。光学信号入力1902及びCADレイアウト入力1904はバス1905に接続されており、該バス上に信号を提供する。また、出力1922は、例えばモニター、プリンターなどに対する種々の計算及び決定の出力を提供する。ここで説明したように処理を実行するために、システム1900は、トランジスタ及び種々の選択された状態の点広がり関数を生成する点広がり関数生成器1906を含んでもよい。コンパレータ1908は、PSF生成器1906からのPSFを入力1902から得られた光学信号と比較する。決定エンジン1912は、システム1900の種々の素子によって実行された種々の計算結果を受けて、分解決定のための出力を提供する。統計エンジン1916は、カイ二乗、カイ分布、F−分布などの種々の統計計算を実行し、且つ、決定エンジン1912に対して出力を提供する。変換エンジン1914は、光学信号に対する最良適合を探すためにPSF上で動作する。付加的に、CADアライナー1924は、CADレイアウトの位置合わせのために種々のCAD座標を提供し、且つ、最小エラーが得られるまで種々のCADアライメントのためにエラーを繰り返し計算し、それにより、最適なCADアライメント座標を選択する。
メモリ1918はデータを保存するために種々の素子により利用されてもよい。メモリ1918は、種々のトランジスタの表面形状用のPSFライブラリーを保存するためのメモリ領域を含んでもよい。特に、本発明の種々の側面によると、各トランジスタに対する論理状態は(例えば上述した方法を用いて)決定され、その状態は、イメージング中に動作するテストベクトルと共に、メモリ1918に自動的に保存される。その状態はそれから、知られた優れたデバイスから得られた保存された参照値に対して比較され得るか、又は、例えば理論計算若しくはシミュレーションに基づいて期待されるその他の値に対して比較され得る。代わりに、複数のデバイスのために得られた状態は適切な状態を設定するために利用され得る。理解され得るように、システム1900のいずれかの素子は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせの形で、提供されてもよい。さらに、システム1900の全ての素子は、具体的に設計されたソフトウェアコードを実行する単一のプロセッサーによって実行されてもよい。
本発明は、特定の例に関して、全ての点で限定のためでなく説明のためを意図して述べられている。当業者は、多くの異なる機能的要素の組み合わせが、本発明を実施するために適していることを十分理解するであろう。さらに、本発明の他の実施は、明細書及びそこに開示された発明の実施の考慮から、当業者に明らかであろう。記載された実施例の種々の側面及び/又は構成要素は、単独に、又は関連する技術の幾つかを組み合わせて用いられ得る。明細書及び実施例は、例示的とのみ考慮され、発明の真の範囲及び思想は、以下の請求の範囲によって示されることが意図される。
100 光学試験装置
102 ライン
104 CAD入力
120 x−y−zステージ
130 レーザ操作顕微鏡(LSM)
134 ファイバー光学素子
135 ビーム操作光学素子(BMO)
136 光センサー
140 試験装置
142 テストベクトル
144 トリガ及びクロック
146 CADデータベース
150 信号取得ボード
160 DUT
170 プロセッサー、コントローラ
310 直線
320 点
330 破線
400 画像の取得
410 強度の計算
420 データの描画
430 曲線の適合
440 最大偏差の取得
450 比較
460 疑わしいデバイスのリストアップ
500 画像の取得
510 強度の計算
520 相関の取得
530 相関<T1
535 デバイスOK
540 相関<T2
545 ソフト欠陥
545 ハード欠陥
600 欠陥ベクトルの決定
610 欠陥位置の決定
620 欠陥状態の決定
630 画像の取得
640 強度の計算
650 デジタル解析の実行
660 アナログ解析の実行
670 結果の発行
1500 CADデザインの取得
1505 CADの小領域への分解
1510 領域の選択
1515 表面形状用のPSFの取得
1520 状態の選択
1525 状態用のPSFを乗じる
1530 PSFの信号との比較
1535 最良適合を取得するためのノイズ変更
1540 最小偏差の計算
1545 他に状態がある?
1547 最小エラー状態の選択
1550 確率計算
1555 結果の一覧化
1560 他に領域がある?
1600 破線の矩形
1610 破線の矩形
1620 破線の矩形
1800 表面形状の選択
1810 CADのアライン
1820 分析の実行
1830 他にアライメントがある?
1840 プールされたChiSqの比較
1850 最小のChiSqの選択
1900 システム
1902 入力
1904 CADレイアウト入力
1905 バス
1906 PSF生成器
1908 コンパレータ
1910 光学試験装置
1912 決定エンジン
1914 変換エンジン
1916 統計エンジン
1918 メモリ
1920 x−y−zステージ
1922 出力
1924 CADアライナー
1925 ビームオプティクス
1930 レーザ操作顕微鏡(LSM)
1934 ファイバー光学素子
1935 ビーム操作光学素子(BMO)
1936 光センサー
1940 試験装置
1942 テストベクトル
1944 トリガ及びクロック
1946 CADデータベース
1950 信号取得ボード
1960 DUT
1970 プロセッサー

Claims (25)

  1. 光子放出を利用して集積回路中の欠陥デバイスを検出する方法であって、
    光学システムを用いて、前記集積回路の領域から放出画像を取得することと、
    前記光学システムの点広がり関数(PSF)から前記欠陥デバイスの点広がり関数を生成すること、
    前記集積回路の前記領域に存在する各デバイスからの放出の決定強度を提供するために、前記点広がり関数から強度の値を決定することと、
    各デバイスに対応する参照強度を取得することと、
    各決定強度を対応する参照強度と比較することとを備える、方法。
  2. 請求項1に記載の方法において、
    前記決定強度の各々を対応する参照強度と比較することは、
    前記対応する参照強度に対する各決定強度をプロットすることを含む、方法。
  3. 請求項2に記載の方法において、
    全ての前記決定強度と全ての前記参照強度との間の直線関係を計算することをさらに含む、方法。
  4. 請求項3に記載の方法において、
    前記直線関係から最大許容偏差を決定することをさらに含む、方法。
  5. 請求項4に記載の方法において、
    前記決定強度の各々に対して、前記直線関係から偏差を計算し、且つ、前記偏差を前記最大許容偏差と比較することをさらに含む、方法。
  6. 請求項1に記載の方法において、
    前記決定強度の各々に対して、論理状態として「1」又は「0」を割り当てることをさらに含む、方法。
  7. 請求項6に記載の方法において、
    参照論理状態を演算取得し、且つ、前記割り当てられた論理状態を前記参照論理状態と比較することをさらに含む、方法。
  8. 請求項1に記載の方法において、
    第1の閾値を割り当てることと、
    前記デバイスの各々に対して、前記決定強度と前記参照強度との差を決定することと、
    前記差が前記第1の閾値よりも小さいかどうかを決定し、もしも前記差が小さい場合には、そのデバイスを疑いのある操作不能デバイスとして設計することとをさらに含む、方法。
  9. 請求項8に記載の方法において、
    第2の閾値を割り当てることと、
    前記第1の閾値を超える差を有する前記デバイスの各々に対して、前記差を前記第2の閾値と比較し、もし前記差が前記第2の閾値よりも小さい場合には、そのデバイスを動作可能だが機能不良のデバイスとして設計することとをさらに含む、方法。
  10. 請求項1に記載の方法において、
    前記強度の計算は、
    前記集積回路の前記領域に存在する複数のトランジスタのCADレイアウトを取得することと、
    光学システムの点広がり関数(PSF)から前記複数のトランジスタに対する広がり関数を生成することと、
    前記広がり関数を前記放出画像の光信号と比較することにより、前記デバイスの各々の離散光放出強度を演算することとを含む、方法。
  11. 請求項10に記載の方法において、
    各々が前記デバイスの状態の特有の混合を含む、複数の状態組み合わせを決定することと、
    前記複数の状態組み合わせの各々に対して、
    組み合わせの広がり関数を生成することと、
    前記組み合わせの広がり関数を前記光信号と比較して、前記デバイスの各々からの放出の誤差強度及び離散強度を取得することと、
    最小のエラーを持つ前記状態組み合わせを真実の状態組み合わせとして選択することと、
    前記真実の状態組み合わせに対応するもたらされた状態強度を選択することとを備える、方法。
  12. 請求項11に記載の方法において、
    前記組み合わせの広がり関数を前記光信号と比較することは、
    前記組み合わせの広がり関数上で少なくとも二乗最小演算を実行することをさらに含む、方法。
  13. 請求項11に記載の方法において、
    前記組み合わせの広がり関数を前記光信号と比較することは、
    前記組み合わせの広がり関数上で少なくともカイ二乗最小演算を実行することをさらに含む、方法。
  14. 請求項1に記載の方法において、
    計算された前記強度の各々に対して論理状態を決定することと、
    前記計算された状態を対応するテストベクトルの強度と共に保存することとをさらに含む、方法。
  15. 請求項14に記載の方法において、
    前記論理状態の各々を参照論理状態と比較することをさらに含む、方法。
  16. 試験中のデバイス(DUT)から収集光学素子によって収集される光子放出を利用して誤動作デバイス及び欠陥デバイスを特定するシステムであって、
    前記DUTの選択された領域から収集された前記光子放出に相関する画像信号を受ける第1の入力と、
    前記画像信号を受け、前記収集光学素子の点広がり関数を用いて放出デバイスを分解し、且つ、前記選択された領域内の前記放出デバイスの各々に対する放出強度を決定するプロセッサーと、
    内部に保存された参照強度を有するストレージと、
    決定強度の各々を対応する前記参照強度と比較するコンパレータと、
    比較結果を出力する出力回路とを備える、システム。
  17. 請求項16に記載のシステムにおいて、
    前記出力回路は、
    対応する前記参照強度に対する前記決定強度の各々のプロットを表示するモニターを含む、システム。
  18. 請求項17に記載のシステムにおいて、
    前記DUTのCADレイアウトを受ける第2の入力をさらに含み、
    前記ストレージは、内部に保存された前記デバイスの各々に対する期待論理状態をさらに有する、システム。
  19. 請求項18に記載のシステムにおいて、
    前記プロセッサーは、前記決定強度の各々に対して一の論理状態を割り当て、且つ、前記割り当てた論理状態を前記期待論理状態と比較する、システム。
  20. 請求項16に記載のシステムにおいて、
    前記デバイスの各々に対する前記放出強度を受け、且つ、前記デバイスの各々に対する論理状態を決定し、さらに、前記論理状態と対応するテストベクトルを前記ストレージに保存する状態マッピングモジュールをさらに含む、システム。
  21. 請求項20に記載のシステムにおいて、
    前記コンパレータは、前記デバイスの各々に対する前記論理状態を一の期待論理状態と比較する、システム。
  22. 試験中の半導体デバイス(DUT)をテストする光学試験装置であって、
    前記DUTからの光子放出を収集する収集光学素子と、
    前記収集光学素子からの前記光子放出を感知し、且つ、放出信号を生成するセンサーと、
    前記放出信号を受け、前記収集光学素子の点広がり関数を用いて放出デバイスを分解し、且つ、選択された領域内のデバイスの各々に対する放出強度を決定するプロセッサーと、
    前記デバイスの各々に対する論理状態を決定する論理状態モジュールと、
    前記デバイスの各々の前記論理状態を対応するテストベクトルと共に保存するストレージとを備える、光学試験装置。
  23. 請求項22に記載の光学試験装置において、
    前記デバイスの各々の前記論理状態を期待論理状態と比較する状態コンパレータをさらに備える、光学試験装置。
  24. 請求項23に記載の光学試験装置において、
    参照強度と、
    決定強度の各々を対応する前記参照強度と比較する強度コンパレータと、
    比較結果を出力する出力回路とをさらに備える、光学試験装置。
  25. 請求項24に記載の光学試験装置において、
    対応する前記参照強度に対する前記決定強度の各々のプロットを表示するモニターをさらに備える、光学試験装置。
JP2014213405A 2008-12-02 2014-10-20 光子放出に基づいた欠陥検知のためのシステム及び方法 Pending JP2015025816A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/326,859 US8072589B2 (en) 2007-01-18 2008-12-02 System and method for photoemission-based defect detection
US12/326,859 2008-12-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009274367A Division JP2010133958A (ja) 2008-12-02 2009-12-02 光子放出に基づいた欠陥検知のためのシステム及び方法

Publications (1)

Publication Number Publication Date
JP2015025816A true JP2015025816A (ja) 2015-02-05

Family

ID=42145797

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009274367A Pending JP2010133958A (ja) 2008-12-02 2009-12-02 光子放出に基づいた欠陥検知のためのシステム及び方法
JP2014213405A Pending JP2015025816A (ja) 2008-12-02 2014-10-20 光子放出に基づいた欠陥検知のためのシステム及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009274367A Pending JP2010133958A (ja) 2008-12-02 2009-12-02 光子放出に基づいた欠陥検知のためのシステム及び方法

Country Status (4)

Country Link
US (1) US8072589B2 (ja)
JP (2) JP2010133958A (ja)
DE (1) DE102009044737A1 (ja)
TW (1) TWI435070B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860850B1 (en) * 2007-05-22 2014-10-14 Rockwell Collins, Inc. Photon-starved imaging system
US8331726B2 (en) * 2009-06-29 2012-12-11 International Business Machines Corporation Creating emission images of integrated circuits
US9075106B2 (en) * 2009-07-30 2015-07-07 International Business Machines Corporation Detecting chip alterations with light emission
TWI440869B (zh) * 2010-09-08 2014-06-11 Dcg Systems Inc 使用雙光子吸收的雷射輔助裝置修改
US9201096B2 (en) 2010-09-08 2015-12-01 Dcg Systems, Inc. Laser-assisted device alteration using synchronized laser pulses
US9390486B2 (en) 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution
US8750595B2 (en) * 2010-10-06 2014-06-10 International Business Machines Corporation Registering measured images to layout data
US9052356B2 (en) 2012-02-15 2015-06-09 International Business Machines Corporation Embedded photon emission calibration (EPEC)
US9714978B2 (en) * 2012-04-12 2017-07-25 Larry Ross At-speed integrated circuit testing using through silicon in-circuit logic analysis
US10191111B2 (en) 2013-03-24 2019-01-29 Dcg Systems, Inc. Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets
US20150097951A1 (en) * 2013-07-17 2015-04-09 Geoffrey Louis Barrows Apparatus for Vision in Low Light Environments
EP2983193B1 (en) * 2014-08-05 2021-10-20 Aselta Nanographics Method for determining the parameters of an ic manufacturing process model
US10962592B2 (en) * 2018-09-07 2021-03-30 Globalfoundries Singapore Pte. Ltd. Defect localization in embedded memory
EP3998476A4 (en) 2019-07-10 2023-08-09 Hamamatsu Photonics K.K. SEMICONDUCTOR DEVICE INSPECTION METHOD AND SEMICONDUCTOR DEVICE INSPECTION DEVICE

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194407A (ja) * 1991-12-09 1994-07-15 Matsushita Electric Ind Co Ltd 半導体集積回路の評価装置及び評価方法
JPH0886841A (ja) * 1994-07-18 1996-04-02 Advantest Corp 荷電粒子ビームを用いるic欠陥検出方法及びその装置
JP2001175857A (ja) * 1999-12-16 2001-06-29 Nec Corp 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP2001194323A (ja) * 1999-10-29 2001-07-19 Hitachi Ltd パターン欠陥検査方法及びその装置
JP2001319955A (ja) * 2000-05-10 2001-11-16 Hitachi Ltd 発光解析方法およびその装置
JP2002340789A (ja) * 2001-05-22 2002-11-27 Horiba Jobin Yvon Co Ltd 基板上の化合物半導体層の組成決定方法
JP2003255231A (ja) * 2002-02-28 2003-09-10 National Institute Of Advanced Industrial & Technology 光イメージングシステム及び光イメージのデータ処理方法
JP2004045132A (ja) * 2002-07-10 2004-02-12 Toshiba Microelectronics Corp 半導体集積回路の故障解析装置及び故障解析方法
US20040150813A1 (en) * 2003-01-02 2004-08-05 Kim Deok-Yong Method and apparatus for detecting defects on a wafer
WO2006049243A1 (ja) * 2004-11-05 2006-05-11 Nec Corporation パターン検査装置、パターン検査方法及びパターン検査プログラム
US20080174770A1 (en) * 2007-01-18 2008-07-24 Credence Systems Corporation System and method for resolving photoemission from semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308575A (ja) * 1989-05-24 1990-12-21 Nissan Motor Co Ltd 光検出セル
US5220403A (en) 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5208648A (en) 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5940545A (en) 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits
JP4230674B2 (ja) * 2001-03-01 2009-02-25 株式会社日立製作所 欠陥検査装置およびその方法
US7355419B2 (en) * 2004-08-05 2008-04-08 International Business Machines Corporation Enhanced signal observability for circuit analysis

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194407A (ja) * 1991-12-09 1994-07-15 Matsushita Electric Ind Co Ltd 半導体集積回路の評価装置及び評価方法
JPH0886841A (ja) * 1994-07-18 1996-04-02 Advantest Corp 荷電粒子ビームを用いるic欠陥検出方法及びその装置
JP2001194323A (ja) * 1999-10-29 2001-07-19 Hitachi Ltd パターン欠陥検査方法及びその装置
JP2001175857A (ja) * 1999-12-16 2001-06-29 Nec Corp 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP2001319955A (ja) * 2000-05-10 2001-11-16 Hitachi Ltd 発光解析方法およびその装置
JP2002340789A (ja) * 2001-05-22 2002-11-27 Horiba Jobin Yvon Co Ltd 基板上の化合物半導体層の組成決定方法
JP2003255231A (ja) * 2002-02-28 2003-09-10 National Institute Of Advanced Industrial & Technology 光イメージングシステム及び光イメージのデータ処理方法
JP2004045132A (ja) * 2002-07-10 2004-02-12 Toshiba Microelectronics Corp 半導体集積回路の故障解析装置及び故障解析方法
US20040150813A1 (en) * 2003-01-02 2004-08-05 Kim Deok-Yong Method and apparatus for detecting defects on a wafer
WO2006049243A1 (ja) * 2004-11-05 2006-05-11 Nec Corporation パターン検査装置、パターン検査方法及びパターン検査プログラム
US20080174770A1 (en) * 2007-01-18 2008-07-24 Credence Systems Corporation System and method for resolving photoemission from semiconductor devices

Also Published As

Publication number Publication date
DE102009044737A1 (de) 2010-06-10
TWI435070B (zh) 2014-04-21
US20090150098A1 (en) 2009-06-11
JP2010133958A (ja) 2010-06-17
TW201022662A (en) 2010-06-16
US8072589B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
JP2015025816A (ja) 光子放出に基づいた欠陥検知のためのシステム及び方法
US10416087B2 (en) Systems and methods for defect detection using image reconstruction
US9714978B2 (en) At-speed integrated circuit testing using through silicon in-circuit logic analysis
JP4205067B2 (ja) 電子回路の動作の試験、診断および観測の少なくとも1つを行う方法および装置
US9075106B2 (en) Detecting chip alterations with light emission
US8112736B2 (en) Differential voltage defectivity monitoring method
Orbon et al. Integrated electrical and SEM-based defect characterization for rapid yield ramp
US7636155B2 (en) System and method for resolving photoemission from semiconductor devices
US6172512B1 (en) Image processing methods for the optical detection of dynamic errors in integrated circuits
US9958502B2 (en) Defect isolation methods and systems
JP4283487B2 (ja) 半導体の不良解析方法及びそのシステム
TWI805625B (zh) 光測量方法、光測量裝置、光測量程式以及記錄光測量程式之記錄媒體
JPH0996662A (ja) Cmos論理回路の故障箇所特定方法
Apolinaria Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure
Jang et al. Delay defect diagnosis methodology using path delay measurements
Erb et al. Yield enhancement through fast statistical scan test analysis for digital logic
Yeric et al. Infrastructure for successful BEOL yield ramp, transfer to manufacturing, and DFM characterization at 65 nm and below
US10768225B1 (en) Probe placement for laser probing system
Lee et al. Wafer-Level Failure Analysis Process Flow
JP5749625B2 (ja) スキャンチェーン検査装置及び検査方法
Mak et al. Design for debug and diagnosis
Yeoh et al. Fault isolation of digital scan logic without ‘scan diagnosis’
JP2014135314A (ja) 半導体装置の不良解析方法
JP2007263778A (ja) テストシステム及びサンプリング方法
Nicholson Bringing Closer the Logical and Physical Worlds for Device Analysis: A Case Study

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20141128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606