JP5749625B2 - スキャンチェーン検査装置及び検査方法 - Google Patents
スキャンチェーン検査装置及び検査方法 Download PDFInfo
- Publication number
- JP5749625B2 JP5749625B2 JP2011229908A JP2011229908A JP5749625B2 JP 5749625 B2 JP5749625 B2 JP 5749625B2 JP 2011229908 A JP2011229908 A JP 2011229908A JP 2011229908 A JP2011229908 A JP 2011229908A JP 5749625 B2 JP5749625 B2 JP 5749625B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inspection
- scan chain
- register
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
20、30…レジスタ測定部、21、31…暗箱、22、32…ステージ、23、33…対物レンズ、24…レーザスキャン光学系、25…レーザ光源、26…レーザスキャンコントローラ、27…光検出器、28…ロックインアンプ、34…結像レンズ、35…時間位置分解カメラ、36…時間位置演算部、
50…検査解析装置、51…レジスタ番号解析部、52…不良解析部、55…検査制御部、56…表示装置、57…入力装置。
Claims (14)
- 半導体装置に設けられ、入力端と出力端との間で複数のレジスタが直列に接続されたスキャンチェーンについて検査を行う検査装置であって、
前記スキャンチェーンに対して前記入力端から、「1」及び「0」の2つの信号レベルを有する信号を検査信号として時系列に供給する検査信号供給手段と、
前記スキャンチェーンを構成する前記複数のレジスタのそれぞれに保持された前記検査信号の信号レベルの時間変化を測定するレジスタ測定手段と、
前記レジスタ測定手段による測定結果に基づいて、前記複数のレジスタについての検査を行う検査解析手段とを備え、
前記検査解析手段は、前記複数のレジスタのそれぞれについて、前記入力端から前記出力端までのレジスタ配列内での位置を示すレジスタ番号を付与するレジスタ番号解析手段を有し、
前記検査信号供給手段は、「1」信号、及び「0」信号を少なくとも1つずつ含む信号長n(nは2以上の整数)の検査信号によって検査信号列を構成し、前記信号長nが互いに異なるm種類(mは2以上の整数)の検査信号列を前記スキャンチェーンに対して供給するとともに、
前記レジスタ番号解析手段は、
前記信号長n=n1の第1検査信号列を前記スキャンチェーンに繰り返して供給したときの前記レジスタ測定手段による測定結果を参照し、前記信号レベルの時間変化の遅延量から前記複数のレジスタをn1個のグループに分ける第1のグループ分けを行い、
このような前記複数のレジスタのグループ分けを前記m種類の検査信号列のそれぞれについて行うとともに、得られたm種類のグループ分け結果に基づいて、前記複数のレジスタのそれぞれに前記レジスタ番号を付与する
ことを特徴とするスキャンチェーン検査装置。 - 前記m種類の検査信号列のそれぞれにおける前記信号長n=n1〜nmは、それぞれ素数として設定されることを特徴とする請求項1記載のスキャンチェーン検査装置。
- 前記m種類の検査信号列のそれぞれにおける前記信号長n=n1〜nmは、その最小公倍数が前記スキャンチェーンを構成する前記複数のレジスタの個数よりも大きくなるように設定されることを特徴とする請求項1または2記載のスキャンチェーン検査装置。
- 前記信号長nの前記検査信号列は、連続するk個の「1」信号、及び連続するn−k個の「0」信号によって構成されることを特徴とする請求項1〜3のいずれか一項記載のスキャンチェーン検査装置。
- 前記信号長nの前記検査信号列は、「1」信号の個数kが、n/2に最も近くなるように設定されることを特徴とする請求項4記載のスキャンチェーン検査装置。
- 前記信号長nの前記検査信号列は、2個の検査信号からなる信号群を1個の検査信号とみなし、「1」信号に対応する信号群を「10」信号または「01」信号とし、「0」信号に対応する信号群を「11」信号または「00」信号として設定されることを特徴とする請求項1〜5のいずれか一項記載のスキャンチェーン検査装置。
- 前記検査解析手段は、前記レジスタ測定手段による測定結果、及び前記レジスタ番号解析手段による解析結果に基づいて、前記スキャンチェーンにおける不良箇所を特定する不良解析手段を有することを特徴とする請求項1〜6のいずれか一項記載のスキャンチェーン検査装置。
- 半導体装置に設けられ、入力端と出力端との間で複数のレジスタが直列に接続されたスキャンチェーンについて検査を行う検査方法であって、
前記スキャンチェーンに対して前記入力端から、「1」及び「0」の2つの信号レベルを有する信号を検査信号として時系列に供給する検査信号供給ステップと、
前記スキャンチェーンを構成する前記複数のレジスタのそれぞれに保持された前記検査信号の信号レベルの時間変化を測定するレジスタ測定ステップと、
前記レジスタ測定ステップによる測定結果に基づいて、前記複数のレジスタについての検査を行う検査解析ステップとを備え、
前記検査解析ステップは、前記複数のレジスタのそれぞれについて、前記入力端から前記出力端までのレジスタ配列内での位置を示すレジスタ番号を付与するレジスタ番号解析ステップを含み、
前記検査信号供給ステップは、「1」信号、及び「0」信号を少なくとも1つずつ含む信号長n(nは2以上の整数)の検査信号によって検査信号列を構成し、前記信号長nが互いに異なるm種類(mは2以上の整数)の検査信号列を前記スキャンチェーンに対して供給するとともに、
前記レジスタ番号解析ステップは、
前記信号長n=n1の第1検査信号列を前記スキャンチェーンに繰り返して供給したときの前記レジスタ測定ステップによる測定結果を参照し、前記信号レベルの時間変化の遅延量から前記複数のレジスタをn1個のグループに分ける第1のグループ分けを行い、
このような前記複数のレジスタのグループ分けを前記m種類の検査信号列のそれぞれについて行うとともに、得られたm種類のグループ分け結果に基づいて、前記複数のレジスタのそれぞれに前記レジスタ番号を付与する
ことを特徴とするスキャンチェーン検査方法。 - 前記m種類の検査信号列のそれぞれにおける前記信号長n=n1〜nmは、それぞれ素数として設定されることを特徴とする請求項8記載のスキャンチェーン検査方法。
- 前記m種類の検査信号列のそれぞれにおける前記信号長n=n1〜nmは、その最小公倍数が前記スキャンチェーンを構成する前記複数のレジスタの個数よりも大きくなるように設定されることを特徴とする請求項8または9記載のスキャンチェーン検査方法。
- 前記信号長nの前記検査信号列は、連続するk個の「1」信号、及び連続するn−k個の「0」信号によって構成されることを特徴とする請求項8〜10のいずれか一項記載のスキャンチェーン検査方法。
- 前記信号長nの前記検査信号列は、「1」信号の個数kが、n/2に最も近くなるように設定されることを特徴とする請求項11記載のスキャンチェーン検査方法。
- 前記信号長nの前記検査信号列は、2個の検査信号からなる信号群を1個の検査信号とみなし、「1」信号に対応する信号群を「10」信号または「01」信号とし、「0」信号に対応する信号群を「11」信号または「00」信号として設定されることを特徴とする請求項8〜12のいずれか一項記載のスキャンチェーン検査方法。
- 前記検査解析ステップは、前記レジスタ測定ステップによる測定結果、及び前記レジスタ番号解析ステップによる解析結果に基づいて、前記スキャンチェーンにおける不良箇所を特定する不良解析ステップを含むことを特徴とする請求項8〜13のいずれか一項記載のスキャンチェーン検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229908A JP5749625B2 (ja) | 2011-10-19 | 2011-10-19 | スキャンチェーン検査装置及び検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011229908A JP5749625B2 (ja) | 2011-10-19 | 2011-10-19 | スキャンチェーン検査装置及び検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013088318A JP2013088318A (ja) | 2013-05-13 |
JP5749625B2 true JP5749625B2 (ja) | 2015-07-15 |
Family
ID=48532364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011229908A Expired - Fee Related JP5749625B2 (ja) | 2011-10-19 | 2011-10-19 | スキャンチェーン検査装置及び検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5749625B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI619954B (zh) * | 2014-10-16 | 2018-04-01 | Dcg系統公司 | 雷射電壓測試系統與方法 |
-
2011
- 2011-10-19 JP JP2011229908A patent/JP5749625B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013088318A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140149811A1 (en) | At-speed integrated circuit testing using through silicon in-circuit logic analysis | |
US7774662B2 (en) | Method and structure for picosecond-imaging-circuit-analysis based built-in-self-test diagnostic | |
US9739831B2 (en) | Defect isolation methods and systems | |
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
US20200333398A1 (en) | Optimized Scan Chain Diagnostic Pattern Generation for Reversible Scan Architecture | |
US10012692B2 (en) | Precision probe positioning for at-speed integrated circuit testing using through silicon in-circuit logic analysis | |
JP6313259B2 (ja) | 光子放出のスペクトルマッピング | |
US6172512B1 (en) | Image processing methods for the optical detection of dynamic errors in integrated circuits | |
JP2018170418A5 (ja) | ||
JP2012037310A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
US9958502B2 (en) | Defect isolation methods and systems | |
JP2009300202A (ja) | 半導体装置の検査方法及び半導体装置の検査装置 | |
US7284213B2 (en) | Defect analysis using a yield vehicle | |
JP5749625B2 (ja) | スキャンチェーン検査装置及び検査方法 | |
RU2413976C1 (ru) | Способ формирования контрольно-диагностических тестов | |
JP2005302817A (ja) | 半導体装置の故障箇所特定システム及び故障箇所特定方法 | |
Apolinaria | Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure | |
JP2012173103A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
Song et al. | S/390 G5 CMOS microprocessor diagnostics | |
JP2006275527A (ja) | 光学系一体型検査装置 | |
JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
KR102686145B1 (ko) | 검사 방법 | |
Estores et al. | A Comprehensive Failure Analysis Approach Utilizing High-Resolution Targeted Patterns (HRTP) for ATPG Diagnosis Resolution Improvement, Test Coverage Resolution, and Further Fault Localization | |
van den Eijnden et al. | Boundary-scan, a cradle-to-grave test, programming and maintenance solution that stands the test of time | |
JP2518162B2 (ja) | 半導体集積回路故障検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5749625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |