JPH0996662A - Ｃｍｏｓ論理回路の故障箇所特定方法 - Google Patents

Ｃｍｏｓ論理回路の故障箇所特定方法

Info

Publication number
JPH0996662A
JPH0996662A JP7274842A JP27484295A JPH0996662A JP H0996662 A JPH0996662 A JP H0996662A JP 7274842 A JP7274842 A JP 7274842A JP 27484295 A JP27484295 A JP 27484295A JP H0996662 A JPH0996662 A JP H0996662A
Authority
JP
Japan
Prior art keywords
potential contrast
contrast image
potential
operation test
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7274842A
Other languages
English (en)
Other versions
JP2900858B2 (ja
Inventor
Katsu Sanada
克 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7274842A priority Critical patent/JP2900858B2/ja
Priority to US08/714,298 priority patent/US5943346A/en
Priority to DE19638633A priority patent/DE19638633A1/de
Priority to KR1019960041878A priority patent/KR100243828B1/ko
Publication of JPH0996662A publication Critical patent/JPH0996662A/ja
Application granted granted Critical
Publication of JP2900858B2 publication Critical patent/JP2900858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】リーク電流の大きさに関係なく、さらに正常状
態で貫通電流が発生するＬＳＩにおいても確実にリーク
電流異常が発生する故障箇所を絞り込むことが可能な方
法を提供する。 【解決手段】ＬＳＩの入力端子に信号を入力したとき発
生する論理動作を静止電源電流が予め定めた所定の値を
超える論理動作テストパターンを用いて前記ＬＳＩの内
部回路に発生した故障箇所を絞り込む際に、Ｉｄｄｑ異
常が発生するＦＴＰ番号のＥＢテスタからの電位コント
ラスト像について所定の演算を施し故障箇所を絞り込
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置（ＬＳＩ）の故障箇所検出方法に関し、特にＥＢテス
タ（電子ビームテスタ）と論理動作の静止状態における
リーク電流異常が発生したテストベクターを用いてＣＭ
ＯＳ論理回路に発生した故障箇所を特定する方式にす
る。より詳細には、本発明は、ＥＢテスタ解析により抽
出される電位コントラスト像の２値化処理により、任意
のテストベクターでの電位コントラスト像を演算処理す
ることにより故障箇所を絞り込む方法に関する。
【０００２】
【従来の技術】従来、ＥＢＴ（Electron Beam Tester；
電子ビームテスタ）を用いた故障解析方法は、出力端子
に故障が発生したＬＳＩに対してのみ、その出力端子か
ら入力端子方向へテストベクターを逆方向に遡ることに
より故障箇所を絞り込むことが可能とされている。
【０００３】その方式は良品（ＫＧＤ；Known Good Dev
ice）のＬＳＩと出力異常が発生する不良品のＬＳＩの
比較において、各ＬＳＩの内部信号の電位コントラスト
像比較によりテストベクターを順次遡っていくというも
のである。
【０００４】その代表的なものに、ＤＦＩ（Dynamic Fa
ult Imaging；ダイナミックフォールトイメージング）
法がある（例えば文献（T.C.May,G.F.Scott,E.S.Meiera
n,P.Winer and V.R.Rao;“Dynamic Fault Imaging of V
LSI Random Logic Devices”,Int'l Reliability Physi
cs Symp.,IEEE, pp95-108 (1984)）参照）。
【０００５】これは、ＬＳＩ（被試験ＬＳＩ）を動作さ
せながら注目するテストベクター印加時にパルス電子ビ
ームを照射し、ストロボ電位像を取得する方法である。
すなわち、ＬＳＩを動作させながらそれぞれのテストパ
ターンにおいて、良品と不良品に対してストロボ像を取
得して、これらの差として得られる電位故障像を位置
的、時間的に遡ることにより、電気的故障発生箇所を特
定する。
【０００６】また，中村らは文献（電子通信学会、信頼
性研究会(R91-68),第43-48頁,(1992)）において、ＤＦ
Ｉ法による電位像取得を高速にした方法であるＣＧＦＩ
(Continuous e-beam with synchronized Gated signal
Fault Imaging tecgniques)法を提案している。さら
に、中村らは、文献（「動的故障像法を用いたＬＳＩテ
ステイング手法の開発」、ＬＳＩテステイングシンポジ
ウム／１９９４、第83-88頁）において、ＥＢテスタで
のハードウェアの工夫、すなわち良品と不良品を交互に
すばやく交換しながら同一テストベクターでの電位像を
取得するために、交互に連続して表示させるＡＦＩ(Act
ivated Fault Imaging)法を提案している。
【０００７】これはＥＢテスタのチャンバー内に２個の
ＬＳＩが搭載できるようにしてなる切り替えユニットを
設け、良品と不良品を交互にすばやく交換しながら、同
一テストベクターでの電位像を取得することにより、測
定時間と測定精度を向上させた方式である。いずれも、
良品と不良品の比較から故障箇所を絞り込む方式であ
り、出力端子での出力異常の発生が必要となる解析方式
であった。
【０００８】また、リーク電流を直接検出する方式とし
ては、リーク電流が発熱を伴うことを利用した、液晶塗
布法や赤外線顕微鏡による解析方式、さらにはリーク電
流がフォトンを放出することを利用したエミッション顕
微鏡やＯＢＩＣ(Optical Beam Induced Current)方式等
がある。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来例は以下に記載する問題点があった。
【００１０】従来のＥＢテスタを用いた故障解析は、信
号配線の電圧値（相対値のみとして観察できる）を観察
する方式であるため、不良品は出力端子に出力異常が発
生していなければ解析できないという条件があった。
【００１１】従って、リーク電流異常品は出力異常が発
生するモードしか解析できないという欠点があった。
【００１２】すなわち、ＥＢテスタを用いた解析方法に
より、リーク電流異常の発生箇所を絞り込むためには、
そのリーク電流異常モードが、ＬＳＩの出力端子異常と
して検出されなければならないということが必須条件と
されていた。そして、故障箇所の絞り込み方法は、その
１つは、良品と、不良品の不具合点での内部電圧値の比
較による解析を行なうものであり、もう１つは、ＬＳＩ
内部の回路に熟知した回路設計者の協力のもとにしか解
析ができないという問題点があった。
【００１３】一方、リーク電流による発熱やフォトンの
検出により、リーク電流を直接観察する方式は、絶縁層
間膜や多層配線構造が観察に大きな制限を与えるという
問題点を有する。
【００１４】すなわち、今日のＬＳＩの進捗において、
多層配線構造化が顕著になっており、微細化に対して配
線の平坦化を目指したＣＭＰ(Chemical Mechanical Pol
ishing)のような厚い層間膜によるデバイス構造に進展
するに至っており、多層構造の下層に起因する発熱は例
えば層間膜で熱が拡散してしまうため、効果的な解析が
不可能となるという問題を有する。
【００１５】また、多層構造の下層部に発生したフォト
ンはその上層配線に遮られるため、検出ができないとい
う問題がある。
【００１６】さらに、最も大きな問題点は、正常状態に
て貫通電流が発生するＬＳＩにおけるリーク電流異常の
発生箇所の検出は、たとえ正常な貫通電流値とリーク電
流異常が分離されても（この分離は実際簡単にでき
る）、その貫通電流による発熱やフォトンの発生が顕著
となり、必要とするリーク電流箇所が絞り込めないとい
う問題があった。
【００１７】従って、本発明は、上記従来技術の問題点
を解消し、ＥＢテスタと論理動作の静止状態におけるリ
ーク電流異常が発生したテストベクターを用いて、リー
ク電流の大きさに関係なく、さらに正常状態で貫通電流
が発生するＬＳＩにおいても確実にリーク電流異常が発
生する故障箇所を絞り込むことが可能な方法を提供する
ことを目的とする。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＬＳＩの入力端子に信号を入力した際に
発生する論理動作を静止電源電流が予め定めた所定の値
を越える論理動作テストパターンを用いて前記ＬＳＩの
内部回路に発生した故障箇所を絞り込む方法であって、
電子線を前記ＬＳＩ上に照射したときに発生する２次電
子を検出し、電位の違いに応じて異なる２次電子エネル
ギー分布を利用して各照射点における電位コントラスト
像を表示して前記ＬＳＩ内部の論理情報を解析する解析
装置を用いて、前記故障箇所の検出を行なうことを特徴
とする故障箇所の絞り込み方法を提供する。
【００１９】本発明の原理・作用を以下に説明する。
【００２０】ＣＭＯＳ論理回路は回路内部に物理欠陥を
有すると、一般的傾向として“Iddq(Quiesent Vdd Supp
ly Current)”と称する静止状態電源電流に異常値が現
れる。この詳細は、例えば文献（M.Sanada,“New Aplic
ation of Laser Beam to Failure Analysis of LSI wit
h Multi-Metal Layers”,Microelectronics and Reliab
ility,Vol.33,No.7,pp.993-1009,1993）、あるいは文献
（M.Sanada,“Evaluation and Detection of CMOS-LSI
with Abnormal Iddq”,Microelectronics andReliabili
ty,Vol.35,No.3,pp.619-629,1995）に記載されている。
【００２１】本発明は、故障解析において上述した性質
が有効に利用できることが可能であるという知見に基づ
きなされたものである。
【００２２】すなわち、故障箇所の絞り込みに利用する
Ｉｄｄｑ異常は、ＬＳＩ回路内部の物理故障を顕在化さ
せるシグナル（信号）である。
【００２３】本発明は、ＥＢテスタと論理動作の静止状
態におけるリーク電流異常が発生する「ＦＴＰ］（Func
tion Test Pattern；ファンクショナルテスト（機能試
験）パターン）と称する、論理動作テストパターンを用
いて、リーク電流の大きさに関係なく、さらに正常状態
にて貫通電流が発生するＬＳＩにおいても確実にリーク
電流異常が発生する故障箇所を絞り込むことが可能な方
法を提供するものである。
【００２４】まず、ＬＳＩの入力端子に入力信号を入力
したときに発生する論理動作の静止状態電源電流（Ｉｄ
ｄｑ）が、予め定められた所定値を越えるＦＴＰをＥＢ
テスタに入力して、ＬＳＩを駆動させる。
【００２５】そのときに観察される電位コントラスト像
を抽出して画像処理を行う。
【００２６】画像処理は、ＬＳＩの入力端子に論理動作
テストパターン（ＦＴＰ）を入力したときに得られる配
線パターンの電位コントラスト像を、パソコンやエンジ
ニアリングワークステーション（ＥＷＳ）に入力し、所
定のデジタル処理を行うことにより、デジタル信号とし
て抽出し、次に、処理の目的に応じて、得られた電位コ
ントラスト像間を演算処理を行うことにより、ＬＳＩの
内部回路に発生した故障箇所を検出する。なお、使用す
るＬＳＩは良品でも、Ｉｄｄｑ不良品でもよい。
【００２７】配線パターンの電位コントラスト像のデジ
タル表示は、配線の高電位レベルと低電位レベル間を、
好ましくは８階調以下に設定する方法とされ、例えば、
８階調にしたとき、高電位レベルを−４階調、低電位レ
ベルを＋４階調とおくことにより、画像が抽出される。
【００２８】さらに、本発明においては、電位コントラ
スト像間で行う演算処理は、電位コントラスト像間で異
なった電位コントラスト像を抽出する演算処理は引き算
（減算）を、電位コントラスト像間で共通の電位コント
ラスト像を抽出する演算処理は足し算（加算）を行うこ
とにより、ＬＳＩの内部回路に発生した故障箇所を検出
する。
【００２９】また、本発明に係る故障箇所の絞り込み方
法は、好ましくは、ＬＳＩを構成する各基本論理回路は
該基本論理回路レイアウトパターンの外周のみを表示
し、電位コントラスト像は該基本論理回路間を接続する
信号配線のみを表示し、ＬＳＩの内部回路に発生した故
障箇所を検出する。
【００３０】本発明においては、ＬＳＩの内部回路に発
生した故障箇所を絞り込むために用いるＬＳＩは、好ま
しくは、プラズマ処理により異方性エッチング（ドライ
エッチング）にて、絶縁膜のみを除去し、全配線層表面
を露出させる。
【００３１】そして、演算処理を行うために使用する電
位コントラスト像は、電位コントラスト像として抽出さ
れた配線上に表示されている、１個又は複数個のピクセ
ルの濃淡階調を収集し、電位を判別し、次に、電位コン
トラスト像として抽出された配線と同一箇所にあたる配
線レイアウトパターン上に該判別した電位を割り振るこ
とにより強制的に疑似電位表示をさせることにより、該
疑似電位表示配線レイアウトパターンを用いて演算処理
を行うことにより前記ＬＳＩの内部回路に発生した故障
箇所を検出することを特徴としている。
【００３２】本発明による故障箇所の絞り込み方法は、
静止状態電源電流が予め定めた所定値を越える論理動作
テストパターンが１パターンのときは、１つは静止状態
電源電流が予め定めた所定値を越える論理動作テストパ
ターンＰ（ａ）の電位コントラスト像Ｉ（ａ）と静止状
態電源電流が予め定めた所定値を越えない論理動作テス
トパターンＰ（ｚ）の電位コントラスト像Ｉ（ｚ）間の
演算処理により、異なった像を抽出することによりＬＳ
Ｉの内部回路に発生した故障箇所を検出することを特徴
とするものであり、もう１つは、静止状態電源電流が予
め定めた所定値を越える論理動作テストパターンＰ
（ａ）の１つ手前の論理動作テストパターンＰ（ａ−
１）の電位コントラスト像Ｉ（ａ−１）と論理動作テス
トパターンＰ（ａ）の電位コントラスト像Ｉ（ａ）との
間の所定の演算処理により得られた電位コントラスト像
Ｉ（ａ／ａ−１）と、該論理動作テストパターンＰ
（ａ）の次の論理動作テストパターンＰ（ａ＋１）の電
位コントラスト像Ｉ（ａ＋１）と論理動作テストパター
ンＰ（ａ）の電位コントラスト像Ｉ（ａ）との間の所定
の演算処理により得られた電位コントラスト像Ｉ（ａ／
ａ＋１）との演算処理により共通の電位コントラスト像
を抽出することによりＬＳＩの内部回路に発生した故障
箇所を検出することを特徴とする。
【００３３】論理動作の静止状態電源電流が予め定めた
所定値を越える論理動作テストパターンが複数個不連続
状態で発生しているとき、１つは最初に抽出した論理動
作の静止状態電源電流が予め定めた所定値を越える論理
動作テストパターンでの電位コントラスト像をもとに、
以降の論理動作の静止状態電源電流が予め定めた所定値
を越える論理動作テストパターンでの電位コントラスト
像間との演算処理により同一電位コントラスト像のみを
抽出することによりＬＳＩの内部回路に発生した故障箇
所を検出することを特徴とする方法であり、もう１つ
は、各論理動作の静止状態電源電流が予め定めた所定値
を越える論理動作テストパターンにおいて、静止状態電
源電流が予め定めた所定値を越える論理動作テストパタ
ーンＰ（ａ）の１つ手前の論理動作テストパターンＰ
（ａ−１）の電位コントラスト像Ｉ（ａ−１）と論理動
作テストパターンＰ（ａ）の電位コントラスト像Ｉ
（ａ）との間の所定の演算処理により得られた電位コン
トラスト像Ｉ（ａ／ａ−１）と、該論理動作テストパタ
ーンＰ（ａ）の次の論理動作テストパターンＰ（ａ＋
１）の電位コントラスト像Ｉ（ａ＋１）と論理動作テス
トパターンＰ（ａ）の電位コントラスト像Ｉ（ａ）との
間の所定の演算処理により得られた電位コントラスト像
Ｉ（ａ／ａ＋１）との演算処理により抽出した共通の電
位コントラスト像を、演算処理にて共通の電位コントラ
スト像を抽出することにより前記ＬＳＩの内部回路に発
生した故障箇所を検出することを特徴とする。
【００３４】論理動作の静止状態電源電流が予め定めた
所定値を越える論理動作テストパターンが論理動作テス
トパターンＰ（ｍ）から論理動作テストパターンＰ（ｍ
＋ｎ）まで連続して発生しているとき、１つは静止状態
電源電流が予め定めた所定値を越える論理動作テストパ
ターンＰ（ｍ）の１つ手前の論理動作テストパターンＰ
（ｍ−１）の電位コントラスト像Ｉ（ｍ−１）と論理動
作テストパターンＰ（ｍ）の電位コントラスト像Ｉ
（ｍ）との間の所定の演算処理により得られた電位コン
トラスト像Ｉ（ｍ／ｍ−１）と、論理動作テストパター
ンＰ（ｍ）から論理動作テストパターンＰ（ｍ＋ｎ）ま
での移行にて各電位コントラスト像間を演算処理にて抽
出した共通の電位コントラスト像Ｉ（ｍ／−／ｍ＋ｎ）
と、論理動作テストパターンＰ（ｍ）の次の論理動作テ
ストパターンＰ（ｍ＋１）の電位コントラスト像Ｉ（ｍ
＋１）と論理動作テストパターンＰ（ｍ）の電位コント
ラスト像Ｉ（ｍ）との間の所定の演算処理により得られ
た電位コントラスト像Ｉ（ｍ／ｍ＋１）において、該電
位コントラスト像Ｉ（ｍ／ｍ−１）と該電位コントラス
ト像Ｉ（ｍ／−／ｍ＋ｎ）と該電位コントラスト像Ｉ
（ｍ／ｍ＋１）間の共通の電位コントラスト像を抽出す
ることによりＬＳＩの内部回路に発生した故障箇所を検
出することを特徴とするものであり、もう１つは、静止
状態電源電流が予め定めた所定値を越える論理動作テス
トパターンＰ（ｍ）から論理動作テストパターンＰ（ｍ
＋ｎ）までの移行にて共通の電位コントラスト像Ｉ（ｍ
／−／ｍ＋ｎ）を演算処理にて抽出した共通の電位コン
トラスト像Ｉ（ｍ／−／ｍ＋ｎ）と静止状態電源電流が
予め定めた所定値を越えない論理動作テストパターンＰ
（ｚ）の電位コントラスト像Ｉ（ｚ）間の演算処理によ
り、異なった像を抽出することによりＬＳＩの内部回路
に発生した故障箇所を検出することを特徴としている。
【００３５】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
【００３６】図１は、本発明の一実施形態の全体構成を
説明するための図であり、論理動作の静止状態電源電流
が予め定められた所定値を越えるＦＴＰ（ファンクショ
ナルテストパターン）を、ＥＢテスタに入力して故障箇
所を検出するためのシステム構成図である。なお、図１
はＥＢテスタの本発明に関連する構成のみが模式的に示
されており、例えばＸＹステージ及びその駆動制御装置
等は省略されている。
【００３７】図１を参照して、ＥＢテスタ（10）の鏡筒
（13）内に置かれたＤＵＴ（DeviceUnder Test；被試験
デバイス）ボード（16）上にＬＳＩ（15）を載置し、鏡
筒（13）上方に設けられた電子銃（11）より電子線（1
2）がＬＳＩ（15）上に照射される。
【００３８】ＬＳＩ（15）にはＤＵＴボード（16）を介
して外部からのテストベクター発生器（18）よりＦＴＰ
が入力される。
【００３９】電子線（12）が照射されたＬＳＩ（15）か
ら電位情報をもつ２次電子が発生する。その２次電子は
検出器（14）を介し、制御装置（17）を介して、画像表
示装置（20）上に電位コントラスト像として表示され
る。
【００４０】画像処理は、電位コントラスト像をパソコ
ンやエンジニアリングワークステーション（ＥＷＳ）等
の演算装置（20）に入力し、デジタル処理を行うことに
よりデジタル信号として抽出し、記憶装置（21）に記憶
される。
【００４１】次に、故障箇所を絞り込む際の、任意のＦ
ＴＰにおける電位コントラスト像間の演算処理の目的に
応じて得られた電位コントラスト像間の演算処理を行
う。使用するＬＳＩは後述するように、良品でもＩｄｄ
ｑ異常の不良品でもよい。
【００４２】通常、電位コントラスト像は高電位と低電
位間を２５６（＝２8）階調としたピクセル表示が用い
られている。
【００４３】各ピクセルの濃淡は主に配線上層に絶縁膜
があるとき、その絶縁膜の不均一な膜厚、パターンエッ
ジ部における電子のチャージアップ現象、さらには絶縁
膜中の電子帯電現象などによって、ＬＳＩの電位コント
ラスト像はその絶縁膜の影響で同一電位において濃淡の
ばらつきが発生する。
【００４４】さらに、配線層以外の拡散層領域も電位が
印加されているため、電位コントラスト像として表示さ
れる。このため、本来、配線パターンのみを抽出し、そ
のパターンに印加された高電位か低電位のみを表示させ
たいにもかからわず、それ以外の信号も同時に表示され
ることになる。
【００４５】図２は、ＬＳＩに加工処理やソフトウェア
処理上等の工夫を行わずに出力された電位コントラスト
像として表示される電位像の濃淡分布を示すヒストグラ
フである。図２において、Ｘ軸は濃淡度を電圧値に換算
した指標を、Ｙ軸は各濃淡度分布の頻度を示している。
【００４６】図２から明かなように、何の処理も行わず
に出力された電位コントラスト像は、まず、配線として
識別ができず、さらにＣＭＯＳ論理回路において信号レ
ベルは電源電位Ｖｄｄ値又は接地電位（ＧＮＤ）である
にもかかわらず、すべての濃淡度において分布してお
り、したがって電位コントラスト像間の演算処理はでき
ない。
【００４７】このために、本実施形態においては、信号
ラインに印加された電位コントラスト像間の演算処理を
行うために２つの工夫を行った。
【００４８】その１つは、信号ラインの形状抽出であ
る。もう１つは、同一電位における濃淡のばらつきの均
一化である。
【００４９】まず、１つ目の信号ラインの形状抽出とし
ては、図３に示すように、物理的にＬＳＩを加工する方
式である。
【００５０】例えばＲＩＥ(Relative Ion Etching；反
応性イオンエッチング)等の、プラズマ処理により異方
性エッチングにて絶縁膜のみを除去し、電気的な破壊な
くして完全な露出を行うことで配線パターンを強調させ
る手法である。この手法は、例えば、本発明者による文
献（真田他、「ＲＩＥを用いて配線層を露出したＬＳＩ
の評価」、荷電粒子ビームの工業への応用第１３２委員
会、第１２８回研究会資料「ＬＳＩテステイングシンポ
ジウム／１９９４」、第１７５−１８１頁）に記載され
ている。
【００５１】図３に示すように、多層構造のＬＳＩにお
いて異方性エッチングにより絶縁膜が除去され各層の配
線が露出されている。この方式によれば、配線パターン
のみに鮮明な電位コントラスト像を得ることができるた
め、後述する濃淡階調を８階調としたとき、例えば、１
階調目を高電位（黒）に、８階調目を低電位（白）に規
定し、その他の２〜７階調間をすべてグレイ表示にする
ことにより鮮明な配線パターンとそのパターンに印加さ
れた電位が表示される。
【００５２】もう１つの同一電位における濃淡ばらつき
の均一化方式は、図４に示すように、ソフトウェア処理
を利用した方式であり、取得された電位コントラスト像
と同一の箇所と倍率を表示する配線レイアウト（ＬＳＩ
の設計配線レイアウトデータ）を表示するパターンとの
間の相関をとる。
【００５３】そして、その配線レイアウトパターン領域
内に対応する電位像内の１つ又は複数のピクセル表示さ
れた濃淡度数（階調表示数）を配線レイアウトパターン
に指定して強制的に疑似電位表示をさせる方式である。
なお、この手法と類似の手法が、例えば文献（中前他、
「ＣＡＤレイアウトＤＵＴ配線ＳＥＭ画像との高速・高
確度マッチング法」、荷電粒子ビームの工業への応用第
１３２委員会、第１２５回研究会資料「電子ビームテス
テイングシンポジウム」、第64-69頁、1993年）に記載
されている。
【００５４】以上の方式によれば、図５に示すように、
２次電子像として取り込まれた不鮮明な電位コントラス
ト像は、配線パターン上にのみ印加された鮮明な電位像
を抽出してデジタル表示されるため、後述する各電位コ
ントラスト像間の演算処理が可能となる。
【００５５】以上のようにして得られた疑似電位表示に
よる電位像は、ＣＭＯＳ論理回路において信号レベルは
電源電位Ｖｄｄ値か接地電位（ＧＮＤ）であるため、で
きる限り小さな濃淡階調表示で十分である。
【００５６】本実施形態においては、高電位レベルと低
電位レベル間を８階調以下に設定することにより、十分
な演算処理ができた。例えば、８階調にしたとき、高電
位レベルを−４階調、低電位レベルを＋４階調とおくこ
とにより画像を抽出した。
【００５７】次に、デジタル化された各電位コントラス
ト像間の演算処理は以下のようにして行なわれる。
【００５８】電位コントラスト像間で異なった電位コン
トラスト像を抽出する演算処理は引き算（減算）を、電
位コントラスト像間で共通の電位コントラスト像を抽出
する演算処理は足し算（加算）を行う。
【００５９】加算処理は、図６に示すように、 高電位レベル＋高電位レベル＝（−４）＋（−４）＝（−８）＝−４ 高電位レベル＋低電位レベル＝（−４）＋（＋４）＝０ 低電位レベル＋高電位レベル＝（＋４）＋（−４）＝０ 低電位レベル＋低電位レベル＝（＋４）＋（＋４）＝（＋８）＝＋４ として表示される。すなわち、図６を参照して、異なる
電位レベルの配線パターン、すなわち黒（高電位）の配
線パターンと白（低電位）の配線パターン、は同一箇所
において加算処理された結果、図６の右端の破線パター
ンで示すように相殺される。
【００６０】減算処理は、図７に示すように、 高電位レベル−高電位レベル＝（−４）−（−４）＝０ 高電位レベル−低電位レベル＝（−４）−（＋４）＝（−８）＝−４ 低電位レベル−高電位レベル＝（＋４）−（−４）＝（＋８）＝＋４ 低電位レベル−低電位レベル＝（＋４）−（＋４）＝０ として表示される。すなわち、図７を参照して、同一電
位の配線パターン、すなわち諧調表示が同一の配線パタ
ーン、は同一箇所において減算処理された結果、図７の
右端の破線パターンに示すように相殺され、異なる電位
の配線パターン像のみが表示される。
【００６１】以上説明したように、電位コントラスト像
のデジタル化を図ることにより、任意の電位コントラス
ト像間の演算処理が容易に行え、抽出された像の明確な
論理を表示できる。
【００６２】さらに、演算処理により“０”と計算され
たパターンは演算処理がなされていない電位コントラス
ト像との組み合わせにおいて、常に“０”と判定する処
理を行う。
【００６３】演算処理は数値計算であると共に論理計算
でもあるため、“０”に対して（−４）や（＋４）が加
算又は減算されても“０”と定義しておく。
【００６４】一般に、ゲートアレイ製品等に代表される
ＡＳＩＣ(Application Specific Integrated Circuit)
においては、セルと称する基本論理回路の組み合わせに
よりＬＳＩを実現しているため、ＬＳＩの設計ファイル
を用いて該各セルの回路レイアウトパターンの外周のみ
を表示することが可能である。
【００６５】電位像はセル間を接続する信号配線のみを
表示することにより、より簡易に任意の電位コントラス
ト像間の演算処理を行うことができる。
【００６６】次に、静止状態電源電流が規格値を越える
ＦＴＰを用いた故障箇所の絞り込み方法について説明す
る。
【００６７】図８は、ＬＳＩに印加される、ＦＴＰ(Fun
ction Test Pattern)という論理動作テストパターンが
移行したときＬＳＩに発生するＩｄｄｑ値の関係の一例
を示すグラフであり、Ｘ軸はＦＴＰの番号を、Ｙ軸はＩ
ｄｄｑ値を表している。
【００６８】図８に示す例においては、ＦＴＰ番号Ｐ
（ａ）にのみＦＴＰでＬＳＩにＩｄｄｑ異常値が発生し
ている（なお、以下ではＦＴＰ番号Ｐ（ａ）のＦＴＰ
を、ＦＴＰ番号Ｐ（ａ）又は単にＰ（ａ）ともいう）。
【００６９】このＦＴＰを、図１に示したＥＢテスタの
テストベクター発生装置（18）に入力して、ＥＢテスタ
鏡筒（13）内部に搭載した被試験ＬＳＩ（15）を駆動し
て所望の電位コントラスト像を抽出し、被試験ＬＳＩの
故障箇所を絞り込む方式は２つある。
【００７０】第１の方式は、図９に示すように、Ｉｄｄ
ｑ異常値が発生しているＦＴＰ番号Ｐ（ａ）の電位コン
トラスト像Ｉ（ａ）と、静止状態電源電流が規格値を越
えない複数のＦＴＰ、Ｐ（ｚ）の電位コントラスト像Ｉ
（ｚ）と、を画像表示装置及び演算装置（20）と記憶装
置（21）に取り込み、電位コントラスト像Ｉ（ａ）から
Ｉ（ｚ）を減算することにより、異なった像を抽出しＬ
ＳＩの内部回路に発生した故障箇所を絞り込む方法であ
る。
【００７１】第２の方式は、図１０に示すように、Ｉｄ
ｄｑ異常値が発生しているＦＴＰ番号Ｐ（ａ）の１つ手
前のＦＴＰであるＰ（ａ−１）の電位コントラスト像Ｉ
（ａ−１）と、ＦＴＰ番号Ｐ（ａ）の電位コントラスト
像Ｉ（ａ）間の減算処理により変化した電位コントラス
ト像Ｉ（ａ／ａ−１）と、ＦＴＰ番号Ｐ（ａ）の次の論
理動作テストパターンＰ（ａ＋１）の電位コントラスト
像Ｉ（ａ＋１）とＦＴＰ番号Ｐ（ａ）の電位コントラス
ト像Ｉ（ａ）間の減算処理により変化した電位コントラ
スト像Ｉ（ａ／ａ＋１）との加算処理により共通の電位
コントラスト像を抽出することにより、ＬＳＩの内部回
路に発生した故障箇所を検出するものである。
【００７２】図１１は、ＬＳＩに印加するＦＴＰの移行
によりＬＳＩに発生するＩｄｄｑ値の関係の他の例を示
すグラフであり、Ｘ軸はＦＴＰの番号を、Ｙ軸はＩｄｄ
ｑ値を表している。
【００７３】図１１に示す例においては、ＦＴＰ番号Ｐ
（ａ）、Ｐ（ｂ）、Ｐ（ｃ）はとびとびのＦＴＰでＩｄ
ｄｑ異常値が発生している。
【００７４】このＦＴＰを、図１に示したＥＢテスタの
テストベクター発生装置（18）に入力して、ＥＢテスタ
鏡筒（13）内部に搭載した被試験ＬＳＩ（15）を駆動し
て所望の電位コントラスト像を抽出し、被試験ＬＳＩの
故障箇所を絞り込む方式は２つある。
【００７５】第１の方式は、Ｉｄｄｑ異常値が発生して
いるＦＴＰ番号Ｐ（ａ）、Ｐ（ｂ）、Ｐ（ｃ）での電位
コントラスト像を画像表示装置及び演算装置（20）と記
憶装置（21）に取り込み、上述した演算処理により故障
箇所を絞り込む方法である。
【００７６】この場合、ＦＴＰ番号Ｐ（ａ）、Ｐ
（ｂ）、Ｐ（ｃ）においてのみＩｄｄｑ異常値が発生し
ているため、発生源はそれら３つのＦＴＰに共通の論理
に固定されている。従って、それら３つのＦＴＰにて取
り込んだ電位コントラスト像間の加算処理を行うことに
より、故障箇所を絞り込むことができる。
【００７７】図１２はＦＴＰ番号Ｐ（ａ）、Ｐ（ｂ）、
Ｐ（ｃ）での電位コントラスト像間の加算処理を行うこ
とにより抽出した故障箇所の検出方法を説明するための
図である。
【００７８】図１２を参照して、まずデジタル化された
ＦＴＰ番号Ｐ（ａ）とＰ（ｂ）の電位コントラスト像Ｉ
（ａ）、Ｉ（ｂ）間での加算処理を行う。
【００７９】この処理にて抽出された電位コントラスト
像Ｉ（ａ＋ｂ）にて同一の電位レベルの配線パターンが
抽出され、異なった電位のパターンは、演算処理にて
“０”となり、以降の電位コントラスト像間処理にて、
“０”として処理される。
【００８０】実際の処理画像における電位コントラスト
像はグレー表示される（図中、破線パターン参照）。
【００８１】次に、電位コントラスト像Ｉ（ａ＋ｂ）と
デジタル化されたＦＴＰ番号Ｐ（ｃ）での電位コントラ
スト像間での加算処理を行う。その結果、電位コントラ
スト像Ｉ（ａ＋ｂ＋ｃ）画像が抽出される。
【００８２】そして、図１２の右端の電位コントラスト
像Ｉ（ａ＋ｂ＋ｃ）画像において、矢印で示した配線パ
ターンが絞り込まれ、高電位レベルに印加されたときＩ
ｄｄｑ電流異常が発生することが判明される。
【００８３】図１３及び図１４に示す第２の方法は、前
述した第１の方法に比べて、より絞り込み精度と処理時
間を短縮する方法である。
【００８４】図１１に示したＩｄｄｑ異常値が発生して
いるＦＴＰ番号Ｐ（ａ）、Ｐ（ｂ）、Ｐ（ｃ）の各々の
ＦＴＰでの前後のＦＴＰとの論理の変化を演算処理にて
電位コントラスト像として抽出し、次にそれらの抽出さ
れた電位コントラスト像間の演算処理を行いながらＩｄ
ｄｑ異常発生箇所を絞り込む。
【００８５】まず、図１１に示すＦＴＰ番号Ｐ（ａ）に
注目したとき、Ｐ（ａ）前後のＦＴＰとの論理の変化か
ら、Ｉｄｄｑ異常発生箇所を含む配線パターン抽出のた
めの演算処理について説明する。
【００８６】ＦＴＰ番号Ｐ（ａ）の一つ前のＰ（ａ−
１）とＰ（ａ）間の論理の変化は、ＦＴＰがＰ（ａ−
１）からＰ（ａ）へ移行したとき、初めてＩｄｄｑ異常
値が発生する論理状態となるため、Ｐ（ａ）からＰ（ａ
−１）の減算処理にて論理の変化した信号ラインを抽出
する。
【００８７】図１３（Ａ）は、ＦＴＰ番号Ｐ（ａ）の電
位コントラスト像Ｉ（ａ）からＰ（ａ−１）の電位コン
トラスト像Ｉ（ａ−１）の減算処理を行うことによりＩ
ｄｄｑ異常発生箇所を含む電位コントラスト像Ｉ（ａ／
ａ−１）を抽出する演算処理を示す。
【００８８】この処理にて抽出された電位コントラスト
像Ｉ（ａ／ａ−１）は、ＦＴＰ番号Ｐ（ａ）と一つ前の
Ｐ（ａ−１）間での異なった電位の信号ラインが抽出さ
れ、同一の電位レベルの配線パターンは演算処理にて
“０”として処理される。
【００８９】同様にＰ（ａ）の後のＰ（ａ＋１）とＰ
（ａ）間の論理の変化は、ＦＴＰがＰ（ａ）からＰ（ａ
＋１）へ移行したとき、Ｉｄｄｑ異常が消える論理状態
となるため、Ｐ（ａ）からＰ（ａ＋１）の減算処理にて
論理の変化した信号ラインを抽出する。
【００９０】図１３（Ｂ）は、ＦＴＰ番号Ｐ（ａ）の電
位コントラスト像Ｉ（ａ）から一つ後のＦＴＰ番号Ｐ
（ａ＋１）の電位コントラスト像Ｉ（ａ＋１）の減算処
理を行うことにより、Ｉｄｄｑ異常発生箇所を含む電位
コントラスト像Ｉ（ａ／ａ＋１）を抽出する演算処理を
示す。
【００９１】この処理にて抽出された電位コントラスト
像Ｉ（ａ／ａ＋１）はＰ（ａ）とＰ（ａ＋１）間での異
なった電位の信号ラインが抽出され、同一の電位レベル
の配線パターンは演算処理にて“０”として処理され
る。
【００９２】次に、図１３（Ｃ）に示すように、電位コ
ントラスト像Ｉ（ａ／ａ−１）と電位コントラスト像Ｉ
（ａ／ａ＋１）間の共通の電位像を抽出するため、加算
処理が実行され、電位コントラスト像Ｉ（Ａ）を抽出す
る。
【００９３】同様に、ＦＴＰ番号Ｐ（ｂ）、Ｐ（ｃ）の
各々のＦＴＰの前後のＦＴＰとの論理の変化が電位コン
トラスト像Ｉ（Ｂ）、Ｉ（Ｃ）として抽出される。抽出
された電位コントラスト像Ｉ（Ａ）、Ｉ（Ｂ）、Ｉ
（Ｃ）間は加算処理を行うことによりＩｄｄｑ異常発生
箇所を絞り込むことが可能となる。
【００９４】図１４（Ｄ）は、加算処理演算を示す。そ
の結果、電位コントラスト像Ｉ（Ａ＋Ｂ＋Ｃ）画像が抽
出される。そして、図中、電位コントラスト像Ｉ（Ａ＋
Ｂ＋Ｃ）画像において矢印で示した配線パターンが絞り
込まれ、高電位レベルに印加されたときＩｄｄｑ電流異
常が発生することが判明される。
【００９５】図１５は、ＦＴＰの移行にて発生するＩｄ
ｄｑ値の関係の更に別の例を示すグラフであり、Ｘ軸は
ＦＴＰの番号を、Ｙ軸はＩｄｄｑ値を表している。図１
５に示す例において、ＦＴＰ番号ｐ（ｍ）からｐ（ｍ＋
ｎ）まで連続してＩｄｄｑ異常値が発生している。
【００９６】このＦＴＰを、図１に示したＥＢテスタの
テストベクター発生装置に入力して、ＥＢテスタ鏡筒内
部に搭載したＬＳＩを駆動して所望の電位コントラスト
像を抽出し、故障箇所を絞り込む方式は２つある。
【００９７】第１の方法は、図１６に模式的に示すよう
に、Ｉｄｄｑ異常値が発生するが、ＦＴＰ番号Ｐ（ｍ）
の１つ手前のＦＴＰ番号Ｐ（ｍ−１）の電位コントラス
ト像Ｉ（ｍ−１）とＦＴＰ番号Ｐ（ｍ）の電位コントラ
スト像Ｉ（ｍ）間において変化した電位コントラスト像
を抽出するために、Ｉ（ｍ）からＩ（ｍ−１）を減算処
理することにより電位コントラスト像Ｉ（ｍ／ｍ−１）
を抽出する。
【００９８】次に、ＦＴＰ番号Ｐ（ｍ）からＦＴＰ番号
Ｐ（ｍ＋ｎ）までの移行にて各電位コントラスト像間を
加算処理することにより共通の電位コントラスト像Ｉ
（ｍ／−／ｍ＋ｎ）を抽出する。
【００９９】さらに、ＦＴＰ番号Ｐ（ｍ＋ｎ）の次のＦ
ＴＰであるＰ（ｍ＋ｎ＋１）の電位コントラスト像Ｉ
（ｍ＋ｎ＋１）とＦＴＰ番号Ｐ（ｍ＋ｎ）の電位コント
ラスト像Ｉ（ｍ＋ｎ）間の減算処理を行うことにより変
化した電位コントラスト像Ｉ（ｍ＋ｎ／ｍ＋ｎ＋１）を
抽出する。
【０１００】そして、これらの収集した電位コントラス
ト像Ｉ（ｍ／ｍ−１）と電位コントラスト像Ｉ（ｍ／−
／ｍ＋ｎ）と電位コントラスト像Ｉ（ｍ＋ｎ／ｍ＋ｎ＋
１）間を加算処理することにより共通の電位コントラス
ト像を抽出することによりＬＳＩの内部回路に発生した
故障箇所を検出することができる。
【０１０１】第２の方法は、図１７に示すように、第１
の方法と同様、Ｉｄｄｑ異常値が発生するＦＴＰ番号Ｐ
（ｍ）から、ＦＴＰ番号Ｐ（ｍ＋ｎ）までの移行にて共
通の電位コントラスト像Ｉ（ｍ／−／ｍ＋ｎ）を加算処
理にて抽出し、その電位コントラスト像Ｉ（ｍ／−／ｍ
＋ｎ）をもとに、Ｉｄｄｑ値が正常なＦＴＰであるＰ
（ｚ）の電位コントラスト像Ｉ（ｚ）間との減算処理に
より、異なった像を抽出することによりＬＳＩの内部回
路に発生した故障箇所を検出することができる。
【０１０２】以上、本実施形態によれば、ＣＭＯＳ型Ｌ
ＳＩ内部に発生するＩｄｄｑ異常の故障箇所を確実に、
効率的に検出し、故障箇所を最小の工数とコストにて絞
り込むことが可能である。
【０１０３】すなわち、本実施形態は、上記したよう
に、Ｉｄｄｑ異常が発生するＦＴＰ番号の情報だけか
ら、ＬＳＩ内部の故障箇所を絞り込むものであり、工数
及び解析時間を短縮及び効率化し、容易な解析を可能と
する。また、本実施形態においては、ＬＳＩに出力異常
が発生しなくてもよく、Ｉｄｄｑ異常が発生するＦＴＰ
番号の情報だけから不良品の故障箇所を絞り込むことが
可能とされ、このため、従来不可能であったＩｄｄｑ異
常は発生するが出力異常はない不良品に関しても、故障
解析を可能としている。近時、グローバリゼーションの
進展において、遠隔地でのＬＳＩの生産やＬＳＩの販売
が行われている。本発明の方法を用いることにより、遠
隔地からのＩｄｄｑ異常が発生するＦＴＰ番号の情報だ
けから迅速に故障箇所を絞り込むことができるためＣＳ
（カストマサティスファクション）の観点からも大変有
効な方式であることは明らかである。
【０１０４】
【発明の効果】以上説明したように、本発明は、ＥＢテ
スタによるＬＳＩの配線の電位コントラスト像の解析か
ら故障箇所を絞り込むものであり、Ｉｄｄｑ異常が発生
するＦＴＰ番号の情報だけから故障箇所を絞り込むこと
を特徴とするものである。このため、従来のような良品
と不良品の比較による電位像の違いの観察ではないた
め、良品と不良品を迅速に交換比較するためのＥＢテス
タのハードウェア上の工夫や、良品と不良品のパターン
像を正確に重ねるためのソフトウェア上の工夫は不要と
され、工数及び解析時間を短縮及び効率化し、容易な解
析を可能とする。
【０１０５】また、本発明は出力異常が発生しなくても
よく、Ｉｄｄｑ異常が発生するＦＴＰ番号の情報だけか
ら不良品の故障箇所を絞り込むことが可能とされ、この
ため、従来不可能であったＩｄｄｑ異常は発生するが出
力異常はない不良品に関しても、故障解析を可能とする
という特段の効果を有する。
【０１０６】さらに、本発明によれば、Ｉｄｄｑ異常値
の大小に全く無関係にリーク箇所を絞り込むことが可能
とされるために、リーク電流の大きさで使い分けていた
解析装置の準備等は不要とされ、さらには任意のリーク
電流値の設定により、そのリーク値が発生するＦＴＰ番
号さえわかれば解析ができるという大きな効果がある。
【０１０７】そして、本発明の解析方法はＬＳＩ内部の
回路構成や回路動作がわからない場合であっても、自動
的に故障箇所を絞り込むことができるというメリットが
ある。
【０１０８】以上の効果により、本発明は、従来のＥＢ
テスタによるＩｄｄｑ異常品の解析では不可能であっ
た、ＣＭＯＳ型ＬＳＩ内部に発生するＩｄｄｑ異常の故
障箇所を確実に、効率的に検出し、故障箇所を最小の工
数とコストにて絞り込むことが可能である。
【０１０９】現在、グローバリゼーションの進展におい
て、遠隔地でのＬＳＩの生産やＬＳＩの販売が行われて
いる。本発明の方法を用いることにより、遠隔地からの
Ｉｄｄｑ異常が発生するＦＴＰ番号の情報だけから迅速
に故障箇所を絞り込むことができるためＣＳの観点から
も大変有効な方式であることは明らかである。
【図面の簡単な説明】
【図１】本発明の一実施形態の全体構成を説明するため
の図であり、論理動作の静止状態電源電流があらかじめ
定められた所定値を越えるＦＴＰをＥＢテスタに入力し
て故障箇所を検出するためのシステム構成図である。
【図２】ＬＳＩに加工処理やソフト上の工夫を行わずに
出力された電位コントラスト像として表示される電位像
の濃淡分布を示すヒストグラフである。
【図３】物理的にＬＳＩを加工する方式を説明するため
の図である。
【図４】ソフトウェア処理を用いて、取得された電位コ
ントラスト像と同一箇所と倍率を表示する配線レイアウ
トを電位像を表示するパターン合成法の説明するための
図である。
【図５】ＬＳＩに加工処理やソフトウェア上の工夫の前
後での電位コントラスト像の説明するための図である。
【図６】本発明の一実施形態における、電位像の加算処
理を説明するための図である。
【図７】本発明の一実施形態における、電位像の減算処
理を説明するための図である。
【図８】ＦＴＰとＩｄｄｑ値の関係の一例を示すグラフ
であり、一ヵ所のみにＩｄｄｑ異常値が検出された場合
のグラフである。
【図９】図８に示す例においてＩｄｄｑ異常箇所を絞り
込むための、本発明に係る第１の方法を説明するための
図である。
【図１０】図８に示す例においてＩｄｄｑ異常箇所を絞
り込むための、本発明に係る第２の方法を説明するため
の図である。
【図１１】ＦＴＰとＩｄｄｑ値の関係の他の例を示すグ
ラフであり、とびとびのＦＴＰでＩｄｄｑ異常値が検出
された場合のグラフである。
【図１２】図１１に示す例においてＩｄｄｑ異常箇所を
絞り込むための、本発明に係る第１の方法を説明するた
めの図である。
【図１３】図１１に示す例においてＩｄｄｑ異常箇所を
絞り込むための、本発明に係る第２の方法を工程順に説
明するための図である。
【図１４】図１１に示す例においてＩｄｄｑ異常箇所を
絞り込むための、本発明に係る第２の方法を工程順に説
明するための図である。
【図１５】ＦＴＰとＩｄｄｑ値の関係の更に別の例を示
すグラフであり、連続した複数のＦＴＰでＩｄｄｑ異常
値が検出された場合のグラフである。
【図１６】図１５に示す例においてＩｄｄｑ異常箇所を
絞り込むための、本発明に係る第１の方法を説明するた
めの図である。
【図１７】図１５に示す例においてＩｄｄｑ異常箇所を
絞り込むための、本発明に係る第２の方法を説明するた
めの図である。
【符号の説明】 １１ 電子銃 １２ 電子ビーム １３ 鏡筒 １４ 検出器 １５ ＬＳＩ（被試験ＬＳＩ） １６ ボード（テストボード） １７ 制御装置 １８ テストベクター発生装置 ２０ 画像表示装置 ２１ 記憶装置

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】ＬＳＩの入力端子に信号を入力した際に発
    生する論理動作を静止電源電流が予め定めた所定の値を
    越える論理動作テストパターンを用いて前記ＬＳＩの内
    部回路に発生した故障箇所を絞り込む方法であって、 電子線を前記ＬＳＩ上に照射したときに発生する２次電
    子を検出し、電位の違いに応じて異なる２次電子エネル
    ギー分布を利用して各照射点における電位コントラスト
    像を表示して前記ＬＳＩ内部の論理情報を解析する解析
    装置を用いて、前記故障箇所の検出を行なうことを特徴
    とする故障箇所の絞り込み方法。
  2. 【請求項２】故障箇所の絞り込みに使用する前記ＬＳＩ
    が良品または静止電源電流（Ｉｄｄｑ）異常品であるこ
    とを特徴とする請求項１記載の故障箇所の絞り込み方
    法。
  3. 【請求項３】前記ＬＳＩの入力端子に論理動作テストパ
    ターンを入力したときに得られる配線パターンの電位コ
    ントラスト像をデジタル符号化してなるデジタル信号と
    して抽出し、各論理動作テストパターンの電位コントラ
    スト像間で所定の演算処理を行うことにより前記ＬＳＩ
    の内部回路に発生した故障箇所を検出することを特徴と
    する請求項１記載の故障箇所の絞り込み方法。
  4. 【請求項４】前記配線パターンの電位コントラスト像の
    デジタル表示は配線の高電位レベルと低電位レベル間を
    ２n階調にて、ｎを所定の正整数以下とし、高電位レベ
    ルを〔−２(n-1)〕、低電位レベルを〔＋２(n-1)〕、と
    して、前記ＬＳＩの内部回路に発生した故障箇所を検出
    することを特徴とする請求項３記載の故障箇所の絞り込
    み方法。
  5. 【請求項５】前記所定の正整数ｎを３以下としたことを
    特徴とする請求項４記載の故障箇所の絞り込み方法。
  6. 【請求項６】前記各論理動作テストパターンの電位コン
    トラスト像間で行う演算処理が、電位コントラスト像間
    で異なった電位コントラスト像を抽出する演算処理は、
    前記電位コントラスト像間の引き算を行い、前記ＬＳＩ
    の内部回路に発生した故障箇所を検出することを特徴と
    する請求項４記載の故障箇所の絞り込み方法。
  7. 【請求項７】前記各論理動作テストパターンの電位コン
    トラスト像間で行う演算処理が、電位コントラスト像間
    で共通の電位コントラスト像を抽出する演算処理は、前
    記電位コントラスト像間の足し算を行うことにより、前
    記ＬＳＩの内部回路に発生した故障箇所を検出すること
    を特徴とする請求項４記載の故障箇所の絞り込み方法。
  8. 【請求項８】前記電子線を照射するＬＳＩは、異方性エ
    ッチングにより絶縁膜のみを除去し、配線層表面を露出
    させてなるＬＳＩであることを特徴とする請求項１記載
    の故障箇所の絞り込み方法。
  9. 【請求項９】演算処理を行うために用いられる電位コン
    トラスト像が、電位コントラスト像として抽出された配
    線上に表示されている、１個または複数個のピクセル濃
    淡階調を収集して、電位を判別し、次に、電位コントラ
    スト像として抽出された配線と同一箇所にあたる配線レ
    イアウトパターン上に該判別した電位を割り振ることに
    より疑似電位表示をさせ、 該疑似電位表示配線レイアウトパターンを用いて演算処
    理を行うことにより前記ＬＳＩの内部回路に発生した故
    障箇所を検出することを特徴とする請求項３記載の故障
    箇所の絞り込み方法。
  10. 【請求項１０】前記ＬＳＩを構成する各基本論理回路は
    該基本論理回路レイアウトパターンの外周のみを表示
    し、電位コントラスト像は該基本論理回路間を接続する
    信号配線のみを表示することを特徴とする前記ＬＳＩの
    内部回路に発生した故障箇所を検出することを特徴とす
    る請求項１記載の故障箇所の絞り込み方法。
  11. 【請求項１１】前記静止状態電源電流が予め定めた所定
    値を越える論理動作テストパターンＰ（ａ）の電位コン
    トラスト像Ｉ（ａ）と、前記静止状態電源電流が前記予
    め定めた所定値を越えない論理動作テストパターンＰ
    （ｚ）の電位コントラスト像Ｉ（ｚ）との間の演算処理
    により異なった像を抽出し、これにより前記ＬＳＩの内
    部回路に発生した故障箇所を検出することを特徴とする
    請求項１記載の故障箇所の絞り込み方法。
  12. 【請求項１２】前記静止状態電源電流が予め定めた所定
    値を越える論理動作テストパターンＰ（ａ）の１つ手前
    の論理動作テストパターンＰ（ａ−１）の電位コントラ
    スト像Ｉ（ａ−１）と、前記論理動作テストパターンＰ
    （ａ）の電位コントラスト像Ｉ（ａ）との間の所定の演
    算処理により得られた電位コントラスト像Ｉ（ａ／ａ−
    １）と、 該論理動作テストパターンＰ（ａ）の次の論理動作テス
    トパターンＰ（ａ＋１）の電位コントラスト像Ｉ（ａ＋
    １）と論理動作パターンＰ（ａ）の電位コントラスト像
    Ｉ（ａ）との間の所定の演算処理により得られた電位コ
    ントラスト像Ｉ（ａ／ａ＋１）と、 の演算処理により共通の電位コントラスト像を抽出し、 前記ＬＳＩの内部回路に発生した故障箇所を検出するこ
    とを特徴とする請求項１記載の故障箇所の絞り込み方
    法。
  13. 【請求項１３】論理動作の静止状態電源電流が予め定め
    た所定値を越える論理動作テストパターンが複数個不連
    続状態で発生しているときに、 最初に抽出した論理動作の静止状態電源電流が予め定め
    た所定値を越える論理動作テストパターンでの電位コン
    トラスト像をもとに、以降の論理動作の静止状態電源電
    流が前記予め定めた所定値を越える論理動作テストパタ
    ーンでの電位コントラスト像間との演算処理により同一
    電位コントラスト像のみを抽出することにより、前記Ｌ
    ＳＩの内部回路に発生した故障箇所を検出することを特
    徴とする請求項１記載の故障箇所の絞り込み方法。
  14. 【請求項１４】論理動作の静止状態電源電流が予め定め
    た所定値を越える論理動作テストパターンが複数個不連
    続状態で発生しているときに、各論理動作の静止状態電
    源電流が前記予め定めた所定値を越える論理動作テスト
    パターンにおいて、 静止状態電源電流が前記予め定めた所定値を越える論理
    動作テストパターンＰ（ａ）の１つ手前の論理動作テス
    トパターンＰ（ａ−１）の電位コントラスト像Ｉ（ａ−
    １）と論理動作テストパターンＰ（ａ）の電位コントラ
    スト像Ｉ（ａ）との間の所定の演算処理により得られた
    電位コントラスト像Ｉ（ａ／ａ−１）と、 該論理動作テストパターンＰ（ａ）の次の論理動作テス
    トパターンＰ（ａ＋１）の電位コントラスト像Ｉ（ａ＋
    １）と論理動作テストパターンＰ（ａ）の電位コントラ
    スト像Ｉ（ａ）との間の所定の演算処理により得られた
    電位コントラスト像Ｉ（ａ／ａ＋１）と、 の演算処理により抽出した共通の電位コントラスト像
    を、演算処理にて抽出した共通の電位コントラスト像Ｉ
    （Ａ）と、 前述と同様な方法で抽出した、その他の論理動作の静止
    状態電源電流が前記予め定めた所定値を越える論理動作
    テストパターンでの複数の電位コントラスト像（Ｉ
    （Ｂ），Ｉ（Ｃ），…）間の、共通の電位コントラスト
    像を演算処理にて抽出することにより、前記ＬＳＩの内
    部回路に発生した故障箇所を検出することを特徴とする
    請求項１記載の故障箇所の絞り込み方法。
  15. 【請求項１５】論理動作の静止状態電源電流が予め定め
    た所定値を越える論理動作テストパターンが論理動作テ
    ストパターンＰ（ｍ）から論理動作テストパターンＰ
    （ｍ＋ｎ）まで連続して発生しているとき、 静止状態電源電流が前記予め定めた所定値を越える論理
    動作テストパターンＰ（ｍ）の１つ手前の論理動作テス
    トパターンＰ（ｍ−１）の電位コントラスト像Ｉ（ｍ−
    １）と論理動作テストパターンＰ（ｍ）の電位コントラ
    スト像Ｉ（ｍ）との間の所定の演算処理により得られた
    電位コントラスト像Ｉ（ｍ／ｍ−１）と、 論理動作テストパターンＰ（ｍ）から論理動作テストパ
    ターンＰ（ｍ＋ｎ）までの移行にて各電位コントラスト
    像間を演算処理にて抽出した共通の電位コントラスト像
    Ｉ（ｍ／−／ｍ＋ｎ）と、 論理動作テストパターンＰ（ｍ）の次の論理動作テスト
    パターンＰ（ｍ＋１）と論理動作テストパターンＰ
    （ｍ）の電位コントラスト像Ｉ（ｍ）との間の所定の演
    算処理により得られた電位コントラスト像Ｉ（ｍ／ｍ＋
    １）において、 該電位コントラスト像Ｉ（ｍ／ｍ−１）と該電位コント
    ラスト像Ｉ（ｍ／−／ｍ＋ｎ）と該電位コントラスト像
    Ｉ（ｍ／ｍ＋１）間の共通の電位コントラスト像を抽出
    することにより、前記ＬＳＩの内部回路に発生した故障
    箇所を検出することを特徴とする請求項１記載の故障箇
    所の絞り込み方法。
  16. 【請求項１６】論理動作の静止状態電源電流が予め定め
    た所定値を越える論理動作テストパターンが論理動作テ
    ストパターンＰ（ｍ）から論理動作テストパターンＰ
    （ｍ＋ｎ）まで連続して発生しているとき、静止状態電
    源電流が前記予め定めた所定値を越える論理動作テスト
    パターンｐ（ｍ）から論理動作テストパターンＰ（ｍ＋
    ｎ）までの移行にて共通の電位コントラスト像Ｉ（ｍ／
    ｍ＋ｎ）を演算処理にて抽出した共通の電位コントラス
    ト像Ｉ（ｍ／ｍ＋ｎ）と、 静止状態電源電流が前記予め定めた所定値を越えない論
    理動作テストパターンＰ（ｚ）の電位コントラスト像Ｉ
    （ｚ）間の演算処理により、異なった像を抽出すること
    により、前記ＬＳＩの内部回路に発生した故障箇所を検
    出することを特徴とする請求項１記載の故障箇所の絞り
    込み方法。
JP7274842A 1995-09-28 1995-09-28 Ｃｍｏｓ論理回路の故障箇所特定方法 Expired - Lifetime JP2900858B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7274842A JP2900858B2 (ja) 1995-09-28 1995-09-28 Ｃｍｏｓ論理回路の故障箇所特定方法
US08/714,298 US5943346A (en) 1995-09-28 1996-09-18 Fault point estimating system using abnormal current and potential contrast images
DE19638633A DE19638633A1 (de) 1995-09-28 1996-09-20 Fehlerpunkt-Erfassungssystem mit Auswertung von anomalem Strom und Potentialkontrastbildern
KR1019960041878A KR100243828B1 (ko) 1995-09-28 1996-09-24 비정상 전류 및 전위 콘트라스트 화상을 사용하는 고장 지점 평가 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7274842A JP2900858B2 (ja) 1995-09-28 1995-09-28 Ｃｍｏｓ論理回路の故障箇所特定方法

Publications (2)

Publication Number Publication Date
JPH0996662A true JPH0996662A (ja) 1997-04-08
JP2900858B2 JP2900858B2 (ja) 1999-06-02

Family

ID=17547350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7274842A Expired - Lifetime JP2900858B2 (ja) 1995-09-28 1995-09-28 Ｃｍｏｓ論理回路の故障箇所特定方法

Country Status (4)

Country Link
US (1) US5943346A (ja)
JP (1) JP2900858B2 (ja)
KR (1) KR100243828B1 (ja)
DE (1) DE19638633A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192494B1 (en) 1997-06-11 2001-02-20 Nec Corporation Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor
JP2009008627A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 検査故障解析方法及び検査故障解析装置
JP2009200059A (ja) * 2000-12-28 2009-09-03 Semiconductor Energy Lab Co Ltd 発光装置の欠陥部の検出方法
WO2014141463A1 (ja) * 2013-03-15 2014-09-18 パイオニア株式会社 発光装置及び発光装置の検査方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202022A (ja) * 1998-01-19 1999-07-30 Canon Inc 半導体装置の故障解析方法および半導体装置の特性測定法
JP4174167B2 (ja) * 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
US6573735B2 (en) * 2000-06-22 2003-06-03 Qualcomm Incorporated Reliability of vias and diagnosis by e-beam probing
KR100613169B1 (ko) * 2004-10-12 2006-08-17 삼성전자주식회사 무접촉 반도체 소자 테스트 장치 및 테스트 방법
KR101720077B1 (ko) * 2009-07-28 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 검사 방법 및 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022649A (ja) * 1988-06-15 1990-01-08 Nec Corp 半導体装置の故障解析方法
JPH0479343A (ja) * 1990-07-23 1992-03-12 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の解析方法および解析装置
JPH0572288A (ja) * 1991-09-11 1993-03-23 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ型集積回路の試験装置及び試験方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920961B2 (ja) * 1989-10-20 1999-07-19 富士通株式会社 パターンの測長方法
JPH03227548A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の測定装置
EP0504944B1 (en) * 1991-03-22 1998-09-23 Nec Corporation Method of analyzing fault using electron beam
US5406505A (en) * 1992-12-15 1995-04-11 Electronic And Telecommunications Research Institute Method of and apparatus for measuring energy gap of semiconductor
JPH0714898A (ja) * 1993-06-23 1995-01-17 Mitsubishi Electric Corp 半導体ウエハの試験解析装置および解析方法
US5528156A (en) * 1993-07-30 1996-06-18 Advantest Corporation IC analysis system and electron beam probe system and fault isolation method therefor
DE4433733A1 (de) * 1993-09-21 1995-03-23 Advantest Corp IC-Analysesystem mit einer Ladungsteilchenstrahlvorrichtung
JPH07280890A (ja) * 1994-04-08 1995-10-27 Advantest Corp Ｉｃ試験装置並びにそれに使われるイオンビームテスタ及びこの装置を用いたｉｃの不良部分の特定方法
DE19526194C2 (de) * 1994-07-18 2002-11-07 Advantest Corp Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022649A (ja) * 1988-06-15 1990-01-08 Nec Corp 半導体装置の故障解析方法
JPH0479343A (ja) * 1990-07-23 1992-03-12 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の解析方法および解析装置
JPH0572288A (ja) * 1991-09-11 1993-03-23 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ型集積回路の試験装置及び試験方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192494B1 (en) 1997-06-11 2001-02-20 Nec Corporation Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor
US8273583B2 (en) 2000-12-28 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP2009200059A (ja) * 2000-12-28 2009-09-03 Semiconductor Energy Lab Co Ltd 発光装置の欠陥部の検出方法
US7871930B2 (en) 2000-12-28 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP4669555B2 (ja) * 2000-12-28 2011-04-13 株式会社半導体エネルギー研究所 発光装置の欠陥部の検出方法
JP2012138369A (ja) * 2000-12-28 2012-07-19 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US8367439B2 (en) 2000-12-28 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP2014044959A (ja) * 2000-12-28 2014-03-13 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US8980660B2 (en) 2000-12-28 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US9412948B2 (en) 2000-12-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP2009008627A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 検査故障解析方法及び検査故障解析装置
WO2014141463A1 (ja) * 2013-03-15 2014-09-18 パイオニア株式会社 発光装置及び発光装置の検査方法
JPWO2014141463A1 (ja) * 2013-03-15 2017-02-16 パイオニア株式会社 発光装置及び発光装置の検査方法

Also Published As

Publication number Publication date
US5943346A (en) 1999-08-24
KR100243828B1 (ko) 2000-03-02
JP2900858B2 (ja) 1999-06-02
DE19638633A1 (de) 1997-04-03
KR970018324A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
JP6629934B2 (ja) 試験方策を生成する方法およびそのシステム
US7786436B1 (en) FIB based open via analysis and repair
US7592827B1 (en) Apparatus and method for electrical detection and localization of shorts in metal interconnect lines
JP2007127499A (ja) 非破壊検査装置および非破壊検査方法
TW201022662A (en) System and method for photoemission-based defect detection
JP2900858B2 (ja) Ｃｍｏｓ論理回路の故障箇所特定方法
JPWO2020003458A1 (ja) 半導体検査装置
JPH0715707B2 (ja) 高解像度画像圧縮方法及び装置
JP2009300202A (ja) 半導体装置の検査方法及び半導体装置の検査装置
Collin et al. Device testing and SEM testing tools
EP0667535A2 (en) Electron beam tester and testing method using the same
US6900065B2 (en) Apparatus and method for enhanced voltage contrast analysis
JP2001077163A (ja) 欠陥検出方法
JP3287332B2 (ja) 半導体集積回路の断線故障検出装置及びその断線故障検出方法
JP3116856B2 (ja) 半導体集積回路の断線故障検出方法
JP2894078B2 (ja) 集積回路装置の故障解析装置及び故障解析方法
JP2814953B2 (ja) 故障モードの特定方法
JP3237601B2 (ja) メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法
Solovey et al. Autoencoder-based defect detection is applied to CAFM images of periodical structures
Sanada et al. Defect mode classification in logic LSI manufacturing process using I/sub DDQ
JP3112263B2 (ja) 配線ショート箇所検出方法及びその検査装置
Perdu et al. From IDDQ Fault Detection to Defect Localization in Logic CMOS Integrated Circuits: Key Issues
US20040143803A1 (en) Simulated voltage contrast image generator and comparator
JPS61198069A (ja) 集積回路の試験方法および試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990216