JPH0479343A - 半導体集積回路の解析方法および解析装置 - Google Patents
半導体集積回路の解析方法および解析装置Info
- Publication number
- JPH0479343A JPH0479343A JP19430390A JP19430390A JPH0479343A JP H0479343 A JPH0479343 A JP H0479343A JP 19430390 A JP19430390 A JP 19430390A JP 19430390 A JP19430390 A JP 19430390A JP H0479343 A JPH0479343 A JP H0479343A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- weak light
- pattern
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000004458 analytical method Methods 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 claims description 8
- 230000020169 heat generation Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003031 high energy carrier Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路の故障解析方法および解析装置
に関するものである。
に関するものである。
（従来の技術）
従来、故障した集積回路のチップ上の故障位置を特定す
る手段として、電子ビームテスタによる回路ノードの電
位測定方法および一定の温度で相変化を生ずる液晶によ
る発熱点検出方法が用いられている。電子ビームテスタ
では、集積回路チップ上に電子ビームを照射したとき発
生する２次電子を検出し、２次電子の発生量から回路ノ
ードの電位を測定し、その電位が正常か否がを判定する
方法である。この方法Ｃ二よると、集積回路内の回路の
各ノードの電位を個々にチエツクする必要があり長時間
を要する。さらに多層配線を有する集積回路では、最上
層配線以外の配線は２次電子の発生量が少なくなるため
電位をチエツクすることが困難であった。このため、最
上層配線と接続されていない回路のノードは電位のチエ
ツクができなかった。液晶による方法は、一定の温度で
相変化を起こす液晶を集積回路チップ表面に塗布し、故
障点からの微少発熱を検出する方法である。この方法で
は測定試料の温度制御が困難であることと、ある程度の
発熱がないと発熱点が検出できないことが欠点である。
る手段として、電子ビームテスタによる回路ノードの電
位測定方法および一定の温度で相変化を生ずる液晶によ
る発熱点検出方法が用いられている。電子ビームテスタ
では、集積回路チップ上に電子ビームを照射したとき発
生する２次電子を検出し、２次電子の発生量から回路ノ
ードの電位を測定し、その電位が正常か否がを判定する
方法である。この方法Ｃ二よると、集積回路内の回路の
各ノードの電位を個々にチエツクする必要があり長時間
を要する。さらに多層配線を有する集積回路では、最上
層配線以外の配線は２次電子の発生量が少なくなるため
電位をチエツクすることが困難であった。このため、最
上層配線と接続されていない回路のノードは電位のチエ
ツクができなかった。液晶による方法は、一定の温度で
相変化を起こす液晶を集積回路チップ表面に塗布し、故
障点からの微少発熱を検出する方法である。この方法で
は測定試料の温度制御が困難であることと、ある程度の
発熱がないと発熱点が検出できないことが欠点である。
（発明が解決しようとする課題）
本発明は上記の欠点を改善するために提案されたもので
、その目的は、従来の解析手段よりも短時間にしかも多
層配線を有する集積回路にも適用でき、温度制御が不要
で、発熱の有無は関係しない故障解析手段を提供するこ
とにある。
、その目的は、従来の解析手段よりも短時間にしかも多
層配線を有する集積回路にも適用でき、温度制御が不要
で、発熱の有無は関係しない故障解析手段を提供するこ
とにある。
（課題を解決するための手段）
上記の目的を達成するため本発明は故障している半導体
集積回路に電源電圧と入力電圧を印加し、前記集積回路
のチップ表面から発生する微弱光を検出し、前記集積回
路のチップ表面の画像パターンおよび検出した微弱光の
２次元パターンの画像を処理することにより、前記集積
回路のチップ上の故障位置を特定することを特徴とする
半導体集積回路の解析方法を発明の要旨とするものであ
る。
集積回路に電源電圧と入力電圧を印加し、前記集積回路
のチップ表面から発生する微弱光を検出し、前記集積回
路のチップ表面の画像パターンおよび検出した微弱光の
２次元パターンの画像を処理することにより、前記集積
回路のチップ上の故障位置を特定することを特徴とする
半導体集積回路の解析方法を発明の要旨とするものであ
る。
さらに本発明は半導体集積回路に印加する電源電圧用の
直流電源を備え、人カバターンを発生する手段と、前記
集積回路に流れる電源電流が設定値を越えた場合に前記
入力パターンを停止する手段と、前記集積回路のチップ
表面から発生する微弱光を検出する手段と、前記集積回
路のチップ表面の画像パターンおよび検出した微弱光の
２次元パターンの画像を処理する手段と、前記集積回路
のレイアウト設計データと回路設計データを入力する手
段と、前記集積回路のチップ表面の画像パターンと検出
した微弱光の２次元パターンの画像を処理することによ
り、回路図上の発光位置を特定する手段とを備えたこと
を特徴とする半導体集積回路の解析装置を発明の要旨と
するものである。
直流電源を備え、人カバターンを発生する手段と、前記
集積回路に流れる電源電流が設定値を越えた場合に前記
入力パターンを停止する手段と、前記集積回路のチップ
表面から発生する微弱光を検出する手段と、前記集積回
路のチップ表面の画像パターンおよび検出した微弱光の
２次元パターンの画像を処理する手段と、前記集積回路
のレイアウト設計データと回路設計データを入力する手
段と、前記集積回路のチップ表面の画像パターンと検出
した微弱光の２次元パターンの画像を処理することによ
り、回路図上の発光位置を特定する手段とを備えたこと
を特徴とする半導体集積回路の解析装置を発明の要旨と
するものである。
（作 用）
本発明者は種々の故障した集積回路について解析した結
果、はとんどの故障品の故障箇所から微弱な光が発生し
ていることが明かになった。この微弱光は高倍率の光増
幅器を備えた微弱光検出器なら観測することが可能であ
る。本発明では集積回路のチップ表面から発生する微弱
光を検出する手段を採用することにより、従来の故障解
析手段の問題を解決し、故障箇所の発見を容易にする作
用を有する。
果、はとんどの故障品の故障箇所から微弱な光が発生し
ていることが明かになった。この微弱光は高倍率の光増
幅器を備えた微弱光検出器なら観測することが可能であ
る。本発明では集積回路のチップ表面から発生する微弱
光を検出する手段を採用することにより、従来の故障解
析手段の問題を解決し、故障箇所の発見を容易にする作
用を有する。
はじめに、微弱光が故障箇所から発生する原理について
説明する。ＰＮ接合にリークを生じている場合およびＭ
ＯＳ）ランジスタでインパクト電離を生じている場合に
、高エネルギのキャリアが再結合し、このとき余分なエ
ネルギを光として放出する。この光は微弱な光であるが
高倍率の光増幅器を備えた微弱光検出器ならこの光を観
測することが可能である。
説明する。ＰＮ接合にリークを生じている場合およびＭ
ＯＳ）ランジスタでインパクト電離を生じている場合に
、高エネルギのキャリアが再結合し、このとき余分なエ
ネルギを光として放出する。この光は微弱な光であるが
高倍率の光増幅器を備えた微弱光検出器ならこの光を観
測することが可能である。
単体トランジスタ等での実験から、以下の故障を生して
いる場合に微弱光が発生することが明かになった。
いる場合に微弱光が発生することが明かになった。
■ ＰＮ接合に逆方向のリーク電流が流れている場合
■ ＭＯＳトランジスタのゲートとドレイン間、ゲート
とソース間、ゲート基板間のいずれかににリーク電流が
流れている場合 ■ 拡散層間に寄生チャネルリークを生している場合 集積回路チップ上における故障の種類は以下のように分
類することができる。
とソース間、ゲート基板間のいずれかににリーク電流が
流れている場合 ■ 拡散層間に寄生チャネルリークを生している場合 集積回路チップ上における故障の種類は以下のように分
類することができる。
（ａ） 集積回路内部のＰＮ接合に逆方向のリーク電
流が流れている場合 （ｂ） 集積回路内部のＭＯＳトランジスタのゲート
とドレイン間、ゲートとソース間、ゲートと基板間のい
ずれかにリーク電流が流れている場合（Ｃ）集積回路内
部の拡散層間に寄生チャネルＩＪ−りを生している場合 （ｄ） 上記の（ａ）と（ｂ）においてショート状態
の大電流が流れる場合 （ｅ） 配線間がンヨートしている場合上記（ａ）、
（ｂ）、 （Ｃ）のような故障の場合は、上記■■、
■の実験結果から、故障箇所で微弱光が発生することが
わかる。
流が流れている場合 （ｂ） 集積回路内部のＭＯＳトランジスタのゲート
とドレイン間、ゲートとソース間、ゲートと基板間のい
ずれかにリーク電流が流れている場合（Ｃ）集積回路内
部の拡散層間に寄生チャネルＩＪ−りを生している場合 （ｄ） 上記の（ａ）と（ｂ）においてショート状態
の大電流が流れる場合 （ｅ） 配線間がンヨートしている場合上記（ａ）、
（ｂ）、 （Ｃ）のような故障の場合は、上記■■、
■の実験結果から、故障箇所で微弱光が発生することが
わかる。
以上のように集積回路内の故障箇所からすべて微弱光が
発生するわけではないが、高ストレス試験で故障したＣ
ＭＯ３型集積画集積回路は８０％以上の故障品から微弱
光が観測され、それらの故障の原因は上記の（ａ）、
（ｂ）、 （Ｃ）のいずれかであった。
発生するわけではないが、高ストレス試験で故障したＣ
ＭＯ３型集積画集積回路は８０％以上の故障品から微弱
光が観測され、それらの故障の原因は上記の（ａ）、
（ｂ）、 （Ｃ）のいずれかであった。
（実施例）
次に本発明の実施例について説明する。
なお実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で、種々の変更あるいは改良を行いうること
は云うまでもない。
しない範囲で、種々の変更あるいは改良を行いうること
は云うまでもない。
（実施例１）
第１図は本発明の第１の実施例を示す。評価すべき集積
回路に電＃電圧と入力電圧を印加し、集積回路のチップ
表面から発生する微弱光を検出し、チップ表面の画像パ
ターンと検出した微弱光の２次元パターンの画像を処理
することにより、集積回路チップ上の故障位置を特定す
る故障解析方法である。この方法は集積回路に印加する
電圧として直流電圧のみで済むため、比較的簡便に集積
回路内の故障箇所を特定できる特徴がある。
回路に電＃電圧と入力電圧を印加し、集積回路のチップ
表面から発生する微弱光を検出し、チップ表面の画像パ
ターンと検出した微弱光の２次元パターンの画像を処理
することにより、集積回路チップ上の故障位置を特定す
る故障解析方法である。この方法は集積回路に印加する
電圧として直流電圧のみで済むため、比較的簡便に集積
回路内の故障箇所を特定できる特徴がある。
（実施例２）
第２図は本発明の第２の実施例を示すもので、第１図の
実施例を改良した例である。先に説明した実施例１は集
積回路に印加する電圧として直流電圧のみで済むため、
比較的簡便な方法であるが、実施例１の方法では集積回
路内部の故障箇所に電圧が印加されない場合がある。た
とえば、ある回路のノードと接地端子との間にリークパ
スを生している場合に、そのノードが“Ｈ“レベルにな
らないとリーク電流が流れない。当然、リークパス゛に
リーク電流が流れないと微弱光が発生せず、故障位置は
特定できない。
実施例を改良した例である。先に説明した実施例１は集
積回路に印加する電圧として直流電圧のみで済むため、
比較的簡便な方法であるが、実施例１の方法では集積回
路内部の故障箇所に電圧が印加されない場合がある。た
とえば、ある回路のノードと接地端子との間にリークパ
スを生している場合に、そのノードが“Ｈ“レベルにな
らないとリーク電流が流れない。当然、リークパス゛に
リーク電流が流れないと微弱光が発生せず、故障位置は
特定できない。
第２図の実施例では、微弱光検出系と画像処理系は第１
図と同じであるが、集積回路の入力電圧としてパルスの
入力パターンを入力し、電源１ｍを測定し、その値が設
定した電流値を越えた場合に人カバターンを停止できる
制御回路を備えている。
図と同じであるが、集積回路の入力電圧としてパルスの
入力パターンを入力し、電源１ｍを測定し、その値が設
定した電流値を越えた場合に人カバターンを停止できる
制御回路を備えている。
人カバターンを集積回路に入力すると集積回路内の各ノ
ードの電圧を“Ｈ゛レヘルら“Ｌ°゛レヘレベるいは“
′Ｌ゛レベルから”Ｈ“ルヘルト変化させることができ
る。
ードの電圧を“Ｈ゛レヘルら“Ｌ°゛レヘレベるいは“
′Ｌ゛レベルから”Ｈ“ルヘルト変化させることができ
る。
このためある回路のノードにリークパスがあった場合に
、そのリークパスに電流を流したり流さなかったりする
ことができる。リークパスに電流が流れると電源電流の
増加が観察される。このため、電源電流が設定値以上に
増加した点で、入力パターンを停止させ、各入力レベル
を直流的に固定すれば、リークパスに電流が流れる状態
を保持することができ、リークパスを生している箇所（
故障箇所）の特定が可能となる。
、そのリークパスに電流を流したり流さなかったりする
ことができる。リークパスに電流が流れると電源電流の
増加が観察される。このため、電源電流が設定値以上に
増加した点で、入力パターンを停止させ、各入力レベル
を直流的に固定すれば、リークパスに電流が流れる状態
を保持することができ、リークパスを生している箇所（
故障箇所）の特定が可能となる。
一般に集積回路では入力パターンが変化した瞬間スイッ
チング電流が流れ、電源電流がパルス状に流れるのが観
測される。当然、この電流はり一りパスに流れる電流で
はないため、この電流により入力パターンが停止するこ
とがないように、入力パターンが変化する前後一定時間
はパターンの停止を禁止する回路を、第２図の入カバク
ーン送出／停止制御回路内に内蔵させる必要がある。
チング電流が流れ、電源電流がパルス状に流れるのが観
測される。当然、この電流はり一りパスに流れる電流で
はないため、この電流により入力パターンが停止するこ
とがないように、入力パターンが変化する前後一定時間
はパターンの停止を禁止する回路を、第２図の入カバク
ーン送出／停止制御回路内に内蔵させる必要がある。
以上のように、第２図の装置は第１図よりかなり複雑で
あるが、故障箇所の検出率が向上することがわかる。
あるが、故障箇所の検出率が向上することがわかる。
（実施例３）
集積回路の故障解析では、チップ上の故障位置を特定し
た後、さらに回路図上で故障位置を特定することが必要
になる場合がある。集積回路チップ上の故障箇所が第１
図、第２図の方法、装置により特定できた場合は、通常
、チップパターンと設計データのレイアウトパターンを
比較しレイアウトパターン上の故障位置を特定し、つぎ
にレイアウトパターンと回路図を比較し、回路図上の故
障位置を特定する必要がある。これらの解析は入手が介
在するため大変な作業量になる。
た後、さらに回路図上で故障位置を特定することが必要
になる場合がある。集積回路チップ上の故障箇所が第１
図、第２図の方法、装置により特定できた場合は、通常
、チップパターンと設計データのレイアウトパターンを
比較しレイアウトパターン上の故障位置を特定し、つぎ
にレイアウトパターンと回路図を比較し、回路図上の故
障位置を特定する必要がある。これらの解析は入手が介
在するため大変な作業量になる。
第３図は本発明の第３の実施例で、上記の解析をすべて
自動化している。
自動化している。
第３図では第２図の装置に加えて、集積回路のレイアウ
ト設計データと集積回路の回路設計データを画像処理系
に入力する部分を備えており、集積回路チップ上の発光
位置の測定データから、回路図上の故障位置を特定でき
る手段を備えた装置である。
ト設計データと集積回路の回路設計データを画像処理系
に入力する部分を備えており、集積回路チップ上の発光
位置の測定データから、回路図上の故障位置を特定でき
る手段を備えた装置である。
以上のように本装置では集積回路チップ上の故障位置を
特定し、さらに、回路図上での故障位置を特定すること
ができる。
特定し、さらに、回路図上での故障位置を特定すること
ができる。
（発明の効果）
叙上のように本発明によれば、集積回路のチップ表面か
ら発生する微弱光を検出し、前記集積回路のチップ表面
の画像パターンおよび検出した微弱光の２次元パターン
の画像を処理することにより、前記集積回路の千ノブ上
の故障位置を特定することによって、故障した集積回路
内部の故障箇所の特定が容易になり、かつ故障箇所の検
出率が向上する効果を有する。
ら発生する微弱光を検出し、前記集積回路のチップ表面
の画像パターンおよび検出した微弱光の２次元パターン
の画像を処理することにより、前記集積回路の千ノブ上
の故障位置を特定することによって、故障した集積回路
内部の故障箇所の特定が容易になり、かつ故障箇所の検
出率が向上する効果を有する。
さらに集積回路のレイアウト設計データと、回路設計デ
ータとを入力することにより、回路図上の故障箇所を特
定できる効果を有するものである。
ータとを入力することにより、回路図上の故障箇所を特
定できる効果を有するものである。
第１図乃至第３図は本発明の実施例を示す。
Claims (2)
- （１）故障している半導体集積回路に電源電圧と入力電
圧を印加し、前記集積回路のチップ表面から発生する微
弱光を検出し、前記集積回路のチップ表面の画像パター
ンおよび検出した微弱光の２次元パターンの画像を処理
することにより、前記集積回路のチップ上の故障位置を
特定することを特徴とする半導体集積回路の解析方法。 - （２）半導体集積回路に印加する電源電圧用の直流電源
を備え、入力パターンを発生する手段と、前記集積回路
に流れる電源電流が設定値を越えた場合に前記入力パタ
ーンを停止する手段と、前記集積回路のチップ表面から
発生する微弱光を検出する手段と、 前記集積回路のチップ表面の画像パターンおよび検出し
た微弱光の２次元パターンの画像を処理する手段と、 前記集積回路のレイアウト設計データと回路設計データ
を入力する手段と、 前記集積回路のチップ表面の画像パターンと検出した微
弱光の２次元パターンの画像を処理することにより、回
路図上の発光位置を特定する手段とを備えたことを特徴
とする半導体集積回路の解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19430390A JPH0479343A (ja) | 1990-07-23 | 1990-07-23 | 半導体集積回路の解析方法および解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19430390A JPH0479343A (ja) | 1990-07-23 | 1990-07-23 | 半導体集積回路の解析方法および解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479343A true JPH0479343A (ja) | 1992-03-12 |
Family
ID=16322360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19430390A Pending JPH0479343A (ja) | 1990-07-23 | 1990-07-23 | 半導体集積回路の解析方法および解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0996662A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | Ｃｍｏｓ論理回路の故障箇所特定方法 |
| JP2015023091A (ja) * | 2013-07-17 | 2015-02-02 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472540A (en) * | 1987-08-31 | 1989-03-17 | Kla Instr Corp | Radiation microscope and method for detecting light emitted from defect in dielectric layer of integrated circuit device |
-
1990
- 1990-07-23 JP JP19430390A patent/JPH0479343A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472540A (en) * | 1987-08-31 | 1989-03-17 | Kla Instr Corp | Radiation microscope and method for detecting light emitted from defect in dielectric layer of integrated circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0996662A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | Ｃｍｏｓ論理回路の故障箇所特定方法 |
| JP2015023091A (ja) * | 2013-07-17 | 2015-02-02 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5543953B2 (ja) | 半導体コンポーネントとウエハの製造を評価するための手法 | |
| US5523694A (en) | Integrated circuit failure analysis by low-energy charge-induced voltage alteration | |
| Stellari et al. | Verification of untrusted chips using trusted layout and emission measurements | |
| Song et al. | MARVEL—Malicious alteration recognition and verification by emission of light | |
| Beaudoin et al. | Principles of thermal laser stimulation techniques | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| US7830165B2 (en) | System and method for detecting single event latchup in integrated circuits | |
| Parrassin et al. | Laser voltage imaging and its derivatives, efficient techniques to address defect on 28nm technology | |
| US6650768B1 (en) | Using time resolved light emission from VLSI circuit devices for navigation on complex systems | |
| JPH0479343A (ja) | 半導体集積回路の解析方法および解析装置 | |
| US5889789A (en) | Fault mode estimating system using abnormal current and V-I characteristics | |
| US6677760B1 (en) | Method of and apparatus for analyzing failure | |
| JP2518540B2 (ja) | 半導体集積回路内部相互配線の検査装置 | |
| CN104793129B (zh) | 利用emmi检测芯片静态漏电的辅助电路的设计方法 | |
| KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
| JP2004327858A (ja) | 半導体装置の検査方法および検査装置 | |
| JP2847587B2 (ja) | Ｍｏｓ型集積回路の試験装置及び試験方法 | |
| Kolzer et al. | Electrical characterization of megabit DRAMs. 11. Internal testing | |
| JP2814953B2 (ja) | 故障モードの特定方法 | |
| JP2009115459A (ja) | 半導体素子解析装置 | |
| JP2009115461A (ja) | 半導体素子解析方法 | |
| JPH10242395A (ja) | 半導体集積回路 | |
| JP2648947B2 (ja) | 半導体装置の検査装置 | |
| JP4792191B2 (ja) | 回路試験装置および回路試験方法 | |
| Savchenkov et al. | Searching The Damaged Area on IC Chip Using Ionization Response Mapping |