以下に本発明の実施の形態について図1から図7を参照して詳細に説明する。
図1および図2は、本発明の半導体素子解析装置の一例を示す概要図である。本実施形態の半導体素子解析装置は、レーザビームで加熱した際の配線の温度上昇に伴う抵抗変化を利用して電流変化位置を検出する、いわゆるOBIRCH(Optical Beam Induced Resistance CHange)法を用いた半導体素子解析装置である。
半導体素子解析装置(以下解析装置)10は、第1の電源11と、第2の電源12と、第1電源ライン13と、第2電源ライン14と、スイッチ15と、検出部16と、から構成される。
図1を参照して、本発明の第1の実施形態の解析装置10について説明する。第1の実施形態は、ディスクリートのディプレッション型の絶縁ゲート型半導体素子を解析する解析装置であり、ここでは、nチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor))を例に説明する
第1の電源11は、故障領域を有するMOSFET21nの電源端子(例えばドレイン端子)VDおよび接地端子(例えばソース端子)VS間に接続する。すなわちドレイン端子VDが第1の電源11の正極側に接続し、ソース端子VSが第1の電源11の負極側に接続する。
また第1の電源11の負極側は接地される。MOSFET21nのゲート端子VGにゲート電圧を印加する第3の電源18の正極側は接地される。
第2の電源12は、MOSFET21nのドレイン端子VDとソース端子VS間に接続する、OBIRCH装置の持つ電源の最大電圧より高く、OBIRCH装置の最大定格電圧以下の例えば25Vより高く250V以下の外部直流電源である。第2の電源12の正極側がドレイン端子VDに接続し、負極側がソース端子VSに接続する。これにより、高電圧電源の半導体素子の不良を解析することができる。また第2の電源12の負極側は接地される。第3の電源の正極側は接地される。
スイッチ15は、第1の電源11とMOSFET21nを接続する第1の電源ライン13と、第2の電源12とMOSFET21nとを接続する第2の電源ライン14との切り替えを行う。すなわち、スイッチ15により第1の電源ライン13を導通させるとMOSFET21nのドレイン端子VDおよびソース端子VS間には第1の電源11の電圧が印加され、ゲート端子VGにゲート電圧が印加される。また第2の電源ライン14を導通させると、MOSFETの両端子間に第2の電源12の電圧が印加され、ゲート端子VGにゲート電圧が印加される。
検出部16は電源端子161と接地端子162を有し、これらがそれぞれ第2の電源12に接続される。すなわち、電源端子161が第2の電源12の正極側に接続し、接地端子162が第2の電源12の負極側に接続する。そして、検出部16は、MOSFET21nの被測定領域上にレーザビームを走査して照射し、レーザビームの照射により加熱された被測定領域の温度上昇に伴う抵抗変化を利用して、半導体素子内を流れる電源電流変化を取得する。検出部16は表示部163を備え、電流の大きさを輝度に変換した電流像50を表示部163に表示する。つまり電流像50のコントラストによって電流変化を解析する。
OBIRCH法の原理については以下の通りである。
電流Iが流れている金属配線にレーザビームを照射すると、そのエネルギーの一部が熱に変換される。この熱の発生により局所的に温度が上昇(1mWの照射で1℃程度上昇)し、電気抵抗Rが増大する。
この現象を、定電圧Vを印加しレーザビームを走査した際の電流変化を輝度変化で表示するようにして電流像50として観察する。輝度は電流変化が正の場合は明るく、負の場合は暗く表示する。
この場合のIは以下の式で表わされる。
I=f(V,R)
ここで、fはVとRを変数とする関数を示す。そして微少な電流変化を求めるために上式の全微分を行い、以下のごとくdIを求める。
dI=(∂I/∂V)dV+(∂I/∂R)dR
=(1/R)dV+[(−V)/(R*R)]dR
=(I/V)dV+(−I*I/V)dR (∵I=V/R)
=I(dV/V)−I*I(dR/V)
ここで、微分演算子dを差分演算子Δで置き換えると、
ΔI=I(ΔV/V)−I*I(ΔR/V)
となる。定電圧印加条件より、
ΔI≒−I*I(ΔR/V) (∵V≒const.)
ここで、ΔI:ビーム照射時の微少電流変化、ΔR:ビーム照射時の微少抵抗変化、ΔV:ビーム照射時の微少電圧変化である。
つまり、OBIRCH法によれば、電流の微少変化ΔIを、電気抵抗の微少変化ΔRと電流Iの関数として示すことができる。
このようにOBIRCH法は、一般的には電流Iによりチップ外からチップ内の電流観測が可能であるため金属配線の不良箇所の検出に応用できる。
レーザビームは特に赤外線レーザビーム(波長λ=1.3μm)を用いる。これによりチップ裏面側から金属配線の異常を観測することも可能である。また、赤外線レーザビームを用いることにより、シリコン(Si)中で発生するOBIC(Optical Beam Induced Current)電流の発生を防ぐことができる。1.2μm以下の波長のレーザを用いると、通常のデバイスではOBIC信号がノイズとなり、OBIRCH信号の測定ができない。
そこで本実施形態では図1のごとく、赤外線レーザビームによるOBIRCH法(Infrared OBIRCH法:以下IR−OBIRCH法と称する)を用いて、半導体素子内を流れる電源電流の変化を解析する。
本実施形態では、図1の如くMOSFET21nのドレイン端子VDとソース端子VSに接続する第2の電源12の両端子に、検出部16の電源端子161および接地端子162を接続し、ドレイン端子VD−ソース端子VS間の電流(ドレイン電流)の変化をΔIdsとして検出し、その電流像50を取得する。
ここで、MOSFETは3端子の素子であり、検出部16は2端子である。従って、MOSFETに直接検出部16を接続して解析するには、ゲート端子VGを例えばドレイン端子VDとショートするなどしてMOSFETの動作状態で解析する必要がある。
しかし、通常のディプレッション型MOSFETは、ノーマリ・オンすなわち常時電流が流れている状態であり、ドレイン端子VDおよびソース端子VS間に検出部16の2端子を直接接続しても、当初からドレイン電流が飽和状態となっている。つまり故障箇所により電流変化が発生していてもその変化が検出されにくい問題がある。
そこで、本実施形態では、第3の電源によってディプレッション型MOSFETが動作しないようにゲート電圧を制御し、ドレイン電流が殆ど流れない動作開始前の状態において、半導体素子内を流れる電源電流の変化を測定することとした。
ディプレッション型MOSFETでは、ゲートに電圧を印加しなくてもチャネル(電流の通路)ができている為、弱反転領域は存在しない。しかし、ゲート電圧を蓄積側(nチャネル型MOSFETでは負電圧)に印加すれば、最初から形成されているチャネルを消失させて、弱反転特性に相当する特性を得ることができる。
ここでは、ディプレッション型MOSFETにおいて「弱反転領域」あるいは「弱反転特性」との用語を用いず、「動作開始前の領域」あるいは「動作開始前の特性」という表現を用いる。
第3の電源18は、MOSFET21nの不良が発生する電気的特性を得るためにゲート電圧を制御する電源であり、第2の電源12は、IR−OBIRCH法による解析(OBIRCH解析)を行うに際し、不良が発生する電気的特性を再現するためにドレイン電圧を制御し、MOSFETのドレイン端子VD−ソース端子VS間に電圧を印加する電源である。
つまり、本実施形態の解析装置10は、スイッチ15により第1の電源ライン13を接続して不良が発生する所定の電気的特性を取得した後、スイッチ15により第2の電源ライン14の接続に切り替えて、MOSFET21nのドレイン端子VDとソース端子VS間に第2の電源12を接続すると共にゲート電圧を負電位にシフトして当該電気的特性を再現する。そして、赤外線レーザビームを走査しながらドレイン端子VD−ソース端子VS間の電流変化(ΔIds)を電流像50として検出部16に表示する。
MOSFET21nのドレイン端子VD−ソース端子VS間の電流変化とはすなわち実際に動作している素子領域(半導体結晶の領域)における電流変化である。上記の如く、OBIRCH法は一般的に電気信号が伝達する金属配線系の欠陥検出に有効な方法であるが、本実施形態では金属配線のみならず、MOSFET21nのドレイン端子VDおよびソース端子VS間を電流経路とする素子領域(半導体結晶の領域)内部の電流変化を電流像50として取得する。MOSFET21nは素子領域である半導体結晶と金属電極を直接接触させた(半導体結晶を電流の流れる配線の一部と見なす事ができる)単純な構造であるので、金属配線系の欠陥検出(解析)方法を用いて、半導体結晶中の欠陥を検出することができる。
MOSFET21nに故障領域(欠陥部)が有ると、電流像50では正常部より明(又は暗)コントラストとして表示される。このように部分的に異なるコントラストで表示された特異領域51を故障被疑領域として特定し、これに基づきMOSFET21nを解析する。
すなわち、従来金属配線を解析していたIR−OBIRCH法を用い、MOSFET21nを配線とみなしてその内部(ドレイン−ソース間)に流れる電流の変化を、可視化する。これにより、非破壊では視認できない素子の内部における故障領域を特定することができる。
図2は、第1の実施形態の解析方法を説明するフロー図である。
第1の実施形態における半導体素子解析方法は、故障領域を有するディスクリートの半導体素子の電源端子と接地端子を第1の電源に接続し、制御された制御電圧を前記制御端子に印加して該半導体素子を動作開始前の状態とし、不良となる電気的特性を特定する工程と、前記半導体素子と前記第1の電源との電源ラインを遮断し、前記電源端子および前記接地端子を第2の電源に接続すると共に前記制御電圧を前記動作開始電圧以下に制御して前記電気的特性が得られる状態を再現する工程と、赤外線レーザビームを前記半導体素子の被測定領域上で走査し、前記赤外線レーザビームの照射による前記電源端子および前記接地端子間の前記半導体素子内を流れる電源電流の変化を輝度変化で表示した電流像として取得する工程と、前記電流像の特異領域を前記故障領域として特定する工程と、から構成される。
第1工程(ステップS1):故障領域を有するディスクリートの絶縁ゲート型半導体素子のドレイン端子を第1の電源に接続し、ソース端子を接地し、第3の電源により負電圧のゲート電圧をゲート端子に印加して絶縁ゲート型半導体素子を動作開始前の状態にさせ、不良となる電気的特性を特定する工程。
まず制御電圧(ゲート電圧)を制御して、ゲート端子VGの電位を下降させる。ゲート電圧は、制御端子(ゲート端子)に接続する第3の電源18によって動作開始電圧以下に制御される。ゲート電圧を負電圧にすることで、MOSFET21nが動作しない状態を設定する。
次にスイッチ15により第1の電源ライン13を導通させる。これにより故障領域を有するMOSFET21nのドレイン端子VDを第1の電源11の正極側に接続し、ソース端子VSを接地する。この状態で第1の電源11を0Vから徐々に上昇させる。
更に第1の電源11を上昇させて、不良が発生する電気的特性を、簡易テスタあるいは半導体パラメータアナライザなどにより取得する。ここでは一例として、MOSFET21nの閾値電圧Vth=−1.0Vであり、ゲート電圧Vgs=−1.5V、ドレイン電圧Vdsが5Vの動作開始前の領域でリーク不良の特性が得られたとする。
第2工程(ステップS2): 絶縁ゲート型半導体素子と第1の電源との電源ラインを遮断し、ドレイン端子を第2の電源に接続すると共に第3の電源によりゲート電圧を制御して電気的特性が得られる状態を再現する工程。
スイッチ15を切り替えて第1の電源ライン13を遮断し、第2の電源ライン14を導通させる。これにより、MOSFET21nのドレイン端子VDが第2の電源12の正極側に接続し、ソース端子VSが接地される。また同時に検出部16の電源端子161および接地端子162も第2の電源12の両極にそれぞれ接続する。更に第2の電源12の負極側は接地される。第3の電源18の負極側はゲート端子VGに接続され、正極側は接地される。
そして、第1工程で取得したリーク不良の状態を再現する。すなわち、第1工程で取得した電気的特性が得られるように、ゲート電圧を第3の電源18によって動作開始電圧以下に制御する。つまり、ゲート電圧Vgsを−1.5Vとして、動作開始前の状態にする。赤外線レーザビームを絶縁ゲート型半導体素子の被測定領域上で走査しながら、この状態で、第2の電源12からドレイン端子VDに印加されるドレイン電圧Vdsを0Vから徐々に上昇させる。ドレイン電圧Vdsが5Vに達する直前に、リーク不良の状態が再現される。
第3工程(ステップS3): 赤外線レーザビームを絶縁ゲート型半導体素子の被測定領域上で走査しながら、赤外線レーザビームの照射によるドレイン端子およびソース端子間の電源の電流の変化を輝度変化で表示した電流像として取得する工程。
リーク不良となる電気的条件が与えられたMOSFET21nの被測定領域(例えばソース電極表面)に、赤外線レーザビームを走査し、赤外線レーザビームの照射によるドレイン端子およびソース端子間の電流経路における抵抗変化を、検出部16にて電流変化として検出する。
本実施形態では検出部16の電源端子161および接地端子162はそれぞれMOSFET21nのドレイン端子VDと、ソース端子VSに接続している。つまり、MOSFET21nの動作開始前の状態でのリーク不良を再現した状態で、ドレイン端子VD−ソース端子VS間の電流変化(ΔIds)を検出できる。
更に検出部16は、電流変化を輝度変化として表示した電流像50を、表示部163に表示する。電流像50は電流の大きさに応じた明暗のコントラストで表示されるので、これにより電流変化を可視化することができる。
第4工程(ステップS4):電流像の特異領域を故障領域として特定する工程。
上記の如く電流像50によれば、電流が変化した領域を可視化できる。例えば、MOSFET21nのソース電極に採用されるアルミニウム(Al)の抵抗温度係数(TCR)は正の値である。つまりAl配線にレーザが照射され加熱された際、正常箇所であれば電流は減少する。従って電流像50として暗いコントラストで観測できる。
また、電流経路にボイドや欠陥があると、その箇所の熱伝導率が正常箇所より小さくなるため、赤外線レーザビームの照射による温度上昇が大きくなる。従ってOBIRCH信号が変化し、電流像50はその部分だけが周囲より更に暗く表示される。
一方、負の抵抗温度係数(TCR)を持つ領域(材料)では、赤外線レーザビームの照射で発生した熱により抵抗が減少して電流が増加し、電流像50は周囲より明るく表示される。例えばAl配線とコンタクトする拡散領域(ソース領域又はボディ領域)との間にショート、リーク等の何らかの低抵抗層ができたような異常箇所は、明コントラストとして観測される。
但し、コントラストが変化する特異領域は電流変化の量が他の領域より大きいことを示すのみであり、正常箇所である場合もある。
そこで、電流像50の特異領域51を良品の電流像と比較して、良品の電流像とは異なる明コントラスト表示あるいは暗コントラスト表示された箇所を、故障領域として特定する。
その後、故障領域をSEM等による表面からの観察あるいは、SEM等および集束イオンビーム法(Focused Ion Beam法:以下FIB法)による断面観察、表面層をエッチング、研磨等により剥離しながらSEM等による観察等を行い、故障箇所を解析する。
図3を参照して、本発明の第2の実施形態を説明する。
第1の実施形態とは、測定対象の半導体素子が、エンハンスメント型MOSFET22nであり、ゲート端子VGにゲート電圧を印加する第3の電源18’が逆の極性である点が異なり、それ以外は同様である。第1の実施形態と同一構成要素は同一符号で示し、その説明を省略する。
MOSFET22nは、ここではnチャネル型である。第1の電源11の負極側および第2の電源12の負極側、第3の電源18’の負極側は接地される。第1の電源11で閾値電圧以下のゲート電圧を印加して不良となる電気的特性を取得し、第2の電源12により不良の状態を再現して、MOSFET22n(ドレイン端子VD−ソース端子VS間)の電流変化(ΔIds)を電流像50として取得する。この電流像を正常な電流像と比較して、電流像50の特異領域51を、故障箇所として特定する。
第2の実施形態の具体的な半導体素子解析方法は、以下の通りである。
第1工程(ステップS1):第1の電源11を上昇させて、不良が発生する電気的特性を取得する。ここでは一例として、MOSFET22nの閾値電圧Vth=1.5Vであり、ゲート電圧Vgsが0.5V、ドレイン電圧Vdsが5Vの弱反転領域でリーク不良の特性が得られたとする。
第2工程(ステップS2): スイッチ15を切り替えて第1の電源ライン13を遮断し、第2の電源ライン14を導通させる。これにより、MOSFET22nのドレイン端子VDが第2の電源12の正極側に接続し、ソース端子VSが接地される。また同時に検出部16の電源端子161および接地端子162も第2の電源12の両極にそれぞれ接続する。更に第2の電源12の負極側は接地される。
そして、第1工程で取得したリーク不良の状態を再現する。すなわち、第1工程で取得した電気的特性が得られるように第3の電源18によりゲート電圧を制御して、ゲート電圧Vgsを閾値電圧以下の0.5Vとする。赤外線レーザビームを絶縁ゲート型半導体素子の被測定領域上で走査しながら、この状態で、第2の電源12からドレイン端子VDに印加されるドレイン電圧Vdsを0Vから徐々に上昇させる。ドレイン電圧Vdsが5Vに達する直前に、リーク不良の状態が再現される。
これ以外の解析方法は、第1の実施形態と同様であるので説明は省略する。
尚、エンハンスメント型の場合には、ドレイン端子とゲート端子に同時に正電圧を印加することで電源が1つであっても弱反転領域での不良解析が可能である。しかし、本実施形態の如く、2つの電源(第1の電源11と第3の電源18’、又は第2の電源12と第3の電源18’を用いる方が、弱反転領域での不良解析を正確に解析を行うことができる。
図4は、第3の実施形態を示す図であり、MOSFETがpチャネル型のディプレッション型MOSFET21pの場合の回路図である。
この場合は、第2の実施形態のnチャネル型のエンハンスメント型MOSFET22nと同じ配線で、ソース端子VSとドレイン端子VDを入れ替えた回路となり、これ以外は第2の実施形態と同様であるので説明は省略する。
第3の実施形態のpチャネル型MOSFET21pの動作は、ゲート電圧Vgsを正電圧に制御し、MOSFET21pのソース−ドレイン間の電流変化(ΔIds)を解析する。
すなわち、第1工程(ステップS1)において第1の電源11を上昇させて、不良が発生する電気的特性を取得する。ここでは一例として、MOSFET21pの閾値電圧Vth=1.0Vであり、ゲート電圧Vgsが1.5V、ドレイン電圧Vdsが、−5Vの動作開始前の領域でリーク不良の特性が得られたとする。
次に、第2工程(ステップS2)において、スイッチ15を切り替えて第1の電源ライン13を遮断し、第2の電源ライン14を導通させる。これにより、MOSFET21pのソース端子VSが第2の電源12の正極側に接続し、ドレイン端子VDが接地される。また同時に検出部16の電源端子161および接地端子162も第2の電源12の両極にそれぞれ接続する。更に第2の電源12の負極側は接地される。
そして、第1工程で取得したリーク不良の状態を再現する。すなわち、第1工程で取得した電気的特性が得られるように第3の電源18によりゲート電圧を制御して、ゲート電圧Vgsを閾値電圧以上の1.5Vとする。赤外線レーザビームを絶縁ゲート型半導体素子の被測定領域上で走査しながら、この状態で、第2の電源12からソース端子VSに印加されるソース電圧Vsdを0Vから徐々に上昇させる。ソース電圧Vsdが5Vに達する直前に、リーク不良の状態が再現される。
また図5は、第4の実施形態を示す図であり、MOSFETがpチャネル型のエンハンスメント型MOSFET22pの場合の回路図である。
この場合は、第1の実施形態のnチャネル型のディプレッション型MOSFET21nと同じ配線で、ソース端子VSとドレイン端子VDを入れ替えた回路となる。
この場合は、pチャネル型MOSFET22pのゲート電圧Vgsを負電圧に制御し、MOSFET22pのソース−ドレイン間の電流変化(ΔIds)を解析する。動作は第1の実施形態と同様であるので、説明は省略する。
図6を参照して、本発明の第5の実施形態の解析装置10について説明する。第5の実施形態は、集積回路半導体素子を解析する解析装置を示す回路概要図である。尚、第1の実施形態と同一構成要素は同一符号で示した。
第1の電源11は、故障領域を有する集積回路半導体素子23の電源端子VCC(またはVDD)および接地端子GND(またはVSS)間に接続する。すなわち電源端子VCCを第1の電源11の正極側に接続し、接地端子GNDを接地する。
集積回路半導体素子23は、高電圧で駆動するパワーIC(例えばBip−ICやBiCMOSなど)の高電圧電源の素子であり、以下IC23と称する。
第1の電源11は、集積回路半導体素子23の制御端子(入出力端子)IOにテストパターンの信号を印加する集積回路テスタ(半導体パラメータアナライザなどの簡易テスタ;以下簡易テスタ)19の駆動電源である。すなわち、第1の電源11は、簡易テスタ19の本体部19aを介して、IC23の入出力端子IOと接続し、テストパターンの信号を印加する。
第2の電源12は、OBIRCH装置の持つ電源の最大電圧より高く、OBIRCH装置の最大定格電圧以下の例えば25Vより高く250V以下の外部直流電源であり、第2の電源12の正極側がIC23の電源端子VCCに接続し、負極側が接地端子GNDに接続する。これにより、高電圧電源の半導体素子の不良を解析することができる。
スイッチ15は、第1の電源11とIC23を接続する第1の電源ライン13と、第2の電源12とIC23とを接続する第2の電源ライン14との切り替えを行う。すなわち、スイッチ15により第1の電源ライン13を導通させるとIC23の電源端子VCCおよび接地端子GND間には第1の電源11の電圧が印加される。同時に簡易テスタ19(の本体部19a)が駆動され、IC23にテストパターンの信号を印加する。
一方、第2の電源ライン14を導通させると、IC23の両端子間には第2の電源12の電圧が印加される。このとき、簡易テスタ19の本体部19aには、第1の電源11が電源ライン17aおよび接地ライン17bを介して接続し、電源が供給される。
検出部16は、電源端子161と接地端子162とが第2の電源12の両極にそれぞれ接続される。すなわち、電源端子161が第2の電源12の正極側に接続し、接地端子162が第2の電源12の負極側に接続する。そして、第1の実施形態と同様のIR−OBIRCH法によりIC23内の電流変化の解析を行う。
具体的には、IC23の電源端子VCCと接地端子GNDに接続する第2の電源12の両端子に、検出部16の電源端子161および接地端子162を接続し、IC23を所定のテストパターンで動作させながら被測定領域上にレーザビームを走査して照射する。検出部16は、IC23内の電流変化を電源電流の変化として検出し、電流変動の大きさを輝度に変換した電流像50を表示部163に表示する。
そこで本実施形態では、回路内で生じた電流変化を検出するために第2の電源12を接続し、簡易テスタ19から不良が発生するテストパターンの信号を印加し、IC23を動作させながら、回路内で生じた電流変化をOBIRCH解析する。
つまり、第1の電源11は、不良が発生する電気的特性が得られるテストパターンの信号を特定し、またそのテストパターンをIC23に与える電源であり、第2の電源12は、OBIRCH解析を行うに際し、不良が発生する電気的特性を再現するようIC23を動作させる電源である。
そして、本実施形態の解析装置10は、スイッチ15により第1の電源ライン13を接続して不良が発生する所定の電気的特性が得られるテストパターンを取得した後、スイッチ15により第2の電源ライン14の接続に切り替えて、IC23の電源端子VCCと接地端子GND間に第2の電源12を接続する。同時に電源ライン17a、接地ライン17bを介して第1の電源11で簡易テスタ19を駆動させ、取得したテストパターンの信号をIC23に印加して、不良が発生する電気的特性を再現する。そして、赤外線レーザビームを走査しながらIC23の電源端子VCC−接地端子GND間の電流変化ΔIcc(ΔIdd)を電流像50として検出部16に表示する。
IC23には複数の回路が集積化され、不良が発生している回路又は配線を特定するのが困難である。一方で、IC23を構成する任意の回路内で生じた電流変化は、どの箇所であっても最終的には電源電流Icc(またはIdd)の変動として伝達されるためである。
これにより不良箇所を可視化でき、複数の回路が集積化されている場合であっても、不良が発生している箇所を特定することができる。
図7は、第5の本実施形態の解析方法を説明するフロー図である。
第5の実施形態における半導体素子解析方法は、故障領域を有する集積回路半導体素子の電源端子と接地端子、および制御端子を集積回路テスタの第1の電源に接続して電気的測定を行い、前記集積回路半導体素子が不良となる電気的特性を特定する工程と、前記集積回路半導体素子と前記第1の電源との電源ラインを遮断し、前記集積回路半導体素子の電源端子と接地端子を第2の電源に接続して前記電気的特性が得られる状態を再現する工程と、赤外線レーザビームを前記集積回路半導体素子の被測定領域上で走査しながら、前記赤外線レーザビームの照射による前記電源端子および前記接地端子間の前記集積回路半導体素子内を流れる電源電流の変化を輝度変化で表示した電流像として取得する工程と、前記電流像の特異領域を前記故障領域として特定する工程と、から構成される。
第1工程(ステップS1):故障領域を有する集積回路半導体素子の電源端子と接地端子、および制御端子(入出力端子)を集積回路テスタ(半導体パラメータアナライザなどの簡易テスタ)の第1の電源に接続して電気的測定を行い、集積回路半導体素子が不良となる電気的特性を特定する工程。
スイッチ15により第1の電源ライン13を接続する。これにより故障領域を有するIC23の電源端子VCCが第1の電源11の正極側に接続し、接地端子GNDが第1の電源11の負極側に接続する。これにより、IC23と簡易テスタ19を接続し、通常の電気的測定(例えば、スタンバイ時のリーク電流測定など)を行い、IC23が不良動作となる電気的条件(テストパターン)を特定する。当該テストパターンは、例えば簡易テスタの本体部19a内のメモリや外部メモリに記憶させる。
第2工程(ステップS2):集積回路半導体素子と第1の電源との電源ラインを遮断し、集積回路半導体素子の電源端子と接地端子を第2の電源に接続して電気的特性が得られる状態を再現する工程。
スイッチ15を切り替えて第1の電源ライン13を遮断し、第2の電源ライン14を接続する。これにより、IC23の電源端子VCCが第2の電源12の正極側に接続し、接地端子GNDが第2の電源12の負極側に接続する。
第1の電源ライン13は遮断されているが、第1の電源11は電源ライン17a、接地ライン17bにより簡易テスタ19の本体部19aに電源を供給する。簡易テスタ19は第1工程で記憶した不良が発生するテストパターンを読み出し、IC23の入出力端子IOにその信号を印加する。
IC23には第2の電源12から電圧が印加され、この電圧を徐々に上昇させると、簡易テスタ19で不良の状態が得られた電圧と等しい電圧になったときに、不良の電気的特性が得られる状態が再現される。
第3工程(ステップS3):赤外線レーザビームを集積回路半導体素子の被測定領域上で走査し、赤外線レーザビームの照射による電源端子および接地端子間の電流の変化を輝度変化で表示した電流像として取得する工程。
不良となる電気的条件が与えられた状態を維持したまま、IC23の被測定領域に、赤外線レーザビーム(波長λ=1.3μm)を走査し、赤外線レーザビームの照射によるIC23内のトランジスタ等の電流変化ΔIccを検出部16にて検出する。検出部16では電流像50として、電流が変化した領域が検出される。
既述の如く、IC23内の任意の回路で生じた電流変化は、最終的に電源電流Iccの変化として伝達される。従って、複数の回路が集積化され、不良端子が特定できない場合であっても、IC23の電流変化ΔIccをOBIRCH解析することで、故障箇所(不良箇所)を特定することができる。
第4工程(ステップS4):電流像の特異領域を故障領域として特定する工程。
上記の如く電流像50は電流が変化した領域を可視化できる。つまり、電流像50のコントラストが変化する特異領域51は、電流が変化した領域となる。
但し、特異領域51は電流変化の量が他の領域より大きいことを示すだけであり、正常箇所である場合もある。
そこで、特異領域を良品の電流像と比較して、良品の電流像に比較してコントラストが明るく表示あるいは暗く表示された箇所を、故障領域として特定する。
その後、故障領域をSEM等による表面からの観察あるいは、SEM等および集束イオンビーム法(Focused Ion Beam法:以下FIB法)による断面観察、表面層をエッチング、研磨等により剥離しながらSEM等による観察等を行い、故障箇所を解析する。
以上、第1から第4の実施形態についてはMOSFETの場合を例に説明したが、これに限らず、ディスクリートのIGBT(Insulated Gate Bipolar Transistor)や、バイポーラトランジスタであっても適用可能である。
回路図は、第1から第4実施形態を示す図1、図3、図4、図5において、MOSFET21n、21p、22n、22pがIGBTやバイポーラトランジスタに入れ替わるのみであり、それ以外は同様の構成である。
例えばIGBTの場合は、MOSFETのソース端子がエミッタ端子となり、ドレイン端子がコレクタ端子となる。そして、MOSFETの場合にOBIRCH解析で使用するI−V特性がVgs−Ids特性であるのに対し、IGBTの場合は、Vge−Ice特性となる。
またバイポーラトランジスタの場合には、MOSFETのソース端子がエミッタ端子となり、ドレイン端子がコレクタ端子、ゲート端子がベース端子となる。nチャネル型MOSFET21n、22nは、npn型バイポーラトランジスタに相当し、pチャネル型MOSFET21p、22pはpnp型バイポーラトランジスタに相当する。
更にバイポーラトランジスタは、ベース電流で制御するデバイスであるが、スイッチング特性はVbe−Ice(エミッタ接地)のベース電圧で評価できるので、OBIRCH解析をバイポーラトランジスタの立ち上がり特性評価に応用することができる。