JP2007187600A - 半導体素子解析方法および半導体素子解析装置 - Google Patents
半導体素子解析方法および半導体素子解析装置 Download PDFInfo
- Publication number
- JP2007187600A JP2007187600A JP2006007102A JP2006007102A JP2007187600A JP 2007187600 A JP2007187600 A JP 2007187600A JP 2006007102 A JP2006007102 A JP 2006007102A JP 2006007102 A JP2006007102 A JP 2006007102A JP 2007187600 A JP2007187600 A JP 2007187600A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- region
- voltage
- terminals
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】ディスクリート半導体素子をOBIRCH法を用いた解析装置の2端子に接続する。ディスクリート半導体素子には解析装置により最大250Vの電圧を印加し、さらに400mW以下の高出力の赤外線レーザを照射する。これによりディスクリート半導体素子の表面を高温で光加熱させ、高温バイアス試験のシミュレーションを可能にする。これにより高温バイアス試験において半導体素子が破壊する様子を可視化でき、故障・不良発生のメカニズムの推定が容易になるとともに故障・不良発生のメカニズムの再現が実現する。
【選択図】図3
Description
ここで、fはVとRを変数とする関数を示す。そして微少な電流変化を求めるために上式の全微分を行い、以下のごとくdIを求める。
=(1/R)dV+[(−V)/(R*R)]dR
=(I/V)dV+(−I*I/V)dR (∵I=V/R)
=I(dV/V)−I*I(dR/V)
ここで、微分演算子dを差分演算子Δで置き換えると、
ΔI=I(ΔV/V)−I*I(ΔR/V)
となる。定電圧印加条件より、
ΔI≒−I*I(ΔR/V) (∵V≒const.)
ここで、ΔI:ビーム照射時の微少電流変化、ΔR:ビーム照射時の微少抵抗変化、ΔV:ビーム照射時の微少電圧変化である。
nチャネル型MOSFET10は、図3と同様であるので説明は省略する。ゲート−ソース間の潜在的欠陥を可視化する場合には、ゲート端子Gを解析装置OBの電源端子T1に接続し、ソース端子Sおよびドレイン端子Dをショートさせて解析装置OBのGND端子T2に接続する。そしてMOSFET10の2端子間にゲート耐圧以下の電圧を印加し、MOSFET10の表面(ソース電極側)全面に赤外線レーザhνを照射して、電流像50を取得する。赤外線レーザhνの出力を400mW程度にすることにより、MOSFET10に対してRTAの原理を利用した光加熱を施すことができ、電流像50の特異領域50aに基づいてMOSFET10の故障領域80を解析することができる(図1参照)。
pチャネル型MOSFET10は、図3のnチャネル型MOSFETの各領域の導電型が逆になった構造であるので、構造についての説明は省略する。
pチャネル型MOSFET10は、図8と同様である。この場合は、MOSFET10のソース端子Sおよびドレイン端子Dを解析装置OBの電源端子T1に接続し、MOSFETのゲート端子Gを解析装置OBのGND端子T2に接続する。そして2端子間にゲート耐圧以下の電圧を印加し赤外線レーザhνを400mW以下の高出力で照射し、特異領域を含む電流像50を取得する。
ディスクリート半導体素子10はバイポーラトランジスタでもよく、その場合の配線例を説明する。npn型バイポーラトランジスタ10は、n+型半導体基板31aにn−型エピタキシャル層31bを積層するなどしてコレクタ領域31とし、その表面にp−型のベース領域32を設け、ベース領域32表面にn+型のエミッタ領域33を設ける。図はnpnバイポーラトランジスタの単位構成要素を示しており、実際にはこれらが多数配置されて動作領域を構成している。また、図示は省略するが表面にはベース領域32およびエミッタ領域33にコンタクトするベース電極、エミッタ電極がそれぞれ設けられ、裏面にはコレクタ電極が設けられる。それぞれの電極はベース端子B、エミッタ端子E、コレクタ端子Cとして外部に導出する。
以下npn型バイポーラトランジスタは図10と同様であるので説明は省略する。コレクタ−ベース間の潜在的欠陥を可視化する場合には、コレクタ端子Cを解析装置OBの電源端子T1に接続し、ベース端子Bを解析装置OBのGND端子T2に接続する。エミッタ端子Eはオープンとする。そして2端子間に降伏電圧(BVcbo)以下の電圧を印加し赤外線レーザhνを400mW以下の高出力で照射し、特異領域を含む電流像50を取得する。
エミッタ−ベース間の潜在的欠陥を可視化する場合には、エミッタ端子Eを解析装置OBの電源端子T1に接続し、ベース端子Bを解析装置OBのGND端子T2に接続する。コレクタ端子Cはオープンとする。そして2端子間に降伏電圧(BVebo)以下の電圧を印加し赤外線レーザhνを400mW以下の高出力で照射し、特異領域を含む電流像50を取得する。
pnp型バイポーラトランジスタは、図10のnpn型バイポーラトランジスタの各領域の導電型が逆になった構造であるので、構造についての説明は省略する。
以下pnp型バイポーラトランジスタは、図13と同様であるので説明は省略する。コレクタ−ベース間の潜在的欠陥を可視化する場合には、ベース端子Bを解析装置OBの電源端子T1に接続し、コレクタ端子Cを解析装置OBのGND端子T2に接続する。エミッタ端子Eはオープンとする。そして2端子間に降伏電圧(BVcbo)以下の電圧を印加し赤外線レーザhνを400mW以下の高出力で照射し、特異領域を含む電流像50を取得する。
エミッタ−ベース間の潜在的欠陥を可視化する場合には、ベース端子Bを解析装置OBの電源端子T1に接続し、エミッタ端子Eを解析装置OBのGND端子T2に接続する。コレクタ端子Cはオープンとする。そして2端子間に降伏電圧(BVbeo)以下の電圧を印加し赤外線レーザhνを400mW以下の高出力で照射し、特異領域を含む電流像50を取得する。
ディスクリート半導体素子10はダイオードでも良く、その場合の配線例を説明する。ダイオード10は、例えばn+型半導体基板41aにn−型エピタキシャル層41bを積層するなどしてカソード領域41とし、その表面にp+型のアノード領域42を設ける。図示は省略するが表面にはアノード領域42にコンタクトするアノード電極が設けられ、裏面にはカソード領域41とコンタクトするカソード電極が設けられる。それぞれの電極はアノード端子A、カソード端子CAとして外部に導出する。
IC20の一例として、CMOS−ICの最も単純なインバータ回路を示す。インバータ回路20は、例えばnチャネル型MOSFET(以下n−MOS)20aと、pチャネル型MOSFET(以下p−MOS)20bを直列接続する。尚、n−MOS20aと、p−MOS20bはそれぞれ、図3および図8に示すMOSFETと同様であるが、ここでは回路記号で示す。
11 電圧印加手段(外部電源)
12 加熱手段
13 検出手段
14 表示手段(表示部)
20 IC(インバータ回路)
20a nチャネル型MOSFET
20b pチャネル型MOSFET
21 ドレイン領域
22 チャネル層
23 トレンチ
24 ゲート絶縁膜
25 ゲート電極
26 ソース領域
27 ボディ領域
31 コレクタ領域
32 ベース領域
33 エミッタ領域
41 カソード領域
42 アノード領域
50 電流像
50n 正常領域
50a 特異領域
80 故障領域
OB 解析装置
S ソース端子
D ドレイン端子
G ゲート端子
C コレクタ端子
B ベース端子
E エミッタ端子
CA カソード端子
A アノード端子
Claims (13)
- ディスクリート半導体素子の2端子に所定の電圧を印加する工程と、
赤外線レーザを前記半導体素子の表面に照射し該半導体素子の表面を光加熱する工程と、
加熱に伴う前記半導体素子の2端子間の電流変動を検出し該電流変動の特異領域を含む電流像を取得する工程と、
前記半導体素子の画像データを取得して該画像データと前記電流像とを重畳させ、前記特異領域により前記素子の故障領域を特定する工程と、
前記故障領域を観察し、前記半導体素子の故障箇所を解析する工程とを具備することを特徴とする半導体素子解析方法。 - 故障領域を有するディスクリート半導体素子の2端子に所定の電圧を印加する工程と、
赤外線レーザを前記半導体素子の表面に照射し該半導体素子の表面を前記故障領域における反応が進行する程度に光加熱する工程と、
前記半導体素子の2端子間の電流変動を検出し、前記故障領域が加熱されることにより発生した前記電流変動の特異領域を含む電流像を取得する工程と、
前記半導体素子の画像データを取得し、該画像データと前記電流像とを重畳させ、前記特異領域により前記素子の故障領域を特定する工程と、
前記故障領域を観察し、前記半導体素子の故障箇所を解析する工程とを具備することを特徴とする半導体素子解析方法。 - 前記電流像は、電源端子とGND端子を有しOBIRCH法による解析を行う解析装置を用い、前記両端子間に前記半導体素子の端子を接続して取得することを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記電圧は前記半導体素子の降伏電圧以下の電圧であることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記電圧は25Vより高く250V以下であることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記電圧を前記解析装置の電源により印加することを特徴とする請求項3に記載の半導体素子解析方法。
- 前記赤外線レーザの波長は、1.3μmであることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記赤外線レーザの出力は、400mW以下であることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記半導体素子表面の加熱温度は200℃〜400℃であることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記半導体素子はパワーMOSトランジスタ、バイポーラトランジスタ、ダイオード、IGBTのいずれかであることを特徴とする請求項1または請求項2に記載の半導体素子解析方法。
- 前記半導体素子はパワーMOSトランジスタであり、該パワーMOSトランジスタのいずれか2端子をショートさせ、前記解析装置の2端子に接続することを特徴とする請求項3に記載の半導体素子解析方法。
- 前記半導体素子はバイポーラトランジスタであり、該バイポーラトランジスタのいずれか2端子を、前記解析装置の2端子に接続することを特徴とする請求項3に記載の半導体素子解析方法。
- ディスクリート半導体素子に接続する2端子と、
前記半導体素子に所定の電圧を印加する電圧印加手段と、
前記半導体素子に赤外線レーザを照射し、前記故障領域の反応が促進する程度に光加熱する加熱手段と、
加熱による前記半導体素子の電流変動を電流像として取得する検出手段と、
前記電流像を表示する表示手段と、を具備し、
前記電圧印加手段は、25V〜250Vの電圧を出力する電源であることを特徴とする半導体素子解析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007102A JP4694970B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体素子解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007102A JP4694970B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体素子解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007187600A true JP2007187600A (ja) | 2007-07-26 |
JP4694970B2 JP4694970B2 (ja) | 2011-06-08 |
Family
ID=38342860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006007102A Expired - Fee Related JP4694970B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体素子解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4694970B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009115459A (ja) * | 2007-11-01 | 2009-05-28 | Sanyo Electric Co Ltd | 半導体素子解析装置 |
JP2009115461A (ja) * | 2007-11-01 | 2009-05-28 | Sanyo Electric Co Ltd | 半導体素子解析方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068069A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPS54102978A (en) * | 1978-01-31 | 1979-08-13 | Nec Home Electronics Ltd | Test method for semiconductor element |
JPS63151035A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Mos型電界効果トランジスタの劣化試験方法 |
JPH03261159A (ja) * | 1990-03-12 | 1991-11-21 | Toshiba Corp | 半導体装置の評価装置 |
JPH09145795A (ja) * | 1995-11-21 | 1997-06-06 | Nec Corp | 半導体デバイスの配線電流観測方法、検査方法および装置 |
JPH09211084A (ja) * | 1996-02-05 | 1997-08-15 | Takaoka Electric Mfg Co Ltd | 半導体装置の検査方法および検査装置 |
JP2003303746A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム |
JP2004327858A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体装置の検査方法および検査装置 |
JP2005039054A (ja) * | 2003-07-15 | 2005-02-10 | Canon Inc | 半導体デバイスチップウエハの検査方法および検査装置 |
-
2006
- 2006-01-16 JP JP2006007102A patent/JP4694970B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068069A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPS54102978A (en) * | 1978-01-31 | 1979-08-13 | Nec Home Electronics Ltd | Test method for semiconductor element |
JPS63151035A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Mos型電界効果トランジスタの劣化試験方法 |
JPH03261159A (ja) * | 1990-03-12 | 1991-11-21 | Toshiba Corp | 半導体装置の評価装置 |
JPH09145795A (ja) * | 1995-11-21 | 1997-06-06 | Nec Corp | 半導体デバイスの配線電流観測方法、検査方法および装置 |
JPH09211084A (ja) * | 1996-02-05 | 1997-08-15 | Takaoka Electric Mfg Co Ltd | 半導体装置の検査方法および検査装置 |
JP2003303746A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム |
JP2004327858A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体装置の検査方法および検査装置 |
JP2005039054A (ja) * | 2003-07-15 | 2005-02-10 | Canon Inc | 半導体デバイスチップウエハの検査方法および検査装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009115459A (ja) * | 2007-11-01 | 2009-05-28 | Sanyo Electric Co Ltd | 半導体素子解析装置 |
JP2009115461A (ja) * | 2007-11-01 | 2009-05-28 | Sanyo Electric Co Ltd | 半導体素子解析方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4694970B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100402044B1 (ko) | 비파괴 검사 방법 | |
JP4694970B2 (ja) | 半導体素子解析方法 | |
Parrassin et al. | Laser Voltage Imaging and Its Derivatives—Efficient Techniques to Address Defect on 28 nm Technology | |
JP4783072B2 (ja) | 半導体素子解析方法 | |
JP5014953B2 (ja) | 半導体素子解析方法 | |
JP3813336B2 (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
Garcia-Awitan et al. | Soft Defect Localization of Hot Failure by Dynamic Analysis by Laser Stimulation using Hamamatsu iPhemos | |
JP2010197051A (ja) | 故障解析装置 | |
JP2009288090A (ja) | 半導体素子の発熱解析方法 | |
JP2009115459A (ja) | 半導体素子解析装置 | |
US6657447B1 (en) | Liquid crystal method to localize metal short on multi-layer metal CMOS process | |
JP2001284425A (ja) | 故障解析方法及び故障解析装置 | |
JP2734416B2 (ja) | 故障モードの特定方法及び装置 | |
JP2004327858A (ja) | 半導体装置の検査方法および検査装置 | |
TW202146919A (zh) | 半導體檢查方法及半導體檢查裝置 | |
JP2009290032A (ja) | 評価解析システム及びプローブカード | |
He et al. | SDL analysis in temperature sensitive failure based on DALS system | |
Guo et al. | Seebeck Effect Imaging to Improve Short Defect Localization | |
JP2009115460A (ja) | 半導体素子解析方法 | |
Beauchêne et al. | Thermal laser stimulation and NB-OBIC techniques applied to ESD defect localization | |
Keow et al. | Logic circuit failure analysis & micro-probing on floating signal net | |
JP2003133382A (ja) | 半導体故障解析方法及び半導体製造方法 | |
Kim et al. | Soft Defect Analysis on Advanced Logic Integrated Circuit by Dynamic Laser Stimulation | |
Lee et al. | TEM and chemical preferential etching analysis of protected FET leakage failure | |
Ni et al. | Failure Localization of Bipolar Integrated Circuits by Implementing Active Voltage Contrast |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20081205 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100913 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100921 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20110224 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20140304 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20140304 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |