JP2004327858A - 半導体装置の検査方法および検査装置 - Google Patents

半導体装置の検査方法および検査装置 Download PDF

Info

Publication number
JP2004327858A
JP2004327858A JP2003122651A JP2003122651A JP2004327858A JP 2004327858 A JP2004327858 A JP 2004327858A JP 2003122651 A JP2003122651 A JP 2003122651A JP 2003122651 A JP2003122651 A JP 2003122651A JP 2004327858 A JP2004327858 A JP 2004327858A
Authority
JP
Japan
Prior art keywords
semiconductor device
current
circuit wiring
change
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003122651A
Other languages
English (en)
Inventor
Kenji Norimatsu
研二 則松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003122651A priority Critical patent/JP2004327858A/ja
Publication of JP2004327858A publication Critical patent/JP2004327858A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】半導体装置の回路配線の故障箇所を特定するのに必要な電流を自動的に作り出し、且つオープン故障箇所の特定ができる半導体装置の検査方法および検査装置を提供する。
【解決手段】半導体装置42内のトランジスタを構成するpn接合が導通状態にならない範囲のバイアス電圧を電圧源43により印加して、光励起電流を生じさせる波長の第1の光46を照射する。第1の光46を照射した照射領域内に、更に光励起電流を生じさせない波長の第2の光47を集束光学系49により細く絞って照射し、照射スポットを局所的に加熱する。局所的に加熱された部位に流れる電流の変化を電流計44により検出して故障箇所を特定する。
【選択図】 図7

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置の検査方法および検査装置に係わり、特に、半導体集積回路チップ上の配線の通電経路や配線系の故障箇所および、トランジスタの故障箇所を特定するのに好適な半導体装置の検査方法および検査装置に関する。
【0002】
【従来の技術】
近年、半導体装置の高性能化、高集積化にともない、回路配線の微細化、多層化が著しく進展している。
【0003】
この半導体装置の微細な配線の通電経路や配線系のオープンまたはリーク(ショート)などの故障箇所を特定するための検査手法として種々の方法が提案されている。
【0004】
その中に、配線にレーザ、電子、イオン連続ビームを照射して局所的に配線を加熱し照射部分の抵抗が変化する現象を利用して、その配線に流れている電流の変化から配線上にある欠陥を検出するBIRCH(Beam Induced Resistance Change)法が知られている。
【0005】
しかし、このBIRCH法では、加熱により抵抗が変化すれば良いため、配線,半導体に拘わらず故障箇所の検出が可能であるが、電流通路が形成されない故障、即ちオープン故障の場合には、抵抗の変化を検出するための電流が故障箇所に流れないため適用できない。
【0006】
また、故障箇所に電流が流れている状態を作り出すために、外部端子から検査信号およびテストパターンを印加するテストパターン発生装置が必要である。
【0007】
更に、半導体基板にレーザビームや電子ビームが照射されると、半導体基板には電子・正孔対が発生し、これによっても回路配線に電流が流れる。レーザビームの場合にはOBIC(Optical Beam Induced Current)現象であり、電子ビームの場合はEBIC(Electron Beam Induced Current)現象である。以下、簡単にOBIC現象について記すが、EBIC現象の場合にも同様である。
【0008】
このOBIC信号は上述したBIRCH信号に重なって現れる。通常、BIRCH信号はOBIC信号よりも弱いため、OBIC信号に埋もれて見えなくなる問題がある。
【0009】
更に、また、イオンビームを用いた場合には、照射箇所がスパッタされるため、非破壊での検査が困難になると言う問題がある。
【0010】
このレーザビームを用いるOBIRCH(Optical Beam Induced Resistance Change)法の問題を解決する半導体装置の検査方法および装置が知られている(例えば、特許文献1参照。)。
【0011】
この特許文献1に開示された検査方法および装置について、図を用いて説明する。図9はその検出原理を示す図で、図10はその検査装置の構成を示すブロック図である。
【0012】
図9に示すように、配線101に電圧源102により電圧が印加され、配線101に流れる電流Iが電流計103によりモニターされている。この配線101にOBICが発生しない波長のレーザビーム104を照射して局所的に加熱し、配線101の温度変化量ΔTに対応した電流の変化量ΔIを検出している。
【0013】
図10に示すように、試料台111に試料(集積回路)112がセットされ、検査箇所の配線に所定の電流が流れるように定電圧源113とテストパターン発生部114により電圧が印加されている。
【0014】
次に、この検査箇所に顕微鏡115で細く絞ったOBICを発生させない波長の赤外レーザ116を照射して局所的に加熱している。
【0015】
そして、この検査箇所に流れる電流の変化を電流変化検出部117でモニターして、その結果をシステム制御・信号処理部118を介して像・波形表示部119に表示している。
【0016】
しかしながら、この特許文献1に開示された検査方法および検査装置においては、依然として半導体装置の故障箇所に電流が流れている状態を作り出すために、外部端子から検査信号およびテストパターンを印加するテストパターン発生装置が必要である。特に、近年の多ピンパッケージに実装される集積度の高い半導体装置に適用するには大掛かりなテストパターン発生装置が必要になる問題がある。
【0017】
また、電流通路が形成されないオープン故障には適用できない。
【0018】
【特許文献1】
特開平9−145795号公報(4頁、図5)
【0019】
【発明が解決しようとする課題】
上述した、特許文献1に開示された半導体装置の検査方法および検査装置では、半導体装置の故障箇所に電流が流れている状態を作り出すために大掛かりなテストパターン発生装置が必要で、しかもオープン故障には適用できない問題がある。
【0020】
本発明は、上記問題点を解決するためになされたもので、大掛かりなテストパターン発生装置が不要で、且つオープン故障箇所の特定ができる半導体装置の検査方法および検査装置を提供することを目的とする。
【0021】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の検査方法では、半導体装置内のpn接合に導通状態とならない範囲のバイアス電圧を印加する工程と、この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す工程と、前記第1の光が照射された領域内に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する工程と、前記バイアス電圧を印加する電源端子と接地端子間の電流を検出する工程と、この電流の変化量から前記照射スポット内の回路配線の故障箇所を特定する工程とを有することを特徴とする。
【0022】
また、本発明の半導体装置の検査方法では、半導体装置内のpn接合に導通状態とならない範囲のバイアス電流を印加する工程と、この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す工程と、前記第1の光が照射された領域内に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する工程と、前記バイアス電流を印加する電源端子と接地端子間の電圧を検出する工程と、この電圧の変化量から前記照射スポット内の回路配線の故障箇所を特定する工程と、を有することを特徴とする。
【0023】
また、本発明の半導体装置の検査装置では、半導体装置内のトランジスタを構成するpn接合に導通状態とならない範囲のバイアス電圧を印加する手段と、この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す手段と、前記第1の光の照射領域に、更に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する手段と、前記バイアス電圧を印加する電源端子と接地端子間の電流を検出する手段と、前記照射スポットで反射した前記第2の光ビームの反射光を検出する手段と、この第2の光ビームを前記半導体装置の面内で二次元的に走査する手段とこの反射光の強度および前記電流の変化量を、前記照射スポットの位置座標に対応させた前記半導体装置の光学像、前記電流変化像および、それらを重ね合わせた画像を生成する画像処理手段と、前記画像データから回路配線の故障箇所を特定する手段とを有することを特徴とする。
【0024】
また、本発明の半導体装置の検査装置では、半導体装置内のトランジスタを構成するpn接合に導通状態とならない範囲のバイアス電流を印加する手段と、この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す手段と、前記第1の光の照射領域に、更に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する手段と、前記バイアス電流を印加する電源端子と接地端子間の電圧を検出する手段と、前記照射スポットで反射した前記第2の光ビームの反射光を検出する手段と、この第2の光ビームを前記半導体装置の面内で二次元的に走査する手段と、この反射光の強度および前記電圧の変化量を、前記照射スポットの位置座標に対応させた前記半導体装置の光学像、前記電圧変化像およびそれらを重ね合わせた画像を生成する画像処理手段と、前記画像データから回路配線の故障箇所を特定する手段と、
を有することを特徴とする。
【0025】
本発明によれば、pn接合に導通状態とならない範囲のバイアス電圧または電流を印加した状態でOBICによりpn接合を含む回路配線に平衡電流を流し、半導体装置の故障箇所に電流が流れている状態を自動的作り出す手段を有するので、大掛かりなテストパターン発生装置が不要になり且つオープン故障箇所の特定ができる。
【0026】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【0027】
(第1の実施の形態)
図1および図2は、本発明の第1の実施の形態に係わる半導体装置の検査方法の原理を説明するための図で、図1はCMOSインバータ回路からなる半導体装置の断面図、図2は図1の半導体装置内部のpn接合部にバイアス電圧が印加される状態を示す回路配線図である。
【0028】
図1に示すように、CMOSインバータ回路は、n型シリコン基板11に形成されたp+ソース12、p+ドレイン13、ゲート絶縁膜14およびゲート電極15からなるpチャンネル絶縁ゲート型電界効果トランジスタ16(以下、p−chトランジスタという)と、n型シリコン基板11の内部に設けられたpウェル領域17に形成されたn+ソース18、n+ドレイン19、ゲート絶縁膜20およびゲート電極21からなるnチャンネル絶縁ゲート型電界効果トランジスタ22(以下、n−chトランジスタという)から構成されている。
【0029】
そして、電圧源23がp−chトランジスタ16のp+ソース12とp+コンタクト領域24を介してpウェル領域17に接続され、接地端子25がn型シリコン基板11およびn−chトランジスタ22のn+ドレイン27bに接続され、pウェル領域17およびn−chトランジスタ22のn+ドレイン27bとn型シリコン基板11との間に電圧が印加される。また、電圧源9と接地端子25との間に流れる電流を電流計26により検出している。
【0030】
図2に示すように、このCMOSインバータ回路には、4つのpn接合27a、27b、27c、27dを含む回路配線が形成されている。
【0031】
即ち、第1の回路配線は、p+ソース12とn型シリコン基板11の間のpn接合27aを含む回路配線であり、第2の回路配線は、pウェル領域17とn型シリコン基板11と同電位になるように接地されたn+ドレイン19との間のpn接合27bを含む回路配線である。
【0032】
更に、第3の回路配線は、インバータ出力端子28で互いに接続された、p+ドレイン13とn型シリコン基板11の間のpn接合27cとpウェル領域17とn+ソース18の間のpn接合27dを含む回路配線である。
【0033】
このpn接合27c、27dを含む第3の回路配線は、インバータ出力端子28がフローティングのために2つのpn接合27c、27dが直列に接続された状態になり、電圧を印加しても電流は流れない。
【0034】
次に、電圧源23によりpn接合部27a、27bに順方向の電流が流れない程度の極低い電圧Vin(>0V)を印加する。この電圧はpn接合27a、27bに対して逆バイアスとなる負電位でも構わない。
【0035】
次に、この状態において全てのpn接合27a、27b、27c、27dに同時にOBICを発生させるために、半導体装置の表面側からシリコンのバンドギャップ以上のエネルギーを持つ波長の第1の光を照射する。
【0036】
n型シリコン基板11側から照射する場合には、n型シリコン基板11を透過できる波長の短い光を選択する。これは、シリコンが間接遷移型半導体であるため、バンドキャップ近傍の波長の光は、一部はシリンに吸収され、一部は透過するためである。
【0037】
これにより、pn接合27aで発生した電子・正孔対は接合27aに印加された電界に引かれてOBICとして回路配線に取り出され、電流計26で検出される。
【0038】
同様に、pn接合27bで発生した電子・正孔対もOBICとして回路配線に取り出され、電流計26で検出される。
【0039】
次に、直列に接続されたpn接合27c、27dの電子・正孔対が回路配線に取り出せる原理について、図3を用いて説明する。
【0040】
図3はインバータ出力端子28がフローティング状態において、OBICを発生させる波長の第1の光がpn接合27c、27dに照射されたときの電子・正孔対の動きを説明するための図である。
【0041】
まず、出力端子28がフローティング状態では、その出力端子28の電位aの初期値は一義的に定まらないため、次の3つの場合に分けて考える。
【0042】
図3(a)は、aの初期値がa≦0Vの場合の電子・正孔対の動作を示す図、図3(b)は、aの初期値がa≧Vin以上の場合の電子・正孔対の動作を示す図、図3(c)は、aの初期値が0<a<Vinの場合の電子・正孔対の動作を示す図である。
【0043】
1)aの初期値がa≦0Vの場合
図3(a)に示すように、p+ドレイン13とn型シリコン基板11との間は逆方向にバイアスされるため、このpn接合27cで発生した電子・正孔対はpn接合27cに印加された電界により、正孔が出力端子28側に、電子がn型シリコン基板側11に流れる。
【0044】
一方、n+ソース18とpウエル17の間のpn接合27dは順方向にバイアスされるため、このpn接合27dで発生した電子・正孔対はpn接合27dに印加された電界により、正孔が出力端子28側に、電子がpウエル17側に流れ込む。
【0045】
これにより、p+ドレイン13とn+ソース18を接続する回路配線に正孔が流れ込むことになり、その結果、出力端子28の電圧aが上昇する。
【0046】
そして、出力端子28の電圧aが電圧源23による印加電圧Vinに等しくなったところで、正孔の流入が停止する。
【0047】
2)aの初期値がa≧Vinの場合
図3(b)に示すように、上記(a)の場合とは逆に接合27cが順方向にバイアスされ、接合27dが逆方向にバイアスされる。
【0048】
これにより、電子がp+ドレイン13とn+ソース18を接続する回路配線に流れ込むことになり、その結果、出力端子28の電圧aが下降する。
【0049】
そして、出力端子28の電圧aが電圧源23による印加電圧Vinに等しくなったところで、電子の流入が停止する。
【0050】
3)aの初期値が0<a<Vinの場合
図3(c)に示すように、接合部27c、27dは両方とも順方向にバイアスされる。
【0051】
これにより、インバータ出力端子28の電位aは、その初期値が上記1)または2)のいずれの場合でも、3)の状態になるように変化して平衡状態となり、pウエル17からn+ソース18とp+ドレイン13を通ってn型シリコン基板11に至る電流通路が構成される。
【0052】
従って、全てのpn接合27a、27b、27c、27dにOBICが発生する状態で暫く放置すれば、回路の持つ抵抗値等のパラメータで決まる平衡電流が流れる。これにより、発生した電子・正孔対はOBICとして回路配線に取り出され、電流計26で検出される。
【0053】
以上より、半導体装置の回路配線の故障箇所を特定するのに必要な電流を、自動的に回路配線に流すことができる。
【0054】
次に、OBIRCH現象を発生させるために、OBICを生じさせない波長の第2の光をビーム状に細く絞って検査領域に照射し、局部的に加熱する。
【0055】
この加熱により発熱部位の抵抗が変化するので、発熱部位に流れるOBICの変化として電流計26で検出することにより故障箇所を特定することができる。
【0056】
次に、上述した半導体装置の故障箇所を特定する検査をおこなう場合について、図4および図5を参照して説明する。図4はその試験工程を示すフローチャート、図5は故障箇所の判定条件を示す図である。
【0057】
図4に示すように、半導体装置を電圧源、電流計、接地端子に接続する(第1ステップS01)。次に、半導体装置の全面または特定の領域に電子・正孔対を発生しOBICを生じさせる波長の第1の光を照射する(第2ステップS02)。
【0058】
そして、半導体装置に流れる電流を電流計でモニターし電流値が安定して平衡状態になるまで待ち(第3ステップS03)、電流値が安定した時の値を平衡電流値として記憶する(第4ステップS04)。この平衡電流値は故障箇所を特定するための基準値となるものである。
【0059】
次に、OBICを生じさせない波長の第2の光を細く絞って半導体装置の検査箇所に照射する。照射スポットが局所的に加熱されて抵抗が変化するので、抵抗の変化量を電流の変化量として読み取る(第5ステップS05)。
【0060】
次に、検出された電流変化量が予め定めた上限設定値および下限設定値と比較され、設定値1より大きい箇所を被疑箇所グループ1として記憶し(第6ステップS06)、設定値2より小さい箇所を被疑箇所グループ2として記憶する(第7ステップS07)。その結果を欠陥被疑箇所として表示する(第8ステップS08)。
【0061】
次に、全ての領域の検査が終了したかどうかがチェックされ(第9ステップS09)、終了していなければ第2の光の照射位置を次ぎの検査箇所に移動し(第10ステップS10)、終了していれば検査結果のサマリーを表示して(第11ステップS11)、検査を終了する。
【0062】
図5に示すように、電流変化量が設定値1より大きい被疑箇所グループ1では、例えば、配線におけるボイドや異物、トランジスタのゲート酸化膜不良などの熱伝導を異ならしめる欠陥が特定され、電流変化量が設定値2より小さい被疑箇所グループ2では、例えば、電流変化を全く起こさない箇所をオープン不良として特定される。
【0063】
このオープン箇所が特定されるのは、故障箇所を含め正常な箇所にも常時僅かながらもOBICが流れる状態にしているので、本来OBIRCH法により光を照射した箇所の電流値は必ず変化するためである。
【0064】
以上説明したように、第1の実施の形態の半導体装置の検査方法では、pn接合に導通状態とならない範囲のバイアス電圧を印加した状態でOBICによりpn接合を含む回路配線に平衡電流を流し、半導体装置の回路配線の故障箇所を特定するのに必要な電流を自動的に作り出している。
【0065】
従って、複雑で大掛かりなテストパターン発生装置が不要になり、且つオープン故障箇所の特定が容易にできる。
【0066】
(第2の実施の形態)
図6は、本発明による第2の実施の形態に係わる半導体装置の検査方法による検査手順を示すフローチャートである。本実施の形態において、上記第1の実施の形態と同一の手順には同一符号を付して、その説明を省略する。
【0067】
この第2の実施の形態が第1の実施の形態と異なる点は、被検査用半導体装置と基準用半導体装置の電流変化量の差を求め、基準用半導体装置に較べ電流変化パターンの異なる箇所を故障箇所として検出することである。
【0068】
即ち、図6に示すように、複数の被検査用半導体装置と基準用半導体装置を用意する(第21ステップS21)。始めに基準用半導体装置をセットして(第22ステップS22)、基準用半導体装置から検査を開始する(第23ステップS23)。検査する手順は、図4に示した第1ステップS01から第11ステップS11に従って行い、全ての検査点の電流変化量を基準データとして記憶する(第24ステップS24)。
【0069】
次に、試料を被検査用半導体装置に交換して(第25ステップS25)、基準用半導体装置と同様に測定をおこない(第26ステップS26)、全ての検査点の電流変化量を被検査データとして記憶する(第27ステップS27)。
【0070】
次に、基準データと被検査データとの差を求め(第28ステップS28)、差分データとして記憶し(第29ステップS29)、基準データと電流変化パターンの異なる箇所を故障箇所として表示する(第30ステップS30)。
【0071】
次に、全ての被検査用半導体装置の検査が終了したかどうかがチェックされ(第31ステップS31)、終了していなければ試料を交換し(第32ステップS32)、終了していれば検査結果のサマリーを表示して(第33ステップS33)、検査を終了する。
【0072】
以上説明したように、第2の実施の形態の半導体装置の検査方法では、被検査用半導体装置の検査結果を基準用半導体装置の基準データと比較して、その電流変化のパターンの異なる箇所を故障箇所として特定するようにしている。
【0073】
従って、故障箇所や特性の把握が一目で視覚的におこなえ、迅速で効率的な検査ができる利点がある。
【0074】
ここでは、基準用半導体装置の検査を最初に行ったが、一連の測定の途中や最後に行っても構わない。
【0075】
(第3の実施の形態)
次に、本発明の半導体装置の検査装置について、図面を参照しながら説明する。図7は本発明による第1の実施の形態に係わる半導体装置の検査方法における検査装置の構成を示すブロック図である。
【0076】
図7示すように、試料台41に試料として被検査用半導体装置42(以下DUT(Device Under Test)という)が載置され、DUT42には、pn接合の順方向電流が流れない程度の極弱い電圧Vinを印加するための電圧源43と、DUT42に流れる電流を検出するための電流計44が接地端子45との間に接続される。
【0077】
このDUT42の全面または特定の領域を照射して半導体中に電子・正孔対を発生しOBICを生じさせる波長の第1の光源46が設けられ、DUT42内の全箇所または特定箇所の回路配線に故障箇所を特定するのに必要な電流が自動的に流れる状態にしている。
【0078】
この第1の光源46としては、シリコンのバンドギャップ以下の波長の光であれば特に限定されないが、白熱ランプや赤色LEDなどを用いることができる。特に,LEDは、発熱が少ないので試料に温度変化を与えることが少なくより好ましい。
【0079】
ここでは、第1の光源46からの光を特に光学系を用いて集束させていないが、特定の領域だけに照射するための集束光学系を用いても構わない。
【0080】
また、OBICを生じさせない波長の第2の光源47が設けられており、第2の光源47の光を集束光学系48、例えば光学顕微鏡で細く絞り、そのビームを走査光学系49、例えば光スキャナーまたはXYスキャナーによりDUT42上の任意の位置に照射し、局部的に加熱するようになっている。
【0081】
この第2の光源47としては、シリコンのバンドギャップ以上の波長の光であれば特に限定されないが、赤外ランプや赤外レーザを用いることができる。特に、赤外半導体レーザでは小型でエネルギー密度が高いのでより好ましい。
【0082】
更に、DUT42の表面で反射した第2の光の反射強度を検出する反射光検出器50が設けられ、この反射光検出器50の出力信号が画像処理装置52に与えられるようになっている。この画像処理装置52により、反射光検出器50の出力信号が走査系制御ユニット51の走査位置信号に同期して光学像に変換され、DUT42表面の反射強度の二次元光学画像を得ている。
【0083】
この画像データは制御用計算機53に入力され、表示装置54に表示されるとともに、記憶装置55に保存される。
【0084】
次に、上述した検査装置により半導体装置の検査を行う場合について、図8を参照して説明する。図8はその検査手順を示すフローチャートである。
【0085】
図8に示すように、まず、第2の光源47の光を集束光学系48で細く絞ったビームを走査光学系49によりDUT42の表面を走査し、その反射光強度を検出して、DUT42の表面の2次元光学像を取得する(第41ステップS41)。この光学像を制御用計算機53に接続された記憶装置55に保存する(第42ステップS42)。
【0086】
次に、DUT42に接続した電圧源43により定電圧VinをDUT42に印加する(第43ステップS43)。
【0087】
続いて、OBIC用の第1の光源46からの光をDUT42の全面に照射し(第44ステップS44)、OBICを発生させる。このときDUT42の電源と接地端子間に流れる電流を電流計44により計測し、この値が一定になるのを待つ(第45ステップS45)。
【0088】
次に、OBIRCH用の第2の光源47からの光を集束光学系48で細く絞って走査光学系49によりDUT42の表面に照射し、局部的に加熱する。このときの電流値の変化を画像処理装置52により画像信号に変換し、制御用計算機53上で、走査光学系48により第2の光を照射した位置と同期させて記憶装置55に保存する。
【0089】
この加熱時の電流検出をDUT42内の複数箇所で実施し、この電流値の変動(第2の光照射時と非照射時)を明暗或いは色の違いとして、記憶装置55に保存されていた光学像データに重畳させ、表示装置54上に表示させる。
【0090】
この電流値の変化を重畳させた光学像を観測することにより、DUT42内のどの位置で電流の変動がより多く起こっていたか、また変動が無かったかを判断して故障箇所を特定することができる。
【0091】
以上説明したように、第1の実施の形態に係わる半導体装置の検査方法における検査装置では、pn接合に導通状態とならない範囲のバイアス電圧を印加した状態でOBICによりpn接合を含む回路配線に平衡電流を流し、半導体装置の回路配線の故障箇所を特定するのに必要な電流を自動的に作り出している。
【0092】
従って、複雑で大掛かりなテストパターン発生装置が不要となるので検査が簡単で容易であり、且つオープン故障箇所の特定ができる。
【0093】
また、被測定半導体装置と基準用半導体装置を用意し、被測定半導体装置の測定結果を基準用半導体装置の基準データと比較して、その電流変化のパターンの異なる箇所を故障箇所として特定することができる。
【0094】
上述した実施の形態の半導体装置の検査方法および検査装置では、定電圧源43により定電圧を印加して電源および接地端子間の電流の変化を検出する場合について説明したが、本発明はこれに限定されるものではなく、定電圧源43に代えて定電流源により定電流を印加して電源および接地端子間の電圧の変化を検出するようにしても構わない。
【0095】
即ち、半導体装置内のpn接合に導通状態とならない範囲のバイアス電流を印加しておき、この半導体装置に光励起電流を生じさせる波長の第1の光を照射するとpn接合を含む配線回路に平衡電流が流れる。この平衡電流はバイアス電流に加算されてバイアス電流を変化させるため、この変化を打ち消すように電源端子と接地端子間の電圧が変化して平衡電圧状態となる。
【0096】
この状態で、第1の光が照射された領域内に光励起電流を生じさせない波長の第2の光ビームを照射してその照射スポットを局所的に加熱すると、照射領域の抵抗が変化する。この抵抗変化によるバイアス電流の変化を打ち消すように電源端子と接地端子間の電圧が変化する。
【0097】
これにより、電圧の変化量から照射スポット内の回路配線の故障箇所を上述の実施の形態と同様に特定することが可能である。
【0098】
また、上述した半導体装置の検査装置において、定電圧源43により定電圧を印加して電源および接地端子間の電流の変化を検出するモード(電流モード)と、定電流源により定電流を印加して電源および接地端子間の電圧の変化を検出するモード(電圧モード)の両方を設け、スイッチによりモードを選択出来るようにしても構わない。
【0099】
更に、多層配線の下に検査箇所が隠れている場合には適当な波長の第1および第2の光を選定し、あるいはDUT42の裏面から光を照射できるようにしても構わない。
【0100】
【発明の効果】
以上説明したように、本発明の半導体装置の検査方法および検査装置によれば、回路配線の故障箇所の特定が簡単で容易に行える。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる半導体装置の検査方法を説明するための半導体装置を示す断面図。
【図2】図1の半導体装置内部のpn接合にバイアス電圧が印加される状態を示す回路配線図。
【図3】本発明の第1の実施の形態に係わる半導体装置の検査方法の原理を説明するための図。
【図4】本発明の第1の実施の形態に係わる半導体装置の検査方法を示すフローチャート。
【図5】本発明の第1の実施の形態に係わる半導体装置の検査方法による故障箇所の判定条件を示す図。
【図6】本発明の第2の実施の形態に係わる半導体装置の検査方法を示すフローチャート。
【図7】本発明の第3の実施の形態に係わる半導体装置の検査装置の構成を示すブロック図。
【図8】本発明の第3の実施の形態に係わる半導体検査装置による検査手順を示すフローチャート。
【図9】従来の半導体装置の検査方法による測定原理を示す図。
【図10】従来の半導体装置の検査装置の構成を示すブロック図。
【符号の説明】
11 n型シリコン基板
12 p+ソース
13 p+ドレイン
14、20 ゲート絶縁膜
15、21 ゲート電極
16 p−chトランジスタ
17 pウェル
18 n+ソース
19 n+ドレイン
22 n−chトランジスタ
23、43 電圧源
24 p+コンタクト領域
25、45 接地端子
26、44 電流計
27 pn接合
28 インバータ出力端子
41 試料台
42 試料(DTU)
46 第1の光源
47 第2の光源
48 集束光学系
49 走査系
50 反射光検出器
51 走査系制御ユニット
52 画像処理装置
53 制御用計算機
54 表示装置
55 記憶装置

Claims (12)

  1. 半導体装置内のpn接合に導通状態とならない範囲のバイアス電圧を印加する工程と、
    この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す工程と、
    前記第1の光が照射された領域内に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する工程と、
    前記バイアス電圧を印加する電源端子と接地端子間の電流を検出する工程と、
    この電流の変化量から前記照射スポット内の回路配線の故障箇所を特定する工程と、
    を有することを特徴とする半導体装置の検査方法。
  2. 前記電流の変化量から回路配線の故障箇所を特定する工程は、
    試験用半導体装置および基準用半導体装置の電流の変化量を求める工程と、
    それらの電流変化量の差を求める工程と、
    この差から回路配線の故障箇所を特定する工程と、
    を有すること特徴とする請求項1記載の半導体装置の検査方法。
  3. 前記電流の変化量から回路配線の故障箇所を特定する工程は、
    電流の変化を起こさない箇所を回路配線のオープン故障箇所として特定する工程を有することを特徴とする請求項1記載の半導体装置の検査方法。
  4. 半導体装置内のpn接合に導通状態とならない範囲のバイアス電流を印加する工程と、
    この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す工程と、
    前記第1の光が照射された領域内に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する工程と、
    前記バイアス電流を印加する電源端子と接地端子間の電圧を検出する工程と、
    この電圧の変化量から前記照射スポット内の回路配線の故障箇所を特定する工程と、
    を有することを特徴とする半導体装置の検査方法。
  5. 前記電圧の変化量から回路配線の故障箇所を特定する工程は、
    試験用半導体装置および基準用半導体装置の電圧の変化量を求める工程と、
    それらの電圧変化量の差を求める工程と、
    この差から回路配線の故障箇所を特定する工程と、
    を有すること特徴とする請求項4記載の半導体装置の検査方法。
  6. 前記電圧の変化量から回路配線の故障箇所を特定する工程は、
    電圧の変化を起こさない箇所を回路配線のオープン故障箇所として特定する工程を有することを特徴とする請求項4記載の半導体装置の検査方法。
  7. 半導体装置内のトランジスタを構成するpn接合に導通状態とならない範囲のバイアス電圧を印加する手段と、
    この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す手段と、
    前記第1の光の照射領域に、更に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する手段と、
    前記バイアス電圧を印加する電源端子と接地端子間の電流を検出する手段と、
    前記照射スポットで反射した前記第2の光ビームの反射光を検出する手段と、
    この第2の光ビームを前記半導体装置の面内で二次元的に走査する手段と、
    この反射光の強度および前記電流の変化量を、前記照射スポットの位置座標に対応させた前記半導体装置の光学像、前記電流変化像およびそれらを重ね合わせた画像を生成する画像処理手段と、
    前記画像データから回路配線の故障箇所を特定する手段と、
    を有することを特徴とする半導体装置の検査装置。
  8. 前記画像データから回路配線の故障箇所を特定する手段は、検査用半導体装置および基準用半導体装置の電流の変化量を求める手段と、
    それらの電流変化量の差を求める手段と、
    この差から回路配線の故障箇所を特定する手段と、
    を有すること特徴とする請求項7記載の半導体装置の検査装置。
  9. 前記画像データから回路配線の故障箇所を特定する手段は、電流の変化を起こさない箇所を検出し、回路配線のオープン故障箇所として特定する手段を有することを特徴とする請求項7記載の半導体装置の検査装置。
  10. 半導体装置内のトランジスタを構成するpn接合に導通状態とならない範囲のバイアス電流を印加する手段と、
    この半導体装置に光励起電流を生じさせる波長の第1の光を照射して、前記pn接合を含む回路配線に平衡電流を流す手段と、
    前記第1の光の照射領域に、更に光励起電流を生じさせない波長の第2の光ビームを照射して、その照射スポットを局所的に加熱する手段と、
    前記バイアス電流を印加する電源端子と接地端子間の電圧を検出する手段と、
    前記照射スポットで反射した前記第2の光ビームの反射光を検出する手段と、
    この第2の光ビームを前記半導体装置の面内で二次元的に走査する手段と、
    この反射光の強度および前記電圧の変化量を、前記照射スポットの位置座標に対応させた前記半導体装置の光学像、前記電圧変化像およびそれらを重ね合わせた画像を生成する画像処理手段と、
    前記画像データから回路配線の故障箇所を特定する手段と、
    を有することを特徴とする半導体装置の検査装置。
  11. 前記画像データから回路配線の故障箇所を特定する手段は、検査用半導体装置および基準用半導体装置の電圧の変化量を求める手段と、
    それらの電圧変化量の差を求める手段と、
    この差から回路配線の故障箇所を特定する手段と、
    を有すること特徴とする請求項10記載の半導体装置の検査装置。
  12. 前記画像データから回路配線の故障箇所を特定する手段は、電圧の変化を起こさない箇所を検出し、回路配線のオープン故障箇所として特定する手段を有することを特徴とする請求項10記載の半導体装置の検査装置。
JP2003122651A 2003-04-25 2003-04-25 半導体装置の検査方法および検査装置 Pending JP2004327858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003122651A JP2004327858A (ja) 2003-04-25 2003-04-25 半導体装置の検査方法および検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003122651A JP2004327858A (ja) 2003-04-25 2003-04-25 半導体装置の検査方法および検査装置

Publications (1)

Publication Number Publication Date
JP2004327858A true JP2004327858A (ja) 2004-11-18

Family

ID=33500806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003122651A Pending JP2004327858A (ja) 2003-04-25 2003-04-25 半導体装置の検査方法および検査装置

Country Status (1)

Country Link
JP (1) JP2004327858A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007187600A (ja) * 2006-01-16 2007-07-26 Sanyo Electric Co Ltd 半導体素子解析方法および半導体素子解析装置
JP2009008626A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 故障解析方法及び故障解析装置
JP2010056278A (ja) * 2008-08-28 2010-03-11 Seiko Epson Corp 半導体装置の検査方法
JP2011096836A (ja) * 2009-10-29 2011-05-12 Ishioka:Kk プリント基板の検査方法及び検査装置
JP2015032686A (ja) * 2013-08-02 2015-02-16 信越半導体株式会社 半導体素子の評価方法及び半導体素子の評価装置
JP2020051858A (ja) * 2018-09-26 2020-04-02 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007187600A (ja) * 2006-01-16 2007-07-26 Sanyo Electric Co Ltd 半導体素子解析方法および半導体素子解析装置
JP4694970B2 (ja) * 2006-01-16 2011-06-08 三洋電機株式会社 半導体素子解析方法
JP2009008626A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 故障解析方法及び故障解析装置
JP2010056278A (ja) * 2008-08-28 2010-03-11 Seiko Epson Corp 半導体装置の検査方法
JP2011096836A (ja) * 2009-10-29 2011-05-12 Ishioka:Kk プリント基板の検査方法及び検査装置
JP2015032686A (ja) * 2013-08-02 2015-02-16 信越半導体株式会社 半導体素子の評価方法及び半導体素子の評価装置
JP2020051858A (ja) * 2018-09-26 2020-04-02 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
WO2020066177A1 (ja) * 2018-09-26 2020-04-02 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
JP7158224B2 (ja) 2018-09-26 2022-10-21 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
US11971364B2 (en) 2018-09-26 2024-04-30 Hamamatsu Photonics K.K. Semiconductor device inspection method and semiconductor device inspection device

Similar Documents

Publication Publication Date Title
TWI676810B (zh) 檢查裝置及檢查方法
TWI392867B (zh) 故障解析方法及故障解析裝置
US6066956A (en) Inspection method and wiring current observation method for semiconductor device
TWI802125B (zh) 檢查方法、檢查裝置、及標記形成方法
JP4683869B2 (ja) 半導体デバイスの故障診断方法と装置
JP2765427B2 (ja) 半導体集積回路内部相互配線の検査方法および装置
KR100402044B1 (ko) 비파괴 검사 방법
JP7558138B2 (ja) 半導体故障解析装置及び半導体故障解析方法
JP2007127499A (ja) 非破壊検査装置および非破壊検査方法
JP2004327858A (ja) 半導体装置の検査方法および検査装置
JP2010197051A (ja) 故障解析装置
Tay et al. Lock-in thermography application in flip-chip packaging for short defect localization
JP7186934B1 (ja) 半導体故障解析装置及び半導体故障解析方法
JP2007127590A (ja) 半導体装置の検査方法および装置
WO2023002688A1 (ja) 半導体故障解析装置及び半導体故障解析方法
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
JP5296751B2 (ja) 試料検査装置及び吸収電流像の作成方法
Tan et al. Fault localization using infra-red lock-in thermography for SOI-based advanced microprocessors
JP4684690B2 (ja) 走査レーザsquid顕微鏡を用いた検査方法および装置
JP2518540B2 (ja) 半導体集積回路内部相互配線の検査装置
JP2006337203A (ja) 位置出し方法と装置
JP2518533B2 (ja) 半導体集積回路内部相互配線の検査装置
JP2008041757A (ja) 半導体検査装置および半導体検査方法
Kim et al. Soft Defect Analysis on Advanced Logic Integrated Circuit by Dynamic Laser Stimulation
JPH02194541A (ja) 光プローバ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606