KR100683386B1 - 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 - Google Patents

레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 Download PDF

Info

Publication number
KR100683386B1
KR100683386B1 KR1020050134765A KR20050134765A KR100683386B1 KR 100683386 B1 KR100683386 B1 KR 100683386B1 KR 1020050134765 A KR1020050134765 A KR 1020050134765A KR 20050134765 A KR20050134765 A KR 20050134765A KR 100683386 B1 KR100683386 B1 KR 100683386B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
voltage
laser
semiconductor device
state
Prior art date
Application number
KR1020050134765A
Other languages
English (en)
Inventor
유흥열
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134765A priority Critical patent/KR100683386B1/ko
Application granted granted Critical
Publication of KR100683386B1 publication Critical patent/KR100683386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치에 관한 것으로, 반도체 소자의 불량을 검사하는 대상인 시료에 접속되어 소자의 불량상태를 LSI 테스터에서 초기 상태를 판단하고, 상기 시료의 국부 위치에 레이저광 주사기를 이용하여 레이저를 주사하면서 최종 상태를 판단하는 것을 특징으로 한다. 만약, 초기 상태가 불량(또는 양호)로 판정되고 최종 상태가 양호(또는 불량)으로 판정된다면 해당 위치에서 결함이 발생한 것으로 판단할 수 있다.
레이저 스캔, 접속 불량

Description

레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치{Method and Apparatus for Detecting Failures of Semiconductor Device Using Laser Scan}
도 1은 레이저 스캔 장비에 집적회로(LSI) 테스터를 연결하여 임계 전압값을 이용하여 불량소자를 검색하는 개념도이다.
도 2는 비아/금속 배선의 접촉 불량이 발생한 투과전자현미경(TEM; Transmission Election Microscopy)의 이미지이다.
<도면의 주요 부호에 대한 설명>
1 : 레이저광 주사기
2 : LSI 테스터
3 : 모니터
본 발명은 반도체 소자 접속 불량 검색 방법에 관한 것으로서, 좀 더 구체적으로는 집적회로 테스터(LSI Tester)가 연결된 레이저 스캔(Laser Scan) 장비를 이용하여 불량 위치를 찾는 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치에 관한 것이다.
종래, 반도체 집적회로용 칩의 불량 여부를 검사하는 방법으로서, OBIC(Optical Beam Induced Current)법, OBIRCH(Optical Beam Induced Resistance Change)법, TIVA(Thermally Induced Voltage Alteration)법 등이 알려져 있다.
OBIC법은, 실리콘(Si) 반도체 소자에 광조사를 통해, 가전자대 및 전도대와의 사이의 천이에 따른 전자·정공쌍의 생성에 의해 발생하는 광여기 전류를 이용한 해석 및 검사방법이며, 대상 디바이스의 에너지갭보다도 큰 에너지를 지닌 파장의 광을 이용한다. 예를 들면, Si 반도체의 경우에는, 633nm의 파장을 지닌 He-Ne레이저광을 이용해서, 광여기 전류인 OBIC 전류를 효율 좋게 발생시켜, 결함영역의 검출을 행한다.
OBIRCH법은, 가시광으로서의 레이저광을 반도체 집적회로내부의 상호배선에, 레이저광을 주사하면서 해당 배선을 가열하고, 조사에 의한 온도상승에 기인하는 저항변화 및 배선에 흐르는 전류의 변화를 검출하여, 배선내의 결함을 검지하는 것이다.
이와 같이, OBIRCH법은 레이저 스캔을 통해 전류 또는 전압의 변화가 있는 위치를 검색하여 이를 불량 위치로 판단하는 방법을 이용하게 된다. 그러나, OBIRCH(Optical Beam Induced Resistance Change)법 및 TIVA(Thermally Induced Voltage Alteration)법은 칩(Chip)내 금속(Metal) 배선이나 비아(Via) 저항 증가로 인한 불량들은 그 발생 위치를 찾기가 불가능하다.
본 발명의 목적은 집적회로 내에서 최저 임계 전압(Vmin) 특성이 취약한 금 속(Metal) 배선이나 비아(Via) 저항 성분들을 테스터가 연결된 레이저 스캔(Laser Scan)(OBIRCH, TIVA) 장비를 이용하여 레이저 스캔에 의한 발열현상으로 양호(Pass) 상태로 변화하는 위치를 검색하는 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치를 제공하는 데에 있다.
아울러, 본 발명의 다른 목적은 설계 규칙에 어긋나는 선폭으로 형성된 트랜지스터의 게이트를 검색할 수 있는 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치를 제공하는 데에 있다.
본 발명에 따른 레이저 스캔을 이용한 반도체 소자 불량 검색 방법은, 레이저 스캔을 이용한 반도체 소자 불량 검색 방법으로서, 반도체 집적 회로에 상기 집적 회로의 구동 전압 범위의 최저 전압보다 낮은 전압 또는 상기 구동 전압 범위 내의 전압을 가지는 임계 전압을 인가하여 상기 집적 회로의 초기 상태를 불량 또는 양호로 판정하는 제1 단계와, 상기 집적 회로의 국소 영역에 레이저를 주사함과 동시에 상기 집적 회로에 상기 임계 전압을 인가하여 상기 집적 회로의 최종 상태를 판정하는 제2 단계를 포함하고, 상기 집적 회로의 상기 초기 상태가 불량이고 상기 최종 상태가 양호로 판정된 경우 또는 상기 집적 회로의 상기 초기 상태가 양호이고 상기 최종 상태가 불량으로 판정된 경우 상기 레이저가 주사된 상기 집적 회로의 상기 국소 영역에 불량이 발생한 것으로 판정하는 것을 특징으로 한다.
또한, 본 발명에 따른 레이저 스캔을 이용한 반도체 소자 불량 검색 장치는, 반도체 집적 회로에 레이저를 주사하는 레이저광 주사기(1); 및 상기 집적 회로에 접속되어 상기 집적 회로의 구동 전압 범위의 최저 전압보다 낮은 전압 또는 상기 구동 전압 범위 내의 전압을 가지는 임계 전압을 인가하는 전압 인가부(2a)와, 상기 임계 전압에 대한 상기 집적 회로의 출력 전압을 측정하여 상기 집적 회로의 양호 또는 불량 상태를 판정하는 전압 측정부(2b)를 포함하는 LSI 테스터(2); 를 포함하는 것을 특징으로 한다. 나아가, 본 장치는 상기 LSI 테스터(2)에 접속된 상기 집적 회로의 맵을 표시하는 화상 표시 장치(3)를 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 반도체 소자의 불량을 검사하는 대상인 시료에 접속되어 소자의 불량상태를 LSI 테스터에서 결함상태 및 양호상태 여부를 판단하고, 상기 시료에 대해 레이저광 주사기를 이용하여 레이저를 주사함에 따라 초기에 LSI 테스터에서 결함상태이라고 판단된 소자가 양호상태로 변화되는 경우, 해당 위치에서 저항 성분으로 인한 불량이 발생한 것으로 판단한다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 1은 레이저 스캔 장비에 LSI 테스터를 연결하여 임계 전압값에서 집적 회로의 결함(Fail) 또는 양호(Pass)의 상태가 변화되는 위치를 찾아 금속(Metal) 배선 및 비아(Via)의 불량 위치를 찾는 개념도이다.
도 1에 도시된 바와 같이, 시료, 예를 들어 반도체 집적 회로가 제조된 웨이퍼(W)에 대해, 웨이퍼(W) 상부에서 레이저를 주사하는 레이저광 주사기(1)가 마련된다. 한편, 레이저광 주사기(1)와 웨이퍼(W) 사이에는 렌즈(미도시)가 마련되어 광속을 높이거나 조이는 기능을 수행할 수 있다.
또한, LSI 테스터(2)는, 웨이퍼(W)에 전압(Vin)을 인가하는 전압인가부(2a)와, 아울러 입력 전압(Vin)에 대한 출력 전압(Vout)을 측정하여 회로의 결함(Fail) 또는 양호(Pass) 상태를 판별하는 전압측정부(2b)를 구비한다. 나아가, LSI 테스터(2)에는 모니터(3) 등이 접속되어 웨이퍼(W) 맵(Map)을 출력시킴과 아울러 결함위 치를 표시한다.
상기와 같이 구성된 장비를 이용하여 먼저, 레이저 조사가 있기 전에 LSI 테스터(2)를 이용하여 웨이퍼(W)에 대한 초기 상태를 검사하게 된다. 이 때, 조사 결과는 모니터(3) 상에 출력되거나 해당 위치가 저장되게 된다. 일반적으로, 반도체 집적 회로는 구동 전압 범위를 갖는데, 예컨대 1.8 (V)에서 동작하도록 설계된 회로의 경우에는 약 1.3 내지 2.3 (V)의 구동 전압에서도 정상적으로 작동할 수 있다. 이 경우, 최저 전압은 1.3 (V)가 되고 최대 전압은 2.3 (V)가 된다. 만약, 임계 전압을 최저 전압 또는 최대 전압 중 어느 하나보다 낮은 값을 갖도록 설정한다면, 시료의 초기 상태는 그에 따라 결정된다. 즉, 임계 전압을 최저 전압 1.3 (V)보다 낮게 설정하면, LSI 테스터에서는 집적 회로의 초기 상태를 불량(Fail)으로 판정할 것이다. 반대로, 임계 전압을 최대 전압 2.3 (V)보다 낮게 설정한다면, LSI 테스터에서는 집적 회로의 초기 상태를 양호(Pass)로 판정할 것이다.
이와 같이, 초기 상태가 양호 또는 불량으로 판정된 웨이퍼(W) 상에 레이저를 조사한다. 이 때 사용되는 파장은 1.3㎛를 이용할 수 있다. 레이저 조사와 함께 LSI 테스터(2)에서는 웨이퍼(W)에 임계 전압을 인가하고, 그에 대한 웨이퍼(W)의 최종 상태를 판정한다. 한편, 레이저 스캔이 이루어지면 웨이퍼(W) 상의 국부 위치에 집중되는 열로 인해 해당 영역이 광여기 상태가 된다. 최초 LSI 테스터(2)를 이용하여 테스트할 때 결함(Fail)이라고 판정된 상태인 경우라도, 광여기로 인한 발열 현상으로 인해 최종 상태가 양호(Pass)로 판정될 수 있다. 이와 같이, 레이저 조사로 인해 웨이퍼의 상태가 변하는 경우에는 이 영역에 불량이 발생한 것으로 판 단할 수 있다. 도 2에는 상술한 방법에 의해 찾아낸 비아/금속 배선의 접촉 불량 상태를 투과전자현미경(TEM; Transmission Election Microscopy)으로 촬영한 이미지를 나타내었다.
반도체 칩 내에는 수십만개의 비아(Via) 및 금속(Metal) 배선이 존재하며 이에 대한 저항 불량이 발생한 경우 그 위치를 찾기가 매우 어려웠다. 만약, 저항 성분으로 인한 불량이 존재한다면, 불량이 발생한 배선 등은 레이저 조사에 의해 활성화되어 국부적으로 전기적 특성이 변하게 된다. 따라서, 집적 회로의 동작 전압 범위에서 벗어난 값을 가지는 임계 전압을 인가한 경우에는 회로가 동작하지 않을 것이므로 회로의 상태가 불량으로 판정될 것이나, 레이저 조사에 의해 국부적으로 활성화되면 회로가 일시적으로 동작하여 회로의 최종 상태가 양호로 바뀌게 된다. 따라서, 저항 불량이 발생한 위치를 보다 정확하게 찾아낼 수 있다.
또한, 반도체 칩 내에 존재하는 수십만개의 트랜지스터 게이트의 임계 치수(Critical Dimension)는 설계 규칙(Design Rule)에 따라 정확히 제어하는 것이 어렵다. 따라서, 설계 규칙에 따라 형성되지 않은 게이트들이 존재하기 마련인데, 본 발명에 따른 불량 검색 방법을 이용하면, 선폭이 기준값보다 크거나 작은 게이트가 형성된 위치를 용이하게 찾을 수 있다. 즉, 초기에 양호(또는 불량) 상태로 판정되는 임계 전압을 인가한 후, 레이저 조사를 수행할 때 불량(또는 양호)으로 판정되는 위치를 찾으면 된다. 따라서, 해당 위치에서 게이트 패턴의 공정을 수행할 때 임계 치수를 계속하여 모니터링하면 반도체 소자의 수율을 보다 향상시킬 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 Vmin 특성이 취약한 비아(Via) 또는 금속 배선의 불량 위치를 찾을 수 있으므로 정확한 불량 분석이 가능해짐에 따라 공정 안정화를 꾀할 수 있다. 또한, 설계 규칙에 따른 선폭보다 크거나 작게 형성된 트랜지스터의 게이트를 용이하게 찾을 수 있다.

Claims (4)

  1. 레이저 스캔을 이용한 반도체 소자 불량 검색 방법으로서,
    반도체 집적 회로에 상기 집적 회로의 구동 전압 범위의 최저 전압보다 낮은 전압 또는 상기 구동 전압 범위 내의 전압을 가지는 임계 전압을 인가하여 상기 집적 회로의 초기 상태를 불량 또는 양호로 판정하는 제1 단계와,
    상기 집적 회로의 국소 영역에 레이저를 주사함과 동시에 상기 집적 회로에 상기 임계 전압을 인가하여 상기 집적 회로의 최종 상태를 판정하는 제2 단계를 포함하고,
    상기 집적 회로의 상기 초기 상태가 불량이고 상기 최종 상태가 양호로 판정된 경우 또는 상기 집적 회로의 상기 초기 상태가 양호이고 상기 최종 상태가 불량으로 판정된 경우 상기 레이저가 주사된 상기 집적 회로의 상기 국소 영역에 불량이 발생한 것으로 판정하는 것을 특징으로 하는 반도체 소자 불량 검색 방법.
  2. 삭제
  3. 반도체 집적 회로에 레이저를 주사하는 레이저광 주사기(1); 및
    상기 집적 회로에 접속되어 상기 집적 회로의 구동 전압 범위의 최저 전압보다 낮은 전압 또는 상기 구동 전압 범위 내의 전압을 가지는 임계 전압을 인가하는 전압 인가부(2a)와, 상기 임계 전압에 대한 상기 집적 회로의 출력 전압을 측정하여 상기 집적 회로의 양호 또는 불량 상태를 판정하는 전압 측정부(2b)를 포함하는 LSI 테스터(2);
    를 포함하는 것을 특징으로 하는 레이저 스캔을 이용한 반도체 소자 불량 검색 장치.
  4. 제3항에 있어서, 상기 LSI 테스터(2)에 접속된 상기 집적 회로의 맵을 표시하는 화상 표시 장치(3)를 더 포함하는 것을 특징으로 하는 레이저 스캔을 이용한 반도체 소자 접속 불량 검색 장치.
KR1020050134765A 2005-12-30 2005-12-30 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 KR100683386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134765A KR100683386B1 (ko) 2005-12-30 2005-12-30 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134765A KR100683386B1 (ko) 2005-12-30 2005-12-30 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100683386B1 true KR100683386B1 (ko) 2007-02-15

Family

ID=38106493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134765A KR100683386B1 (ko) 2005-12-30 2005-12-30 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100683386B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105701B1 (ko) 2011-01-27 2012-01-17 주식회사 엘지실트론 웨이퍼 결함 검출 방법
KR101772024B1 (ko) 2015-10-15 2017-08-28 주식회사 엘지실트론 웨이퍼의 검사 방법
KR101952902B1 (ko) 2017-10-19 2019-02-27 비즈텍코리아 주식회사 빛의 굴절 현상을 이용한 광학 스캐닝 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021386A (ko) * 1997-08-30 1999-03-25 김영환 레이저를 이용한 불량다이 표시방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990021386A (ko) * 1997-08-30 1999-03-25 김영환 레이저를 이용한 불량다이 표시방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990021386

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105701B1 (ko) 2011-01-27 2012-01-17 주식회사 엘지실트론 웨이퍼 결함 검출 방법
KR101772024B1 (ko) 2015-10-15 2017-08-28 주식회사 엘지실트론 웨이퍼의 검사 방법
KR101952902B1 (ko) 2017-10-19 2019-02-27 비즈텍코리아 주식회사 빛의 굴절 현상을 이용한 광학 스캐닝 시스템

Similar Documents

Publication Publication Date Title
KR900007993B1 (ko) 반도체검사장치 및 반도체검사방법
TWI392867B (zh) 故障解析方法及故障解析裝置
KR100402044B1 (ko) 비파괴 검사 방법
Parrassin et al. Laser voltage imaging and its derivatives, efficient techniques to address defect on 28nm technology
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
JP3955445B2 (ja) 半導体装置の検査方法及び試料検査装置
Nigh et al. Random and systematic defect analysis using IDDQ signature analysis for understanding fails and guiding test decisions
US6137295A (en) Method of detecting defect of integrated circuit and apparatus thereof
Apolinaria Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure
US8907691B2 (en) Integrated circuit thermally induced noise analysis
JP4901154B2 (ja) 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法
JP2004327858A (ja) 半導体装置の検査方法および検査装置
JP5014953B2 (ja) 半導体素子解析方法
JP3287332B2 (ja) 半導体集積回路の断線故障検出装置及びその断線故障検出方法
JP2005347773A5 (ko)
JP2009290032A (ja) 評価解析システム及びプローブカード
JP2008041757A (ja) 半導体検査装置および半導体検査方法
JP2009115459A (ja) 半導体素子解析装置
JP2008286658A (ja) 半導体検査装置及びそれを用いた半導体検査方法
Johnson et al. Device Ioff Mapping—Analysis of Ring Oscillator by Optical Beam Induced Resistance Change
Qian et al. Precise defect localization of scan logic failures by thermal laser stimulation (TLS)
US6294918B1 (en) Method for locating weak circuit having insufficient driving current in IC chips
Lanka An Overview of Global Fault Isolation techniques for Integrated Circuit Failure Analysis
Faraby et al. Efficient fault isolation and failure analysis methods to root cause defects in microprocessors
Boon et al. Failure analysis on non-visible front-end defects in deep NWELL implantation related process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee