JP2003303746A - 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム - Google Patents

Abstract

(57)【要約】 【課題】発光解析やOBIRCH解析で検出した被擬故障リス
トや、テスティングによって絞り込んだ被擬故障リスト
を用いて、その疑わしさの度合いを体系的に定量化する
不良解析方法及びそのシステム並びにその不良解析プロ
グラムを提供することにある。 【解決手段】半導体デバイスを発光顕微鏡あるいはＯＢ
ＩＲＣＨ（Optical Beam Induced Resistance Change）
解析装置等の物理解析装置で検出して得られた複数の疑
わしき故障箇所の情報（被擬故障リスト）や、電気的な
測定・検査（テスティング）によって絞り込んだ被擬故
障リストを用いて、これらの異常な故障候補の重複箇所
を抽出し、その疑わしさの度合いを体系的に定量化し、
その後実施される詳細原因解析の対象となる故障候補の
優先順位付けを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光若しくは発熱
顕微鏡、ＯＢＩＲＣＨ（Optical Beam Induced Resista
nce Change）解析装置等の物理解析装置で検出した故障
と疑わしき箇所の情報（被擬故障リスト）や、ファンク
ションテスト、ＩＤＤＱテスト、スキャンテストなどの
電気的な測定・検査（テスティング）によって絞り込ん
だ被擬故障リストを用いて、その疑わしさの度合いを体
系的に定量化し、その後実施される詳細原因解析の対象
とする候補の優先順位づけを行う不良解析方法及びその
システム並びにその不良解析プログラムに関するもので
ある。

【０００２】

【従来の技術】近年、半導体装置の高速化と機能多様化
の要求に伴い、半導体素子や配線の微細化や高集積化が
進んでおり、この半導体装置を欠陥なく製造することが
困難となってきている。欠陥を低減するためには、高集
積化された半導体装置の中から原因となった欠陥箇所を
特定し、この半導体装置の故障メカニズムを推定し、原
因を取り除くといった改善作業が必要である。このう
ち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣ
Ｈ解析装置を用いて半導体装置を解析する手法が用いら
れてきている。例えば、発光顕微鏡においては、半導体
装置に電圧を印加し、半導体素子（トランジスタ）から
の異常な発光（反応箇所）の座標を検知して、欠陥箇所
特定の手がかりとすることができる。ここでは、反応箇
所の座標を設計データであるレイアウトパターンと重ね
合わせ、レイアウトパターンの座標として読みとって、
反応箇所を特定する手法が用いられるようになった。

【０００３】

【発明が解決しようとする課題】実際の不良解析におい
ては、反応箇所が多く、反応箇所が必ずしも欠陥発生箇
所ではない場合が多い。例えば、信号配線が他の配線と
短絡した場合、異常電位が正常なトランジスタに入力さ
れることで発光するが、この異常な電位が電子回路内部
で伝搬することによって、多くの発光現象を引き起こす
ことがある。このような場合、電子ビームテスターなど
で反応箇所とそれに関連する配線を逐次追跡して不良箇
所を特定するといった手間のかかる作業を必要としてい
た。

【０００４】また、被擬故障候補を絞り込むために、発
光解析やＯＢＩＲＣＨ解析などの複数の不良解析を順次
行うことがあるが、発光解析で得られる反応箇所と、Ｏ
ＢＩＲＣＨ解析で得られる反応箇所が異なるため、最も
疑わしき故障候補を絞り込む作業に多くの時間を要して
いた。

【０００５】本発明の目的は、上記課題を解決すべく、
各種不良解析ユニットを適宜組み合わせて得られる多く
の情報から、体系的に故障候補の疑わしさを定量化し、
これに基づいて、故障原因を究明する作業の優先順位付
けを正確に行うことができるようにした不良解析方法及
びそのシステム並びにその不良解析プログラムを提供す
ることにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の特徴を有する。即ち、本発明は、半
導体デバイスに対して互いに種類の異なる複数の不良解
析手段を用いて不良解析を行って、各不良解析手段に相
応した故障と疑わしき箇所の情報を有する被擬故障リス
トを複数生成する被擬故障リスト生成ステップと、該被
擬故障リスト生成ステップで生成された複数の被擬故障
リストにおける故障候補の重複関係を解析して、前記故
障候補の嫌疑の度合いの重み付け若しくは順位付け（そ
の後実施される詳細原因解析の対象となる故障候補の優
先順位付け）を行う統合解析ステップとを有することを
特徴とする半導体の不良解析方法である。また、本発明
は、前記半導体の不良解析方法の統合解析ステップにお
いて、重複関係の解析がベン図処理であることを特徴と
する。

【０００７】また、本発明は、半導体デバイスに対して
不良解析手段を用いて不良解析を行って、該不良解析手
段に相応した被擬故障リストを生成する被擬故障リスト
生成ステップと、該被擬故障リスト生成ステップで生成
された被擬故障リストにおける故障候補（短絡欠陥）と
の配線間距離または隣接した配線長を基に、前記故障候
補（短絡欠陥）の周辺に存在する配線の嫌疑度合いの重
み付け若しくは順位付け（その後実施される詳細原因解
析の対象となる故障候補の優先順位付け）を行う統合解
析ステップとを有することを特徴とする半導体の不良解
析方法である。

【０００８】また、本発明は、半導体デバイスに対して
不良解析手段を用いて不良解析を行って、該不良解析手
段に相応した被擬故障リストを生成する被擬故障リスト
生成ステップと、該被擬故障リスト生成ステップで生成
された被擬故障リストにおける故障候補（断線配線（高
抵抗、非導通等の配線））の配線長、もしくは配線候補
に含まれるスルーホールの個数の少なくともいずれか一
方を基に、前記故障候補の嫌疑の度合いの重み付け若し
くは順位付け（その後実施される詳細原因解析の対象と
なる故障候補の優先順位付け）を行う統合解析ステップ
とを有することを特徴とする半導体の不良解析方法であ
る。

【０００９】また、本発明は、半導体デバイスに対して
互いに種類の異なる複数の不良解析を行って、各々に相
応した故障と疑わしき箇所の情報を有する被擬故障リス
トを生成する複数の不良解析ユニットと、該複数の不良
解析ユニットから得られる複数の被擬故障リストの故障
候補の重複関係を解析して前記故障候補の嫌疑の度合い
の重み付け若しくは順位付け（その後実施される詳細原
因解析の対象となる故障候補の優先順位付け）を行う統
合解析手段とを備えたことを特徴とする半導体の不良解
析システムである。

【００１０】また、本発明は、複数の不良解析ユニット
から得られる複数の被擬故障リストを記憶するデータ記
憶部と、前記複数の被擬故障リストにおける故障候補の
重複関係を解析するアルゴリズムを記述したプログラム
記憶部と、該プログラム記憶部に記述された故障候補の
重複関係を解析するアルゴリズムに基づいて前記データ
記憶部に記憶された複数の被擬故障リストの故障候補の
重複関係を解析して前記故障候補の嫌疑の度合いの重み
付け若しくは順位付けを行うデータ演算部と、該データ
演算部で行われた故障候補の嫌疑の度合いの重み付け若
しくは順位付け（その後実施される詳細原因解析の対象
となる故障候補の優先順位付け）を出力する出力装置と
を備えたことを特徴とする半導体の不良解析ツールであ
る。

【００１１】また、本発明は、互いに種類の異なる複数
の不良解析手段から得られる半導体デバイスについての
複数の故障と疑わしき箇所の情報を有する被擬故障リス
トを入力する入力ステップと、該入力ステップで入力さ
れた複数の被擬故障リストの故障候補の重複関係を解析
して、該故障候補の嫌疑の度合いの重み付け若しくは順
位付け（その後実施される詳細原因解析の対象となる故
障候補の優先順位付け）を行う統合解析ステップとを有
することを特徴とする半導体の不良解析プログラムであ
る。また、本発明は、前記半導体の不良解析プログラム
の統合解析ステップにおいて、前記故障候補の重複関係
の解析がベン図処理であることを特徴とする。

【００１２】

【発明の実施の形態】本発明に係る半導体の不良解析方
法およびそのシステム並びに半導体の不良解析プログラ
ムの実施の形態について、図面を用いて説明する。

【００１３】近年、半導体装置（半導体デバイス）にお
いて、高速化と機能多様化の要求に伴い、半導体素子や
配線の微細化や高集積化が進み、如何に短絡や断線（高
抵抗、非導通等）などの欠陥の発生を低減することが課
題となっている。そのため、高集積化された半導体装置
(半導体デバイス)の中から故障（動作および特性不良）
の原因となった短絡や断線（高抵抗、非導通等）などの
欠陥の箇所を特定し、この故障メカニズムを推定し、原
因を取り除くといった改善作業が必要となる。

【００１４】そこで、短絡や断線（高抵抗、非導通等）
などの欠陥の箇所を特定するために、各種の不良解析手
法が用いられる。この各種の不良解析手法としては、発
光顕微鏡を用いる発光解析、発熱顕微鏡を用いる発熱解
析、ＯＢＩＲＣＨ(Optical Beam Induced Resistance C
hange)解析装置（レーザビームの照射により生じる電流
変化をプロ−バで測定するシステム）を用いたＯＢＩＲ
ＣＨ解析、ＥＢテスターあるいはＥＢプロ−バと称され
るものを用いたＥＢテスティングなどの物理解析と、フ
ァンクションテスト、ＩＤＤＱテスト、スキャンテスト
などの電気的な測定・検査（テスティング）と、インラ
イン異物・外観検査と、これらを組み合わせたフェイル
ビット解析とがある。

【００１５】物理解析である発光顕微鏡を用いた発光解
析は、半導体デバイス（半導体装置）に電圧を印加し、
半導体素子（トランジスタ）からの異常な発光（反応箇
所）の座標を検知するものである。物理解析である発熱
顕微鏡を用いる発熱解析も、半導体デバイス（半導体装
置）に電圧を印加し、半導体素子（トランジスタ）から
の異常な発熱（反応箇所）の座標を検知するものであ
る。

【００１６】物理解析であるＯＢＩＲＣＨ解析装置を用
いたＯＢＩＲＣＨ解析は、半導体デバイスの表面にレー
ザビームを照射し、その時の抵抗変化に伴う、電流変化
を検出することにより被測定デバイスの内部の動作解析
を行なうものである。実際には、この電流変化を輝度変
化としてモニタ上に表示するものである。このようにＯ
ＢＩＲＣＨ解析では、欠陥箇所に対応する異常の電流変
化点の画像が検知されることになる。

【００１７】物理解析であるＥＢテスティングは、半導
体デバイスの内部診断のため真空中で被測定デバイスの
配線に電子ビームを照射し、その部分から発生する二次
電子や反射電子などのエネルギー変化から回路の電圧を
測定することによって欠陥箇所の座標を検知するもので
ある。

【００１８】電気的な測定・検査（テスティング）であ
るファンクションテストは、ＬＳＩが所定の機能通りに
動作するか否かを確認するためのテストで、テストパタ
ーンを所定の動作周波数にて入力端子に順次印加して、
出力端子に現れるパターンが期待値の通りであるかを比
較チェックするものである。

【００１９】電気的な測定・検査（テスティング）であ
るＩＤＤＱテストは、ＣＭＯＳ回路のリーク故障を異常
な電源電流として検出することで故障検出を行なう試験
手法で、特別なテスト回路付加が無く、故障検出に有効
な手法である。即ち、ＩＤＤＱ試験は、ＣＭＯＳデバイ
スの試験において、デバイスにテストパターンを印加
し、各サイクル毎の準静的な電源電流を測定することに
より不良検出を行なう方法である。

【００２０】以上説明したように、各種の不良解析手法
が、短絡や断線（高抵抗、非導通等）などの欠陥の箇所
を特定するために用いられる。

【００２１】次に、各種の不良解析手法を適宜組み合わ
せて得られた多くの互いに異なる故障と疑わしき箇所の
情報（被擬故障リスト）から、体系的に故障候補の疑わ
しさを定量化し、これに基づいて故障原因を究明する作
業の優先順位付けを正確に行う統合不良解析システムの
実施の形態について説明する。

【００２２】まず、はじめに、不良となった試料（半導
体デバイス）に対し、上述した各種の不良解析装置１Ａ
〜１Ｃを用いて不良解析を順次実施し、その都度、不良
解析装置１Ａ〜１Ｃの各々から互いに異なるフォーマッ
トで被擬故障リスト２Ａ〜２Ｃを出力する。図１におい
ては、各種の不良解析装置１Ａ〜１Ｃとしては、例え
ば、発光若しくは発熱顕微鏡１Ａ、ＯＢＲＩＣＨ解析装
置１Ｂ、ＩＤＤＱテスト装置１Ｃの３種類の場合につい
て示す。勿論、各種の不良解析装置１Ａ〜１Ｃとして
は、上述した各種の組み合わせが考えられる。

【００２３】次に、これら不良解析装置１Ａ〜１Ｃのそ
れぞれから得られる被擬故障リスト２Ａ〜２Ｃを図２
（ａ）、（ｂ）、（ｃ）に示す。

【００２４】不良解析装置１Ａを構成する例えば発光若
しくは発熱顕微鏡の場合は、異常な発光若しくは発熱
(反応箇所)の座標(座標レベル)が発光若しくは発熱顕微
鏡画像として検出することが可能となる。そこで、被擬
故障リスト２Ａとしては、上記発光若しくは発熱顕微鏡
画像を基に得られる反応箇所の座標レベルのリストとし
て得ることもできる。更に、被擬故障リスト２Ａとして
は、図２に示すように、上記発光若しくは発熱顕微鏡画
像と半導体デバイスのレイアウトデータおよびネットリ
ストなどの設計情報とを比較することによって、被擬故
障リスト２Ａとしては、例えば図２（ａ）に示す上記反
応箇所につながったネットリスト（Failure Analysis R
esults. Suspect nets are: Wire (配線) 3 - Wire (配
線)8 - Wire (配線)12; …; Wire (配線) 195.）として
得ることもできる。但し、このように、ネットリストと
しても、「Failure Analysis Results. Suspect nets a
re:」が付加されたものとなる。

【００２５】不良解析装置１Ｂを構成する例えばＯＢＲ
ＩＣＨ解析装置の場合は、レーザビームを照射した時の
抵抗変化に伴う、電流変化を輝度変化としてモニタ上に
表示するものである。即ち、欠陥箇所に対応する異常の
電流変化点（反応箇所）の画像が検知されることにな
る。そこで、被擬故障リスト２Ｂとしては、上記異常の
電流変化点(反応箇所)の画像を基に得られる反応箇所の
座標レベルのリストとしても得ることができる。更に、
被擬故障リスト２Ｂとしては、図２に示すように、上記
異常の電流変化点の画像と半導体デバイスのレイアウト
データおよびネットリストなどの設計情報とを比較する
ことによって、被擬故障リスト２Ｂとしては、例えば図
２（ｂ）に示す上記異常の電流変化点（反応箇所）のネ
ットリスト(Selected Nodes ---- #1: Wire (配線) 3;
#2: Wire (配線) 8; #3: Wire (配線) 14; …; #85: Wi
re (配線)105.)として得ることができる。但し、このよ
うに、ネットリストとしても、「Selected Nodes ---
-」が付加されたものとなり、図２（ａ）に示すものと
フォーマットが異なるものとなる。

【００２６】不良解析装置１Ｃを構成する例えばＩＤＤ
Ｑテストの場合は、ＣＭＯＳ回路のリーク故障を異常な
電源電流として検出されることになる。そこで、被擬故
障リスト２Ｃとしては、例えば図２（ｃ）に示す上記異
常な電源電流が発生するネットリスト(Wire (配線) 3;
Wire (配線) 7; Wire (配線) 18; …; Wire (配線) 11
5.)又はセルリストとして得ることができる。このよう
に、ネットリストとしても、図２(ａ)及び図２(ｂ)に示
すものとフォーマットが異なるものとなる。

【００２７】以上説明したように、不良解析装置１Ａ〜
１Ｃの各々は機種および特性が異なることにより、得ら
れる被擬故障リスト２Ａ〜２Ｃは、異なった種類（ネッ
トリスト、座標リスト、セルリストなど）で得られる場
合もあり、同じ種類でもフォーマットが異なることにな
る。

【００２８】そこで、不良解析装置１Ａ〜１Ｃの各々か
ら得られたそれぞれの被擬故障リスト２Ａ〜２Ｃのデー
タを、フォーマット整合処理３により同じ種類(例えば
ネットリスト)で所望のフォーマットに統一する。この
ように統一されたフォーマット整合化済み被擬故障リス
ト４Ａ〜４Ｃの各々を用いることによって、統合解析５
を実施することが可能となる。

【００２９】統合解析５では、故障の疑わしさを定量化
するために、重み付け処理、ベン図（オイラーの図）処
理、半導体レイアウト解析処理等をワークステーション
やパーソナルコンピュータなどの計算機（図３に示す統
合解析ツール）３０上で行う。最後に、統合解析５によ
って求められた統合化された被擬故障リスト６を前記し
た計算機３０の出力装置であるモニタ３５等に表示させ
たり、データを転送させたりして、この結果の表示・出
力７を行う。

【００３０】次に、本発明の不良解析システムについて
図３を用いて説明する。図３は、発光若しくは発熱解析
を代表とする各種不良解析ユニット１Ａ〜１Ｃを組み込
んだ不良解析システムの概略図である。不良解析ユニッ
ト１Ａは、主として発光顕微鏡１２と該発光顕微鏡１２
に接続される解析ツール１１とによって構成される。

【００３１】解析ツール１１は、発光若しくは発熱顕微
鏡１２から得られる発光若しくは発熱顕微鏡画像１６を
基に、被擬故障リスト２Ａを作成するもので、データ記
憶部２０、データ演算部２１、およびプログラム記憶部
２２により構成される。設計データベース１７に蓄積さ
れたレイアウトデータ１８、ネットリスト１９、スケマ
ティック（図示せず）、設計付加情報（テクノロジーフ
ァイルなど、図示せず）等は、ネットワーク２５を介し
て、ファイル転送してデータ演算部２１などにおいて所
望の前処理を施してデータ記憶部２０に記憶させる。一
方、故障位置特定を行うべき試料（半導体デバイス）１
３は、発光若しくは発熱顕微鏡１２に搭載される。そし
て、発光若しくは発熱顕微鏡１２は、予めプログラミン
グしておいたテストパターン１５に基づいてテスター１
４を駆動し、試料（半導体デバイス）１３に所望の電圧
印加を行う。このとき得られた発光若しくは発熱顕微鏡
画像１６を、ネットワーク２５を介して、データ記憶部
２０に記憶させる。そこで、解析ツール１１は、予めプ
ログラム記憶部２２に組み込んでおいたプログラムに基
づいて、データ演算部２１において、レイアウトデータ
１８、ネットリスト１９などの設計情報と、発光若しく
は発熱顕微鏡画像１６とを用いて故障位置特定作業を行
う（詳細な手順は後述する）。即ち、解析ツール１１
は、異常な発光若しくは発熱（反応箇所）の座標で示す
発光若しくは発熱顕微鏡画像１６に、設計データである
レイアウトデータ１８を重ね合わせることによって、反
応箇所の座標をレイアウトパターンの座標として読み込
み、該読み込まれたレイアウトパターンの座標からそれ
につながった配線を基にネットリストを作成することに
よって、被擬故障リスト２Ａからなる故障位置特定作業
を行う。なお、ネットワーク２５の代用として、ＤＡＴ
（図示せず）などの記録媒体でデータ通信しても良い。
また、入力装置２３および出力装置２４は、解析ツール
１１において、ユーザとのインターフェースを可能にす
る。即ち、ユーザは、入力装置２３を介して、解析ツー
ル１１により、発光若しくは発熱顕微鏡１２の駆動制御
するなどの連動をさせる。また、データ演算部２１で求
めた演算結果（故障位置の座標など）を、データベース
（図示せず）に記憶させても良い。

【００３２】次に、不良解析ユニット１Ａが発光顕微鏡
であった場合の被擬故障リストの作成方法について説明
する。半導体に発光が発生しても、発光した場所が必ず
しも欠陥発生箇所でない場合がある。例えば、信号配線
が他の配線と短絡した場合、異常電位が正常なトランジ
スタに入力されることで発光することがある。このよう
な場合、以下の手順で解析する。図４は、発光顕微鏡を
用いたデータ解析手順を示す図である。まず、はじめ
に、解析ツール１１において、レイアウトデータ１８と
発光顕微鏡１２から出力される発光画像７０とを重ね合
わせて表示する。次に、発光画像７０の発光箇所に該当
するトランジスタ７１を特定する。さらに、回路情報を
参照して、このトランジスタ７１の入力側に接続されて
いる前段配線経路７２を特定する。このとき、さかのぼ
る前段配線経路７２の段数（トランジスタを経由する個
数）は、経験的に予め定めておくか、解析ツール１１に
おいて任意に設定できるようにする。最後に、ここで特
定された複数の前段配線経路７２を、被擬故障リスト２
Ａとして出力することで、発光箇所と不良箇所との位置
ずれの問題を解決することができる。

【００３３】以上説明したように、不良解析ユニット１
Ａを構成する解析ツール１１にて、作業者が故障位置特
定作業（発光箇所に該当するトランジスタの入力側に接
続されている前段配線経路からなる被擬故障リスト２
Ａ）について解析を終了した後、ネットワーク２５経由
で、該被擬故障リスト（例えば図２（ａ）に示すフォー
マットのネットリストで構成される。）２Ａを統合解析
ツール３０に転送してデータ記憶部３１に記憶される。

【００３４】同様に、発光解析ユニットとは異なる各種
不良解析ユニット（例えばＯＢＲＩＣＨ解析装置）１
Ｂ、（例えばＩＤＤＱテスト）１Ｃからは、上記試料１
３に対する不良解析結果が、例えば図２（ｂ）、（ｃ）
に示す如く、少なくとも異なったフォーマットで被擬故
障リスト２Ｂ、２Ｃとして得られてネットワーク２５を
経由して統合解析ツール３０に転送してデータ記憶部３
１に記憶される。当然、各種不良解析ユニット１Ｂ、１
Ｃから出力される被擬故障リスト２Ｂ、２Ｃとしては、
種類が異なる場合もある。

【００３５】次に、統合解析ツール３０において、デー
タ記憶部３１に記憶された被疑故障リスト２Ａ〜２Ｃを
基にフォーマット整合処理３を行い、該フォーマット整
合化済み被疑故障リスト４Ａ〜４Ｃを基に統合解析５を
行い、その統合解析結果である被疑故障リスト６を出力
することについて説明する。プログラム記憶部３３に
は、フォーマット整合処理や統合解析処理のアルゴリズ
ム、ＧＵＩプログラムなどのソースコードを予め記憶さ
せておく。その結果、データ演算部３２は、プログラム
記憶部３３に記憶されたソースコードに基づいて、デー
タ記憶部３１に蓄積した被擬故障リスト２Ａ〜２Ｃのフ
ォーマット整合処理・演算３や統合解析処理・演算５を
実施する。ここで得られた統合化された被擬故障リスト
６は出力装置３５に出力させるか、ネットワーク２５を
介して、本システムのユーザに電子ファイルで伝達され
る。

【００３６】次に、データ演算部３２において実行する
フォーマット整合処理３について詳説する。図５は、テ
キスト変換レベルのフォーマット整合処理を示す図であ
る。ここでは、フォーマット変換前後の被擬故障リスト
のデータ構造を示している。フォーマット整合処理３に
よって、カンマや改行、故障個所名称の読み込み開始行
など、所望のフォーマットに変換する例を示した。図６
は、表記形式変換レベルのフォーマット整合処理を示す
図である。同図のように被擬故障リスト２が座標レベル
でリストアップされ、統合解析においてネットリストで
データ処理を行う場合には、レイアウトやネットリスト
の対応関係を参照してネットリストレベルでの表記に変
更する必要がある。この例に限らず、例えば、ネットリ
ストレベルから座標レベルへのフォーマット変換や、ト
ランジスタレベルやセルレベルでの記載からネットリス
トレベルへの変換など適宜行うことが可能である。この
ように、各種変換の場合、解析ツール１１において、設
計データベース１７から得られるネットリスト１９およ
びレイアウトデータ１８を用いて各種変換を行っても良
い。何れにしても、統合解析前のデータ記憶部３１に記
憶された被疑故障リスト４Ａ〜４Ｃは、フォーマット整
合された状態となり、統合解析が可能となる。

【００３７】次に、統合解析ツール３０において、故障
候補の重み付け、優先順位付けを行う統合解析手法につ
いて説明する。即ち、統合解析ツール（統合解析手段）
３０は、複数の不良解析ユニット１Ａ〜１Ｃから得られ
るフォーマット整合処理された複数の被擬故障リスト４
Ａ〜４Ｃの故障候補の重複関係を解析して前記故障候補
の嫌疑の度合いの重み付け若しくは順位付けを行う。

【００３８】更に、統合解析ツール（統合解析手段）３
０は、具体的には、複数の不良解析ユニットから得られ
る複数の被擬故障リストを記憶するデータ記憶部３１
と、前記複数の被擬故障リストにおける故障候補の重複
関係を解析するアルゴリズムを記述したプログラム記憶
部３３と、該プログラム記憶部３３に記述された故障候
補の重複関係を解析するアルゴリズムに基づいて前記デ
ータ記憶部３１に記憶された複数の被擬故障リスト４Ａ
〜４Ｃの故障候補の重複関係を解析して前記故障候補の
嫌疑の度合いの重み付け若しくは順位付けを行うデータ
演算部３２と、該データ演算部３２で行われた故障候補
の嫌疑の度合いの重み付け若しくは順位付けを出力する
表示装置や記録媒体やネットワーク等の出力装置３５と
を備えて構成される。なお、重み付けの値は、画面上に
おいて入力装置３４を用いて入力してもよい。

【００３９】図７は、ベン図処理による複数の被擬故障
リストの統合解析手法を示す図である。まず、はじめ
に、被擬故障リスト４Ａ、４Ｂ、４Ｃに含まれる故障個
所が、図７のベン図に示す領域（Ａ、Ｂ、Ｃ、ＡＢ、Ｂ
Ｃ、ＡＣ、ＡＢＣ）のどの部分に相当するかを解析す
る。ここでは、既に被擬故障リスト４Ａ、４Ｂ、４Ｃ
は、フォーマットを統一化され、故障個所の情報（図７
（ｂ）に示す例えば配線ネットの名称）が読み込み・記
憶できるようになっている。

【００４０】この事例では、被擬故障リスト４Ａ、４
Ｂ、４Ｃともに、重み付けを１とした。１種類のみの被
擬故障リストに出現した故障候補（領域Ａ、Ｂ、Ｃ）は
重み１とし、２種類のみの被擬故障リストに出現した故
障候補（領域ＡＢ、ＢＣ、ＡＣ）は重み２とし、３種類
全ての被擬故障リストに出現した故障候補（領域ＡＢ
Ｃ）は重み１の総和の３として表記する。こうすること
で、故障候補の疑わしさを各領域の重み値で表記するこ
とができ、これにより、その後実施する故障有無の確認
作業の優先順位を付与することができる。図７では，重
み３（被擬故障リスト４Ａ、４Ｂおよび４Ｃの全てに出
現した領域ＡＢＣにおけるWire (配線) ８,１９）が最
も優先順位が高く、最も疑わしい箇所となる。

【００４１】一方、被擬故障リストごとに重み付けを変
えて優先順位を決定することも可能である。図８では、
被擬故障リスト４Ａについては重み付けを３とし、被擬
故障リスト４Ｂについては重み付けを２とし、被擬故障
リスト４Ｃについては重み付けを１とした。その結果、
被擬故障リスト４Ａのみに出現した故障候補（領域Ａ）
は重み３とし、被擬故障リスト４Ｂのみに出現した故障
候補（領域Ｂ）は重み２とし、被擬故障リスト４Ｃのみ
に出現した故障候補（領域Ｃ）は重み１とする。更に、
被擬故障リスト４Ａおよび４Ｂの両方に出現した故障候
補（領域ＡＢ）は重み３と２の総和で５として表記し、
被擬故障リスト４Ｂおよび４Ｃの両方に出現した故障候
補（領域ＢＣ）は重み２と１の総和で３として表記し、
被擬故障リスト４Ａおよび４Ｃの両方に出現した故障候
補（領域ＡＣ）は重み３と１の総和で４として表記す
る。更に、被擬故障リスト４Ａ、４Ｂおよび４Ｃの全て
に出現した故障候補（領域ＡＢＣ）は重み３、２および
１の総和で６として表記する。この場合、一つのリスト
のみに出現した候補の領域Ａと、二つのリストに出現し
た候補の領域ＢＣとが、同じ優先順位となる。更に、重
み６（被擬故障リスト４Ａ、４Ｂおよび４Ｃの全てに出
現した領域ＡＢＣにおけるWire (配線) ８, １９）が最
も優先順位が高く、最も疑わしい故障の箇所となる。次
に、重み５（被擬故障リスト４Ａおよび４Ｂの両方に出
現した領域ＡＢにおけるWire (配線) ３５, ９５）が優
先順位が高く、次に疑わしい故障の箇所となる。

【００４２】こうすることで、故障候補の疑わしさを各
領域の重み値で表記することができ、これにより、その
後実施する故障有無の確認作業の優先順位を付与するこ
とができる。このように、この重み付けは重要な意味を
持つことになる。この重み付けは、不良解析手法の原理
的な確度や、故障的中率などの実績データなどに基づい
て決定することが望ましい。

【００４３】次に、ショート不良を想定した場合の統合
解析ツール３０における重み付け手法について説明す
る。図９は、ショート不良を想定した場合の重み付け方
法を示す図である。導電性異物などの欠陥５４が、ネッ
トＡ５０とネットＢ５１との間に介在したとする。この
ようなショート欠陥が発生しても、不良解析手法によっ
ては、ネットＡ５０のみしか被擬候補とならない場合が
ある。このような場合、例えば被擬故障リスト４Ａに記
載されたネットＡ５０の重みを３としても、それ以外の
ネットＢ５１、ネットＣ５２、ネットＤ５３はリストに
該当していないため、重みは０となる。従って、別の被
擬故障リストにネットＢ５１が出現しなかった場合、こ
の優先順位が上がらないといった現象が生じてしまう。
つまり、ネットＡ５０とネットＢ５１との隣接を考慮で
きない。このような場合、設計データベース１７から得
られるネットＢ５１は、ネットＡ５０に最も隣接してい
るので重みを２とし、その次に２ピッチだけ離れて隣接
する配線５２は重みを１として、被擬故障リスト４Ａに
加える。以上のようにショートのしやすさを考慮する
と、本発明に係る統合解析ツール３０における統合解析
５の確度をさらに高めることができる。また、統合解析
ツール３０における重み付けを、設計データベース１７
から得られる隣接ピッチだけでなく、設計データベース
１７から得られる隣接する配線長を考慮してもよい。こ
の場合、統合解析ツール３０は、クリティカル解析と呼
ばれる、配線レイアウトの密集度合いを定量的に評価す
る計算機シュミレーション手法を用いることができる。
例えば、配線レイアウト上に仮想的にランダムに欠陥を
多数投下し、各配線とその欠陥の重なりがあるかどうか
を判別して、どの程度の頻度でショートに至るかを計算
することで、各配線のショートのしやすさを定量的に評
価することができる。

【００４４】次に、断線を想定した場合の統合解析ツー
ル３０における重み付けの手法について説明する。図１
０は、断線を想定した場合の重み付け方法を示す図であ
る。半導体の配線６２の微細化が進むと、スルーホール
６３の穴径が小さくなり、非導通の確率が高くなる。そ
こで、統合解析ツール３０は、設計データベース１７か
ら得られる一つのネットに含まれるスルーホール６３の
個数に基づいて重み付けを行うことで、断線のしやすさ
の重み付けを行うことができる。ネットＥ６０及びネッ
トＦ６１の配線長が等しいとするなら、ネットＦ６１よ
りネットＥ６０のほうがスルーホール６３の個数が多い
ので、断線する確率は高くなるため、このようにスルー
ホール６３の個数に応じて重み付けをすれば、故障位置
特定の確度は高くなる。また、統合解析ツール３０は、
設計データベース１７に基づいてネットの配線６２の長
さを算出し、これも考慮に入れて、断線の起こりやすさ
を表現（重み付け）してもよい。スルーホールの個数や
ネットの配線長は、半導体レイアウトを解析することに
より求めることができる。

【００４５】

【発明の効果】本発明によれば、より故障の疑いのある
欠陥箇所を絞り込むことが可能となるため、短時間で故
障個所を特定することができ、さらに、故障箇所の特定
精度を向上することができる効果を奏する。

【００４６】また、本発明によれば、これにより、半導
体製品の不良箇所をいち早く分析でき、このメカニズム
の推定により、速やかに不良防止・改善策をとることが
できる。

【図面の簡単な説明】

【図１】本発明に係る統合不良解析の原理を説明するた
めの図である。

【図２】本発明に係る各種の不良解析ユニットから得ら
れる互いに異なるフォーマットを有する被擬故障リスト
２Ａ〜２Ｃを示す図である。

【図３】本発明に係る各種不良解析ユニットを組み込ん
だ不良解析システムの一実施の形態を示す概略構成図で
ある。

【図４】本発明に係る発光顕微鏡を用いたデータ解析手
順を示す図である。

【図５】本発明に係るテキスト変換レベルのフォーマッ
ト整合処理を示す図である。

【図６】本発明に係る表記形式変換レベルのフォーマッ
ト整合処理を示す図である。

【図７】本発明に係るベン図処理による複数の被擬故障
リストの統合解析手法を示す図である。

【図８】本発明に係るベン図処理による重み付けした複
数の被擬故障リストの統合解析手法を示す図である。

【図９】本発明に係るショート不良を想定した場合の重
み付け方法を示す図である。

【図１０】本発明に係る断線を想定した場合の重み付け
方法を示す図である。

【符号の説明】

１Ａ、１Ｂ、１Ｃ…不良解析ユニット、２Ａ〜２Ｃ…被
擬故障リスト、３…フォーマット整合処理、４Ａ〜４Ｃ
…フォーマット整合化済み被擬故障リスト、５…統合解
析（重み付け・ベン図処理等）、６…統合化された被擬
故障リスト、７…表示・出力、１１…解析ツール、１２
…発光若しくは発熱顕微鏡、１３…試料（半導体デバイ
ス）、１４…テスター、１５…テストパターン、１６…
発光若しくは発熱顕微鏡画像、１７…設計データベー
ス、１８…レイアウトデータ、１９…ネットリスト、２
０…データ記憶部、２１…データ演算部、２２…プログ
ラム記憶部、２３…入力装置、２４…出力装置、２５…
ネットワーク、３０…統合解析ツール、３１…データ記
憶部、３２…データ演算部、３３…プログラム記憶部、
３４…入力装置、３５…出力装置、５４…欠陥、５０…
ネットＡ、５１…ネットＢ、５２…ネットＣ、５３…ネ
ットＤ、６０…ネットＥ、６１…ネットＦ、６２…配
線、６３…スルーホール、７０…発光画像、７１…トラ
ンジスタ、７２…前段配線経路。

フロントページの続き (72)発明者 嶋瀬 朗 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2G132 AA00 AB01 AC10 AD01 AD15 AD18 AE23 AL09

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体デバイスに対して互いに種類の異な
   る複数の不良解析手段を用いて不良解析を行って、各不
   良解析手段に相応した故障と疑わしき箇所の情報を有す
   る被擬故障リストを複数生成する被擬故障リスト生成ス
   テップと、 該被擬故障リスト生成ステップで生成された複数の被擬
   故障リストにおける故障候補の重複関係を解析して、前
   記故障候補の嫌疑の度合いの重み付け若しくは順位付け
   を行う統合解析ステップとを有することを特徴とする半
   導体の不良解析方法。
2. 【請求項２】前記統合解析ステップにおいて、重複関係
   の解析がベン図処理であることを特徴とする請求項１記
   載の半導体の不良解析方法。
3. 【請求項３】半導体デバイスに対して不良解析手段を用
   いて不良解析を行って、該不良解析手段に相応した被擬
   故障リストを生成する被擬故障リスト生成ステップと、 該被擬故障リスト生成ステップで生成された被擬故障リ
   ストにおける故障候補との配線間距離または隣接した配
   線長を基に、前記故障候補の周辺に存在する配線の嫌疑
   度合いの重み付け若しくは順位付けを行う統合解析ステ
   ップとを有することを特徴とする半導体の不良解析方
   法。
4. 【請求項４】半導体デバイスに対して不良解析手段を用
   いて不良解析を行って、該不良解析手段に相応した被擬
   故障リストを生成する被擬故障リスト生成ステップと、 該被擬故障リスト生成ステップで生成された被擬故障リ
   ストにおける故障候補の配線長、もしくは故障候補に含
   まれるスルーホールの個数の少なくともいずれか一方を
   基に、前記故障候補の嫌疑の度合いの重み付け若しくは
   順位付けを行う統合解析ステップとを有することを特徴
   とする半導体の不良解析方法。
5. 【請求項５】半導体デバイスに対して互いに種類の異な
   る複数の不良解析を行って、各々に相応した故障と疑わ
   しき箇所の情報を有する被擬故障リストを生成する複数
   の不良解析ユニットと、 該複数の不良解析ユニットから得られる複数の被擬故障
   リストの故障候補の重複関係を解析して前記故障候補の
   嫌疑の度合いの重み付け若しくは順位付けを行う統合解
   析手段とを備えたことを特徴とする半導体の不良解析シ
   ステム。
6. 【請求項６】複数の不良解析ユニットから得られる複数
   の被擬故障リストを記憶するデータ記憶部と、 前記複数の被擬故障リストにおける故障候補の重複関係
   を解析するアルゴリズムを記述したプログラム記憶部
   と、 該プログラム記憶部に記述された故障候補の重複関係を
   解析するアルゴリズムに基づいて前記データ記憶部に記
   憶された複数の被擬故障リストの故障候補の重複関係を
   解析して前記故障候補の嫌疑の度合いの重み付け若しく
   は順位付けを行うデータ演算部と、 該データ演算部で行われた故障候補の嫌疑の度合いの重
   み付け若しくは順位付けを出力する出力装置とを備えた
   ことを特徴とする半導体の不良解析ツール。
7. 【請求項７】互いに種類の異なる複数の不良解析手段か
   ら得られる半導体デバイスについての複数の故障と疑わ
   しき箇所の情報を有する被擬故障リストを入力する入力
   ステップと、 該入力ステップで入力された複数の被擬故障リストの故
   障候補の重複関係を解析して、該故障候補の嫌疑の度合
   いの重み付け若しくは順位付けを行う統合解析ステップ
   とを有することを特徴とする半導体の不良解析プログラ
   ム。
8. 【請求項８】前記統合解析ステップにおいて、前記故障
   候補の重複関係の解析がベン図処理であることを特徴と
   する請求項７記載の半導体の不良解析プログラム。