KR101209311B1 - 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램 - Google Patents

반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램 Download PDF

Info

Publication number
KR101209311B1
KR101209311B1 KR1020077024955A KR20077024955A KR101209311B1 KR 101209311 B1 KR101209311 B1 KR 101209311B1 KR 1020077024955 A KR1020077024955 A KR 1020077024955A KR 20077024955 A KR20077024955 A KR 20077024955A KR 101209311 B1 KR101209311 B1 KR 101209311B1
Authority
KR
South Korea
Prior art keywords
analysis
information
net
image
semiconductor device
Prior art date
Application number
KR1020077024955A
Other languages
English (en)
Other versions
KR20080016795A (ko
Inventor
토시유키 마지마
아키라 시마세
히로토시 테라다
카즈히로 호타
마사히로 다케다
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20080016795A publication Critical patent/KR20080016795A/ko
Application granted granted Critical
Publication of KR101209311B1 publication Critical patent/KR101209311B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Abstract

반도체 디바이스의 불량 관찰 화상(P2)을 취득하는 검사 정보 취득부(11)와, 레이아웃 정보를 취득하는 레이아웃 정보 취득부(12)와, 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석부(13)와, 해석 결과의 정보를 표시 장치(40)에 표시시키는 해석 화면 표시 제어부(14)에 의해 불량 해석 장치(10)를 구성한다. 불량 해석부(13)는 불량 관찰 화상(P2)을 참조하여 해석 영역을 설정함과 아울러, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출한다. 이에 의해, 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 장치, 해석 방법 및 해석 프로그램이 실현된다.

Description

반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램{SEMICONDUCTOR DEFECT ANALYZING DEVICE, DEFECT ANALYZING METHOD, AND DEFECT ANALYZING PROGRAM}
본 발명은 반도체 디바이스의 불량에 대해 해석을 행하기 위한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 관한 것이다.
반도체 디바이스의 불량을 해석하기 위한 관찰 화상(畵像)을 취득하는 반도체 검사 장치로서는 종래 에미션(emission) 현미경, OBIRCH(Optical Beam Induced Resistance Change) 장치, 시간 분해 에미션 현미경 등이 이용되고 있다. 이들 검사 장치에서는 불량 관찰 화상으로서 취득되는 발광 화상이나 OBIRCH 화상을 이용하여 반도체 디바이스의 고장 개소(箇所) 등의 불량을 해석할 수 있다(예를 들어 특허 문헌 1, 2 참조).
특허 문헌 1 : 일본 특개 2003-86689호 공보
특허 문헌 2 : 일본 특개 2003-303746호 공보
최근 반도체 불량 해석에 있어서, 해석 대상이 되는 반도체 디바이스의 미세화나 고집적화가 진행되고 있고, 상기한 검사 장치를 이용한 불량 개소의 해석이 곤란하게 되고 있다. 따라서, 이와 같은 반도체 디바이스에 대해 불량 개소의 해석 을 행하기 위해서는 불량 관찰 화상으로부터 반도체 디바이스의 불량 개소를 추정하기 위한 해석 처리의 확실성 및 그 효율을 향상시키는 것이 필요 불가결하다.
본 발명은 이상의 문제점을 해결하기 위해 이루어진 것으로, 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해, 본 발명에 의한 반도체 불량 해석 장치는, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 수단과; (2) 반도체 디바이스의 레이아웃(layout) 정보를 취득하는 레이아웃 정보 취득 수단과; (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과; (4) 반도체 디바이스의 불량 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비하고, (5) 불량 해석 수단은 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(net)에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 수단을 가지고, (6) 정보 표시 제어 수단은 영역 설정 수단 및 네트 정보 해석 수단에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 방법은, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서, (a) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 단계와; (b) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와; (c) 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 단계와; (d) 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 단계와; (e) 영역 설정 단계 및 네트 정보 해석 단계에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계를 구비하는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 프로그램은, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (a) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 처리와; (b) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와; (c) 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 처리와; (d) 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 처리와; (e) 영역 설정 처리 및 네트 정보 해석 처리에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리를 컴퓨터에 실행시키는 것을 특징으로 한다.
상기한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 있어서는 해석 대상의 반도체 디바이스를 검사하여 얻어진 발광 화상이나 OBIRCH 화상 등의 불량 관찰 화상과, 반도체 디바이스의 레이아웃에 관하여 필요한 정보를 취득한다. 그리고, 불량 관찰 화상에서의 반응 정보(예를 들어 반응 개소의 정보)에 대응하여 해석 영역을 설정하고, 반도체 디바이스를 구성하는 각 네트 중에서 해석 영역을 통과하는 네트를 추출하는 것에 의해, 반도체 디바이스의 불량 해석을 행하고 있다. 이와 같은 구성에 의하면, 해석 영역을 적절하게 설정함으로서, 해석 영역을 통과하는 네트에 의해, 반도체 디바이스에서 불량의 가능성이 높은 네트를 추정할 수 있다. 따라서, 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
본 발명의 반도체 불량 해석 장치, 불량 해석 방법, 및 불량 해석 프로그램에 의하면, 불량 관찰 화상에서의 반응 정보에 대응하여 해석 영역을 설정하고, 반도체 디바이스의 레이아웃에 포함되는 각 네트 중에서 해석 영역을 통과하는 네트를 추출하는 것에 의해, 해석 영역을 적절하게 설정하는 것으로, 해석 영역을 통과하는 네트에 의해 반도체 디바이스에서 불량의 가능성이 높은 네트를 추정할 수 있다. 따라서, 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
도 1은 반도체 불량 해석 장치를 포함하는 불량 해석 시스템의 일 실시 형태의 구성을 나타내는 블록도이다.
도 2는 불량 해석부의 구체적인 구성을 나타내는 블록도이다.
도 3은 반도체 불량 해석 방법에 대해 모식적으로 나타내는 도면이다.
도 4는 불량 관찰 화상의 취득에 대해 모식적으로 나타내는 도면이다.
도 5는 반도체 검사 장치의 일례를 나타내는 구성도이다.
도 6은 도 5에 나타낸 반도체 검사 장치를 측면에서 나타내는 구성도이다.
도 7은 표시 장치에 표시되는 해석 윈도우의 일례를 나타내는 구성도이다.
도 8은 화상 표시 영역에 표시되는 화상에 대해 모식적으로 나타내는 도면이다.
도 9는 해석 조작 영역에 표시되는 조작 화면의 일례를 나타내는 구성도이다.
도 10은 해석 조작 영역에 표시되는 조작 화면의 다른 예를 나타내는 구성도이다
도 11은 해석 조작 영역에 표시되는 조작 화면의 다른 예를 나타내는 구성도이다.
도 12는 표시 장치에 표시되는 표시 윈도우의 일례를 나타내는 구성도이다.
<부호의 설명>
1ㆍㆍㆍ반도체 불량 해석 시스템,
10ㆍㆍㆍ반도체 불량 해석 장치,
11ㆍㆍㆍ검사 정보 취득부,
12ㆍㆍㆍ레이아웃 정보 취득부,
13ㆍㆍㆍ불량 해석부,
131ㆍㆍㆍ영역 설정부,
132ㆍㆍㆍ네트 정보 해석부,
133ㆍㆍㆍ위치 조정부,
134ㆍㆍㆍ부가 해석 정보 취득부,
14ㆍㆍㆍ해석 화면 표시 제어부,
15ㆍㆍㆍ레이아웃 화상 표시 제어부,
20ㆍㆍㆍ검사 정보 공급 장치,
20Aㆍㆍㆍ반도체 검사 장치,
21ㆍㆍㆍ관찰부,
22ㆍㆍㆍ제어부,
23ㆍㆍㆍ검사 정보 처리부,
24ㆍㆍㆍ표시 장치,
30ㆍㆍㆍ레이아웃 정보 공급 장치,
40ㆍㆍㆍ표시 장치,
45ㆍㆍㆍ입력 장치,
P1ㆍㆍㆍ패턴 화상,
P2ㆍㆍㆍ불량 관찰 화상,
P3ㆍㆍㆍ레이아웃 화상,
P4ㆍㆍㆍ발광 화상,
P5ㆍㆍㆍOBIRCH 화상,
P6ㆍㆍㆍ중첩 화상,
A1 ~ A6ㆍㆍㆍ발광 영역,
B1 ~ B6ㆍㆍㆍ해석 영역,
C1 ~ C4ㆍㆍㆍ네트.
이하, 도면과 함께 본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램의 바람직한 실시 형태에 대해 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일 요소에는 동일 부호를 부여하고, 중복하는 설명을 생략한다. 또, 도면의 치수 비율은 설명의 것과 반드시 일치하고 있지 않다.
도 1은 본 발명에 의한 반도체 불량 해석 장치를 포함하는 불량 해석 시스템의 일 실시 형태의 구성을 개략적으로 나타내는 블록도이다. 본 불량 해석 시스템(1)은 반도체 디바이스를 해석 대상으로 하고, 그 관찰 화상을 이용하여 불량의 해석을 행하기 위한 것이며, 반도체 불량 해석 장치(10)와, 검사 정보 공급 장치(20)와, 레이아웃 정보 공급 장치(30)와, 표시 장치(40)와, 입력 장치(45)를 구비하고 있다. 이하, 반도체 불량 해석 장치(10) 및 불량 해석 시스템(1)의 구성에 대해 반도체 불량 해석 방법과 함께 설명한다.
반도체 불량 해석 장치(10)는 반도체 디바이스의 불량 해석에 필요한 데이터 를 입력하고, 그 불량의 해석 처리를 실행하기 위한 해석 장치이다. 본 실시 형태에 의한 불량 해석 장치(10)는 검사 정보 취득부(11)와, 레이아웃 정보 취득부(12)와, 불량 해석부(13)와, 해석 화면 표시 제어부(14)와, 레이아웃 화상 표시 제어부(15)를 가지고 있다. 또, 불량 해석 장치(10)에는 불량 해석에 관한 정보를 표시하기 위한 표시 장치(40)와, 불량 해석에 필요한 지시나 정보의 입력에 이용되는 입력 장치(45)가 접속되어 있다.
불량 해석 장치(10)에 있어서 실행되는 불량 해석에 이용되는 데이터는 검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)에 의해 취득된다. 검사 정보 취득부(11)는 반도체 디바이스의 관찰 화상으로서, 통상의 관찰 화상인 패턴 화상(P1)과, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하고 있는 불량 관찰 화상(P2)을 취득한다(검사 정보 취득 단계). 또, 레이아웃 정보 취득부(12)는 반도체 디바이스에서 네트 등의 구성을 나타내는 레이아웃 정보를 취득한다(레이아웃 정보 취득 단계). 도 1에 있어서는 레이아웃 정보 취득부(12)는 이 반도체 디바이스의 레이아웃 정보로서 레이아웃 화상(P3)을 취득하고 있다.
도 1에 있어서는 검사 정보 취득부(11)에 대해, 검사 정보 공급 장치(20)가 접속되어 있고, 패턴 화상(P1) 및 불량 관찰 화상(P2)은 공급 장치(20)로부터 취득부(11)에 공급되고 있다. 이 검사 정보 공급 장치(20)로서는 예를 들어 에미션 현미경 장치를 이용할 수 있다. 이 경우, 불량 관찰 화상(P2)은 발광 화상이 된다. 또, 검사 정보 공급 장치(20)로서 OBIRCH 장치를 이용할 수 있다. 이 경우, 불량 관찰 화상(P2)은 OBIRCH 화상이 된다. 또는 이들 이외 종류의 반도체 검사 장치를 공급 장치(20)로서 이용해도 된다.
또, 패턴 화상(P1) 및 불량 관찰 화상(P2)이 미리 반도체 검사 장치에 의해 취득되어 있는 경우에 검사 정보 공급 장치(20)로서는 그러한 화상 데이터를 기억하고 있는 데이터 기억 장치가 이용된다. 이 경우의 데이터 기억 장치는 불량 해석 장치(10)의 내부에 마련되어 있어도 되며, 또는 외부 장치이어도 된다. 이와 같은 구성은 반도체 검사 장치에서 관찰 화상을 먼저 찍어 두고, 불량 해석 장치(10)의 소프트웨어를 다른 컴퓨터상에서 실행하는 경우에 유용하다. 이 경우, 반도체 검사 장치를 점유하는 일 없이 불량 해석의 작업을 분담해서 진행할 수 있다.
또, 에미션 현미경 장치나 OBIRCH 장치 등의 반도체 검사 장치로 취득되는 패턴 화상(P1) 및 불량 관찰 화상(P2)에 대해서는 스테이지상에 반도체 디바이스를 재치(載置)한 상태에서 화상(P1, P2)이 취득된다. 이 때문에, 양자는 서로 위치 맞춤이 된 화상으로서 취득된다.
한편, 레이아웃 정보 취득부(12)에 대해, 레이아웃 정보 공급 장치(30)가 네트워크를 통하여 접속되어 있고, 레이아웃 화상(P3)은 공급 장치(30)로부터 취득부(12)에 공급되고 있다. 이 레이아웃 정보 공급 장치(30)로서는 예를 들어 반도체 디바이스를 구성하는 소자나 네트(배선)의 배치 등의 설계 정보로부터 레이아웃 화상(P3)을 생성하는 레이아웃ㆍ뷰어의 CAD 소프트가 기동되고 있는 워크스테이션을 이용할 수 있다.
여기서, 예를 들어 반도체 디바이스에 포함되는 복수의 네트 개개의 정보 등, 레이아웃 화상(P3) 이외의 레이아웃 정보에 대해서는 불량 해석 장치(10)에 있 어서, 필요에 따라 레이아웃 정보 공급 장치(30)와 통신을 행하여 정보를 취득하는 구성을 이용하는 것이 바람직하다. 또는 레이아웃 화상(P3)과 합하여 레이아웃 정보 취득부(12)로부터 정보를 읽어 들여 두는 구성으로 해도 된다.
또, 본 실시 형태에 있어서는 불량 해석 장치(10)에 레이아웃 화상 표시 제어부(15)가 마련되어 있다. 이 레이아웃 화상 표시 제어부(15)는 화상 전송 소프트웨어, 예를 들어 X 단말에 의해 구성되며, 레이아웃 정보 공급 장치(30)에 있어서 묘화(描畵)된 레이아웃 화상(P3)을 표시 장치(40)에서 소정의 표시 윈도우에 표시하는 등의 기능을 가진다. 단, 이와 같은 레이아웃 화상 표시 제어부(15)에 대해서는 불필요하면 마련하지 않아도 된다.
검사 정보 취득부(11), 및 레이아웃 정보 취득부(12)에 의해 취득된 패턴 화상(P1), 불량 관찰 화상(P2), 및 레이아웃 화상(P3)은 불량 해석부(13)에 입력된다. 불량 해석부(13)는 불량 관찰 화상(P2) 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 해석 수단이다. 또, 해석 화면 표시 제어부(14)는 불량 해석부(13)에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 장치(40)에 표시시키는 정보 표시 제어 수단이다. 또, 해석 화면 표시 제어부(14)는 필요에 따라, 해석 결과 이외에 반도체 디바이스의 불량 해석에 대한 정보를 소정의 해석 화면에서 표시한다.
도 2는 도 1에 나타낸 반도체 불량 해석 장치(10)에 있어서 불량 해석부(13)의 구체적인 구성을 나타내는 블록도이다. 본 실시 형태에 의한 불량 해석부(13)는 영역 설정부(131)와, 네트 정보 해석부(132)를 가지고 있다. 또, 도 3은 영역 설정 부(131) 및 네트 정보 해석부(132)에 의해 실행되는 불량 해석 방법에 대해 모식적으로 나타내는 도면이다.
영역 설정부(131)는 해석 대상의 반도체 디바이스에 대해, 불량 관찰 화상(P2)을 참조하여, 화상(P2)에서의 반응 정보에 대응하여 해석 영역을 설정하는 설정 수단이다. 여기서, 불량 관찰 화상(P2)의 예로서 에미션 현미경 장치에 의해 취득되는 발광 화상을 생각한다. 예를 들어 도 3(a)에 나타내는 예에서는 불량 해석에 있어서 참조되는 반응 정보로서, 발광 화상중에 A1 ~ A6의 6개 발광 영역(반응 영역)이 존재한다. 이와 같은 화상에 대해 영역 설정부(131)는 도 3(b)에 나타내는 바와 같이, 발광 영역에 대응하여 6개의 해석 영역 B1 ~ 해석 영역 B6을 설정한다(영역 설정 단계).
이와 같은 해석 영역의 설정은 키보드나 마우스 등을 이용한 입력 장치(45)로부터 조작자의 입력에 따라 수동으로 행하는 것이 바람직하다. 또는 영역 설정부(131)에 있어서 자동으로 행해지는 구성으로 해도 된다. 또, 설정되는 해석 영역의 형상에 대해서는 특별히 제한되지 않으나, 도 3(b)에 나타내는 바와 같이, 직사각 형상으로 설정하는 것이 해석의 용이함 등의 점에서 바람직하다. 또한, 이와 같은 해석 영역의 설정에 있어서는 검사시에 반도체 디바이스를 재치하는 스테이지의 위치 정밀도 등을 고려하여, 불량 관찰 화상(P2)에서의 반응 영역에 대해 넓게 설정하는 것이 바람직하다.
네트 정보 해석부(132)는 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(배선)에 대해, 영역 설정부(131)에서 설정된 해석 영역을 참조하여 해석을 행한다. 구체적으로, 복수의 네트에 대해, 설정된 해석 영역을 통과하는 네트를 추출한다(네트 정보 해석 단계). 또, 영역 설정부(131)에 있어서 복수의 해석 영역이 설정되어 있는 경우에 네트 정보 해석부(132)는 복수의 네트에 대해 복수의 해석 영역의 각각을 통과하는 네트를 추출하는 동시에, 그 네트의 해석 영역의 통과 횟수를 취득한다.
상기한 예에서는 도 3(c)에 나타내는 바와 같이, 영역 설정부(131)에서 설정한 6개의 해석 영역 B1 ~ 해석 영역 B6에 대해, 해석 영역을 통과하는 네트로서 4개의 네트 C1 ~ 네트 C4가 추출되어 있다. 또, 이들 네트 C1 ~ 네트 C4 중에서, 네트 C1는 해석 영역의 통과 횟수가 3회로 가장 많고, 네트 C2는 통과 횟수가 2회, 네트(C3, C4)는 통과 횟수가 각각 1회로 되어 있다.
또한, 이와 같은 네트 정보의 해석에서는 필요에 따라 레이아웃 정보 취득부(12)를 통하여 레이아웃 정보 공급 장치(30)와의 사이에서 통신을 행하여, 해석을 실행하는 것이 바람직하다. 이와 같은 구성으로서는 예를 들어 네트 정보 해석부(132)가 레이아웃 정보 공급 장치(30)에 대해 네트의 추출 및 해석 영역의 통과 횟수의 취득을 지시하고, 그 결과를 수취하는 구성이 있다.
또, 이들 불량 해석에 필요한 화상 등의 정보, 또는 해석 결과로서 얻어진 정보는 필요에 따라 해석 화면 표시 제어부(14)에 의해 해석 화면으로서 표시 장치(40)에 표시된다. 특히, 본 실시 형태에 있어서 해석 화면 표시 제어부(14)는 상기한 불량 해석부(13)에 의한 해석 결과를 나타내는 것으로서, 네트 정보 해석부(132)에서 추출된 네트 및 그 네트의 해석 영역의 통과 횟수에 대한 정보를 표시 장치(40)에 표시시킨다(정보 표시 단계).
이와 같은 해석 결과의 표시는 예를 들어 도 3(c)에 나타내는 바와 같이, 해석 영역 및 네트를 포함하는 화상에 의해 표시해도 되며, 또는 네트의 명칭 및 통과 횟수의 카운트 수 등에 의해 표시해도 된다. 구체적으로, 해석 화면 표시 제어부(14)는 해석 결과로서, 네트 정보 해석부(132)에 의해 추출된 네트를 일람 표시한 네트 리스트를 표시 장치(40)에 표시시키는 것이 바람직하다. 또, 복수의 해석 영역이 설정되어 있는 경우에는 해석 결과로서, 네트 정보 해석부(132)에 의해 추출된 네트(예를 들어 네트의 명칭), 및 그 네트의 해석 영역의 통과 횟수(예를 들어 통과 횟수를 나타내는 카운트 수)를 일람 표시한 네트 리스트를 표시 장치(40)에 표시시키는 것이 바람직하다.
또, 설정된 해석 영역 및 추출된 네트를 포함하는 화상에 의해 해석 결과를 표시하는 경우에는 도 3(c)에 나타내는 바와 같이, 추출된 네트를 레이아웃 화상위에서 하일라이트 표시해도 된다. 또, 추출된 네트를 마우스 조작 등에 의해 선택한 경우에, 그 네트가 통과하고 있는 해석 영역의 색을 바꾸어 표시하는 등, 구체적으로는 여러 가지 표시 방법을 이용해도 된다.
본 실시 형태의 불량 해석부(13)에 있어서는 검사 정보 취득부(11)가 불량 관찰 화상(P2)에 더하여 패턴 화상(P1)을 취득하고 있는 것에 대응하여 위치 조정부(133)가 마련되어 있다. 위치 조정부(133)는 패턴 화상(P1) 및 레이아웃 화상(P3)을 참조하여, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 포함하는 검사 정보 공급 장치(20)로부터의 관찰 화상과 레이아웃 정보 공급 장치(30)로부터의 레이아 웃 화상(P3)의 사이에서 위치 맞춤을 행한다(위치 조정 단계). 이 위치 맞춤은 예를 들어 패턴 화상(P1)에 있어서 적당한 3점을 지정하고, 다시 레이아웃 화상(P3)에 있어서 대응하는 3점을 지정하고, 그들 좌표로부터 위치 맞춤을 행하는 방법을 이용할 수 있다.
또, 불량 해석부(13)에는 부가 해석 정보 취득부(134)가 마련되어 있다. 부가 해석 정보 취득부(134)는 영역 설정부(131) 및 네트 정보 해석부(132)에 의한 상기한 해석 방법과는 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 외부 장치 등으로부터 취득한다(부가 해석 정보 취득 단계). 이 취득된 부가 해석 정보는 네트 정보 해석부(132)에서 얻어진 해석 결과와 합하여 참조된다.
상기 실시 형태에 의한 반도체 불량 해석 장치 및 반도체 불량 해석 방법의 효과에 대하여 설명한다.
도 1에 나타낸 반도체 불량 해석 장치(10) 및 불량 해석 방법에 있어서는 해석 대상의 반도체 디바이스를 검사하여 얻어진 불량 관찰 화상(P2)과, 반도체 디바이스의 레이아웃에 관해서 필요한 정보를 취득한다. 그리고, 영역 설정부(131)에 있어서, 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보(예를 들어 반응 개소의 정보, 구체적으로는 발광 화상에서 발광 위치의 정보 등)에 대응하여 해석 영역을 설정하고, 네트 정보 해석부(132)에 있어서, 반도체 디바이스를 구성하는 각 네트 중에서 해석 영역을 통과하는 네트를 추출하는 것에 의해 반도체 디바이스의 불량 해석을 행하고 있다. 이와 같은 구성에 의하면, 해석 영역을 적절하게 설정하 는 것으로, 해석 영역을 통과하는 네트에 의해, 반도체 디바이스에서의 방대한 수의 네트 중에서, 불량으로 되어 있을 가능성이 높은 네트(피의(被疑) 불량 네트)를 추정할 수 있다. 따라서, 불량 관찰 화상(P2)을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
또, 상기한 반도체 불량 해석 장치(10)와, 검사 정보 공급 장치(20)와, 레이아웃 정보 공급 장치(30)와, 표시 장치(40)에 의해 구성되는 불량 해석 시스템(1)에 의하면, 불량 관찰 화상(P2)을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 시스템이 실현된다.
여기서, 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보는 그 반응 개소 자체가 불량 개소인 경우뿐만 아니라, 다른 불량 개소(예를 들어 불량 네트)에 기인하여 반응이 발생하고 있는 개소가 포함된다. 상기 구성에 의하면, 이와 같은 불량 네트 등에 대해서도 반응 정보를 이용하여 적절하게 좁혀, 추정을 행하는 것이 가능하다.
또, 불량 관찰 화상(P2)에서의 반응 정보에 대응하여 설정되는 해석 영역에 대해, 영역 설정부(131)에 있어서 복수의 해석 영역이 설정되는 경우에는 네트 정보 해석부(132)에 있어서, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 복수의 해석 영역의 각각을 통과하는 네트를 추출하는 동시에, 그 네트의 해석 영역의 통과 횟수를 취득하는 것이 바람직하다. 이와 같은 구성에 의하면, 해석 영역의 통과 횟수가 많은 네트에 의해, 반도체 디바이스에서의 불량으로 되어 있을 가능성이 높은 네트를 추정할 수 있다. 따라서, 불량 관찰 화상(P2)을 이용한 반도체 디바이스의 불량 해석을 더욱 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
불량 해석에 이용되는 불량 관찰 화상(P2)으로서는 도 3(a)에 있어서 발광 화상을 예시하였으나, 예를 들어 OBIRCH 화상 등의 다른 관찰 화상을 이용한 경우에도 동양(同樣)의 불량 해석 방법을 적용 가능하다. 또, 도 3(a)에 나타낸 불량 관찰 화상으로서는 단일 조건에서 1회의 관찰로 얻어진 화상을 이용할 수 있으나, 그에 한정하지 않고, 예를 들어 도 4에 나타내는 바와 같이, 제1 조건에서 취득된 도 4(a)의 불량 관찰 화상과, 제1 조건과는 다른 제2 조건에서 취득된 도 4(b)의 불량 관찰 화상을 겹친 도 4(c)에 나타내는 불량 관찰 화상을 이용해도 된다.
또, 상기한 제2 조건에서의 불량 관찰 화상의 취득에 있어서, 도 4(d) 및 (e)에 나타내는 바와 같이, 제1 조건으로부터 관찰 위치의 변경(예를 들어 불량 관찰 화상의 위치나 범위의 변경)이 있는 경우도 생각된다. 이와 같은 경우에는 도 4(f)에 나타내는 바와 같이, 관찰 위치의 변경 정보를 고려하여 화상의 겹침을 행하는 것이 바람직하다. 또는, 제1 조건하에 있어서 얻어진 네트 이름 및 통과 횟수를 기억 수단에 기억시켜 두고, 제2 조건하에 있어서 얻어진 네트 이름 및 통과 횟수를 가산하는 방법을 이용해도 된다. 이것들을 다수 회 행하는 것에 의해 네트의 통과 빈도의 분포를 현저하게 할 수 있다.
또, 상기 실시 형태에 있어서는 불량 해석 장치(10)에 있어서, 검사 정보 취득부(11)가 불량 관찰 화상(P2)에 추가로 패턴 화상(P1)을 취득하고, 레이아웃 정보 취득부(12)가 레이아웃 정보로서 레이아웃 화상(P3)을 취득하는 동시에, 불량 해석부(13)의 위치 조정부(133)가 패턴 화상(P1) 및 레이아웃 화상(P3)을 참조하여 화상의 위치 맞춤을 행하는 구성으로 하고 있다. 이와 같이, 불량 관찰 화상(P2)에 대해 위치가 맞은 상태에서 취득되는 패턴 화상(P1)을 이용하여 레이아웃 화상(P3)과의 위치 맞춤을 행하는 것에 의해 반도체 디바이스의 불량 해석의 정밀도를 향상시킬 수 있다.
여기서, 불량 해석부(13)의 영역 설정부(131)는 해석 영역에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것이 바람직하다. 또, 이 경우, 네트 정보 해석부(132)는 해석 영역에 대해 설정된 속성을 참조하여, 그 해석 영역에 대해 네트의 추출에 이용할지의 여부(불량 해석에 이용할지의 여부)를 선택하는 것으로 해도 된다. 또, 복수의 해석 영역이 설정되어 있는 경우에, 영역 설정부(131)는 복수의 해석 영역의 각각에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것이 바람직하다. 또, 이 경우, 네트 정보 해석부(132)는 복수의 해석 영역의 각각에 대해 설정된 속성을 참조하여, 각각의 해석 영역에 대해 네트의 추출 및 통과 횟수의 취득에 이용할지의 여부를 선택하는 것으로 해도 된다. 이와 같은 구체적인 불량 해석 방법에 대해서는 추가로 후술한다.
또, 상기 실시 형태에 있어서는 불량 해석 장치(10)에 있어서, 불량 해석부(13)의 부가 해석 정보 취득부(134)가 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보, 예를 들어 피의 불량 네트의 정보를 취득하는 구성으로 하고 있다. 이와 같은 부가 해석 정보를 참조하는 것에 의해, 반도체 디바이스의 불량 해석의 정밀도를 더욱 향상시킬 수 있다.
또, 표시 장치(40)에의 해석 결과의 표시에 대해서는 상기한 바와 같이, 네트 정보 해석에 의해 추출된 네트, 또는 추가로 네트의 해석 영역의 통과 횟수를 일람 표시한 네트 리스트를 표시 장치(40)에 표시시키는 것이 바람직하다. 이에 의해, 조작자는 반도체 디바이스에서의 불량으로 되어 있을 가능성이 높은 네트의 추정 등의 불량 해석 작업을 시인성(視認性) 좋게 행할 수 있다. 따라서, 불량 관찰 화상(P2)을 이용한 반도체 디바이스의 불량 해석을 더욱 양호한 효율로 확실하게 행하는 것이 가능하게 된다. 또, 이와 같은 일람 표시에 더하여, 네트 리스트를 그래프화(예를 들어 해석 영역의 통과 횟수의 카운트 수를 그래프화)하여 표시하고, 그 시인성을 더욱 향상시켜도 된다.
도 1에 나타낸 반도체 불량 해석 장치(10)에 있어서 실행되는 불량 해석 방법에 대응하는 처리는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 반도체 불량 해석 프로그램에 의해 실현 가능하다. 예를 들어 불량 해석 장치(10)는 반도체 불량 해석의 처리에 필요한 각 소프트웨어 프로그램을 동작시키는 CPU와, 상기 소프트웨어 프로그램 등이 기억되는 ROM과, 프로그램 실행중에 일시적으로 데이터가 기억되는 RAM에 의해 구성할 수 있다. 이와 같은 구성에 있어서, CPU에 의해 소정의 불량 해석 프로그램을 실행하는 것에 의해, 상기한 불량 해석 장치(10)를 실현할 수 있다.
또, 반도체 불량 해석을 위한 각 처리를 CPU에 의해 실행시키기 위한 상기 프로그램은 컴퓨터 독취 가능한 기록 매체에 기록하여 반포하는 것이 가능하다. 이와 같은 기록 매체에는 예를 들어 하드디스크 및 플렉시블 디스크 등의 자기 매체, CD-ROM 및 DVD-ROM 등의 광학 매체, 플로프티컬(floptical) 디스크 등의 자기 광학 매체, 또는 프로그램 명령을 실행 또는 격납하도록 특별히 배치된, 예를 들어 RAM, ROM 및 반도체 불휘발성 메모리 등의 하드웨어 디바이스 등이 포함된다.
도 5는 도 1에 나타낸 검사 정보 공급 장치(20)로서 적용이 가능한 반도체 검사 장치의 일례를 나타내는 구성도이다. 또, 도 6은 도 5에 나타낸 반도체 검사 장치를 측면에서 나타내는 구성도이다.
본 구성예에 의한 반도체 검사 장치(20A)는 관찰부(21)와, 제어부(22)를 구비하고 있다. 검사 대상(불량 해석 장치(10)에 의한 해석 대상)이 되는 반도체 디바이스(S)는 관찰부(21)에 마련된 스테이지(218)상에 재치되어 있다. 또한, 본 구성예에 있어서는 반도체 디바이스(S)에 대해 불량 해석에 필요한 전기 신호 등을 인가하기 위한 테스트 픽스쳐(fixture)(219)가 설치되어 있다. 반도체 디바이스(S)는 예를 들어 그 이면이 대물 렌즈(220)에 대면하도록 배치된다.
관찰부(21)는 어둠상자내에 설치된 고감도 카메라(210)와, 레이저 스캔 광학계(LSM: Laser Scanning Microscope) 유닛(212)과, 광학계(222, 224)와, XYZ 스테이지(215)를 가지고 있다. 이들 중, 카메라(210) 및 LSM 유닛(212)은 반도체 디바이스(S)의 관찰 화상(패턴 화상(P1), 불량 관찰 화상(P2))을 취득하기 위한 화상 취득 수단이다.
또, 광학계(222, 224) 및 광학계(222, 224)의 반도체 디바이스(S)측에 마련된 대물 렌즈(220)는 반도체 디바이스(S)로부터의 화상(광상)을 화상 취득 수단으로 유도하기 위한 도광 광학계를 구성하고 있다. 본 구성예에 있어서는 도 5 및 도 6에 나타내는 바와 같이, 각각 다른 배율을 가진 복수의 대물 렌즈(220)가 전환 가능하게 설치되어 있다. 또, 테스트 픽스쳐(219)는 반도체 디바이스(S)의 불량 해석을 위한 검사를 행하는 검사 수단이다. 또, LSM 유닛(212)은 상기한 화상 취득 수단으로서의 기능과 합하여 검사 수단으로서의 기능도 가지고 있다.
광학계(222)는 대물 렌즈(220)를 통하여 입사된 반도체 디바이스(S)로부터의 빛을 카메라(210)로 유도하는 카메라용 광학계이다. 카메라용 광학계(222)는 대물 렌즈(220)에 의해 소정의 배율로 확대된 화상을 카메라(210) 내부의 수광면에 결상시키기 위한 결상 렌즈(222a)를 가지고 있다. 또, 대물 렌즈(220)와 결상 렌즈(222a)의 사이에는 광학계(224)의 빔 스플리터(beam splitter ; 224a)가 개재하고 있다. 고감도 카메라(210)로서는 예를 들어 냉각 CCD 카메라 등이 이용된다.
이와 같은 구성에 있어서, 불량의 해석 대상으로 되어 있는 반도체 디바이스(S)로부터의 빛은 대물 렌즈(220) 및 카메라용 광학계(222)를 포함하는 광학계를 통하여 카메라(210)에 유도된다. 그리고, 카메라(210)에 의해, 반도체 디바이스(S)의 패턴 화상(P1) 등의 관찰 화상이 취득된다. 또, 반도체 디바이스(S)의 불량 관찰 화상(P2)인 발광 화상을 취득하는 것도 가능하다. 이 경우에는 테스트 픽스쳐(219)에 의해 전압을 인가한 상태에서 반도체 디바이스(S)로부터 발생한 빛이 광학계를 통하여 카메라(210)에 유도되고, 카메라(210)에 의해 발광 화상이 취득된다.
LSM 유닛(212)은 적외 레이저광을 조사하기 위한 레이저광 도입용 광화이버(212a)와, 광화이버(212a)로부터 조사된 레이저광을 평행광으로 하는 콜리메이터 렌즈(collimator lens ; 212b)와, 렌즈(212b)에 의해 평행광으로 된 레이저광을 반사하는 빔 스플리터(212e)와, 빔 스플리터(212e)에서 반사된 레이저광을 XY 방향으로 주사하여 반도체 디바이스(S)측으로 출사하는 XY 스캐너(212f)를 가지고 있다.
또, LSM 유닛(212)은 반도체 디바이스(S)측으로부터 XY 스캐너(212f)를 통하여 입사되고, 빔 스플리터(212e)를 투과한 빛을 집광하는 컨덴서 렌즈(212d)와, 컨덴서 렌즈(212d)에 의해 집광된 빛을 검출하기 위한 검출용 광화이버(212c)를 가지고 있다.
광학계(224)는 반도체 디바이스(S) 및 대물 렌즈(220)와, LSM 유닛(212)의 XY 스캐너(212f)의 사이에서 빛을 유도하는 LSM 유닛용 광학계이다. LSM 유닛용 광학계(224)는 반도체 디바이스(S)로부터 대물 렌즈(220)를 통하여 입사된 빛의 일부를 반사하는 빔 스플리터(224a)와, 빔 스플리터(224a)에서 반사된 빛의 광로를 LSM 유닛(212)을 향하는 광로로 전환하는 미러(224b)와, 미러(224b)에서 반사된 빛을 집광하는 렌즈(224c)를 가지고 있다.
이와 같은 구성에 있어서, 레이저 광원으로부터 레이저광 도입용 광화이버(212a)를 통하여 출사된 적외 레이저광은 렌즈(212b), 빔 스플리터(212e), XY 스캐너(212f), 광학계(224) 및 대물 렌즈(220)를 통과하여 반도체 디바이스(S)로 조사된다.
이 입사광에 대한 반도체 디바이스(S)로부터의 반사 산란광은 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영하고 있다. 반도체 디바이스(S)로부터의 반사광은 입사광과는 반대인 광로를 통과하여 빔 스플리터(212e)에 도달하여 빔 스 플리터(212e)를 투과한다. 그리고, 빔 스플리터(212e)를 투과한 빛은 렌즈(212d)를 통하여 검출용 광화이버(212c)에 입사하고, 검출용 광화이버(212c)에 접속된 광검출기에 의해 검출된다.
검출용 광화이버(212c)를 통하여 광검출기에 의해 검출되는 빛의 강도는 상기한 바와 같이, 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영한 강도로 되어 있다. 따라서, XY 스캐너(212f)에 의해 적외 레이저광이 반도체 디바이스(S)상을 XY 주사하는 것에 의해 반도체 디바이스(S)의 패턴 화상(P1) 등을 선명하게 취득할 수 있다.
제어부(22)는 카메라 제어부(251a)와, LSM 제어부(251b)와, OBIRCH 제어부(251c)와, 스테이지 제어부(252)를 가지고 있다. 이들 중, 카메라 제어부(251a), LSM 제어부(251b), 및 OBIRCH 제어부(251c)는 관찰부(21)에 있어서 화상 취득 수단 및 검사 수단 등의 동작을 제어하는 것에 의해, 관찰부(21)에서 실행되는 반도체 디바이스(S)의 관찰 화상의 취득이나 관찰 조건의 설정 등을 제어하는 관찰 제어 수단을 구성하고 있다.
구체적으로, 카메라 제어부(251a) 및 LSM 제어부(251b)는 각각 고감도 카메라(210) 및 LSM 유닛(212)의 동작을 제어하는 것에 의해, 반도체 디바이스(S)의 관찰 화상의 취득을 제어한다. 또, OBIRCH 제어부(251c)는 불량 관찰 화상으로서 이용하는 것이 가능한 OBIRCH 화상을 취득하기 위한 것이며, 레이저광을 주사했을 때에 발생하는 반도체 디바이스(S)에서의 전류 변화 등을 추출한다.
스테이지 제어부(252)는 관찰부(21)에 있어서 XYZ 스테이지(215)의 동작을 제어하는 것에 의해, 본 검사 장치(20A)에 있어서 검사 개소가 되는 반도체 디바이스(S)의 관찰 위치의 설정, 또는 그 위치 맞춤, 초점 맞춤 등을 제어한다.
또, 이들 관찰부(21) 및 제어부(22)에 대해 검사 정보 처리부(23)가 마련되어 있다. 검사 정보 처리부(23)는 관찰부(21)에 있어서 취득된 반도체 디바이스(S)의 관찰 화상의 데이터 수집, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 포함하는 검사 정보의 불량 해석 장치(10)로의 공급(도 1 참조) 등의 처리를 행한다. 또, 필요가 있으면, 이 검사 정보 처리부(23)에 대해 표시 장치(24)를 접속하는 구성으로 해도 된다. 또한, 도 6에 있어서는 검사 정보 처리부(23) 및 표시 장치(24)에 대해 도시를 생략하고 있다.
도 1에 나타낸 반도체 불량 해석 장치(10)에 의한 불량 해석 방법의 구체적인 예에 대해, 해석 화면 표시 제어부(14)에 의해 표시 장치(40)에 표시되는 해석 화면(해석 윈도우)의 예와 함께 설명한다.
도 7은 표시 장치(40)에 표시되는 해석 윈도우(불량 해석 네비게이션 윈도우)의 일례를 나타내는 구성도이다. 이 해석 윈도우(400)는 화면의 좌측에 위치하고, 반도체 디바이스의 패턴 화상(P1), 불량 관찰 화상(P2), 레이아웃 화상(P3) 등의 불량 해석에 이용되는 각 화상의 표시에 이용되는 화상 표시 영역(401)과, 화면의 중앙에 위치하고, 화상 표시 영역(401)에서의 화상의 표시 조건의 조정을 지시하기 위한 표시 조정 영역(402)을 가지고 있다.
화상 표시 영역(401)에는 예를 들어 도 8(a) 및 (b)에 나타내는 바와 같이, 패턴 화상(P1), 레이아웃 화상(P3) 및 불량 관찰 화상(P2)인 발광 화상(P4)을 중첩 시킨 중첩 화상(P6)이 표시된다. 또, 발광 화상(P4)과 아울러, 다른 불량 관찰 화상(P2)인 OBIRCH 화상(P5)을 추가로 중첩시켜 표시해도 된다. 일반적으로, 이 화상 표시 영역(401)에는 예를 들어 패턴 화상(P1), 불량 관찰 화상(P2) 및 레이아웃 화상(P3) 중 어느 하나의 화상을 표시하는 등 필요에 따라 여러 가지 화상을 표시해도 된다.
해석 윈도우(400)의 화면의 우측에는 불량 해석부(13)에서 행해지는 해석 처리에 대한 필요한 지시 및 정보의 입력에 이용되는 해석 조작 영역(403)과, 검사 정보 공급 장치(20)로부터의 정보의 취득을 제어하는 검사 정보 취득 조작 영역(404)과, 레이아웃 정보 공급 장치(30)로부터의 정보의 취득을 제어하는 레이아웃 정보 취득 조작 영역(405)와, 공급 장치(20, 30) 사이에서의 통신 상태를 제어하는 통신 조작 영역(406)이 마련되어 있다. 불량 해석 장치(10)에 있어서 실행되는 해석 처리는 이들 영역(403 ~ 406)을 이용하여 조작자에 의해 제어된다.
해석 조작 영역(403)에 표시되는 조작 화면은 도 9 ~ 도 11에 각각 나타내는 위치 조정 조작 화면(410), 영역 설정 조작 화면(420) 및 해석 조작 화면(430)의 3개의 화면으로 전환하는 것이 가능하게 되어 있다. 이들 조작 화면 중, 도 9의 위치 조정 조작 화면(410)은 불량 해석부(13)의 위치 조정부(133)(도 2 참조)에서 실행되는 처리의 제어에 이용된다. 또, 도 10의 영역 설정 조작 화면(420)은 영역 설정부(131)에서 실행되는 처리의 제어에 이용된다. 또, 도 11의 해석 조작 화면(430)은 네트 정보 해석부(132)에서 실행되는 처리의 제어 및 얻어진 해석 결과의 표시에 이용된다.
우선, 도 9에 나타내는 위치 조정 조작 화면(410)에 대해 설명한다. 이 구성예에서는 위치 조정부(133)에 의한 관찰 화상(P1, P2)과, 레이아웃 화상(P3) 사이에서의 위치 맞춤의 구체적인 방법으로서, 패턴 화상(P1)에 있어서 적당한 3점을 지정하고, 추가로 레이아웃 화상(P3)에 있어서 대응하는 3점을 지정하고, 그들의 좌표로부터 위치 맞춤을 행하는 방법을 이용하고 있다. 또한, 이와 같은 방법에서는 필요에 따라 4점 이상의 점을 지정하여 위치 맞춤을 행하는 것으로 해도 된다.
이에 대응하여, 조작 화면(410)에는 패턴 화상(P1) 및 레이아웃 화상(P3)의 각각에 대해 위치 맞춤에 이용하는 3점을 설정하기 위한 위치 맞춤 데이터 설정 영역(411)이 마련되어 있다. 이 3점의 설정에는 예를 들어 해석 윈도우(400)의 화상 표시 영역(401)에 표시된 화상위에 있어서 마우스 조작으로 점을 설정하는 방법, 또는 설정하고 싶은 점의 좌표를 수치 데이터로서 입력하는 방법 등을 이용할 수 있다. 또, 3점을 이용한 화상의 위치 맞춤은 예를 들어 설정된 3점의 위치로부터 패턴 화상(P1)과 레이아웃 화상(P3)의 기울기를 계산하여, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 기울이는 θ 보정에 의해 행해진다.
또, 도 9의 조작 화면(410)에는 추가로, 화상 조정 영역(412)이 마련되어 있다. 이 화상 조정 영역(412)에서는 패턴 화상(P1)의 회전(θ 보정), 레이아웃 화상(P3)의 이동(위치의 미조정), 레이아웃 화상의 줌(확대/축소) 등의 조작을 행하는 것에 의해, 위치 맞춤의 미조정을 수동으로 행하는 것이 가능하게 되어 있다. 또, 영역(411, 412)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(413)이 마련되어 있다.
다음으로, 도 10에 나타내는 영역 설정 조작 화면(420)에 대하여 설명한다. 이 조작 화면(420)에는 영역 설정부(131)에 의한 복수의 해석 영역의 설정에 필요한 지시를 내는 해석 영역 설정 영역(421)과, 설정된 해석 영역의 정보를 표시하는 해석 영역 표시 영역(422)이 마련되어 있다. 도 10에서는 표시 영역(422)에 있어서, 해석 영역 1 ~ 해석 영역 4인 4개 해석 영역에 대응하는 좌표 데이터가 표시되어 있다.
또, 이 구성예에서는 해석 영역 1 ~ 해석 영역 4의 각각에 대하여 속성 1, 속성 2인 2종류의 속성이 설정 가능하게 되어 있다. 도 10에서는 해석 영역 1에 대해 속성 「S1」이 속성 1로서 설정되고, 해석 영역 2에 대해 속성 「S2」가 속성 2로서 설정되고, 해석 영역 3에 대해 속성 「S3」이 속성 1로서 설정되고, 해석 영역 4에 대해 속성 「S4」가 속성 2로서 설정되어 있다. 또, 영역(421, 422)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(423)이 마련되어 있다.
여기서, 상기한 속성은 해석 영역의 위치 정보(예를 들어 직사각형의 해석 영역에서의 왼쪽 위 및 오른쪽 아래의 좌표)와 링크하여 격납된다. 또, 이들 정보는 파일 등으로의 보존 및 읽어 들임이 가능하게 되어 있다. 예를 들어 다른 디바이스에서 동일 위치를 해석하는 경우, 보존한 파일의 정보를 읽어 들이는 것으로, 재차 영역을 그리거나, 그 속성을 재차 설정하는 수고를 줄일 수 있는 경우가 있고, 또 그 반응 개소가 어떠한 속성(예를 들어 양품(良品) 발광 등)을 가지고 있는지를 아는데 있어서 유용하다.
다음으로, 도 11에 나타내는 해석 조작 화면(430)에 대해 설명한다. 이 조작 화면(430)에는 네트 정보 해석부(132)에 의한 불량 해석의 실행에 필요한 지시를 내는 불량 해석 지시 영역(431)과, 얻어진 해석 결과를 표시하는 해석 결과 표시 영역(432)이 마련되어 있다. 도 11에서는 표시 영역(432)에 있어서, 해석 결과로서 얻어진 네트의 명칭 및 네트의 해석 영역의 통과 횟수를 나타내는 카운트 수의 일람(네트 리스트)이 표시되어 있다. 또, 영역(431, 432)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(433)이 마련되어 있다.
또, 불량 해석 지시 영역(431)에는 해석 영역에 대해 설정된 속성에 대해서, 그 해석 영역을 불량 해석에 이용할지의 여부를 선택하기 위한 제1 지시 영역(431a)과, 구체적인 해석의 조건(해석 1 ~ 해석 3)의 지정 및 해석 실행의 지시를 행하기 위한 제2 지시 영역(431b)이 마련되어 있다. 이 경우의 해석 영역의 선택 방법으로서는 예를 들어 네트 정보 해석부(132)에 의한 불량 해석에 있어서, 제1 지시 영역(431a)에서 체크가 된 속성(도 11의 예에서의 속성 S1, S2, S4)을 가지는 해석 영역 및 속성이 설정되어 있지 않는 해석 영역을 불량 해석에 이용하는 것으로 해도 되고, 제1 지시 영역(431a)에서 체크가 되어 있지 않은 속성(도 11의 예에서의 속성 S3)을 가지는 해석 영역을 불량 해석에 이용하지 않는 것으로 하는 선택 방법을 이용할 수 있다.
이와 같은 구성은 예를 들어 불량의 유무에 관계없이 항상 발광하는 개소(예를 들어 양품 발광의 개소)에 대해, 그것을 나타내는 속성을 대응하는 해석 영역으로 설정해 두고, 그 해석 영역을 불량 해석의 대상에서 제외하는 경우 등, 여러 가지 경우에 유용하다. 이에 의해, 반도체 디바이스의 불량 해석의 효율을 향상시킬 수 있다.
또한, 해석 조건을 지시하기 위한 제2 지시 영역(431b)에 대해서는 예를 들어 불량 관찰 화상이 발광 화상인 경우에는 해석 영역내에 배선단(配線端)을 가진 네트만을 추출하고, 또 OBIRCH 화상인 경우에는 해석 영역내에 배선단을 가진 네트에 더하여 해석 영역내를 통과하는 네트도 추출하는 등, 네트 추출의 구체적인 조건의 설정을 행하는 것이 가능한 구성으로 하는 것이 바람직하다. 또, 이와 같은 조건 설정에 대해서는 불량 관찰 화상의 종류 등에 따라 자동적으로 선택되는 구성으로 해도 된다.
상세하게 설명하면, 반도체 디바이스를 구성하는 네트는 트랜지스터 등의 회로를 연결하는 배선되어 있고, 트랜지스터에 접합되는 네트의 단점(端点)이 존재한다. 발광은 주로 트랜지스터의 스위칭에 의한 미약 발광이고, 이상한 발광은 주로 트랜지스터의 리크 전류에 의해 발생한다. 또, 스위칭에 동반하는 발광은 양품에서도 발생하나, 이것은 해석 영역에 속성을 부가하는 것에 의해 구별이 가능하다. 이와 같은 발광 화상에서는, 많은 경우, 발광 화상의 반응 영역내에 단점이 존재하는 네트는 발광 원인의 회로에 관계하는 것으로, 반응 영역을 통과하는 네트는 발광 원인의 회로와는 무관한 것이다. 따라서, 발광 화상을 이용한 불량 해석에서는 상기와 같이 해석 영역내에 배선단을 가진 네트만을 추출하는 것이 바람직하다.
한편, OBIRCH 화상은 주로 네트중의 불량 검출이 중심이고, 또 트랜지스터 부분 등의 불량 검출도 가능하다. 따라서, OBIRCH 화상을 이용한 불량 해석에서는 상기와 같이 해석 영역내에 배선단을 가진 네트에 추가로 해석 영역내를 통과하는 네트도 추출하는 것이 바람직하다.
또, 본 구성예에서는 버튼 표시 영역(433)에 있는 「상세」 버튼에 의해, 도 12에 나타내는 네트 리스트 표시 윈도우(440)를 표시하는 것이 가능하게 되어 있다. 이 표시 윈도우(440)는 화면의 좌측에 위치하는 네트 리스트 표시 영역(441)과, 화면의 우측에 위치하여 네트 리스트를 그래프화(히스토그램화)하여 표시하는 그래프 표시 영역(442)을 가지고 있다. 이와 같은 표시 윈도우(440)를 이용하는 것에 의해 얻어진 불량 해석 결과의 조작자에 의한 파악이 용이하게 된다.
또, 도 12의 표시 윈도우(440)에서는 하부의 버튼 표시 영역(443)의 「하일라이트」 버튼에 의해, 선택된 네트를 레이아웃 화상위에서 하일라이트 표시하는 것이 가능하게 되어 있다. 또, 도 2에 관하여 상기한 바와 같이 부가 해석 정보 취득부(134)에 의해 부가적인 해석 정보가 취득된 경우에는 그 해석 정보에서 불량이라고 판단된 네트에 대해, 네트 리스트 표시 영역(441) 또는 그래프 표시 영역(442) 중에서 착색하여 나타내는 등의 구성으로 해도 된다. 또, 레이아웃 화상위의 네트를 키보드나 마우스 등의 입력 수단으로 선택한 경우에는 그 네트가 통과하고 있는 해석 영역의 색을 바꾸어 표시하여 조작자에게 알리는 구성으로 해도 된다.
본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램은 상기한 실시 형태 및 구성예에 한정되는 것이 아니라, 여러 가지 변형이 가능하다. 예를 들어 상기한 해석 화면 및 조작 화면은 반도체 불량 해석 장치에 적용 가능한 화면의 일례를 나타내는 것이나, 이와 같은 화면에 한정되지 않고, 구체 적인 불량 해석 방법 등에 따라 여러 가지 해석 화면을 이용해도 된다. 또, 해석 영역의 설정 방법 등에 대해서도, 상기한 구체적인 예에 한정하지 않고 여러 가지 방법을 이용해도 된다.
여기서, 상기 실시 형태에 의한 반도체 불량 해석 장치에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 수단과; (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과; (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과; (4) 반도체 디바이스의 불량 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비하고, (5) 불량 해석 수단은 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 수단을 가지고, (6) 정보 표시 제어 수단은 영역 설정 수단 및 네트 정보 해석 수단에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 구성을 이용하고 있다.
또, 반도체 불량 해석 방법에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서, (a) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 단계와; (b) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와; (c) 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 단계와; (d) 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 단계와; (e) 영역 설정 단계 및 네트 정보 해석 단계에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계를 구비하는 구성을 이용하고 있다.
또, 반도체 불량 해석 프로그램에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (a) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 처리와; (b) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와; (c) 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 처리와; (d) 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 처리와; (e) 영역 설정 처리 및 네트 정보 해석 처리에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리를 컴퓨터에 실행시키는 구성을 이용하고 있다.
상기한 불량 해석 장치에 있어서, 영역 설정 수단은 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 복수의 해석 영역을 설정하는 동시에, 네트 정보 해석 수단은 복수의 네트에 대해 복수의 해석 영역의 각각을 통과하는 네트를 추출하고, 그 네트의 해석 영역의 통과 횟수를 취득하는 것이 바람직하다.
동양으로, 불량 해석 방법은 영역 설정 단계에 있어서, 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 복수의 해석 영역을 설정하는 동시에, 네트 정보 해석 단계에 있어서, 복수의 네트에 대해 복수의 해석 영역의 각각을 통과하는 네트를 추출하고, 그 네트의 해석 영역의 통과 횟수를 취득하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 영역 설정 처리가 불량 관찰 화상을 참조하여, 반응 정보에 대응하여 복수의 해석 영역을 설정하는 동시에, 네트 정보 해석 처리가 복수의 네트에 대해 복수의 해석 영역의 각각을 통과하는 네트를 추출하고, 그 네트의 해석 영역의 통과 횟수를 취득하는 것이 바람직하다.
이와 같이, 불량 관찰 화상 반응 정보에 대응하여 해석 영역을 복수 설정하고, 반도체 디바이스를 구성하는 각 네트의 해석 영역의 통과 횟수를 취득하는 구성에 의하면, 해석 영역의 통과 횟수가 많은 네트에 의해, 반도체 디바이스에서 불량의 가능성이 높은 네트를 추정할 수 있다. 따라서, 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석을 더욱 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
여기서, 불량 해석 장치는 검사 정보 취득 수단이 불량 관찰 화상에 더하여, 통상의 관찰 화상인 패턴 화상을 취득하고, 레이아웃 정보 취득 수단이 레이아웃 정보로서 레이아웃 화상을 취득하는 동시에, 불량 해석 수단이 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상 및 불량 관찰 화상을 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 수단을 가지는 것이 바람직하다.
동양으로, 불량 해석 방법은 검사 정보 취득 단계에 있어서, 불량 관찰 화상에 더하여, 통상의 관찰 화상인 패턴 화상을 취득하고, 레이아웃 정보 취득 단계에 있어서, 레이아웃 정보로서 레이아웃 화상을 취득하는 동시에, 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상 및 불량 관찰 화상을 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 단계를 구비하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 검사 정보 취득 처리가 불량 관찰 화상에 더하여, 통상의 관찰 화상인 패턴 화상을 취득하고, 레이아웃 정보 취득 처리가 레이아웃 정보로서 레이아웃 화상을 취득하는 동시에, 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상 및 불량 관찰 화상을 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 처리를 컴퓨터에 실행시키는 것이 바람직하다.
이와 같이, 불량 관찰 화상에 대해 위치가 맞은 상태에서 취득되는 패턴 화상을 이용하여 레이아웃 화상과의 위치 맞춤을 행하는 것에 의해, 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석의 정밀도를 향상시킬 수 있다.
불량 해석 장치는 영역 설정 수단이 해석 영역에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것이 바람직하다. 동양으로, 불량 해석 방법은 영역 설정 단계에 있어서, 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것이 바람직하다. 동양으로, 불량 해석 프로그램은 영역 설정 처리가 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것이 바람직하다. 또, 복수의 해석 영역이 설정되어 있는 경우에 이 속성은 복수의 해석 영역의 각각에 대해 설정 가능한 것이 바람직하다.
또, 이 경우, 불량 해석 장치는 네트 정보 해석 수단이 해석 영역에 대해 설정된 속성을 참조하여, 그 해석 영역에 대해 네트의 추출에 이용할지의 여부를 선택하는 것으로 해도 된다. 동양으로, 불량 해석 방법은 네트 정보 해석 단계에 있어서, 해석 영역에 대해 설정된 속성을 참조하여, 그 해석 영역에 대해 네트의 추출에 이용할지의 여부를 선택하는 것으로 해도 된다. 동양으로, 불량 해석 프로그램은 네트 정보 해석 처리가 해석 영역에 대해 설정된 속성을 참조하여, 그 해석 영역에 대해 네트의 추출에 이용할지의 여부를 선택하는 것으로 해도 된다. 또, 복수의 해석 영역이 설정되어 있는 경우에는 네트 정보 해석에 있어서, 복수의 해석 영역의 각각에 대해 설정된 속성을 참조하여, 각각의 해석 영역에 대해 네트의 추출 및 통과 횟수의 취득에 이용할지의 여부를 선택하는 것이 바람직하다.
또, 불량 해석 장치는 불량 해석 수단이 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 수단을 가진 것으로 해도 된다. 동양으로, 불량 해석 방법은 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 단계를 구비하는 것으로 해도 된다. 동양으로, 불량 해석 프로그램은 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 처리를 컴퓨터에 실행시키는 것으로 해도 된다.
또, 표시 수단에 표시되는 해석 결과에 대해서는 네트 정보 해석에 의해 추출된 네트를 일람 표시한 네트 리스트를 표시 수단에 표시시키는 것이 바람직하다. 또, 복수의 해석 영역이 설정되어 있는 경우에는 해석 결과로서 네트 정보 해석에 의해 추출된 네트(예를 들어 네트의 명칭) 및 그 네트의 해석 영역의 통과 횟수(예를 들어 통과 횟수를 나타내는 카운트 수)를 일람 표시한 네트 리스트를 표시 수단에 표시시키는 것이 바람직하다.
본 발명은 불량 관찰 화상을 이용한 반도체 디바이스의 불량 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램으로서 이용 가능하다.

Claims (23)

  1. 반도체 디바이스의 관찰 화상(畵像)을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 수단과,
    상기 반도체 디바이스의 레이아웃(layout) 정보를 취득하는 레이아웃 정보 취득 수단과,
    상기 불량 관찰 화상 및 상기 레이아웃 정보를 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과,
    상기 반도체 디바이스의 불량 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비하고,
    상기 불량 해석 수단은 상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과, 상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(net)에 대해 상기 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 수단을 가지고,
    상기 정보 표시 제어 수단은 상기 영역 설정 수단 및 상기 네트 정보 해석 수단에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 상기 표시 수단에 표시시키고,
    상기 영역 설정 수단은 상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 복수의 상기 해석 영역을 설정함과 아울러,
    상기 네트 정보 해석 수단은 상기 복수의 네트에 대해 복수의 상기 해석 영역의 각각을 통과하는 네트를 추출하고, 상기 추출된 네트의 상기 해석 영역의 통과 횟수를 취득하는 것을 특징으로 하는 반도체 불량 해석 장치.
  2. 청구항 1에 있어서,
    상기 검사 정보 취득 수단은 상기 불량 관찰 화상에 더하여, 통상의 상기 관찰 화상인 패턴 화상을 취득하고, 상기 레이아웃 정보 취득 수단은 상기 레이아웃 정보로서 레이아웃 화상을 취득함과 아울러,
    상기 불량 해석 수단은 상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상 및 상기 불량 관찰 화상을 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 수단을 가지는 것을 특징으로 하는 반도체 불량 해석 장치.
  3. 청구항 1에 있어서,
    상기 영역 설정 수단은 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것을 특징으로 하는 반도체 불량 해석 장치.
  4. 청구항 2에 있어서,
    상기 영역 설정 수단은 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것을 특징으로 하는 반도체 불량 해석 장치.
  5. 청구항 3에 있어서,
    상기 네트 정보 해석 수단은 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 장치.
  6. 청구항 4에 있어서,
    상기 네트 정보 해석 수단은 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 불량 해석 수단은 다른 해석 방법에 의해 얻어진 상기 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 수단을 가지는 것을 특징으로 하는 반도체 불량 해석 장치.
  8. 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 단계와,
    상기 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와,
    상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 단계와,
    상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 상기 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 단계와,
    상기 영역 설정 단계 및 상기 네트 정보 해석 단계에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계를 구비하고,
    상기 영역 설정 단계에 있어서, 상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 복수의 상기 해석 영역을 설정함과 아울러,
    상기 네트 정보 해석 단계에 있어서, 상기 복수의 네트에 대해 복수의 상기 해석 영역의 각각을 통과하는 네트를 추출하고, 상기 추출된 네트의 상기 해석 영역의 통과 횟수를 취득하는 것을 특징으로 하는 반도체 불량 해석 방법.
  9. 청구항 8에 있어서,
    상기 검사 정보 취득 단계에 있어서, 상기 불량 관찰 화상에 더하여, 통상의 상기 관찰 화상인 패턴 화상을 취득하고, 상기 레이아웃 정보 취득 단계에 있어서, 상기 레이아웃 정보로서 레이아웃 화상을 취득함과 아울러,
    상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상 및 상기 불량 관찰 화상을 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 단계를 구비하는 것을 특징으로 하는 반도체 불량 해석 방법.
  10. 청구항 8에 있어서,
    상기 영역 설정 단계에 있어서, 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것을 특징으로 하는 반도체 불량 해석 방법.
  11. 청구항 9에 있어서,
    상기 영역 설정 단계에 있어서, 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것을 특징으로 하는 반도체 불량 해석 방법.
  12. 청구항 10에 있어서,
    상기 네트 정보 해석 단계에 있어서, 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 방법.
  13. 청구항 11에 있어서,
    상기 네트 정보 해석 단계에 있어서, 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 방법.
  14. 청구항 8 내지 청구항 13 중 어느 한 항에 있어서,
    다른 해석 방법에 의해 얻어진 상기 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 단계를 구비하는 것을 특징으로 하는 반도체 불량 해석 방법.
  15. 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램이 기록된 컴퓨터 판독가능 매체로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 처리와,
    상기 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와,
    상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 해석 영역을 설정하는 영역 설정 처리와,
    상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 상기 해석 영역을 통과하는 네트를 추출하는 네트 정보 해석 처리와,
    상기 영역 설정 처리 및 상기 네트 정보 해석 처리에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리를 컴퓨터에 실행시키고,
    상기 영역 설정 처리는 상기 불량 관찰 화상을 참조하여, 상기 반응 정보에 대응하여 복수의 상기 해석 영역을 설정함과 아울러,
    상기 네트 정보 해석 처리는 상기 복수의 네트에 대해 복수의 상기 해석 영역의 각각을 통과하는 네트를 추출하고, 상기 추출된 네트의 상기 해석 영역의 통과 횟수를 취득하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  16. 청구항 15에 있어서,
    상기 검사 정보 취득 처리는 상기 불량 관찰 화상에 더하여, 통상의 상기 관찰 화상인 패턴 화상을 취득하고, 상기 레이아웃 정보 취득 처리는 상기 레이아웃 정보로서 레이아웃 화상을 취득함과 아울러,
    상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상 및 상기 불량 관찰 화상을 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 처리를 컴퓨터에 실행시키는 것을 특징으로 하는 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  17. 청구항 15에 있어서,
    상기 영역 설정 처리는 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  18. 청구항 16에 있어서,
    상기 영역 설정 처리는 상기 해석 영역에 대해 속성을 설정하는 것이 가능하게 되어 있는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  19. 청구항 17에 있어서,
    상기 네트 정보 해석 처리는 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  20. 청구항 18에 있어서,
    상기 네트 정보 해석 처리는 상기 해석 영역에 대해 설정된 상기 속성을 참조하여, 그 해석 영역에 대해 상기 네트의 추출에 이용할지의 여부를 선택하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체..
  21. 청구항 15 내지 청구항 20 중 어느 한 항에 있어서,
    다른 해석 방법에 의해 얻어진 상기 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 취득하는 부가 해석 정보 취득 처리를 컴퓨터에 실행시키는 것을 특징으로 하는 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  22. 청구항 15 내지 청구항 20 중 어느 한 항에 있어서,
    상기 정보 표시 처리는 상기 해석 결과로서, 상기 네트 정보 해석 처리에 의해 추출된 네트를 일람 표시한 네트 리스트를 상기 표시 수단에 표시시키는 것을 특징으로 하는 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
  23. 청구항 21에 있어서,
    상기 정보 표시 처리는 상기 해석 결과로서, 상기 네트 정보 해석 처리에 의해 추출된 네트를 일람 표시한 네트 리스트를 상기 표시 수단에 표시시키는 것을 특징으로 하는 불량 해석 프로그램이 기록된 컴퓨터 판독가능 매체.
KR1020077024955A 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램 KR101209311B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005182627A JP5005893B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JPJP-P-2005-00182627 2005-06-22

Publications (2)

Publication Number Publication Date
KR20080016795A KR20080016795A (ko) 2008-02-22
KR101209311B1 true KR101209311B1 (ko) 2012-12-06

Family

ID=37570420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024955A KR101209311B1 (ko) 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램

Country Status (7)

Country Link
US (1) US20070020781A1 (ko)
EP (1) EP1901079A4 (ko)
JP (1) JP5005893B2 (ko)
KR (1) KR101209311B1 (ko)
CN (1) CN101208608A (ko)
TW (1) TWI462572B (ko)
WO (1) WO2006137391A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112795A (ko) * 2015-03-20 2016-09-28 한화테크윈 주식회사 전자 부품 실장 궤적 표시 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US7765444B2 (en) * 2006-11-06 2010-07-27 Nec Electronics Corporation Failure diagnosis for logic circuits
JP5155602B2 (ja) * 2007-06-20 2013-03-06 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4917115B2 (ja) 2009-02-18 2012-04-18 ルネサスエレクトロニクス株式会社 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
CN103855047B (zh) * 2012-12-04 2016-10-26 上海华虹宏力半导体制造有限公司 深沟槽产品的物理分析结构及方法
CN105021970A (zh) * 2015-07-30 2015-11-04 厦门乾照光电股份有限公司 一种发光二极管失效分析解剖装置和解剖方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用cadツール及び半導体の不良解析方法
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JPH0933599A (ja) * 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
JP2970505B2 (ja) * 1995-11-21 1999-11-02 日本電気株式会社 半導体デバイスの配線電流観測方法、検査方法および装置
US6292582B1 (en) * 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP4587500B2 (ja) * 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6597381B1 (en) * 1999-07-24 2003-07-22 Intelligent Reasoning Systems, Inc. User interface for automated optical inspection systems
JP3660561B2 (ja) * 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) * 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
KR20030048483A (ko) * 2000-11-28 2003-06-19 가부시키가이샤 아드반테스트 오류 분석장치
US6598211B2 (en) * 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
WO2004008246A2 (en) * 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask writing
US6891363B2 (en) * 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US6943572B2 (en) * 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP3966189B2 (ja) * 2003-02-27 2007-08-29 オムロン株式会社 基板検査方法およびこの方法を用いた基板検査装置
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) * 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用cadツール及び半導体の不良解析方法
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112795A (ko) * 2015-03-20 2016-09-28 한화테크윈 주식회사 전자 부품 실장 궤적 표시 방법
KR102389663B1 (ko) 2015-03-20 2022-04-21 한화정밀기계 주식회사 전자 부품 실장 궤적 표시 방법

Also Published As

Publication number Publication date
TWI462572B (zh) 2014-11-21
KR20080016795A (ko) 2008-02-22
JP2007005497A (ja) 2007-01-11
WO2006137391A1 (ja) 2006-12-28
EP1901079A4 (en) 2015-10-07
EP1901079A1 (en) 2008-03-19
CN101208608A (zh) 2008-06-25
JP5005893B2 (ja) 2012-08-22
US20070020781A1 (en) 2007-01-25
TW200708069A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
KR101277407B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템
KR101209311B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US7865012B2 (en) Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program
KR101276011B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
JP5018868B2 (ja) 試料の観察方法およびその装置
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 8