JP4917115B2 - 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム - Google Patents
半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム Download PDFInfo
- Publication number
- JP4917115B2 JP4917115B2 JP2009035576A JP2009035576A JP4917115B2 JP 4917115 B2 JP4917115 B2 JP 4917115B2 JP 2009035576 A JP2009035576 A JP 2009035576A JP 2009035576 A JP2009035576 A JP 2009035576A JP 4917115 B2 JP4917115 B2 JP 4917115B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- coordinates
- coordinate system
- failure analysis
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
2:解析データ
3:信号検出部
4:設計データ
5:座標変換部
5A:基準点指定部
6:誤差算出部
7:回路抽出部
7A:信号座標算出部
8:表示部
10:故障解析装置
11:異常信号(検出信号)
12:異常信号領域(検出信号領域)
13:誤差考慮領域(異常信号の範囲)
21:CPU
22:入力部
23:出力部
24:記憶部
25:故障解析プログラム
26:外部データ取得部
30:コンピュータ
Claims (20)
- 半導体検査装置より得た半導体集積回路の解析データに含まれる異常信号データについて前記解析データにおける装置座標系の座標を求める信号検出工程と、
前記半導体集積回路の複数の基準点について前記装置座標系の座標と前記半導体集積回路の設計データにおける設計座標系の座標との対応を求め、装置座標系と設計座標系との座標変換式を求める座標変換工程と、
前記座標変換式による前記装置座標系の座標と前記設計座標系の座標との位置誤差を求める誤差算出工程と、
前記座標変換式と前記位置誤差とを用いて、前記装置座標系における前記異常信号の座標から、前記設計データにおける前記異常信号に関連する回路を抽出する回路抽出工程と、を有することを特徴とする半導体集積回路の故障解析方法。 - 前記座標変換工程が、前記複数の基準点を指定する基準点指定工程を含み、
前記回路抽出工程が、前記座標変換式と前記位置誤差とを用いて前記設計座標系における異常信号の範囲を求める信号座標算出工程を含むことを特徴とする請求項1記載の故障解析方法。 - 前記座標変換工程において、それぞれ前記装置座標系と前記設計座標系との複数の座標について最小二乗法を用いて前記座標変換式を算出することを特徴とする請求項1又は2記載の故障解析方法。
- 前記誤差算出工程において、複数の座標について、前記座標変換式による平均二乗誤差を求め、前記平均二乗誤差から前記位置誤差を求めることを特徴とする請求項1乃至3いずれか1項記載の故障解析方法。
- 前記座標変換工程において、座標変換式を求めるために最低限必要な数を超える数の前記基準点について前記座標の対応を求め、座標の対応を求めた基準点の中から任意の数の基準点を用いて座標変換式を仮に求め、前記仮に求めた座標変換式を用いたときの各基準点の位置誤差の和を変換誤差として求め、変換誤差が最小になる座標変換式を最終的な座標変換式とすることを特徴とする請求項1乃至4いずれか1項記載の故障解析方法。
- 前記座標変換式が射影変換による座標変換式であり、前記座標変換工程において、4以上の前記基準点についての前記装置座標系と設計座標系との座標から前記射影変換のパラメータを算出することを特徴とする請求項1乃至5いずれか1項記載の故障解析方法。
- 前記座標変換式が移動量と、回転量と、傾斜量と、伸縮量とを用いた座標変換式であり、前記座標変換工程において、前記3以上の基準点についての前記装置座標系と設計座標系との座標から、前記移動量と、回転量と、傾斜量と、伸縮量とを算出することを特徴とする請求項1乃至5いずれか1項記載の故障解析方法。
- 前記回路抽出工程は、
前記座標変換工程で取得した座標変換式と前記誤差算出工程で取得した位置誤差を用いて、信号検出工程で取得した異常信号の設計座標と位置誤差を算出する工程と、
前記異常信号の設計座標を前記位置誤差の量だけ広げた領域を通る回路を、前記異常信号に関連する回路として前記設定データから抽出する工程と、
を含むことを特徴とする請求項1乃至7いずれか1項記載の故障解析方法。 - 半導体検査装置より得た半導体集積回路の解析データに含まれる異常信号データについて前記解析データにおける装置座標系の座標を求める信号検出部と、
前記半導体集積回路の複数の基準点について前記装置座標系の座標と前記半導体集積回路の設計データにおける設計座標系の座標との対応を求め、装置座標系と設計座標系との座標変換式を求める座標変換部と、
前記座標変換式による前記装置座標系の座標と前記設計座標系の座標との位置誤差を求める誤差算出部と、
前記座標変換式と前記位置誤差とを用いて、前記装置座標系における前記異常信号の座標から、前記設計データにおける前記異常信号に関連する回路を抽出する回路抽出部と、を有することを特徴とする半導体集積回路の故障解析装置。 - 前記解析データの画像データと前記設計データの画像データとを表示する表示部をさらに含み、
前記座標変換部が、前記複数の基準点を指定する基準点指定部を含み、
前記回路抽出部が、前記座標変換式と前記位置誤差とを用いて前記設計座標系における異常信号の範囲を求める信号座標算出部を含むことを特徴とする請求項9記載の故障解析装置。 - 前記基準点指定部が、前記表示部が表示した前記解析データと設計データとの画像データを用いて前記装置座標系と設計座標系との前記基準点の座標を入力させることを特徴とする請求項10記載の故障解析装置。
- 前記表示部が、前記異常信号を含む前記解析データの画像データと、前記信号座標算出部が求めた異常信号の範囲の画像を含む前記設計データの画像データと、を重ねて表示することを特徴とする請求項10又は11記載の故障解析装置。
- 前記座標変換部が、それぞれ前記装置座標系と前記設計座標系との複数の座標について最小二乗法を用いて前記座標変換式を算出することを特徴とする請求項9乃至12いずれか1項記載の故障解析装置。
- 前記誤差算出部が、複数の座標について、前記座標変換式による平均二乗誤差を求め、前記平均二乗誤差から前記位置誤差を求めることを特徴とする請求項9乃至13いずれか1項記載の故障解析装置。
- 前記座標変換部が、座標変換式を求めるために最低限必要な数を超える数の前記基準点について前記座標の対応を求め、座標の対応を求めた基準点の中から任意の数の基準点を用いて座標変換式を仮に求め、前記仮に求めた座標変換式を用いたときの各基準点の位置誤差の和を変換誤差として求め、変換誤差が最小になる座標変換式を最終的な座標変換式とすることを特徴とする請求項9乃至14いずれか1項記載の故障解析装置。
- 前記座標変換式が射影変換による座標変換式であり、前記座標変換部が、4以上の前記基準点についての前記装置座標系と設計座標系との座標から前記射影変換のパラメータを算出することを特徴とする請求項9乃至15いずれか1項記載の故障解析装置。
- 前記座標変換式が移動量と、回転量と、傾斜量と、伸縮量とを用いた座標変換式であり、前記座標変換部が、前記3以上の基準点についての前記装置座標系と設計座標系との座標から、前記移動量と、回転量と、傾斜量と、伸縮量とを算出することを特徴とする請求項9乃至16いずれか1項記載の故障解析装置。
- 前記回路抽出部は、異常信号領域を通る回路を前記設計データから抽出することにより
前記異常信号に関連する回路を抽出し、前記異常信号領域は、前記装置座標系における前記異常信号の座標を前記座標変換式を用いて前記設計座標系における異常信号の座標に変換し、前記設計座標系における前記異常信号の座標を前記位置誤差の量だけ広げた領域であることを特徴とする請求項9乃至17いずれか1項記載の故障解析装置。 - 請求項1乃至8いずれか1項記載の故障解析方法をコンピュータに実行させることを特徴とする故障解析プログラム。
- コンピュータを請求項9乃至18いずれか1項記載の故障解析装置として機能させることを特徴とする故障解析プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009035576A JP4917115B2 (ja) | 2009-02-18 | 2009-02-18 | 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム |
US12/656,723 US8478022B2 (en) | 2009-02-18 | 2010-02-16 | Failure analysis method, apparatus, and program for semiconductor integrated circuit |
DE102010008251A DE102010008251A1 (de) | 2009-02-18 | 2010-02-17 | Ausfallanalyseverfahren, -vorrichtung und -programm für integriete Halbleiterschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009035576A JP4917115B2 (ja) | 2009-02-18 | 2009-02-18 | 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010190738A JP2010190738A (ja) | 2010-09-02 |
JP4917115B2 true JP4917115B2 (ja) | 2012-04-18 |
Family
ID=42629052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009035576A Expired - Fee Related JP4917115B2 (ja) | 2009-02-18 | 2009-02-18 | 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8478022B2 (ja) |
JP (1) | JP4917115B2 (ja) |
DE (1) | DE102010008251A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8809778B2 (en) * | 2012-03-12 | 2014-08-19 | Advantest Corp. | Pattern inspection apparatus and method |
US10302697B2 (en) * | 2015-11-19 | 2019-05-28 | International Business Machines Corporation | Automated scan chain diagnostics using emission |
JP6820184B2 (ja) * | 2016-10-26 | 2021-01-27 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
WO2021250984A1 (ja) * | 2020-06-08 | 2021-12-16 | 浜松ホトニクス株式会社 | 半導体検査方法及び半導体検査装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185324B1 (en) * | 1989-07-12 | 2001-02-06 | Hitachi, Ltd. | Semiconductor failure analysis system |
JPH06120312A (ja) * | 1992-10-08 | 1994-04-28 | Nikon Corp | アライメント方法 |
JPH07141005A (ja) * | 1993-06-21 | 1995-06-02 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
JP4634134B2 (ja) * | 2004-12-24 | 2011-02-16 | エスアイアイ・ナノテクノロジー株式会社 | 観察位置表示方法及び装置ならびに試料加工方法及び装置 |
JP5005893B2 (ja) | 2005-06-22 | 2012-08-22 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP5209247B2 (ja) | 2007-07-31 | 2013-06-12 | ポリプラスチックス株式会社 | 水酸基を有する変性ポリアセタール樹脂の製造方法 |
US8111903B2 (en) * | 2008-09-26 | 2012-02-07 | International Business Machines Corporation | Inline low-damage automated failure analysis |
-
2009
- 2009-02-18 JP JP2009035576A patent/JP4917115B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-16 US US12/656,723 patent/US8478022B2/en not_active Expired - Fee Related
- 2010-02-17 DE DE102010008251A patent/DE102010008251A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8478022B2 (en) | 2013-07-02 |
US20100241374A1 (en) | 2010-09-23 |
JP2010190738A (ja) | 2010-09-02 |
DE102010008251A1 (de) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686718B (zh) | 判定用於樣本上之關注區域之座標 | |
JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
US8068662B2 (en) | Method and system for determining a defect during charged particle beam inspection of a sample | |
US20180247400A1 (en) | Pattern-Measuring Apparatus and Semiconductor-Measuring System | |
JP5948138B2 (ja) | 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム | |
JP5444092B2 (ja) | 検査方法およびその装置 | |
US11669957B2 (en) | Semiconductor wafer measurement method and system | |
JP5783953B2 (ja) | パターン評価装置およびパターン評価方法 | |
JP2006512582A (ja) | 検出されたウェハ欠陥座標値の変換 | |
WO2018061480A1 (ja) | パターン評価装置及びコンピュータープログラム | |
JP4950550B2 (ja) | パターン合わせずれ計測方法およびプログラム | |
JP4917115B2 (ja) | 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム | |
JP2013140468A (ja) | パターンマッチング装置、検査システム、及びコンピュータプログラム | |
JP2005259830A (ja) | 半導体デバイスのパターン形状評価方法及びその装置 | |
JP2012094430A (ja) | 欠陥検査方法及びその装置 | |
JP5378266B2 (ja) | 測定領域検出方法および測定領域検出プログラム | |
JP4629086B2 (ja) | 画像欠陥検査方法および画像欠陥検査装置 | |
WO2012101695A1 (ja) | パターン観察装置,レシピ作成装置,レシピ作成方法 | |
KR102252326B1 (ko) | 웨이퍼 이미지 대 설계 좌표 매핑을 자동적으로 생성하기 위한 시스템, 방법 및 컴퓨터 프로그램 제품 | |
JP2009170720A (ja) | レイアウトパターン検査装置およびレイアウトパターンの検査方法 | |
WO2018167965A1 (ja) | 欠陥観察装置及び欠陥観察方法 | |
JP5389840B2 (ja) | パターン形状評価方法及びパターン形状評価装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |