WO2021250984A1 - 半導体検査方法及び半導体検査装置 - Google Patents

半導体検査方法及び半導体検査装置 Download PDF

Info

Publication number
WO2021250984A1
WO2021250984A1 PCT/JP2021/013840 JP2021013840W WO2021250984A1 WO 2021250984 A1 WO2021250984 A1 WO 2021250984A1 JP 2021013840 W JP2021013840 W JP 2021013840W WO 2021250984 A1 WO2021250984 A1 WO 2021250984A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
pattern image
semiconductor device
semiconductor
learning
Prior art date
Application number
PCT/JP2021/013840
Other languages
English (en)
French (fr)
Inventor
朗 嶋瀬
祥光 毛
哲人 内角
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP21822608.2A priority Critical patent/EP4131350A4/en
Priority to JP2021542162A priority patent/JP6966668B1/ja
Priority to US17/925,625 priority patent/US20230206422A1/en
Priority to KR1020227044286A priority patent/KR20230021669A/ko
Priority to CN202180041063.XA priority patent/CN115699281A/zh
Publication of WO2021250984A1 publication Critical patent/WO2021250984A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • This disclosure relates to a semiconductor inspection method and a semiconductor inspection apparatus.
  • Patent Documents 1 and 2 acquire an optical image obtained by imaging reflected light from a semiconductor device as a pattern image showing a pattern of the semiconductor device, and show the pattern image and the layout of the semiconductor device. It is disclosed that alignment with a layout image (design image) such as a CAD image is performed. By performing such alignment, for example, a failure analysis image of a semiconductor device obtained by an inspection device (for example, a light emitting image showing a failure location of the semiconductor device by light emission or the like) and a layout image of the semiconductor device are superimposed. It is possible to obtain a superposed image. By using such a superposed image, failure analysis in a semiconductor device becomes easy.
  • one aspect of the present disclosure is to provide a semiconductor inspection method and a semiconductor inspection apparatus capable of accurately aligning a pattern image obtained from a semiconductor device with a layout image of the semiconductor device. ..
  • characteristic information indicating the characteristics of the electric signal of the semiconductor device corresponding to the irradiation of light is acquired for each light irradiation position.
  • a semiconductor device based on a step of generating a first pattern image of a semiconductor device based on characteristic information for each irradiation position, a layout image showing the layout of the semiconductor device, and current path information showing a current path in the semiconductor device.
  • the light emitted to the semiconductor device has a certain spread, and is half the value of the reflected light from the semiconductor device rather than the full width at half maximum (FWHM) of the incident light on the semiconductor device.
  • FWHM full width at half maximum
  • the full width is larger.
  • the resolution (resolution) of the optical image acquired based on the reflected light depends on the half-value full width of the observed reflected light, whereas the resolution of the first pattern image not based on the reflected light depends on the semiconductor device. It depends on the half-value full width of the incident light. Further, the smaller the full width at half maximum of light, the smaller the resolution of the obtained image.
  • the first pattern image based on the characteristics of the electric signal of the semiconductor device corresponding to the irradiation of light, it is possible to obtain an image with higher resolution than the optical image acquired based on the reflected light. Further, highly accurate matching between the first pattern image and the layout image is based on the result of the alignment between the second pattern image and the first pattern image obtained based on the layout image and the current path in the semiconductor device. Information can be obtained. As described above, according to the semiconductor inspection method, the pattern image (first pattern image) obtained from the semiconductor device and the layout image of the semiconductor device can be accurately aligned.
  • the step of generating the second pattern image classifies at least one of at least a part of the diffusion layer and at least a part of the element separation layer included in the semiconductor device based on the current path information, and at least one of the diffusion layers in the layout image.
  • the first process of setting a color according to the classification for at least one of a part and at least a part of the element separation layer, and the second process of generating a second pattern image based on the colored image generated by the first process Processing and may be included. According to the above configuration, it is possible to obtain a second pattern image capable of accurately aligning with the first pattern image based on the colored image colored based on the current path information.
  • the second process may include a blurring process for the colored image. According to the above configuration, a second pattern image similar to the first pattern image can be obtained by the blurring process. As a result, it is possible to obtain a second pattern image capable of accurately aligning with the one pattern image.
  • the second process is determined by a process of learning the conversion process of the colored image by machine learning using the teacher data including the colored image for learning and the first pattern image corresponding to the colored image for learning, and the learning. It may include a process of generating a second pattern image by converting a colored image using the conversion process. According to the above configuration, a second pattern image similar to the first pattern image can be obtained by the conversion process based on the result of machine learning. As a result, it is possible to accurately align the first pattern image and the second pattern image.
  • the step of acquiring the matching information is based on the process of presenting the first pattern image and the second pattern image to the user and the information indicating the correspondence relationship between the first pattern image and the second pattern image specified by the user. It may include a process of acquiring matching information. According to the above configuration, the user can visually align the first pattern image and the second pattern image.
  • the step of acquiring matching information is by machine learning using teacher data including a first pattern image for learning, a second pattern image corresponding to the first pattern image for learning, and matching results of these images.
  • teacher data including a first pattern image for learning, a second pattern image corresponding to the first pattern image for learning, and matching results of these images.
  • the semiconductor inspection method may further include a step of generating a superimposed image in which the layout image and the first pattern image are superimposed based on the matching information. According to the above configuration, it is possible to obtain a superimposed image in which the layout image and the first pattern image are accurately superimposed based on the matching information. As a result, it becomes possible to perform failure analysis and the like using the superimposed image with high accuracy.
  • the semiconductor inspection method may further include a step of identifying the failure position identified by the failure analysis for the semiconductor device and the position on the layout image based on the matching information, or setting the probing position for the semiconductor device. .. According to the above configuration, by using the matching information, failure analysis (identification of the failure position on the layout image or setting of the probing position) can be performed with high accuracy.
  • the measured value of the photoelectromotive force generated in response to the irradiation of the semiconductor device with light may be acquired as characteristic information.
  • an OBIC (Optical Beam Induced Current) image in which a hue (shade) is set according to the measured value of the optical beam current can be obtained as the first pattern image.
  • the semiconductor device may have a semiconductor substrate having a main surface on which the transistor is formed and a back surface opposite to the main surface, and in the step of generating the first pattern image, the back surface of the semiconductor substrate is used.
  • the light transmitted from the back surface to the main surface side may be irradiated, and the light may have energy higher than the band gap of the material of the semiconductor substrate.
  • OBIC can be suitably generated by causing single photon absorption (SPA) in the transistor on the main surface side of the semiconductor substrate.
  • SPA single photon absorption
  • the semiconductor device may have a semiconductor substrate having a main surface on which the transistor is formed and a back surface opposite to the main surface, and in the step of generating the first pattern image, the back surface of the semiconductor substrate is used.
  • the light which is pulsed light transmitted from the back surface to the main surface side, may be irradiated, and the light may have an energy lower than the band gap of the material of the semiconductor substrate.
  • OBIC can be suitably generated by causing multi-photon absorption (MPA) in the transistor on the main surface side of the semiconductor substrate.
  • MPA multi-photon absorption
  • the semiconductor inspection apparatus is electrically connected to a light source, a scanning unit that scans light from the light source with respect to the semiconductor device, and the semiconductor device, and irradiates light at each light irradiation position.
  • a first pattern image of the semiconductor device is generated based on the measurement unit that measures the characteristics of the electric signal of the semiconductor device according to the above and the characteristic information indicating the characteristics of the electric signal for each irradiation position measured by the measurement unit.
  • the first generation unit, the second generation unit that generates the second pattern image of the semiconductor device based on the layout image showing the layout of the semiconductor device and the current path information indicating the current path in the semiconductor device, and the first pattern image.
  • a processing unit for acquiring matching information indicating a relative relationship between the first pattern image and the layout image based on the result of alignment with the second pattern image is provided.
  • the above-mentioned semiconductor inspection method can be suitably executed.
  • the second generation unit classifies at least one of the diffusion layer and at least a part of the element separation layer included in the semiconductor device based on the current path information, and classifies at least a part of the diffusion layer and the element in the layout image.
  • the second process may include a blurring process for the colored image. According to the above configuration, a second pattern image similar to the first pattern image can be obtained by the blurring process. As a result, it is possible to obtain a second pattern image that can be accurately aligned with the first pattern image.
  • the second process is determined by a process of learning the conversion process of the colored image by machine learning using the teacher data including the colored image for learning and the first pattern image corresponding to the colored image for learning, and the learning. You may execute the process of generating the second pattern image by converting the colored image by using the conversion process. According to the above configuration, a second pattern image similar to the first pattern image can be obtained by the conversion process based on the result of machine learning. As a result, it is possible to accurately align the 1-pattern image and the 2nd pattern image.
  • the processing unit acquires matching information based on the process of presenting the first pattern image and the second pattern image to the user and the information indicating the correspondence between the first pattern image and the second pattern image specified by the user. You may execute the processing to be performed. According to the above configuration, the user can visually align the first pattern image and the second pattern image.
  • the processing unit performs the first pattern by machine learning using the teacher data including the first pattern image for learning, the second pattern image corresponding to the first pattern image for learning, and the matching result of these images.
  • Matching information is acquired by performing alignment between the first pattern image and the second pattern image using the process of learning the alignment process between the image and the second pattern image and the alignment process determined by learning. You may execute the processing to be performed. According to the above configuration, the alignment process based on the result of machine learning makes it possible to accurately align the 1-pattern image and the 2nd pattern image.
  • the processing unit may generate a superimposed image in which the layout image and the first pattern image are superimposed based on the matching information. According to the above configuration, it is possible to obtain a superimposed image in which the layout image and the first pattern image are accurately superimposed based on the matching information. As a result, it becomes possible to perform failure analysis and the like using the superimposed image with high accuracy.
  • the processing unit may identify the failure position identified by the failure analysis for the semiconductor device and the position on the layout image, or set the probing position for the semiconductor device. According to the above configuration, by using the matching information, failure analysis (identification of the failure position on the layout image or setting of the probing position) can be performed with high accuracy.
  • the measuring unit may acquire the measured value of the photoelectromotive force generated in response to the irradiation of the semiconductor device with light as characteristic information.
  • an OBIC Optical Beam Induced Current
  • a hue shade
  • the measuring unit may acquire the measured value of the photoelectromotive force generated in response to the irradiation of the semiconductor device with light as characteristic information.
  • the semiconductor device may have a semiconductor substrate having a main surface on which a transistor is formed and a back surface opposite to the main surface, and the scanning unit may have a scanning unit from the back surface to the main surface side with respect to the back surface of the semiconductor substrate.
  • the light transmitted through may be scanned, and the light may have a higher energy than the bandgap of the material of the semiconductor substrate.
  • OBIC can be suitably generated by causing single photon absorption (SPA) in the transistor on the main surface side of the semiconductor substrate.
  • SPA single photon absorption
  • the semiconductor device may have a semiconductor substrate having a main surface on which a transistor is formed and a back surface opposite to the main surface, and the scanning unit may be located on the back surface side to the main surface side with respect to the back surface of the semiconductor substrate.
  • the light which is the pulsed light transmitted to the semiconductor substrate, may be scanned, and the light may have an energy lower than the band gap of the material of the semiconductor substrate.
  • OBIC can be suitably generated by causing multi-photon absorption (MPA) in the transistor on the main surface side of the semiconductor substrate.
  • MPA multi-photon absorption
  • a semiconductor inspection method and a semiconductor inspection apparatus capable of accurately aligning a pattern image obtained from a semiconductor device with a layout image of the semiconductor device. ..
  • FIG. 1 is a schematic configuration diagram of a semiconductor inspection device according to an embodiment.
  • FIG. 2 is a schematic view showing a configuration example of a semiconductor device.
  • (A) and (B) of FIG. 3 are schematic views showing an example of a layout of a part of a semiconductor device.
  • FIG. 4 is a diagram showing an example of a layout image.
  • FIG. 5 is a diagram showing an example of an OBIC image (first pattern image).
  • FIG. 6 is a graph showing the relationship between the wavelength of the laser beam and the resolution of the OBIC image, and the relationship between the wavelength of the laser beam and the transmittance of the silicon substrate.
  • FIG. 7 is a diagram showing an example of a box setting image.
  • FIG. 8 is a diagram showing an example of a colored image.
  • FIG. 1 is a schematic configuration diagram of a semiconductor inspection device according to an embodiment.
  • FIG. 2 is a schematic view showing a configuration example of a semiconductor device.
  • FIG. 9 is a diagram showing an example of a blurred image (second pattern image).
  • FIG. 10 is a flowchart showing an example of the operation of the semiconductor inspection device.
  • FIG. 11 is a diagram showing the relationship between each image generated by the semiconductor inspection apparatus.
  • FIG. 12 is a schematic diagram showing a first configuration example for acquiring an OBIC signal.
  • FIG. 13 is a schematic view showing a second configuration example for acquiring an OBIC signal.
  • FIG. 14A is a schematic diagram showing a third configuration example for acquiring an OBIC signal
  • FIG. 14B is a schematic diagram showing a fourth configuration example for acquiring an OBIC signal.
  • FIG. 15 is a schematic diagram showing a fifth configuration example for acquiring an OBIC signal.
  • FIG. 1 is a schematic configuration diagram of a semiconductor inspection device 1 according to an embodiment.
  • FIG. 2 is a schematic diagram showing a configuration example of the semiconductor device 10 which is the device to be inspected.
  • the semiconductor device 10 is, for example, a logic LSI, a memory, an IC (integrated circuit) such as an analog circuit, a power device, or the like.
  • the semiconductor device 10 includes a semiconductor chip 11 and a package substrate 12.
  • the semiconductor chip 11 has a semiconductor substrate 11A, a wiring layer 11B, and a bump B.
  • the semiconductor substrate 11A has a main surface 11a on which a transistor T such as a MOS transistor is formed, and a back surface 11b on the opposite side of the main surface 11a.
  • the semiconductor substrate 11A is, for example, a silicon substrate.
  • the material of the semiconductor substrate 11A is not limited to silicon.
  • the semiconductor device 10 is a high-frequency device, a photonic device, or the like, a compound semiconductor such as GaAs or GaP can be used as the material of the semiconductor substrate 11A.
  • SiC, GaN, or the like can be used as the material of the semiconductor substrate 11A.
  • the wiring layer 11B is a layer on which the metal wiring W electrically connected to the transistor T is arranged on the main surface 11a side of the semiconductor substrate 11A.
  • the bump B is provided on the surface of the wiring layer 11B opposite to the semiconductor substrate 11A side.
  • the package substrate 12 is a wiring board on which the semiconductor chip 11 is mounted.
  • the package substrate 12 is electrically connected to the metal wiring W provided in the wiring layer 11B of the semiconductor chip 11 via the bump B.
  • the package substrate 12, the terminal 12a is provided corresponding to the transistor T supply (V DD) or ground (V SS).
  • FIG. 3 is a schematic view showing an example of the layout of a part of the semiconductor device 10 (a portion near the main surface 11a of the semiconductor substrate 11A).
  • FIG. 3A is a schematic plan view of the semiconductor substrate 11A as viewed from the direction facing the main surface 11a.
  • FIG. 3B is a schematic cross-sectional view taken along the line BB in FIG. 3A.
  • FIG. 3 (C) is a schematic cross-sectional view taken along the line CC in FIG. 3 (A).
  • the first conductive type diffusion layers 11c1, 11c2 (11c) and the diffusion layer 11c are separated on the main surface 11a of the semiconductor substrate 11A.
  • the insulating layer 11d and the like are formed.
  • the diffusion layer 11c is a region where impurities are diffused.
  • the diffusion layer 11c1 is a region in which n-type impurities are diffused
  • the diffusion layer 11c2 is a region in which p-type impurities are diffused.
  • the pattern shown in FIG. 3 is an extraction of one cell row in the semiconductor device 10.
  • the insulating layer 11d includes an element separation layer 11d1 that separates the elements arranged in the cell row direction corresponding to the lateral direction in FIG.
  • the insulating layer 11d is formed of, for example, SiO2 or the like.
  • the diffusion layer 11c has a plurality of peak-shaped shapes generally called fins.
  • Impurities different from the diffusion layer 11c are injected into the upper part of the fin by ion implantation or the like.
  • a p-type impurity having a predetermined concentration is injected into the upper part of the diffusion layer 11c1
  • an n-type impurity having a predetermined concentration is injected into the upper part of the diffusion layer 11c2.
  • the second conductive type fin portions 14a and 14b (14) are formed.
  • the semiconductor device 10 is a device (7 nm device) manufactured by a 7 nm process, and the distance between adjacent gates 13 is, for example, about several tens of nm.
  • the portion including the fin portion 14 and the gate 13 functions as a transistor T in the semiconductor device 10.
  • the transistor T having such a structure is called a FinFET (Fin Field-Effect Transistor).
  • the diffusion layer 11c1 (region in which n-type impurities are diffused) and the fin portion 14a (region in which p-type impurities are injected) formed on the diffusion layer 11c1 (region in which n-type impurities are diffused) operate as a p-type transistor (SiO).
  • the diffusion layer 11c2 region in which p-type impurities are diffused
  • the fin portion 14b region in which n-type impurities are injected
  • MOS n-type transistor
  • a gate 13a is also formed on the element separation layer 11d1, but this gate 13a does not have a function as an original gate and is called a dummy gate.
  • the fin portion 14 is electrically connected to the metal wiring W (metal first layer) via the via V (also referred to as a contact).
  • each fin portion 14 is electrically connected to the power supply (VDD ), the ground ( VSS ), or the gate 13 constituting the other transistor T via the via V (contact) and the metal wiring W. ing.
  • the semiconductor inspection device 1 includes a laser light source 2 (light source), a laser scanning unit 3 (scanning unit), an amplifier 4 (measurement unit), a computer 5, an input device 6, and a display device 7. ..
  • the laser light source 2 and the laser scanning unit 3 constitute an optical system that irradiates and scans the semiconductor device 10 with the laser beam L, which is the stimulating light.
  • the laser light source 2 is a light source that emits the laser beam L.
  • the laser scanning unit 3 two-dimensionally scans the laser beam L emitted from the laser light source 2 with respect to the semiconductor device 10.
  • the laser scanning unit 3 is composed of, for example, a galvano mirror, a MEMS mirror, or the like.
  • the laser scanning unit 3 is configured to scan the back surface 11b of the semiconductor substrate 11A with the laser light L transmitted from the back surface 11b to the main surface 11a.
  • the focal point of the laser beam L is adjusted to the vicinity of the main surface 11a (that is, the region where the transistor T is formed) of the semiconductor substrate 11A.
  • a solid immersion lens (SIL) 8 may be arranged on the back surface 11b of the semiconductor substrate 11A. That is, the laser beam L may be applied to the back surface 11b of the semiconductor substrate 11A via the solid immersion lens 8.
  • the numerical aperture (NA: Numerical Aperture) of the laser beam L irradiated on the back surface 11b of the semiconductor substrate 11A can be increased as compared with the case where the solid immersion lens 8 is not arranged. can.
  • the laser light source 2 is configured to emit laser light L having an energy higher than the band gap (1.12 eV in the case of silicon) of the material (silicon in the present embodiment) of the semiconductor substrate 11A, for example. May be good. That is, the laser beam L may be light having a wavelength shorter than the wavelength (1107 nm) corresponding to the band gap (energy gap) of silicon.
  • the optical beam-induced current (OBIC: Optical Beam Induced Current) is generated in the transistor T (for example, the pn junction) on the main surface 11a side of the semiconductor substrate 11A by causing single photon absorption (SPA: Single Photon Absorption). ) Can be suitably produced.
  • the laser light source 2 may be configured to emit laser light L, which is pulsed light having an energy lower than the band gap of the material of the semiconductor substrate 11A, for example. That is, the laser beam L may be pulsed light having a wavelength longer than the wavelength corresponding to the band gap of silicon (1107 nm).
  • the transistor T for example, the pn junction
  • MPA multi-photon absorption
  • the amplifier 4 measures the characteristics of the electric signal of the semiconductor device 10 according to the irradiation of the laser beam L for each irradiation position of the laser beam L.
  • the amplifier 4 acquires the measured value (OBIC signal) of the OBIC generated by the semiconductor device 10 in response to the irradiation of the laser beam L as the characteristic of the electric signal.
  • the amplifier 4 has a pair of terminals 4a and 4b.
  • One terminal 4a of the amplifier 4 is electrically connected to the terminal 12a of the package substrate 12 corresponding to the power supply (VDD ) on the drain side of the transistor T.
  • the other terminal 4b of the amplifier 4 is electrically connected to the terminal 12a of the package substrate 12 corresponding to the ground (VSS) on the source side of the transistor T.
  • the amplifier 4 inputs the measured value (OBIC signal) obtained by detecting and amplifying the OBIC generated by the laser beam L to the computer 5.
  • the computer 5 is a device that performs various image processing described later, processing of OBIC signals input from the amplifier 4, control of each part constituting the semiconductor inspection device 1, and the like.
  • the computer 5 includes, for example, a processor (for example, CPU, etc.), a built-in memory (for example, ROM, RAM, etc.), a storage medium (for example, HDD, SSD, etc.), and the like.
  • the computer 5 has a storage unit 51, a first generation unit 52, a second generation unit 53, an image processing unit 54 (processing unit), and a control unit 55 as functional components.
  • the computer 5 includes an input device 6 such as a mouse and a keyboard for inputting data to the computer 5, and a display device such as a display for displaying (outputting) the processing result (image or the like) by the computer 5. 7 and are connected.
  • an input device 6 such as a mouse and a keyboard for inputting data to the computer 5
  • a display device such as a display for displaying (outputting) the processing result (image or the like) by the computer 5. 7 and are connected.
  • Each function of the computer 5 is realized, for example, by the processor executing a computer program stored in the built-in memory or the storage medium.
  • the storage unit 51 stores the layout image of the semiconductor device 10 to be inspected.
  • FIG. 4 is a diagram showing an example of a layout image (layout image P1).
  • the layout image P1 is a design image showing a pattern of the semiconductor device 10 such as CAD data acquired from the outside, for example.
  • the storage unit 51 stores current path information indicating the current path corresponding to the layout image P1.
  • the current path information is, for example, information indicating an object (connection object) to which each region shown in the layout image P1 is connected via the metal wiring W of the wiring layer 11B.
  • the storage unit 51 appropriately stores the OBIC signal sent from the amplifier 4, the processing results (data such as images) of the first generation unit 52, the second generation unit 53, and the image processing unit 54, which will be described later. To.
  • the first generation unit 52 generates a first pattern image of the semiconductor device 10 based on the characteristic information indicating the characteristics of the electric signal obtained for each irradiation position.
  • the characteristic information is an OBIC signal measured by the amplifier 4.
  • the first pattern image is an OBIC image obtained based on the OBIC signal.
  • the OBIC image is an image obtained by associating the value of the OBIC signal with the position irradiated with the laser beam L and imaging (that is, converting the value of the OBIC signal into a pixel value).
  • the OBIC image of the present embodiment is an image in which the pixel value is set so that the region where the current amount of the OBIC is large becomes brighter.
  • FIG. 5 is an image diagram (OBIC image P2) of an OBIC image of the semiconductor device 10 (7 nm device).
  • the OBIC image P2 shown in FIG. 5 is an image created by the present inventor by analogy with the OBIC image of the semiconductor device manufactured by the 40 nm process.
  • FIG. 6 is a graph showing the relationship between the wavelength of the laser beam L and the resolution of the obtained OBIC image, and the relationship between the wavelength of the laser beam L and the transmittance of the silicon substrate.
  • the dashed line indicates the wavelength (1107 nm) corresponding to the silicon bandgap.
  • Graph G1 represents the resolution of an OBIC image obtained when single photon absorption (SPA) is generated.
  • Graph G2 represents the resolution of the OBIC image obtained when multiphoton absorption (MPA) is generated. As shown in FIG. 6, it is known that the resolution (G2) when MPA is generated is 1 / ⁇ 2 of the resolution (G1) when SPA is generated.
  • the graph G3 shows the relationship between the wavelength of the laser beam L and the transmittance of a silicon substrate (here, as an example, a silicon substrate having a thickness of 100 ⁇ m).
  • a silicon substrate here, as an example, a silicon substrate having a thickness of 100 ⁇ m.
  • the resolution is about 160 nm
  • the transmittance of the laser beam L with respect to the silicon substrate is about 50%.
  • the MPA using the laser beam L pulse light
  • the laser beam L pulse light
  • the transmittance of the laser beam L is about 100%. Therefore, from the viewpoint of improving both the resolution and the irradiation efficiency of the laser beam L, the laser beam L (that is, the pulsed light having an energy lower than the band gap of silicon) that causes MPA rather than the SPA is used. Is preferable.
  • the pulsed laser applied to the MPA needs to have a high peak value.
  • Examples of such a pulse laser include an ultrashort pulse laser called a femtosecond laser.
  • a femtosecond laser When such a special laser is used, restrictions such as stability and wavelength selection range are added. The laser itself is also expensive. Therefore, from the viewpoint of reducing the device price (manufacturing cost) of the semiconductor device 10, it is preferable to use SPA rather than MPA. However, it may be necessary to prioritize resolution in order to perform sufficient analysis. Therefore, which method of SPA and MPA to be selected can be determined depending on what kind of semiconductor device 10 the user needs to perform detailed analysis.
  • the portion of the pn junction where the OBIC flows most easily is the portion connected to the power supply (VDD ) or the ground ( VSS). Even in the portion of the pn junction connected to the gate, some OBIC flows due to the leak from the gate. On the other hand, the OBIC hardly flows in the portion of the pn junction that is not connected to any part. Further, in a part of the element separation layer 11d1 provided with the dummy gate 13a (the part excluding the portion overlapping with the dummy gate 13a), the OBIC is very small even if it flows.
  • the amount of current of the OBIC is different for each of the above-mentioned classifications of the current path. Then, due to such a difference in the amount of current, a difference in shade for each region occurs in the OBIC image P2.
  • the second generation unit 53 generates an image (second pattern image) similar to the OBIC image P2 from the layout image P1 based on the above-mentioned properties of the OBIC image. That is, the second generation unit 53 is a semiconductor based on the layout image P1 of the semiconductor device 10 and the current path information of the semiconductor device 10 (in this embodiment, the classification of the current path (connection target) for each region described above). A second pattern image of the device 10 is generated. For example, the second generation unit 53 carries out the first process and the second process described later.
  • the first process includes a classification process and a color setting process.
  • the classification process is a process of classifying at least a part of the diffusion layer 11c and at least a part of the element separation layer 11d1 included in the semiconductor device 10 based on the current path information.
  • the color setting process is a process of setting colors according to the classification of the current path for at least a part of the diffusion layer 11c and at least a part of the element separation layer 11d1 in the layout image P1.
  • FIG. 7 is a diagram showing a box setting image P3 generated by the first process for the layout image P1.
  • the second generation unit 53 is a rectangular box between the gates 13 adjacent to each other in the diffusion layer 11c (the region where the diffusion layer 11c is provided when viewed from the thickness direction of the semiconductor substrate 11A).
  • the area BA (BA1, BA2, BA3) is set.
  • the second generation unit 53 sets a rectangular box region BA (BA4) between the gates 13A adjacent to each other in the element separation layer 11d1.
  • the box regions BA1 to BA4 are classified by the above-mentioned current path.
  • the box area BA1 is an area connected to a power supply (VDD ) or a ground ( VSS).
  • the box area BA2 is an area connected to the gate.
  • the box region BA3 is a region having no connection destination (an isolated region in the diffusion layer 11c).
  • the box region BA4 is an isolated region in the element separation layer 11d1.
  • the second generation unit 53 sets a color according to the classification of the current path for each of the box areas BA1 to BA4 in the color setting process.
  • the magnitude relationship of the current amount of the OBIC corresponding to each box region BA1 to BA4 is "BA1>BA2>BA3>BA4". Therefore, in the OBIC image P2, the area corresponding to the box area BA2 is darker than the area corresponding to the box area BA1. Further, the area corresponding to the box area BA3 is darker than the area corresponding to the box area BA2. Further, the area corresponding to the box area BA4 is darker than the area corresponding to the box area BA3.
  • the second generation unit 53 sets the brightest color (for example, a color close to white) in the box area BA1, sets the box area BA2 to a darker color (for example, light gray) than the box area BA1, and sets the box area BA3. Is set to a color darker than the box area BA2 (for example, dark gray), and the box area BA4 is set to a color darker than the box area BA3 (for example, a color close to black). Then, the second generation unit 53 removes the patterns other than the box areas BA1 to BA4 from the box setting image P3. As a result, as shown in FIG. 8, a colored image P4 containing only a plurality of colored box regions BA is obtained.
  • the second process is a process of generating a second pattern image based on the colored image P4.
  • the second generation unit 53 generates a second pattern image by performing a blurring process on the colored image P4.
  • a known blurring method can be used.
  • the parameter (blurring degree) of the blurring process may be determined based on, for example, the OBIC image P2. For example, the operator (user) determines the degree of blurring of the colored image P4 so that a second pattern image similar to the OBIC image P2 is generated while checking the OBIC image P2 displayed on the display device 7. You may.
  • the second generation unit 53 generates a second pattern image (blurred image) by executing a blurring process on the colored image P4 based on the degree of blurring input by the operator via the input device 6. May be good.
  • the second generation unit 53 may execute the blurring process for the colored image P4 based on the preset degree of blurring without human intervention.
  • FIG. 9 is a diagram showing an example of a blurred image P5 obtained by the blurring process.
  • the process of generating the blurred image P5 from the colored image P4 may be performed by using the conversion process learned by machine learning instead of the above-mentioned blurring process.
  • the second generation unit 53 learns the conversion process of the colored image by machine learning using the teacher data including the colored image for learning and the OBIC image corresponding to the colored image for learning in advance. May be good. Then, the second generation unit 53 may generate the blurred image P5 by converting the colored image P4 by using the conversion process determined by the above machine learning.
  • the second generation unit 53 may create a trained model (hereinafter referred to as “transformation model”) having a parameter (learned parameter) corresponding to the conversion process in advance and store it in the storage unit 51.
  • the conversion model is configured to input a colored image and output an image similar to an OBIC image (an image corresponding to the image generated by the above-mentioned blurring process) by machine learning using the above-mentioned teacher data, for example. It is a model that was made.
  • the teacher data colored image for learning and OBIC image corresponding to the colored image for learning
  • a colored image and an OBIC image obtained from a semiconductor device that has been an inspection target in the past can be used.
  • the second generation unit 53 may acquire the image output from the conversion model as the blurred image P5 by inputting the colored image P4 into the conversion model.
  • the transformation model is, for example, a neural network, a multi-layer neural network constructed by deep learning, or the like. Examples of transformation models include CNN (Convolutional Neural Network), FCN (Fully Convolutional Networks), U-Net, ResNet (Residual Network), and the like. However, the transformation model is not limited to a specific model. Further, the number of nodes and the number of layers of the transformation model can be arbitrarily set.
  • the image processing unit 54 has a relative relationship (see FIG. 4) between the OBIC image P2 and the layout image P1 (see FIG. 4) based on the result of alignment between the OBIC image P2 (see FIG. 5) and the blurred image P5 (see FIG. 9). Acquires matching information indicating correspondence).
  • the alignment between the OBIC image P2 and the blurred image P5 is performed by specifying three or more points corresponding to each other between the OBIC image P2 and the blurred image P5.
  • Such alignment may be performed by a known pattern matching technique or may be performed by an operator.
  • the image processing unit 54 presents the OBIC image P2 and the blurred image P5 to the user via the display device 7, and establishes a correspondence relationship between the OBIC image P2 and the blurred image P5 designated by the operator via the input device 6.
  • Information to be indicated (for example, information indicating three or more points corresponding to each other) may be acquired.
  • the blurred image P5 is an image generated based on the colored image P4 so as to be as similar as possible to the OBIC image P2, the blurred image P5 and the OBIC image P2 can be seen with a certain degree of accuracy even by the operator's visual inspection. Can be aligned.
  • the image processing unit 54 can obtain matching information between the OBIC image P2 and the layout image P1 from the result of the alignment between the OBIC image P2 and the blurred image P5.
  • the obtained matching information is stored in, for example, the storage unit 51.
  • the matching information is information for specifying which coordinate position in the layout image P1 corresponds to an arbitrary coordinate position in the OBIC image P2 (or, in which coordinate position the arbitrary coordinate position in the layout image P1 corresponds to in the OBIC image P2). Information for specifying whether to correspond).
  • the matching information may be, for example, information (for example, a function or the like) for mutually converting the coordinates of the OBIC image P2 and the coordinates associated with the layout image P1.
  • the coordinates of the OBIC image P2 are the coordinates associated with the irradiation position of the laser beam L, and are the coordinates for operating control of the semiconductor inspection device 1 (that is, the coordinates in the coordinate system recognized by the semiconductor inspection device 1). ).
  • the matching information may include angle information indicating the rotation angle of the layout image P1 with respect to the OBIC image P2, information such as the magnification of the layout image P1 with respect to the OBIC image P2, and the like.
  • angle information indicating the rotation angle of the layout image P1 with respect to the OBIC image P2
  • information such as the magnification of the layout image P1 with respect to the OBIC image P2, and the like.
  • the generalization of the above is as follows. There is a two-dimensional first coordinate system that defines the layout image P1 and a two-dimensional second coordinate system that defines the OBIC image P2.
  • the vertical / horizontal scale and the horizontal / vertical angle may be different between the first coordinate system and the second coordinate system.
  • it is assumed that the coordinate planes of both coordinate systems are flat and have no distortion.
  • the image processing unit 54 may generate a superimposed image P6 (see FIG. 11) in which the layout image P1 and the OBIC image P2 are superimposed based on the matching information obtained as described above.
  • the superimposed image P6 is shown as a solid color.
  • the superimposed image P6 is one in which the other image with the transmittance set is superimposed on one of the layout image P1 and the OBIC image P2.
  • the image processing unit 54 superimposes an image other than the layout image P1 and the OBIC image P2 (for example, a box setting image P3, a colored image P4, a blurred image P5, etc.) as the superimposed image P6 as necessary. May be generated.
  • the image processing unit 54 may have the operator select an image to be superimposed, an order of overlay, a transmittance of each image, and the like, and generate a superimposed image based on the selected content.
  • the image processing unit 54 may display the layout image P1 and the OBIC image P2 side by side on the display of the display device 7.
  • the image processing unit 54 is based on the matching information when the cursor is moved to an arbitrary position on one of the layout image P1 and the OBIC image P2 by the operation of the operator via the input device 6 such as a mouse.
  • the other cursor may be displayed at the position on the other image corresponding to the cursor position on one image. Even with such parallel display, the operator can easily grasp the correspondence between the layout image P1 and the OBIC image P2.
  • the image processing unit 54 identifies the failure position identified by the failure analysis for the semiconductor device 10 and the position on the layout image P1 based on the matching information, or sets the probing position for the semiconductor device 10. You may. For example, the image processing unit 54 applies a predetermined electric signal test pattern, a predetermined voltage, or a predetermined current to the semiconductor device 10 by a tester (not shown) included in the semiconductor inspection device 1, resulting in a failure of the semiconductor device 10. The heat generation or light emission generated in the image is imaged by an image pickup unit (not shown).
  • the coordinates of the failure position (reaction position) shown in the heat generation image or the light emission image captured by the image pickup unit in this way are grasped as the coordinates of the OBIC image P2 (that is, the coordinates for operation control of the semiconductor inspection device 1).
  • the image processing unit 54 can specify the failure position on the layout image P1 by using the matching information.
  • the failure analysis method is not limited to a specific method.
  • OBIRCH Optical Beam Induced Resistance Current
  • SDL Soft Defect Localization
  • LADA Laser Assisted Device Alteration
  • EOFM Electro Optical Frequency analysis Mapping
  • the matching information can be used to convert arbitrary coordinates on the layout image P1 into the coordinates of the OBIC image P2 corresponding to the coordinates (that is, the coordinates for operation control of the semiconductor inspection device 1). That is, by using the matching information, the position of probing by the semiconductor inspection device 1 can be specified by designating arbitrary coordinates on the layout image P1.
  • the image processing unit 54 presents the layout image P1 to the operator via the display device 7, and acquires the position (coordinates) on the layout image P1 designated by the operator via the input device 6.
  • the image processing unit 54 converts the coordinates acquired in this way into the coordinates for operation control of the semiconductor inspection device 1 based on the matching information, so that the position of probing by the semiconductor inspection device 1 (for example, EOP (for example, EOP) Electro Optical Probing) Probing position during analysis) can be set.
  • EOP for example, EOP
  • Electro Optical Probing Electro Optical Probing
  • the control unit 55 controls data processing in the computer 5 and the operation of each device (laser light source 2, laser scanning unit 3, amplifier 4, input device 6, display device 7, etc.) connected to the computer 5.
  • each device laser light source 2, laser scanning unit 3, amplifier 4, input device 6, display device 7, etc.
  • step S1 the semiconductor inspection device 1 (mainly the laser light source 2, the laser scanning unit 3, and the amplifier 4) scans the semiconductor device 10 with the laser beam L, so that the semiconductor in response to the irradiation of the laser beam L is irradiated.
  • Characteristic information indicating the characteristics of the electric signal of the device 10 is acquired for each irradiation position of the laser beam L.
  • the semiconductor inspection device 1 (mainly the first generation unit 52) generates a first pattern image (OBIC image P2 in this embodiment) of the semiconductor device 10 based on the characteristic information for each irradiation position (FIG. 5). reference).
  • step S2 the semiconductor inspection device 1 (mainly the second generation unit 53) generates a second pattern image (blurred image P5 in this embodiment) based on the layout image P1 and the current path information.
  • the second generation unit 53 generates the box setting image P3 (see FIG. 7) based on the layout image P1 and the current path information, and the colored image P4 (see FIG. 8) is generated from the box setting image P3.
  • the colored image P4 (see FIG. 8) is generated from the box setting image P3. ) Is generated, and a blurred image P5 (see FIG. 9) is generated from the colored image P4.
  • step S2 may be executed before step S1, or step S1 and step S2 may be executed in parallel.
  • step S3 the semiconductor inspection device 1 (mainly the image processing unit 54) obtains matching information based on the result of alignment between the first pattern image (OBIC image P2) and the second pattern image (blurred image P5). get.
  • step S4 the semiconductor inspection device 1 (mainly the image processing unit 54) generates a superimposed image P6 in which the first pattern image (OBIC image P2) and the layout image P1 are superimposed by using the matching information.
  • step S5 the semiconductor inspection device 1 (mainly the image processing unit 54) performs failure analysis using the matching information. For example, as described above, the semiconductor inspection device 1 identifies the failure position identified by the failure analysis for the semiconductor device 10 and the position on the layout image P1, or sets the probing position for the semiconductor device 10. May be good.
  • the semiconductor inspection device 1 it is not always necessary to carry out the process of generating the superimposed image P6 in step S4, but the operator who performs the failure analysis by generating the superimposed image P6 and presenting it to the operator. It is possible to improve the convenience of.
  • the light emitted to the semiconductor device 10 has a certain spread, and is more from the semiconductor device 10 than the full width at half maximum (FWHM) of the incident light to the semiconductor device 10.
  • FWHM full width at half maximum
  • the full width at half maximum of the reflected light is larger.
  • the resolution (resolution) of the optical image acquired based on the reflected light depends on the half-value full width of the observed reflected light, whereas the resolution of the first pattern image (OBIC image P2) not based on the reflected light.
  • the smaller the full width at half maximum of light the smaller the resolution of the obtained image.
  • the optical image acquired based on the reflected light is obtained.
  • High resolution images can be obtained.
  • the first pattern is based on the result of alignment between the second pattern image (blurred image P5) and the first pattern image (OBIC image P2) obtained based on the layout image P1 and the current path in the semiconductor device 10. Highly accurate matching information between the image (OBIC image P2) and the layout image P1 can be obtained.
  • the semiconductor inspection device 1 and the semiconductor inspection method described above the first pattern image (OBIC image P2) obtained from the semiconductor device 10 and the layout image P1 of the semiconductor device 10 are accurately aligned. Can be done. As a result, it is possible to display the failure position of the semiconductor device 10 identified by the failure analysis on the layout image P1 or easily set the probing position by designating the position on the layout image P1. ..
  • the second generation unit 53 classifies at least one of at least a part of the diffusion layer 11c and at least a part of the element separation layer 11d1 (both in the present embodiment) included in the semiconductor device 10 based on the current path information.
  • the second process of generating the second pattern image (blurred image P5) based on P4 may be executed. According to the above configuration, it is possible to obtain a second pattern image (blurred image P5) capable of accurately aligning with the layout image P1 based on the colored image P4 colored based on the current path information. can.
  • the second process may include a blurring process for the colored image P4.
  • a second pattern image (blurred image P5) similar to the first pattern image (OBIC image P2) can be obtained by the blurring process.
  • a second pattern image (blurred image P5) capable of accurately aligning with the one pattern image (OBIC image P2).
  • the colored image P4 is subjected to machine learning using the teacher data including the colored image P4 for learning and the first pattern image (OBIC image P2) corresponding to the colored image P4 for learning.
  • a process of learning the conversion process and a process of generating a second pattern image (blurred image P5) by converting the colored image P4 using the conversion process determined by the learning may be executed.
  • a second pattern image (blurred image P5) similar to the first pattern image (OBIC image P2) can be obtained by a conversion process based on the result of machine learning. As a result, it is possible to accurately align the one pattern image (OBIC image P2) and the second pattern image (blurred image P5).
  • the image processing unit 54 performs a process of presenting the first pattern image (OBIC image P2) and the second pattern image (blurred image P5) to the user, and the first pattern image (OBIC image P2) designated by the user.
  • the process of acquiring matching information may be executed based on the information indicating the correspondence with the second pattern image (blurred image P5). According to the above configuration, the user can visually align the first pattern image (OBIC image P2) and the second pattern image (blurred image P5).
  • the amplifier 4 may acquire the measured value (OBIC signal) of the photogenic current (OBIC) generated in response to the irradiation of the semiconductor device 10 with the laser beam L as characteristic information. According to the above configuration, it is possible to obtain an OBIC image in which the hue (shading) corresponding to the measured value of the photoelectromotive force is set as the first pattern image.
  • the blurred image P5 obtained by performing blurring processing (or conversion processing by a conversion model) on the colored image P4 is used as the second pattern image, but the colored image P4 is the second pattern. It may be used as an image.
  • the process of acquiring the above-mentioned matching information may be performed by using the alignment process learned by machine learning.
  • the image processing unit 54 may use the first pattern image for learning (OBIC image P2) and the second pattern image (colored image P4 or blur) corresponding to the first pattern image for learning (OBIC image P2) in advance.
  • the first pattern image (OBIC image P2) and the second pattern image (colored image P4 or blurred image) by machine learning using the teacher data including the image P5) and the matching result (alignment result) of these images.
  • a process for learning the alignment process with P5) may be executed.
  • the image processing unit 54 may create a learned model (hereinafter referred to as “alignment model”) having a parameter (learned parameter) corresponding to the alignment process in advance and store it in the storage unit 51.
  • the alignment model for example, the first pattern image and the second pattern image are input by machine learning using the above-mentioned teacher data, and the result of these alignments (for example, three or more locations corresponding to each other of both images). It is a model configured to output (coordinates of points, etc.).
  • the teacher data for example, a set of an OBIC image, a colored image (or a blurred image), and a matching result obtained by processing a semiconductor device that has been inspected in the past can be used.
  • the image processing unit 54 aligns the first pattern image (OBIC image P2) and the second pattern image (colored image P4 or blurred image P5) by using the alignment process determined by the above learning. Therefore, a process of acquiring matching information indicating the relative relationship between the first pattern image (OBIC image P2) and the layout image P1 may be executed. For example, the image processing unit 54 may acquire the result output from the alignment model by inputting the first pattern image and the second pattern image into the alignment model as the result of alignment of these images. .. Then, the image processing unit 54 may acquire matching information based on the result of the alignment obtained in this way.
  • the alignment model is, for example, a neural network, a multi-layer neural network constructed by deep learning, or the like.
  • the alignment model examples include CNN (Convolutional Neural Network), FCN (Fully Convolutional Networks), U-Net, ResNet (Residual Network), and the like.
  • CNN Convolutional Neural Network
  • FCN Fully Convolutional Networks
  • U-Net U-Net
  • ResNet Residual Network
  • the alignment model is not limited to a specific model. Further, the number of nodes and the number of layers of the alignment model can be arbitrarily set. According to the above configuration, the alignment process based on the result of machine learning makes it possible to accurately align the first pattern image and the second pattern image. Further, when the colored image P4 is used as the second pattern image, the accuracy of alignment may be lowered by the operator's visual inspection or a conventional method such as pattern matching.
  • the above-mentioned alignment model even when the colored image P4 is used as the second pattern image, it can be expected that the alignment between the first pattern image and the second pattern image is performed with high accuracy. That is, when the above alignment model is used, it is possible to omit the process of generating the blurred image P5 from the colored image P4 while ensuring the alignment accuracy.
  • a configuration example for acquiring an OBIC signal (first configuration example to fifth configuration example) will be described with reference to FIGS. 12 to 15.
  • FIG. 12 is a schematic view showing a first configuration example.
  • the semiconductor device 10 is divided into a plurality of block BRs having different power supply voltages from each other.
  • Block BR1 is applied from the power source V DD1 first voltage
  • block BR2 is the supply V DD2 second voltage is configured to be applied.
  • the one terminal 4a (the side of the terminal 4b which is connected to ground V SS amplifier 4 on the opposite side The terminal) may be connected to the terminal 12a of the package board 12 corresponding to the power supply VDD1.
  • one terminal 4a of the amplifier 4 may be connected to the terminal 12a of the package board 12 corresponding to the power supply VDD2.
  • VDD2 the power supply VDD2
  • FIG. 13 is a schematic view showing a second configuration example.
  • the above-mentioned semiconductor device 10 semiconductor chip 11 and package substrate 12
  • the terminals 4a and 4b of the amplifier 4 may be connected to the power supply terminal and the ground terminal provided on the board 16.
  • FIG. 14A is a schematic diagram showing a third configuration example.
  • the terminals 4a and 4b of the amplifier 4 are connected as shown in FIG. 13, for example. connected to a power supply V DD and the ground V SS, without applying a bias, a change in current I DD flowing in response to the irradiation of the laser beam L (i.e., OBIC signal) may be monitored.
  • the noise component can be made as small as possible, and the measurement (identification) of the OBIC signal can be easily performed.
  • FIG. 14B is a schematic diagram showing a fourth configuration example.
  • the MOS switch SW when the MOS switch SW is provided to ground V SS, by setting the semiconductor device 10 to the standby state, the ground V SS is connected to the external. In this state, it is possible to detect a current change in which the OBIC signal is added to a constant level of leakage current.
  • the figure on the left side of FIG. 14B is a simplified diagram of the actual configuration, and in reality, the MOS (transistor T) is switched ON / OFF by the circuit that controls the switch.
  • the amplifier 4 may be configured by a differentiating circuit in order to detect a minute current. In this case, the change in current can be detected. That is, when the OBIC signal is larger than the noise component, the offset of the noise component or the like can be ignored.
  • FIG. 15 is a schematic view showing a fifth configuration example.
  • the semiconductor device 10 is provided with a power management circuit (PMC) C.
  • the power supply management circuit C is configured to adjust the voltage supplied from the power supply VDD and supply the adjusted power supply voltage ( VDD1 and VDD2 ) to each block BR (see FIG. 12) of the semiconductor device 10. ing.
  • the power supply line WDD1 for supplying the power supply voltage (VDD1 ) is accessed. There is a need to.
  • the back surface 11b of the semiconductor substrate 11A is formed with an opening 11e that reaches from the back surface 11b to the power supply line WDD1 provided in the wiring layer 11B.
  • an insulating portion 17 made of an insulator formed by FIB processing such as FIBCVD and a pad 18 made of metal similarly formed by FIB processing are arranged in the opening 11e.
  • the tip of the inside of the pad 18 (on the side of the wiring layer 11B) is connected to the power supply line WDD1, and the outer surface of the pad 18 is exposed to the opening 11e.
  • the insulating portion 17 is formed so as to cover the periphery of the pad 18.
  • the outer surface of the pad 18 is connected to the tip of a probe PR for measuring the current flowing through the power supply line WDD1.
  • the current flowing through the power supply line WDD1 is measured by probing the power supply line WDD1 after branching from the power supply management circuit C via the pad 18 exposed on the back surface 11b side of the semiconductor substrate 11A. can do.
  • a relatively wide power supply line corresponding to the block BR is provided at the outer edge of the block BR (see FIG. 12). In this case, the above-mentioned opening 11e may be formed at the outer edge portion.
  • the first pattern image is not limited to the OBIC image.
  • the first pattern image an arbitrary image obtained by imaging the characteristics of the electric signal observed in response to light irradiation (light stimulation) from the back surface 11b of the semiconductor substrate 11A can be used.
  • 1 ... Semiconductor inspection device 2 ... Laser light source (light source), 3 ... Laser scanning unit (scanning unit), 4 ... Amplifier (measurement unit), 10 ... Semiconductor device, 11A ... Semiconductor substrate, 11a ... Main surface, 11b ... Back surface , 11c, 11c1, 11c2 ... Diffusion layer, 11d ... Insulation layer, 11d1 ... Element separation layer, 52 ... First generation unit, 53 ... Second generation unit, 54 ... Image processing unit (processing unit), L ... Laser light ( Light), P1 ... Layout image, P2 ... OBIC image (first pattern image), P4 ... Colored image (second pattern image), P5 ... Blurred image (second pattern image), P6 ... Superimposed image, T ... Transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一実施形態の半導体検査方法は、半導体デバイスに対してレーザ光を走査することにより、レーザ光の照射に応じた半導体デバイスの電気信号の特性を示す特性情報をレーザ光の照射位置毎に取得し、照射位置毎の特性情報に基づいて、半導体デバイスの第１パターン画像を生成するステップと、半導体デバイスのレイアウト画像と半導体デバイスにおける電流経路を示す電流経路情報とに基づいて、半導体デバイスの第２パターン画像を生成するステップと、第１パターン画像と第２パターン画像との位置合わせの結果に基づいて、第１パターン画像とレイアウト画像との相対関係を示すマッチング情報を取得するステップと、を含む。

Description

半導体検査方法及び半導体検査装置
　本開示は、半導体検査方法及び半導体検査装置に関する。
　従来、検査対象デバイス（ＤＵＴ：device　under　test）である半導体デバイスの画像に基づいて故障解析等を行う技術が知られている。例えば、特許文献１，２には、半導体デバイスからの反射光を撮像することで得られる光学画像を当該半導体デバイスのパターンを示すパターン画像として取得し、当該パターン画像と当該半導体デバイスのレイアウトを示すＣＡＤ画像等のレイアウト画像（設計画像）との位置合わせを行うことが開示されている。このような位置合わせを行うことで、例えば、検査装置により得られる半導体デバイスの故障解析画像（例えば、半導体デバイスの故障箇所を発光等によって示す発光画像）と当該半導体デバイスのレイアウト画像とを重ね合わせた重畳画像を得ることが可能となる。このような重畳画像を利用することにより、半導体デバイスにおける故障解析が容易となる。
特開２００７－００３０６号公報 国際公開２０１５／０９８３４２号公報
　しかしながら、近年、半導体デバイスのパターンの微細化が進んでおり、半導体デバイスのパターンを高精度に認識可能な光学画像を得ることが難しくなってきている。このため、半導体デバイスから得られたパターン画像とレイアウト画像との位置合わせを精度良く行うことが困難な場合があった。
　そこで、本開示の一側面は、半導体デバイスから得られたパターン画像と当該半導体デバイスのレイアウト画像とを精度良く位置合わせすることが可能な半導体検査方法及び半導体検査装置を提供することを目的とする。
　本開示の一側面に係る半導体検査方法は、半導体デバイスに対して光を走査することにより、光の照射に応じた半導体デバイスの電気信号の特性を示す特性情報を光の照射位置毎に取得し、照射位置毎の特性情報に基づいて、半導体デバイスの第１パターン画像を生成するステップと、半導体デバイスのレイアウトを示すレイアウト画像と半導体デバイスにおける電流経路を示す電流経路情報とに基づいて、半導体デバイスの第２パターン画像を生成するステップと、第１パターン画像と第２パターン画像との位置合わせの結果に基づいて、第１パターン画像とレイアウト画像との相対関係を示すマッチング情報を取得するステップと、を含む。
　半導体デバイスに照射される光（例えばレーザ光）は一定の広がりを有しており、半導体デバイスへの入射光の半値全幅（ＦＷＨＭ：full　width　at　half　maximum）よりも半導体デバイスからの反射光の半値全幅の方が大きくなることが知られている。ここで、反射光に基づいて取得される光学画像の分解能（解像度）は観察される反射光の半値全幅に依存するのに対し、反射光に基づかない第１パターン画像の分解能は半導体デバイスへの入射光の半値全幅に依存する。また、光の半値全幅が小さい程、得られる画像の分解能は小さくなる。従って、光の照射に応じた半導体デバイスの電気信号の特性に基づいて第１パターン画像を生成することにより、反射光に基づいて取得される光学画像よりも高分解能の画像を得ることができる。さらに、レイアウト画像と半導体デバイスにおける電流経路とに基づいて得られる第２パターン画像と第１パターン画像との位置合わせの結果に基づいて、第１パターン画像とレイアウト画像との間の精度の高いマッチング情報を得ることができる。以上により、上記半導体検査方法によれば、半導体デバイスから得られたパターン画像（第１パターン画像）と当該半導体デバイスのレイアウト画像とを精度良く位置合わせすることができる。
　第２パターン画像を生成するステップは、半導体デバイスに含まれる拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方を電流経路情報に基づいて分類し、レイアウト画像中の拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方に対して分類に応じた色を設定する第１処理と、第１処理により生成された着色画像に基づいて第２パターン画像を生成する第２処理と、を含んでもよい。上記構成によれば、電流経路情報に基づいて着色された着色画像に基づいて、第１パターン画像との位置合わせを精度良く行うことが可能な第２パターン画像を得ることができる。
　第２処理は、着色画像に対するぼかし処理を含んでもよい。上記構成によれば、ぼかし処理により、第１パターン画像に似た第２パターン画像を得ることができる。その結果、１パターン画像との位置合わせを精度良く行うことが可能な第２パターン画像を得ることができる。
　第２処理は、学習用の着色画像と学習用の着色画像に対応する第１パターン画像とを含む教師データを用いた機械学習によって、着色画像の変換処理を学習する処理と、学習により決定された変換処理を用いて着色画像を変換することにより、第２パターン画像を生成する処理と、を含んでもよい。上記構成によれば、機械学習の結果に基づく変換処理により、第１パターン画像に似た第２パターン画像を得ることができる。その結果、第１パターン画像と第２パターン画像との位置合わせを精度良く行うことが可能となる。
　マッチング情報を取得するステップは、第１パターン画像及び第２パターン画像をユーザに提示する処理と、ユーザにより指定された第１パターン画像と第２パターン画像との対応関係を示す情報に基づいて、マッチング情報を取得する処理と、を含んでもよい。上記構成によれば、目視による第１パターン画像及び第２パターン画像の位置合わせをユーザに実施させることができる。
　マッチング情報を取得するステップは、学習用の第１パターン画像と、学習用の第１パターン画像に対応する第２パターン画像と、これらの画像のマッチング結果とを含む教師データを用いた機械学習によって、第１パターン画像と第２パターン画像との位置合わせ処理を学習する処理と、学習により決定された位置合わせ処理を用いて第１パターン画像と第２パターン画像との位置合わせを行うことにより、マッチング情報を取得する処理と、を含んでもよい。上記構成によれば、機械学習の結果に基づく位置合わせ処理により、第１パターン画像と第２パターン画像との位置合わせを精度良く行うことが可能となる。
　半導体検査方法は、マッチング情報に基づいて、レイアウト画像と第１パターン画像とを重畳させた重畳画像を生成するステップを更に含んでもよい。上記構成によれば、マッチング情報に基づいて、レイアウト画像と第１パターン画像とを精度良く重畳させた重畳画像を得ることができる。その結果、重畳画像を用いた故障解析等を精度良く行うことが可能となる。
　半導体検査方法は、マッチング情報に基づいて、半導体デバイスに対する故障解析により特定された故障位置とレイアウト画像上の位置との同定、又は、半導体デバイスに対するプロービングの位置の設定を行うステップを更に含んでもよい。上記構成によれば、マッチング情報を用いることにより、故障解析（レイアウト画像上における故障位置の特定又はプロービング位置の設定）を精度良く行うことができる。
　第１パターン画像を生成するステップでは、半導体デバイスへの光の照射に応じて生じる光起電流の測定値を特性情報として取得してもよい。上記構成によれば、光起電流の測定値に応じた色合い（濃淡）が設定されたＯＢＩＣ（Optical　Beam　Induced　Current）画像を第１パターン画像として得ることができる。
　半導体デバイスは、トランジスタが形成された主面と主面とは反対側の裏面とを有する半導体基板を有していてもよく、第１パターン画像を生成するステップでは、半導体基板の裏面に対して、裏面から主面側へと透過する光を照射してもよく、光は、半導体基板の材料のバンドギャップよりも高いエネルギーを有していてもよい。上記構成によれば、半導体基板の主面側のトランジスタにおいて、単一光子吸収（ＳＰＡ：Single　Photon　Absorption）を生じさせることで、ＯＢＩＣを好適に生成することができる。
　半導体デバイスは、トランジスタが形成された主面と主面とは反対側の裏面とを有する半導体基板を有していてもよく、第１パターン画像を生成するステップでは、半導体基板の裏面に対して、裏面から主面側へと透過するパルス光である光を照射してもよく、光は、半導体基板の材料のバンドギャップよりも低いエネルギーを有していてもよい。上記構成によれば、半導体基板の主面側のトランジスタにおいて、多光子吸収（ＭＰＡ：Multi　Photon　Absorption）を生じさせることで、ＯＢＩＣを好適に生成することができる。
　本開示の一側面に係る半導体検査装置は、光源と、半導体デバイスに対して光源からの光を走査する走査部と、半導体デバイスと電気的に接続され、光の照射位置毎に、光の照射に応じた半導体デバイスの電気信号の特性を測定する測定部と、測定部により測定された照射位置毎の電気信号の特性を示す特性情報に基づいて、半導体デバイスの第１パターン画像を生成する第１生成部と、半導体デバイスのレイアウトを示すレイアウト画像と半導体デバイスにおける電流経路を示す電流経路情報とに基づいて、半導体デバイスの第２パターン画像を生成する第２生成部と、第１パターン画像と第２パターン画像との位置合わせの結果に基づいて、第１パターン画像とレイアウト画像との相対関係を示すマッチング情報を取得する処理部と、を備える。
　上記半導体検査装置によれば、上述した半導体検査方法を好適に実行することができる。
　第２生成部は、半導体デバイスに含まれる拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方を電流経路情報に基づいて分類し、レイアウト画像中の拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方に対して分類に応じた色を設定する第１処理と、第１処理により生成された着色画像に基づいて第２パターン画像を生成する第２処理と、を実行してもよい。上記構成によれば、電流経路情報に基づいて着色された着色画像に基づいて、第１パターン画像との位置合わせを精度良く行うことが可能な第２パターン画像を得ることができる。
　第２処理は、着色画像に対するぼかし処理を含んでもよい。上記構成によれば、ぼかし処理により、第１パターン画像に似た第２パターン画像を得ることができる。その結果、第１パターン画像との位置合わせを精度良く行うことが可能な第２パターン画像を得ることができる。
　第２処理は、学習用の着色画像と学習用の着色画像に対応する第１パターン画像とを含む教師データを用いた機械学習によって、着色画像の変換処理を学習する処理と、学習により決定された変換処理を用いて着色画像を変換することにより、第２パターン画像を生成する処理と、を実行してもよい。上記構成によれば、機械学習の結果に基づく変換処理により、第１パターン画像に似た第２パターン画像を得ることができる。その結果、１パターン画像と第２パターン画像との位置合わせを精度良く行うことが可能となる。
　処理部は、第１パターン画像及び第２パターン画像をユーザに提示する処理と、ユーザにより指定された第１パターン画像と第２パターン画像との対応関係を示す情報に基づいて、マッチング情報を取得する処理と、を実行してもよい。上記構成によれば、目視による第１パターン画像及び第２パターン画像の位置合わせをユーザに実施させることができる。
　処理部は、学習用の第１パターン画像と、学習用の第１パターン画像に対応する第２パターン画像と、これらの画像のマッチング結果とを含む教師データを用いた機械学習によって、第１パターン画像と第２パターン画像との位置合わせ処理を学習する処理と、学習により決定された位置合わせ処理を用いて第１パターン画像と第２パターン画像との位置合わせを行うことにより、マッチング情報を取得する処理と、を実行してもよい。上記構成によれば、機械学習の結果に基づく位置合わせ処理により、１パターン画像と第２パターン画像との位置合わせを精度良く行うことが可能となる。
　処理部は、マッチング情報に基づいて、レイアウト画像と第１パターン画像とを重畳させた重畳画像を生成してもよい。上記構成によれば、マッチング情報に基づいて、レイアウト画像と第１パターン画像とを精度良く重畳させた重畳画像を得ることができる。その結果、重畳画像を用いた故障解析等を精度良く行うことが可能となる。
　処理部は、マッチング情報に基づいて、半導体デバイスに対する故障解析により特定された故障位置とレイアウト画像上の位置との同定、又は、半導体デバイスに対するプロービングの位置の設定を行ってもよい。上記構成によれば、マッチング情報を用いることにより、故障解析（レイアウト画像上における故障位置の特定又はプロービング位置の設定）を精度良く行うことができる。
　測定部は、半導体デバイスへの光の照射に応じて生じる光起電流の測定値を特性情報として取得してもよい。上記構成によれば、光起電流の測定値に応じた色合い（濃淡）が設定されたＯＢＩＣ（Optical　Beam　Induced　Current）画像を第１パターン画像として得ることができる。
　半導体デバイスは、トランジスタが形成された主面と主面とは反対側の裏面とを有する半導体基板を有していてもよく、走査部は、半導体基板の裏面に対して、裏面から主面側へと透過する光を走査してもよく、光は、半導体基板の材料のバンドギャップよりも高いエネルギーを有していてもよい。上記構成によれば、半導体基板の主面側のトランジスタにおいて、単一光子吸収（ＳＰＡ：Single　Photon　Absorption）を生じさせることで、ＯＢＩＣを好適に生成することができる。
　半導体デバイスは、トランジスタが形成された主面と主面とは反対側の裏面とを有する半導体基板を有していてもよく、走査部は、半導体基板の裏面に対して、裏面から主面側へと透過するパルス光である光を走査してもよく、光は、半導体基板の材料のバンドギャップよりも低いエネルギーを有していてもよい。上記構成によれば、半導体基板の主面側のトランジスタにおいて、多光子吸収（ＭＰＡ：Multi　Photon　Absorption）を生じさせることで、ＯＢＩＣを好適に生成することができる。
　本開示の一側面によれば、半導体デバイスから得られたパターン画像と当該半導体デバイスのレイアウト画像とを精度良く位置合わせすることが可能な半導体検査方法及び半導体検査装置を提供することが可能となる。
図１は、一実施形態に係る半導体検査装置の概略構成図である。 図２は、半導体デバイスの構成例を示す概略図である。 図３の（Ａ）及び（Ｂ）は、半導体デバイスの一部のレイアウトの一例を示す概略図である。 図４は、レイアウト画像の一例を示す図である。 図５は、ＯＢＩＣ画像（第１パターン画像）の一例を示す図である。 図６は、レーザ光の波長とＯＢＩＣ画像の分解能との関係、及びレーザ光の波長とシリコン基板の透過率との関係を示すグラフである。 図７は、ボックス設定画像の一例を示す図である。 図８は、着色画像の一例を示す図である。 図９は、ぼかし画像（第２パターン画像）の一例を示す図である。 図１０は、半導体検査装置の動作の一例を示すフローチャートである。 図１１は、半導体検査装置により生成される各画像の関係を示す図である。 図１２は、ＯＢＩＣ信号を取得するための第１構成例を示す概略図である。 図１３は、ＯＢＩＣ信号を取得するための第２構成例を示す概略図である。 図１４の（Ａ）はＯＢＩＣ信号を取得するための第３構成例を示す概略図であり、図１４の（Ｂ）はＯＢＩＣ信号を取得するための第４構成例を示す概略図である。 図１５は、ＯＢＩＣ信号を取得するための第５構成例を示す概略図である。
　以下、本開示の実施形態について、図面を参照して詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
よい。
　図１は、一実施形態に係る半導体検査装置１の概略構成図である。図２は、検査対象デバイスである半導体デバイス１０の構成例を示す概略図である。半導体デバイス１０は、例えば、ロジックＬＳＩ、メモリ、アナログ回路等のＩＣ（集積回路）、又はパワーデバイス等である。一例として、半導体デバイス１０は、半導体チップ１１と、パッケージ基板１２と、を有している。半導体チップ１１は、半導体基板１１Ａと、配線層１１Ｂと、バンプＢと、を有している。
　半導体基板１１Ａは、例えばＭＯＳトランジスタ等のトランジスタＴが形成された主面１１ａと、主面１１ａとは反対側の裏面１１ｂと、を有している。半導体基板１１Ａは、例えばシリコン基板である。ただし、半導体基板１１Ａの材料は、シリコンに限定されない。例えば、半導体デバイス１０が高周波デバイス、フォトニックデバイス等である場合には、ＧａＡｓ、ＧａＰ等の化合物半導体を半導体基板１１Ａの材料として用いることができる。また、半導体デバイス１０がパワーデバイスである場合には、ＳｉＣ、ＧａＮ等を半導体基板１１Ａの材料として用いることができる。
　配線層１１Ｂは、半導体基板１１Ａの主面１１ａ側において、トランジスタＴと電気的に接続される金属配線Ｗが配置される層である。バンプＢは、配線層１１Ｂの半導体基板１１Ａ側とは反対側の表面に設けられている。パッケージ基板１２は、半導体チップ１１が搭載される配線基板である。パッケージ基板１２は、バンプＢを介して半導体チップ１１の配線層１１Ｂに設けられた金属配線Ｗと電気的に接続されている。パッケージ基板１２には、トランジスタＴの電源（ＶＤＤ）又はグランド（ＶＳＳ）に対応する端子１２ａが設けられている。
　図３は、半導体デバイス１０の一部（半導体基板１１Ａの主面１１ａ付近の部分）のレイアウトの一例を示す概略図である。図３の（Ａ）は、半導体基板１１Ａを主面１１ａに対向する方向から見た概略平面図である。図３の（Ｂ）は、図３の（Ａ）におけるＢ－Ｂ線に沿った概略断面図である。図３の（Ｃ）は、図３の（Ａ）におけるＣ－Ｃ線に沿った概略断面図である。図３の（Ａ），（Ｂ），（Ｃ）に示されるように、半導体基板１１Ａの主面１１ａには、第１導電型の拡散層１１ｃ１，１１ｃ２（１１ｃ）と、拡散層１１ｃを分離するための絶縁層１１ｄと、が形成されている。拡散層１１ｃは、不純物が拡散された領域である。ここでは一例として、拡散層１１ｃ１はｎ型不純物が拡散された領域であり、拡散層１１ｃ２はｐ型不純物が拡散された領域である。図３に示したパターンは、半導体デバイス１０における一つのセル列を抜き出したものである。絶縁層１１ｄは、図３における横方向に対応するセル列方向に配置されたそれぞれの素子間を分離する素子分離層１１ｄ１を含んでいる。絶縁層１１ｄは、例えばＳｉＯ２等によって形成されている。図３の（Ｃ）に示されるように、拡散層１１ｃは、一般的にフィンと呼ばれる複数の峰状の形状を有している。フィンの上部には、拡散層１１ｃとは異なる不純物が、イオン打ち込み等によって注入されている。ここでは一例として、拡散層１１ｃ１の上部に所定濃度のｐ型不純物が注入されており、拡散層１１ｃ２の上部に所定濃度のｎ型不純物が注入されている。このようにして、第２導電型のフィン部１４ａ，１４ｂ（１４）が形成されている。本実施形態では一例として、半導体デバイス１０は、７ｎｍプロセスで製造されたデバイス（７ｎｍデバイス）であり、隣り合うゲート１３同士の間隔は、例えば数十ｎｍ程度である。このようにフィン部１４を跨ぐように形成されたゲート１３に電圧が印加されることにより、フィン部１４及びゲート１３を含む部分が、半導体デバイス１０におけるトランジスタＴとして機能する。このような構造を有するトランジスタＴは、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ：Fin　Field-Effect　Transistor）と呼ばれている。拡散層１１ｃ１（ｎ型不純物が拡散された領域）とその上に形成されたフィン部１４ａ（ｐ型不純物が注入された領域）とは、ｐ型トランジスタ（ＰＭＯＳ）として動作する。一方、拡散層１１ｃ２（ｐ型不純物が拡散された領域）とその上に形成されたフィン部１４ｂ（ｎ型不純物が注入された領域）とは、ｎ型トランジスタ（ＮＭＯＳ）として動作する。フィン部１４を跨ぐゲート１３以外に、素子分離層１１ｄ１上にもゲート１３ａが形成されているが、このゲート１３ａは、本来のゲートとしての機能を有しておらず、ダミーゲートと呼ばれる。フィン部１４は、ビアＶ（コンタクトとも呼ばれる）を介して、金属配線Ｗ（メタル第１層）と電気的に接続されている。これにより、各フィン部１４は、ビアＶ（コンタクト）及び金属配線Ｗを介して、電源（ＶＤＤ）、グランド（ＶＳＳ）、又は他のトランジスタＴを構成するゲート１３に電気的に接続されている。
　半導体検査装置１は、レーザ光源２（光源）と、レーザ走査部３（走査部）と、アンプ４（測定部）と、コンピュータ５と、入力装置６と、表示装置７と、を備えている。レーザ光源２及びレーザ走査部３は、半導体デバイス１０に対して、刺激光であるレーザ光Ｌを照射及び走査する光学系を構成している。レーザ光源２は、レーザ光Ｌを出射する光源である。レーザ走査部３は、半導体デバイス１０に対して、レーザ光源２から出射されたレーザ光Ｌを２次元的に走査する。レーザ走査部３は、例えばガルバノミラー、ＭＥＭＳミラー等によって構成されている。レーザ走査部３は、半導体基板１１Ａの裏面１１ｂに対して、裏面１１ｂから主面１１ａ側へと透過するレーザ光Ｌを走査するように構成されている。レーザ光Ｌの焦点は、半導体基板１１Ａの主面１１ａ（すなわち、トランジスタＴが形成されている領域）付近に調整される。図１に示されるように、半導体基板１１Ａの裏面１１ｂ上には、固浸レンズ（ＳＩＬ：Solid　immersion　lens）８が配置されてもよい。すなわち、レーザ光Ｌは、固浸レンズ８を介して、半導体基板１１Ａの裏面１１ｂに対して照射されてもよい。固浸レンズ８が配置される場合には、固浸レンズ８が配置されない場合よりも、半導体基板１１Ａの裏面１１ｂに照射されるレーザ光Ｌの開口数（ＮＡ：Numerical　Aperture）を大きくすることができる。
　レーザ光源２は、例えば、半導体基板１１Ａの材料（本実施形態ではシリコン）のバンドギャップ（シリコンの場合には１．１２ｅＶ）よりも高いエネルギーを有するレーザ光Ｌを出射するように構成されていてもよい。すなわち、レーザ光Ｌは、シリコンのバンドギャップ（エネルギーギャップ）に対応する波長（１１０７ｎｍ）よりも短い波長の光であってもよい。この場合、半導体基板１１Ａの主面１１ａ側のトランジスタＴ（例えば、ｐｎ接合部）において、単一光子吸収（ＳＰＡ：Single　Photon　Absorption）を生じさせることで、光起電流（ＯＢＩＣ：Optical　Beam　Induced　Current）を好適に生成することができる。
　或いは、レーザ光源２は、例えば、半導体基板１１Ａの材料のバンドギャップよりも低いエネルギーを有するパルス光であるレーザ光Ｌを出射するように構成されていてもよい。すなわち、レーザ光Ｌは、シリコンのバンドギャップに対応する波長（１１０７ｎｍ）よりも長い波長のパルス光であってもよい。この場合、半導体基板１１Ａの主面１１ａ側のトランジスタＴ（例えば、ｐｎ接合部）において、例えば特開平１０－３３２７９４号公報に記載されているような多光子吸収（ＭＰＡ：Multi　Photon　Absorption）を生じさせることで、ＯＢＩＣを好適に生成することができる。
　アンプ４は、レーザ光Ｌの照射位置毎に、レーザ光Ｌの照射に応じた半導体デバイス１０の電気信号の特性を測定する。本実施形態では、アンプ４は、レーザ光Ｌの照射に応じて半導体デバイス１０で発生したＯＢＩＣの測定値（ＯＢＩＣ信号）を上記電気信号の特性として取得する。アンプ４は一対の端子４ａ，４ｂを有している。アンプ４の一方の端子４ａは、トランジスタＴのドレイン側の電源（ＶＤＤ）に対応するパッケージ基板１２の端子１２ａと電気的に接続されている。アンプ４の他方の端子４ｂは、トランジスタＴのソース側のグランド（ＶＳＳ）に対応するパッケージ基板１２の端子１２ａと電気的に接続されている。アンプ４は、レーザ光Ｌによって生じたＯＢＩＣを検出及び増幅することにより得られた測定値（ＯＢＩＣ信号）をコンピュータ５に入力する。
　コンピュータ５は、後述する種々の画像処理、及びアンプ４から入力されたＯＢＩＣ信号の処理、半導体検査装置１を構成する各部の制御等を行う装置である。コンピュータ５は、例えば、プロセッサ（例えばＣＰＵ等）、内蔵メモリ（例えばＲＯＭ、ＲＡＭ等）、記憶媒体（例えばＨＤＤ、ＳＳＤ等）等を備えている。コンピュータ５は、機能的構成要素として、記憶部５１と、第１生成部５２と、第２生成部５３と、画像処理部５４（処理部）と、制御部５５と、を有している。また、コンピュータ５には、コンピュータ５に対してデータを入力するためのマウス、キーボード等の入力装置６と、コンピュータ５による処理結果（画像等）を表示（出力）するためのディスプレイ等の表示装置７と、が接続されている。コンピュータ５の各機能は、例えば、上記プロセッサが上記内蔵メモリ又は上記記憶媒体に格納されたコンピュータプログラムを実行することによって実現される。
　記憶部５１は、検査対象の半導体デバイス１０のレイアウト画像を記憶する。図４は、レイアウト画像の一例（レイアウト画像Ｐ１）を示す図である。レイアウト画像Ｐ１は、例えば、外部から取得されたＣＡＤデータ等の半導体デバイス１０のパターンを示す設計画像である。また、記憶部５１は、レイアウト画像Ｐ１に対応する電流経路を示す電流経路情報を記憶する。電流経路情報は、例えば、レイアウト画像Ｐ１に示される各領域が配線層１１Ｂの金属配線Ｗを介して接続されている対象（接続対象）を示す情報である。このような電流経路（接続対象）の分類の例としては、例えば、電源（ＶＤＤ）、グランド（ＶＳＳ）、ゲート、接続先なしの４つが挙げられる。また、記憶部５１には、アンプ４から送られたＯＢＩＣ信号、後述する第１生成部５２、第２生成部５３、及び画像処理部５４の処理結果（画像等のデータ）等が適宜記憶される。
　第１生成部５２は、照射位置毎に得られた電気信号の特性を示す特性情報に基づいて、半導体デバイス１０の第１パターン画像を生成する。本実施形態では、特性情報は、アンプ４により測定されたＯＢＩＣ信号である。また、第１パターン画像は、ＯＢＩＣ信号に基づいて得られるＯＢＩＣ画像である。ＯＢＩＣ画像は、ＯＢＩＣ信号の値をレーザ光Ｌが照射された位置に対応付けて画像化する（すなわち、ＯＢＩＣ信号の値を画素値に変換する）ことにより得られる画像である。本実施形態のＯＢＩＣ画像は、ＯＢＩＣの電流量が大きい領域ほど明るくなるように画素値が設定された画像である。図５は、半導体デバイス１０（７ｎｍデバイス）のＯＢＩＣ画像のイメージ図（ＯＢＩＣ画像Ｐ２）である。具体的には、図５に示されるＯＢＩＣ画像Ｐ２は、本発明者が４０ｎｍプロセスで製造された半導体デバイスのＯＢＩＣ画像から類推することによって作成した画像である。
　図６は、レーザ光Ｌの波長と得られるＯＢＩＣ画像の分解能との関係、及びレーザ光Ｌの波長とシリコン基板の透過率との関係を示すグラフである。図６において、破線は、シリコンのバンドギャップに対応する波長（１１０７ｎｍ）を示している。グラフＧ１は、単一光子吸収（ＳＰＡ）を生じさせた場合に得られるＯＢＩＣ画像の分解能を表している。グラフＧ２は、多光子吸収（ＭＰＡ）を生じさせた場合に得られるＯＢＩＣ画像の分解能を表している。図６に示されるように、ＭＰＡを生じさせた場合の分解能（Ｇ２）は、ＳＰＡを生じさせた場合の分解能（Ｇ１）の１／√２となることが知られている。また、グラフＧ３は、レーザ光Ｌの波長とシリコン基板（ここでは一例として、厚さが１００μｍのシリコン基板）の透過率との関係を示している。グラフＧ３に示されるように、シリコンのバンドギャップに対応する波長よりも長い波長のレーザ光Ｌが用いられるＭＰＡでは、レーザ光Ｌのほぼ１００％がシリコン基板を透過することができるため、効率的なレーザ光Ｌの照射を実現することができる。具体的には、１０００ｎｍの波長のレーザ光Ｌを用いたＳＰＡでは、分解能が約１６０ｎｍであり、シリコン基板に対するレーザ光Ｌの透過率は約５０％である。これに対して、１３００ｎｍの波長のレーザ光Ｌ（パルス光）を用いたＭＰＡでは、１０００ｎｍの波長のレーザ光Ｌを用いたＳＰＡと同等以上の分解能（約１５０ｎｍ）が得られると共に、シリコン基板に対するレーザ光Ｌの透過率は約１００％となる。従って、分解能の向上及びレーザ光Ｌの照射効率の向上の両方を図る観点において、ＳＰＡよりもＭＰＡを生じさせるレーザ光Ｌ（すなわち、シリコンのバンドギャップよりも低いエネルギーを有するパルス光）を用いることが好ましい。一方、ＭＰＡに適用されるパルスレーザは、高い尖頭値を有する必要がある。このようなパルスレーザとしては、例えばフェムト秒レーザと呼ばれる超短パルスレーザが挙げられる。このような特殊なレーザを用いる場合、安定度及び波長の選択範囲等の制限が加わる。また、レーザ自体も高額である。よって、半導体デバイス１０の装置価格（製造コスト）の低減を図る観点においては、ＭＰＡよりもＳＰＡを用いることが好ましい。ただし、十分な解析を行うために分解能を優先させる必要がある場合もある。従って、ＳＰＡとＭＰＡとのいずれの方式を搭載した装置を選択するかは、ユーザがどのような半導体デバイス１０に対してどの程度詳細な解析を行う必要があるかに応じて決定され得る。
　ここで、レーザ光Ｌの照射によって電子－正孔対が発生するのはｐｎ接合部である。そして、ｐｎ接合部のうちＯＢＩＣが最も流れ易い部分は、電源（ＶＤＤ）又はグランド（ＶＳＳ）に接続された部分である。ｐｎ接合部のうちゲートに接続された部分においても、ゲートからのリークによって若干のＯＢＩＣが流れる。一方、ｐｎ接合部のうちどこにも接続されていない部分においては、ＯＢＩＣはほとんど流れない。また、ダミーゲート１３ａが設けられた素子分離層１１ｄ１の一部（ダミーゲート１３ａと重なる部分を除いた部分）においては、ＯＢＩＣは流れたとしても非常に僅かである。このように、半導体デバイス１０では、上述した電流経路の分類毎に、ＯＢＩＣの電流量が異なっている。そして、このような電流量の違いによって、ＯＢＩＣ画像Ｐ２において、領域毎の濃淡差が生じる。
　そこで、第２生成部５３は、上述したＯＢＩＣ画像の性質に基づいて、レイアウト画像Ｐ１からＯＢＩＣ画像Ｐ２に類似する画像（第２パターン画像）を生成する。すなわち、第２生成部５３は、半導体デバイス１０のレイアウト画像Ｐ１と半導体デバイス１０の電流経路情報（本実施形態では、上述した領域毎の電流経路（接続対象）の分類）とに基づいて、半導体デバイス１０の第２パターン画像を生成する。例えば、第２生成部５３は、後述する第１処理及び第２処理を実施する。
（第１処理）
　第１処理は、分類処理と色設定処理とを含んでいる。分類処理は、半導体デバイス１０に含まれる拡散層１１ｃの少なくとも一部及び素子分離層１１ｄ１の少なくとも一部を電流経路情報に基づいて分類する処理である。色設定処理は、レイアウト画像Ｐ１中の拡散層１１ｃの少なくとも一部及び素子分離層１１ｄ１の少なくとも一部に対して電流経路の分類に応じた色を設定する処理である。図７は、レイアウト画像Ｐ１に対する第１処理により生成されたボックス設定画像Ｐ３を示す図である。
（分類処理）
　一例として、第２生成部５３は、分類処理において、拡散層１１ｃ（半導体基板１１Ａの厚さ方向から見て拡散層１１ｃが設けられた領域）のうち互いに隣り合うゲート１３間に矩形状のボックス領域ＢＡ（ＢＡ１，ＢＡ２，ＢＡ３）を設定する。同様に、第２生成部５３は、素子分離層１１ｄ１のうち互いに隣り合うゲート１３Ａ間に矩形状のボックス領域ＢＡ（ＢＡ４）を設定する。ボックス領域ＢＡ１～ＢＡ４は、上述した電流経路によって分類されている。具体的には、ボックス領域ＢＡ１は、電源（ＶＤＤ）又はグランド（ＶＳＳ）に接続された領域である。ボックス領域ＢＡ２は、ゲートに接続された領域である。ボックス領域ＢＡ３は、接続先がない領域（拡散層１１ｃにおいて孤立した領域）である。ボックス領域ＢＡ４は、素子分離層１１ｄ１において孤立した領域である。
（色設定処理）
　続いて、第２生成部５３は、色設定処理において、各ボックス領域ＢＡ１～ＢＡ４に対して、電流経路の分類に応じた色を設定する。上述したように、各ボックス領域ＢＡ１～ＢＡ４に対応するＯＢＩＣの電流量の大小関係は、「ＢＡ１＞ＢＡ２＞ＢＡ３＞ＢＡ４」となる。このため、ＯＢＩＣ画像Ｐ２では、ボックス領域ＢＡ１に対応する領域よりもボックス領域ＢＡ２に対応する領域の方が暗くなる。また、ボックス領域ＢＡ２に対応する領域よりもボックス領域ＢＡ３に対応する領域の方が暗くなる。また、ボックス領域ＢＡ３に対応する領域よりもボックス領域ＢＡ４に対応する領域の方が暗くなる。そこで、第２生成部５３は、ボックス領域ＢＡ１に最も明るい色（例えば白に近い色）を設定し、ボックス領域ＢＡ２にボックス領域ＢＡ１よりも暗い色（例えば薄い灰色）を設定し、ボックス領域ＢＡ３にボックス領域ＢＡ２よりも暗い色（例えば濃い灰色）を設定し、ボックス領域ＢＡ４にボックス領域ＢＡ３よりも暗い色（例えば黒に近い色）を設定する。そして、第２生成部５３は、ボックス設定画像Ｐ３からボックス領域ＢＡ１～ＢＡ４以外のパターンを除去する。これにより、図８に示されるように、着色された複数のボックス領域ＢＡのみを含む着色画像Ｐ４が得られる。
（第２処理）
　第２処理は、着色画像Ｐ４に基づいて第２パターン画像を生成する処理である。一例として、第２生成部５３は、着色画像Ｐ４に対するぼかし処理を行うことにより、第２パターン画像を生成する。ぼかし処理としては、公知のぼかし加工の手法を用いることができる。ぼかし加工のパラメータ（ぼかし度合い）は、例えば、ＯＢＩＣ画像Ｐ２に基づいて決定されてもよい。例えば、オペレータ（ユーザ）が、表示装置７に表示されたＯＢＩＣ画像Ｐ２を確認しながら、なるべくＯＢＩＣ画像Ｐ２に類似する第２パターン画像が生成されるように、着色画像Ｐ４のぼかし度合いを決定してもよい。そして、第２生成部５３は、入力装置６を介してオペレータにより入力されたぼかし度合いに基づいて、着色画像Ｐ４に対するぼかし処理を実行することにより、第２パターン画像（ぼかし画像）を生成してもよい。或いは、第２生成部５３は、人手を介さずに、事前に設定されたぼかし度合いに基づいて、着色画像Ｐ４に対するぼかし処理を実行してもよい。図９は、ぼかし処理によって得られたぼかし画像Ｐ５の一例を示す図である。
　また、着色画像Ｐ４からぼかし画像Ｐ５を生成する処理は、上記のぼかし処理に代えて、機械学習によって学習された変換処理を用いて行われてもよい。例えば、第２生成部５３は、事前に、学習用の着色画像と当該学習用の着色画像に対応するＯＢＩＣ画像とを含む教師データを用いた機械学習によって、着色画像の変換処理を学習してもよい。そして、第２生成部５３は、上記機械学習により決定された変換処理を用いて着色画像Ｐ４を変換することにより、ぼかし画像Ｐ５を生成してもよい。
　例えば、第２生成部５３は、上記変換処理に対応するパラメータ（学習済みパラメータ）を有する学習済みモデル（以下「変換モデル」）を事前に作成し、記憶部５１に記憶させてもよい。変換モデルは、例えば、上述した教師データを用いた機械学習によって、着色画像を入力してＯＢＩＣ画像に類似する画像（上述したぼかし処理により生成される画像に対応する画像）を出力するように構成されたモデルである。教師データ（学習用の着色画像と当該学習用の着色画像に対応するＯＢＩＣ画像）としては、例えば、過去に検査対象とされた半導体デバイスから得られた着色画像及びＯＢＩＣ画像を用いることができる。そして、第２生成部５３は、変換モデルに着色画像Ｐ４を入力することで変換モデルから出力された画像を、ぼかし画像Ｐ５として取得してもよい。変換モデルは、例えば、ニューラルネットワーク、深層学習（ディープラーニング）によって構築された多層ニューラルネットワーク等である。変換モデルの例としては、ＣＮＮ（Convolutional　Neural　Network）、ＦＣＮ（Fully　Convolutional　Networks）、Ｕ－Ｎｅｔ、ＲｅｓＮｅｔ（Residual　Network）等がある。ただし、変換モデルは特定のモデルには限定されない。また、変換モデルのノード数及び層数も任意に設定され得る。
　画像処理部５４は、ＯＢＩＣ画像Ｐ２（図５参照）とぼかし画像Ｐ５（図９参照）との位置合わせの結果に基づいて、ＯＢＩＣ画像Ｐ２とレイアウト画像Ｐ１（図４参照）との相対関係（対応関係）を示すマッチング情報を取得する。例えば、ＯＢＩＣ画像Ｐ２とぼかし画像Ｐ５との位置合わせは、ＯＢＩＣ画像Ｐ２とぼかし画像Ｐ５との間で、互いに対応する３箇所以上の点を特定することにより行われる。このような位置合わせは、公知のパターンマッチング手法によって行われてもよいし、オペレータによって実行されてもよい。例えば、画像処理部５４は、表示装置７を介してＯＢＩＣ画像Ｐ２及びぼかし画像Ｐ５をユーザに提示し、入力装置６を介してオペレータにより指定されたＯＢＩＣ画像Ｐ２とぼかし画像Ｐ５との対応関係を示す情報（例えば、互いに対応する３箇所以上の点を示す情報）を取得してもよい。上述したように、ぼかし画像Ｐ５は、ＯＢＩＣ画像Ｐ２になるべく似るように着色画像Ｐ４に基づいて生成された画像であるため、オペレータの目視によっても、それなりの精度でぼかし画像Ｐ５とＯＢＩＣ画像Ｐ２との位置合わせを行うことができる。また、ぼかし画像Ｐ５は、レイアウト画像Ｐ１から生成された画像であるため、ぼかし画像Ｐ５に設定された座標とレイアウト画像Ｐ１に設定された座標との対応関係は予め把握されている。従って、画像処理部５４は、ＯＢＩＣ画像Ｐ２とぼかし画像Ｐ５との位置合わせの結果から、ＯＢＩＣ画像Ｐ２とレイアウト画像Ｐ１との間のマッチング情報を得ることができる。得られたマッチング情報は、例えば記憶部５１に記憶される。
　マッチング情報は、ＯＢＩＣ画像Ｐ２における任意の座標位置がレイアウト画像Ｐ１におけるどの座標位置に対応するかを特定するための情報（或いは、レイアウト画像Ｐ１における任意の座標位置がＯＢＩＣ画像Ｐ２におけるどの座標位置に対応するかを特定するための情報）である。マッチング情報は、例えば、ＯＢＩＣ画像Ｐ２の座標とレイアウト画像Ｐ１に関連付けられている座標とを相互に変換するための情報（例えば関数等）であってもよい。ここで、ＯＢＩＣ画像Ｐ２の座標は、レーザ光Ｌの照射位置に関連付けられた座標であり、半導体検査装置１の動作制御用の座標（すなわち、半導体検査装置１が認識している座標系における座標）である。ただし、マッチング情報に含まれる情報は上記に限られない。例えば、マッチング情報は、ＯＢＩＣ画像Ｐ２に対するレイアウト画像Ｐ１の回転角度を示す角度情報や、ＯＢＩＣ画像Ｐ２に対するレイアウト画像Ｐ１の倍率等の情報を含んでいてもよい。上記を一般化すると以下のようになる。レイアウト画像Ｐ１を規定する２次元の第１座標系とＯＢＩＣ画像Ｐ２を規定する２次元の第２座標系が存在する。ここで、第１座標系と第２座標系との間で、縦横尺度及び水平垂直角度が異なっていてもよい。ただし、両座標系の座標面は平坦で歪みは無いものとする。このとき、第１座標系の３点（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、（Ｘ３，Ｙ３）と、これらの３点と同一位置として対応する第２座標系の３点（ｘ１，ｙ１）、（ｘ２，ｙ２）、（ｘ３，ｙ３）を指定する。第１座標系及び第２座標系に歪みが無い場合、第１座標系における点と第２座標系における点とが１次変換によって対応付けられる。このような対応関係に基づいて、一方の座標系の任意の点を他方の座標系の対応する点に変換するための変換式が得られる。上記で述べた関数は、この変換式に相当する。また、角度情報や倍率も、この変換式に含まれ得る。両方の座標系の間で特定の条件（例えば、両方の座標系が同じ平面上に乗っている状況等）が成立している場合等には、変換式が簡略化され得る。例えば、座標回転又は座標シフトのみによって、第１座標系と第２座標系との相互変換が可能となる。
　画像処理部５４は、上述のようにして得られたマッチング情報に基づいて、レイアウト画像Ｐ１とＯＢＩＣ画像Ｐ２とを重畳させた重畳画像Ｐ６（図１１参照）を生成してもよい。なお、図１１では、便宜上、重畳画像Ｐ６を無地で表している。実際には、重畳画像Ｐ６は、レイアウト画像Ｐ１及びＯＢＩＣ画像Ｐ２の一方の画像の上に、透過率が設定された他方の画像が重畳したものとなる。上述したマッチング情報を用いることにより、レイアウト画像Ｐ１とＯＢＩＣ画像Ｐ２とを精度良く重畳させた重畳画像Ｐ６を得ることができる。その結果、重畳画像Ｐ６を用いた故障解析等を精度良く行うことが可能となる。なお、画像処理部５４は、重畳画像Ｐ６として、レイアウト画像Ｐ１及びＯＢＩＣ画像Ｐ２以外の画像（例えば、ボックス設定画像Ｐ３、着色画像Ｐ４、ぼかし画像Ｐ５等）を必要に応じて重畳させた画像を生成してもよい。例えば、画像処理部５４は、オペレータに重畳対象とする画像、重ね合わせの順番、各画像の透過率等を選択させ、選択された内容に基づいて重畳画像を生成してもよい。
　或いは、画像処理部５４は、レイアウト画像Ｐ１とＯＢＩＣ画像Ｐ２とを表示装置７のディスプレイ上に並べて表示してもよい。この場合、画像処理部５４は、マウス等の入力装置６を介したオペレータの操作によってレイアウト画像Ｐ１及びＯＢＩＣ画像Ｐ２の一方の画像上の任意の位置にカーソルが合わされた場合に、マッチング情報に基づいて、一方の画像上のカーソル位置に対応する他方の画像上における位置に他のカーソルを表示してもよい。このような並列表示によっても、オペレータは、レイアウト画像Ｐ１とＯＢＩＣ画像Ｐ２との対応関係を容易に把握することが可能となる。
　また、画像処理部５４は、マッチング情報に基づいて、半導体デバイス１０に対する故障解析により特定された故障位置とレイアウト画像Ｐ１上の位置との同定、又は、半導体デバイス１０に対するプロービングの位置の設定を行ってもよい。例えば、画像処理部５４は、半導体検査装置１が備える図示しないテスタによって半導体デバイス１０に所定の電気信号のテストパターン、所定の電圧、又は所定の電流を印加し、半導体デバイス１０の故障に起因して発生する発熱又は発光を図示しない撮像部で撮像する。このようにして撮像部により撮像された発熱画像又は発光画像に示される故障位置（反応位置）の座標は、ＯＢＩＣ画像Ｐ２の座標（すなわち、半導体検査装置１の動作制御用の座標）として把握される。従って、画像処理部５４は、マッチング情報を用いることにより、レイアウト画像Ｐ１上における故障位置を特定することができる。なお、故障解析手法は特定の手法に限られない。例えば、故障解析手法としては、上述した発熱解析又は発光解析以外に、ＯＢＩＲＣＨ（Optical　Beam　Induced　Resistance　Current）解析、ＳＤＬ（Soft　Defect　Localization）解析、ＬＡＤＡ（Laser　Assisted　Device　Alteration）解析、ＥＯＦＭ（Electro　Optical　Frequency　Mapping）解析等が用いられ得る。
　また、マッチング情報により、レイアウト画像Ｐ１上の任意の座標を当該座標に対応するＯＢＩＣ画像Ｐ２の座標（すなわち、半導体検査装置１の動作制御用の座標）に変換することができる。すなわち、マッチング情報を用いることで、レイアウト画像Ｐ１上の任意の座標を指定することにより、半導体検査装置１によるプロービングの位置を指定することができる。例えば、画像処理部５４は、表示装置７を介してオペレータにレイアウト画像Ｐ１を提示し、入力装置６を介してオペレータによって指定されたレイアウト画像Ｐ１上の位置（座標）を取得する。そして、画像処理部５４は、このように取得された座標をマッチング情報に基づいて半導体検査装置１の動作制御用の座標に変換することで、半導体検査装置１によるプロービングの位置（例えば、ＥＯＰ（Electro　Optical　Probing）解析時のプロービングの位置）を設定することができる。以上のように、マッチング情報を用いることにより、故障解析（レイアウト画像Ｐ１上における故障位置の特定又はプロービング位置の設定）を精度良く行うことができる。
　制御部５５は、コンピュータ５におけるデータ処理、及びコンピュータ５に接続された各デバイス（レーザ光源２，レーザ走査部３、アンプ４、入力装置６、表示装置７等）の動作を制御する。
　次に、図１０及び図１１を参照して、半導体検査装置１により実行される半導体検査方法の処理手順の一例について説明する。
　ステップＳ１において、半導体検査装置１（主にレーザ光源２、レーザ走査部３，及びアンプ４）は、半導体デバイス１０に対してレーザ光Ｌを走査することにより、レーザ光Ｌの照射に応じた半導体デバイス１０の電気信号の特性を示す特性情報（本実施形態ではＯＢＩＣ信号）をレーザ光Ｌの照射位置毎に取得する。そして、半導体検査装置１（主に第１生成部５２）は、照射位置毎の特性情報に基づいて、半導体デバイス１０の第１パターン画像（本実施形態ではＯＢＩＣ画像Ｐ２）を生成する（図５参照）。
　ステップＳ２において、半導体検査装置１（主に第２生成部５３）は、レイアウト画像Ｐ１及び電流経路情報に基づいて、第２パターン画像（本実施形態ではぼかし画像Ｐ５）を生成する。一例として、第２生成部５３は、上述したように、レイアウト画像Ｐ１及び電流経路情報に基づいてボックス設定画像Ｐ３（図７参照）を生成し、ボックス設定画像Ｐ３から着色画像Ｐ４（図８参照）を生成し、着色画像Ｐ４からぼかし画像Ｐ５（図９参照）を生成する。なお、ステップＳ１よりも前にステップＳ２が実行されてもよいし、ステップＳ１とステップＳ２とは並行して実行されてもよい。
　ステップＳ３において、半導体検査装置１（主に画像処理部５４）は、第１パターン画像（ＯＢＩＣ画像Ｐ２）と第２パターン画像（ぼかし画像Ｐ５）との位置合わせの結果に基づいて、マッチング情報を取得する。
　ステップＳ４において、半導体検査装置１（主に画像処理部５４）は、マッチング情報を用いることにより、第１パターン画像（ＯＢＩＣ画像Ｐ２）とレイアウト画像Ｐ１とを重畳させた重畳画像Ｐ６を生成する。
　ステップＳ５において、半導体検査装置１（主に画像処理部５４）は、マッチング情報を用いて故障解析を実施する。例えば、半導体検査装置１は、上述したように、半導体デバイス１０に対する故障解析により特定された故障位置とレイアウト画像Ｐ１上の位置との同定、又は、半導体デバイス１０に対するプロービングの位置の設定を行ってもよい。なお、ステップＳ５の処理を実施するにあたって、必ずしもステップＳ４における重畳画像Ｐ６を生成する処理を実施する必要はないが、重畳画像Ｐ６を生成してオペレータに提示することにより、故障解析を実施するオペレータの利便性を向上させることができる。
［作用効果］
　半導体デバイス１０に照射される光（例えばレーザ光Ｌ）は一定の広がりを有しており、半導体デバイス１０への入射光の半値全幅（ＦＷＨＭ：full　width　at　half　maximum）よりも半導体デバイス１０からの反射光の半値全幅の方が大きくなることが知られている。ここで、反射光に基づいて取得される光学画像の分解能（解像度）は観察される反射光の半値全幅に依存するのに対し、反射光に基づかない第１パターン画像（ＯＢＩＣ画像Ｐ２）の分解能は半導体デバイス１０への入射光の半値全幅に依存する。また、光の半値全幅が小さい程、得られる画像の分解能は小さくなる。従って、光の照射に応じた半導体デバイス１０の電気信号の特性（ＯＢＩＣ信号）に基づいて第１パターン画像（ＯＢＩＣ画像Ｐ２）を生成することにより、反射光に基づいて取得される光学画像よりも高分解能の画像を得ることができる。さらに、レイアウト画像Ｐ１と半導体デバイス１０における電流経路とに基づいて得られる第２パターン画像（ぼかし画像Ｐ５）と第１パターン画像（ＯＢＩＣ画像Ｐ２）との位置合わせの結果に基づいて、第１パターン画像（ＯＢＩＣ画像Ｐ２）とレイアウト画像Ｐ１との間の精度の高いマッチング情報を得ることができる。以上により、上述した半導体検査装置１及び半導体検査方法によれば、半導体デバイス１０から得られた第１パターン画像（ＯＢＩＣ画像Ｐ２）と当該半導体デバイス１０のレイアウト画像Ｐ１とを精度良く位置合わせすることができる。その結果、故障解析により特定された半導体デバイス１０の故障位置をレイアウト画像Ｐ１上に表示させたり、レイアウト画像Ｐ１上の位置を指定することによりプロービング位置を容易に設定したりすることが可能となる。
　また、第２生成部５３は、半導体デバイス１０に含まれる拡散層１１ｃの少なくとも一部及び素子分離層１１ｄ１の少なくとも一部の少なくとも一方（本実施形態では両方）を電流経路情報に基づいて分類し、レイアウト画像Ｐ１中の拡散層１１ｃの少なくとも一部及び素子分離層１１ｄ１の少なくとも一部の少なくとも一方に対して分類に応じた色を設定する第１処理と、第１処理により生成された着色画像Ｐ４に基づいて第２パターン画像（ぼかし画像Ｐ５）を生成する第２処理と、を実行してもよい。上記構成によれば、電流経路情報に基づいて着色された着色画像Ｐ４に基づいて、レイアウト画像Ｐ１との位置合わせを精度良く行うことが可能な第２パターン画像（ぼかし画像Ｐ５）を得ることができる。
　また、上記第２処理は、着色画像Ｐ４に対するぼかし処理を含んでもよい。上記構成によれば、ぼかし処理により、第１パターン画像（ＯＢＩＣ画像Ｐ２）に似た第２パターン画像（ぼかし画像Ｐ５）を得ることができる。その結果、１パターン画像（ＯＢＩＣ画像Ｐ２）との位置合わせを精度良く行うことが可能な第２パターン画像（ぼかし画像Ｐ５）を得ることができる。
　また、上記第２処理は、学習用の着色画像Ｐ４と当該学習用の着色画像Ｐ４に対応する第１パターン画像（ＯＢＩＣ画像Ｐ２）とを含む教師データを用いた機械学習によって、着色画像Ｐ４の変換処理を学習する処理と、学習により決定された変換処理を用いて着色画像Ｐ４を変換することにより、第２パターン画像（ぼかし画像Ｐ５）を生成する処理と、を実行してもよい。上記構成によれば、機械学習の結果に基づく変換処理により、第１パターン画像（ＯＢＩＣ画像Ｐ２）に似た第２パターン画像（ぼかし画像Ｐ５）を得ることができる。その結果、１パターン画像（ＯＢＩＣ画像Ｐ２）と第２パターン画像（ぼかし画像Ｐ５）との位置合わせを精度良く行うことが可能となる。
　また、画像処理部５４は、第１パターン画像（ＯＢＩＣ画像Ｐ２）及び第２パターン画像（ぼかし画像Ｐ５）をユーザに提示する処理と、ユーザにより指定された第１パターン画像（ＯＢＩＣ画像Ｐ２）と第２パターン画像（ぼかし画像Ｐ５）との対応関係を示す情報に基づいて、マッチング情報を取得する処理と、を実行してもよい。上記構成によれば、目視による第１パターン画像（ＯＢＩＣ画像Ｐ２）及び第２パターン画像（ぼかし画像Ｐ５）の位置合わせをユーザに実施させることができる。
　また、アンプ４は、半導体デバイス１０へのレーザ光Ｌの照射に応じて生じる光起電流（ＯＢＩＣ）の測定値（ＯＢＩＣ信号）を特性情報として取得してもよい。上記構成によれば、光起電流の測定値に応じた色合い（濃淡）が設定されたＯＢＩＣ画像を第１パターン画像として得ることができる。
［変形例］
　以上、本開示の一実施形態について説明したが、本開示は、上述した実施形態に限定されない。各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。
　例えば、上記実施形態では、着色画像Ｐ４に対してぼかし加工（或いは変換モデルによる変換処理）を行うことで得られるぼかし画像Ｐ５が第２パターン画像として利用されたが、着色画像Ｐ４が第２パターン画像として利用されてもよい。
　また、上述したマッチング情報を取得する処理は、機械学習によって学習された位置合わせ処理を用いて行われてもよい。例えば、画像処理部５４は、事前に、学習用の第１パターン画像（ＯＢＩＣ画像Ｐ２）と、学習用の第１パターン画像（ＯＢＩＣ画像Ｐ２）に対応する第２パターン画像（着色画像Ｐ４又はぼかし画像Ｐ５）と、これらの画像のマッチング結果（位置合わせの結果）とを含む教師データを用いた機械学習によって、第１パターン画像（ＯＢＩＣ画像Ｐ２）と第２パターン画像（着色画像Ｐ４又はぼかし画像Ｐ５）との位置合わせ処理を学習する処理を実行してもよい。例えば、画像処理部５４は、上記位置合わせ処理に対応するパラメータ（学習済みパラメータ）を有する学習済みモデル（以下「位置合わせモデル」）を事前に作成し、記憶部５１に記憶させてもよい。位置合わせモデルは、例えば、上述した教師データを用いた機械学習によって、第１パターン画像及び第２パターン画像を入力して、これらの位置合わせの結果（例えば、両画像の互いに対応する３箇所以上の点の座標等）を出力するように構成されたモデルである。教師データとしては、例えば、過去に検査対象とされた半導体デバイスに対する処理によって得られたＯＢＩＣ画像、着色画像（又はぼかし画像）、及びマッチング結果の組を用いることができる。
　そして、画像処理部５４は、上記学習により決定された位置合わせ処理を用いて第１パターン画像（ＯＢＩＣ画像Ｐ２）と第２パターン画像（着色画像Ｐ４又はぼかし画像Ｐ５）との位置合わせを行うことにより、第１パターン画像（ＯＢＩＣ画像Ｐ２）とレイアウト画像Ｐ１との相対関係を示すマッチング情報を取得する処理を実行してもよい。例えば、画像処理部５４は、位置合わせモデルに第１パターン画像及び第２パターン画像を入力することで位置合わせモデルから出力された結果を、これらの画像の位置合わせの結果として取得してもよい。そして、画像処理部５４は、このようにして得られた位置合わせの結果に基づいてマッチング情報を取得してもよい。位置合わせモデルは、例えば、ニューラルネットワーク、深層学習（ディープラーニング）によって構築された多層ニューラルネットワーク等である。位置合わせモデルの例としては、ＣＮＮ（Convolutional　Neural　Network）、ＦＣＮ（Fully　Convolutional　Networks）、Ｕ－Ｎｅｔ、ＲｅｓＮｅｔ（Residual　Network）等がある。ただし、位置合わせモデルは特定のモデルには限定されない。また、位置合わせモデルのノード数及び層数も任意に設定され得る。上記構成によれば、機械学習の結果に基づく位置合わせ処理により、第１パターン画像と第２パターン画像との位置合わせを精度良く行うことが可能となる。また、第２パターン画像として着色画像Ｐ４を用いた場合、オペレータの目視又は従来のパターンマッチング等の手法では、位置合わせの精度が落ちる可能性がある。一方、上記の位置合わせモデルを用いることにより、第２パターン画像として着色画像Ｐ４を用いた場合でも、精度良く第１パターン画像と第２パターン画像との位置合わせを行うことが期待できる。すなわち、上記の位置合わせモデルを用いた場合には、位置合わせの精度を確保しつつ、着色画像Ｐ４からぼかし画像Ｐ５を生成する処理を省略することが可能となる。
　図１２～図１５を参照して、ＯＢＩＣ信号を取得するための構成例（第１構成例～第５構成例）について説明する。
（第１構成例）
　図１２は、第１構成例を示す概略図である。この例では、半導体デバイス１０は、互いに電源電圧の異なる複数のブロックＢＲに分けられている。ブロックＢＲ１は、電源ＶＤＤ１から第１の電圧が印加され、ブロックＢＲ２は、電源ＶＤＤ２から第２の電圧が印加されるように構成されている。この場合、ブロックＢＲ１の領域に対してレーザ光Ｌを走査してＯＢＩＣ信号を取得する際には、アンプ４の一方の端子４ａ（グランドＶＳＳに接続される側の端子４ｂとは反対側の端子）を電源ＶＤＤ１に対応するパッケージ基板１２の端子１２ａに接続すればよい。一方、ブロックＢＲ２の領域に対してレーザ光Ｌを走査してＯＢＩＣ信号を取得する際には、アンプ４の一方の端子４ａを電源ＶＤＤ２に対応するパッケージ基板１２の端子１２ａに接続すればよい。
（第２構成例）
　図１３は、第２構成例を示す概略図である。図１３に示されるように、上述した半導体デバイス１０（半導体チップ１１及びパッケージ基板１２）は、ソケット１５を介してプリント基板等のボード１６に搭載されてもよい。この場合、アンプ４の端子４ａ，４ｂは、ボード１６に設けられた電源端子及びグランド端子に接続されてもよい。
（第３構成例）
　図１４の（Ａ）は、第３構成例を示す概略図である。図１４の（Ａ）に示されるように、電源ＶＤＤ及びグランドＶＳＳが半導体チップ１１内に直接接続されている場合には、例えば図１３に示されるようにアンプ４の端子４ａ，４ｂを電源ＶＤＤ及びグランドＶＳＳに接続し、バイアスを印加することなく、レーザ光Ｌの照射に応じて流れる電流ＩＤＤの変化（すなわち、ＯＢＩＣ信号）をモニタすればよい。バイアスを印加しないことにより、ノイズ成分をなるべく小さくすることができ、ＯＢＩＣ信号の測定（識別）を容易に行うことが可能となる。
（第４構成例）
　図１４の（Ｂ）は、第４構成例を示す概略図である。図１４の（Ｂ）に示されるように、ＭＯＳスイッチＳＷがグランドＶＳＳに設けられている場合には、半導体デバイス１０をスタンバイ状態にセットすることにより、グランドＶＳＳが外部に接続される。この状態で、一定レベルのリーク電流にＯＢＩＣ信号が乗った電流変化を検出することができる。なお、図１４の（Ｂ）の左側の図は、実際の構成を簡略的に図示したものであり、実際には、スイッチを制御する回路によってＭＯＳ（トランジスタＴ）のＯＮ／ＯＦＦが切り替えられる。また、アンプ４は、微小電流を検知するために、微分回路で構成されてもよい。この場合、電流の変化分を検出できる。すなわち、ＯＢＩＣ信号がノイズ成分よりも大きい場合には、ノイズ成分等のオフセットを無視することができる。
（第５構成例）
　図１５は、第５構成例を示す概略図である。この例では、半導体デバイス１０に、電源管理回路（ＰＭＣ：power　management　circuit）Ｃが設けられている。電源管理回路Ｃは、電源ＶＤＤから供給される電圧を調整し、調整された電源電圧（ＶＤＤ１，ＶＤＤ２）を半導体デバイス１０の各ブロックＢＲ（図１２参照）に供給するように構成されている。このような場合、電源電圧（ＶＤＤ１）に対応するブロックＢＲにレーザ光Ｌを照射した際に生じるＯＢＩＣ信号を取得するためには、電源電圧（ＶＤＤ１）を供給する電源ラインＷＤＤ１にアクセスする必要がある。そこで、この例では、半導体基板１１Ａの裏面１１ｂに、裏面１１ｂから配線層１１Ｂに設けられた電源ラインＷＤＤ１まで到達する開口部１１ｅが形成されている。開口部１１ｅには、例えばＦＩＢＣＶＤ等のＦＩＢ加工によって形成された絶縁体からなる絶縁部１７と、同様にＦＩＢ加工によって形成された金属からなるパッド１８と、が配置される。パッド１８の内側（配線層１１Ｂ側）の先端部は電源ラインＷＤＤ１と接続されており、パッド１８の外側の表面は開口部１１ｅに露出している。絶縁部１７は、パッド１８の周囲を覆うように形成されている。パッド１８の外側の表面は、電源ラインＷＤＤ１を流れる電流を測定するためのプローブＰＲの先端が接続されている。このように、電源管理回路Ｃから枝分かれした後の電源ラインＷＤＤ１に対して、半導体基板１１Ａの裏面１１ｂ側に露出するパッド１８を介してプロービングすることにより、電源ラインＷＤＤ１を流れる電流を測定することができる。なお、通常、ブロックＢＲ（図１２参照）の外縁部に、当該ブロックＢＲに対応する比較的幅広の電源ラインが設けられる。この場合、上述した開口部１１ｅは、当該外縁部に形成されればよい。
　また、第１パターン画像は、ＯＢＩＣ画像に限定されない。第１パターン画像としては、半導体基板１１Ａの裏面１１ｂからの光照射（光刺激）に応じて観測される電気信号の特性を画像化することによって得られる任意の画像を用いることができる。
　１…半導体検査装置、２…レーザ光源（光源）、３…レーザ走査部（走査部）、４…アンプ（測定部）、１０…半導体デバイス、１１Ａ…半導体基板、１１ａ…主面、１１ｂ…裏面、１１ｃ，１１ｃ１，１１ｃ２…拡散層、１１ｄ…絶縁層、１１ｄ１…素子分離層、５２…第１生成部、５３…第２生成部、５４…画像処理部（処理部）、Ｌ…レーザ光（光）、Ｐ１…レイアウト画像、Ｐ２…ＯＢＩＣ画像（第１パターン画像）、Ｐ４…着色画像（第２パターン画像）、Ｐ５…ぼかし画像（第２パターン画像）、Ｐ６…重畳画像、Ｔ…トランジスタ。

Claims (22)

  1. 　半導体デバイスに対して光を走査することにより、前記光の照射に応じた前記半導体デバイスの電気信号の特性を示す特性情報を前記光の照射位置毎に取得し、前記照射位置毎の前記特性情報に基づいて、前記半導体デバイスの第１パターン画像を生成するステップと、
    　前記半導体デバイスのレイアウトを示すレイアウト画像と前記半導体デバイスにおける電流経路を示す電流経路情報とに基づいて、前記半導体デバイスの第２パターン画像を生成するステップと、
    　前記第１パターン画像と前記第２パターン画像との位置合わせの結果に基づいて、前記第１パターン画像と前記レイアウト画像との相対関係を示すマッチング情報を取得するステップと、を含む半導体検査方法。
  2. 　前記第２パターン画像を生成するステップは、
    　　前記半導体デバイスに含まれる拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方を前記電流経路情報に基づいて分類し、前記レイアウト画像中の前記拡散層の少なくとも一部及び前記素子分離層の少なくとも一部の少なくとも一方に対して前記分類に応じた色を設定する第１処理と、
    　　前記第１処理により生成された着色画像に基づいて前記第２パターン画像を生成する第２処理と、を含む、請求項１に記載の半導体検査方法。
  3. 　前記第２処理は、前記着色画像に対するぼかし処理を含む、請求項２に記載の半導体検査方法。
  4. 　前記第２処理は、
    　　学習用の前記着色画像と前記学習用の着色画像に対応する前記第１パターン画像とを含む教師データを用いた機械学習によって、前記着色画像の変換処理を学習する処理と、
    　　前記学習により決定された前記変換処理を用いて前記着色画像を変換することにより、前記第２パターン画像を生成する処理と、を含む、請求項２に記載の半導体検査方法。
  5. 　前記マッチング情報を取得するステップは、
    　　前記第１パターン画像及び前記第２パターン画像をユーザに提示する処理と、
    　　前記ユーザにより指定された前記第１パターン画像と前記第２パターン画像との対応関係を示す情報に基づいて、前記マッチング情報を取得する処理と、を含む、請求項１～４のいずれか一項に記載の半導体検査方法。
  6. 　前記マッチング情報を取得するステップは、
    　　学習用の前記第１パターン画像と、前記学習用の第１パターン画像に対応する前記第２パターン画像と、これらの画像のマッチング結果とを含む教師データを用いた機械学習によって、前記第１パターン画像と前記第２パターン画像との位置合わせ処理を学習する処理と、
    　　前記学習により決定された前記位置合わせ処理を用いて前記第１パターン画像と前記第２パターン画像との位置合わせを行うことにより、前記マッチング情報を取得する処理と、を含む、請求項１～４のいずれか一項に記載の半導体検査方法。
  7. 　前記マッチング情報に基づいて、前記レイアウト画像と前記第１パターン画像とを重畳させた重畳画像を生成するステップを更に含む、請求項１～６のいずれか一項に記載の半導体検査方法。
  8. 　前記マッチング情報に基づいて、前記半導体デバイスに対する故障解析により特定された故障位置と前記レイアウト画像上の位置との同定、又は、前記半導体デバイスに対するプロービングの位置の設定を行うステップを更に含む、請求項１～７のいずれか一項に記載の半導体検査方法。
  9. 　前記第１パターン画像を生成するステップでは、前記半導体デバイスへの光の照射に応じて生じる光起電流の測定値を前記特性情報として取得する、請求項１～８のいずれか一項に記載の半導体検査方法。
  10. 　前記半導体デバイスは、トランジスタが形成された主面と前記主面とは反対側の裏面とを有する半導体基板を有しており、
    　前記第１パターン画像を生成するステップでは、前記半導体基板の前記裏面に対して、前記裏面から前記主面側へと透過する前記光を照射し、
    　前記光は、前記半導体基板の材料のバンドギャップよりも高いエネルギーを有する、請求項９に記載の半導体検査方法。
  11. 　前記半導体デバイスは、トランジスタが形成された主面と前記主面とは反対側の裏面とを有する半導体基板を有しており、
    　前記第１パターン画像を生成するステップでは、前記半導体基板の前記裏面に対して、前記裏面から前記主面側へと透過するパルス光である前記光を照射し、
    　前記光は、前記半導体基板の材料のバンドギャップよりも低いエネルギーを有する、請求項９に記載の半導体検査方法。
  12. 　光源と、
    　半導体デバイスに対して前記光源からの光を走査する走査部と、
    　前記半導体デバイスと電気的に接続され、前記光の照射位置毎に、前記光の照射に応じた前記半導体デバイスの電気信号の特性を測定する測定部と、
    　前記測定部により測定された前記照射位置毎の前記電気信号の特性を示す特性情報に基づいて、前記半導体デバイスの第１パターン画像を生成する第１生成部と、
    　前記半導体デバイスのレイアウトを示すレイアウト画像と前記半導体デバイスにおける電流経路を示す電流経路情報とに基づいて、前記半導体デバイスの第２パターン画像を生成する第２生成部と、
    　前記第１パターン画像と前記第２パターン画像との位置合わせの結果に基づいて、前記第１パターン画像と前記レイアウト画像との相対関係を示すマッチング情報を取得する処理部と、
    を備える半導体検査装置。
  13. 　前記第２生成部は、
    　　前記半導体デバイスに含まれる拡散層の少なくとも一部及び素子分離層の少なくとも一部の少なくとも一方を前記電流経路情報に基づいて分類し、前記レイアウト画像中の前記拡散層の少なくとも一部及び前記素子分離層の少なくとも一部の少なくとも一方に対して前記分類に応じた色を設定する第１処理と、
    　　前記第１処理により生成された着色画像に基づいて前記第２パターン画像を生成する第２処理と、を実行する、請求項１２に記載の半導体検査装置。
  14. 　前記第２処理は、前記着色画像に対するぼかし処理を含む、請求項１３に記載の半導体検査装置。
  15. 　前記第２処理は、
    　　学習用の前記着色画像と前記学習用の着色画像に対応する前記第１パターン画像とを含む教師データを用いた機械学習によって、前記着色画像の変換処理を学習する処理と、
    　　前記学習により決定された前記変換処理を用いて前記着色画像を変換することにより、前記第２パターン画像を生成する処理と、を実行する、請求項１３に記載の半導体検査装置。
  16. 　前記処理部は、
    　　前記第１パターン画像及び前記第２パターン画像をユーザに提示する処理と、
    　　前記ユーザにより指定された前記第１パターン画像と前記第２パターン画像との対応関係を示す情報に基づいて、前記マッチング情報を取得する処理と、を実行する、請求項１２～１５のいずれか一項に記載の半導体検査装置。
  17. 　前記処理部は、
    　　学習用の前記第１パターン画像と、前記学習用の第１パターン画像に対応する前記第２パターン画像と、これらの画像のマッチング結果とを含む教師データを用いた機械学習によって、前記第１パターン画像と前記第２パターン画像との位置合わせ処理を学習する処理と、
    　　前記学習により決定された前記位置合わせ処理を用いて前記第１パターン画像と前記第２パターン画像との位置合わせを行うことにより、前記マッチング情報を取得する処理と、を実行する、請求項１２～１５のいずれか一項に記載の半導体検査装置。
  18. 　前記処理部は、前記マッチング情報に基づいて、前記レイアウト画像と前記第１パターン画像とを重畳させた重畳画像を生成する、請求項１２～１７のいずれか一項に記載の半導体検査装置。
  19. 　前記処理部は、前記マッチング情報に基づいて、前記半導体デバイスに対する故障解析により特定された故障位置と前記レイアウト画像上の位置との同定、又は、前記半導体デバイスに対するプロービングの位置の設定を行う、請求項１２～１８のいずれか一項に記載の半導体検査装置。
  20. 　前記測定部は、前記半導体デバイスへの光の照射に応じて生じる光起電流の測定値を前記特性情報として取得する、請求項１２～１９のいずれか一項に記載の半導体検査装置。
  21. 　前記半導体デバイスは、トランジスタが形成された主面と前記主面とは反対側の裏面とを有する半導体基板を有しており、
    　前記走査部は、前記半導体基板の前記裏面に対して、前記裏面から前記主面側へと透過する前記光を走査し、
    　前記光は、前記半導体基板の材料のバンドギャップよりも高いエネルギーを有する、請求項２０に記載の半導体検査装置。
  22. 　前記半導体デバイスは、トランジスタが形成された主面と前記主面とは反対側の裏面とを有する半導体基板を有しており、
    　前記走査部は、前記半導体基板の前記裏面に対して、前記裏面から前記主面側へと透過するパルス光である前記光を走査し、
    　前記光は、前記半導体基板の材料のバンドギャップよりも低いエネルギーを有する、請求項２０に記載の半導体検査装置。
PCT/JP2021/013840 2020-06-08 2021-03-31 半導体検査方法及び半導体検査装置 WO2021250984A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21822608.2A EP4131350A4 (en) 2020-06-08 2021-03-31 SEMICONDUCTOR INSPECTION METHOD AND SEMICONDUCTOR INSPECTION APPARATUS
JP2021542162A JP6966668B1 (ja) 2020-06-08 2021-03-31 半導体検査方法及び半導体検査装置
US17/925,625 US20230206422A1 (en) 2020-06-08 2021-03-31 Semiconductor inspecting method and semiconductor inspecting device
KR1020227044286A KR20230021669A (ko) 2020-06-08 2021-03-31 반도체 검사 방법 및 반도체 검사 장치
CN202180041063.XA CN115699281A (zh) 2020-06-08 2021-03-31 半导体检查方法及半导体检查装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020099463 2020-06-08
JP2020-099463 2020-06-08

Publications (1)

Publication Number Publication Date
WO2021250984A1 true WO2021250984A1 (ja) 2021-12-16

Family

ID=78845500

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013840 WO2021250984A1 (ja) 2020-06-08 2021-03-31 半導体検査方法及び半導体検査装置

Country Status (2)

Country Link
TW (1) TW202146919A (ja)
WO (1) WO2021250984A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11852675B2 (en) 2021-12-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-based devices and methods of testing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332794A (ja) 1997-05-15 1998-12-18 Lucent Technol Inc 半導体デバイスの画像化方法
WO2006137415A1 (ja) * 2005-06-22 2006-12-28 Hamamatsu Photonics K.K. 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2007000306A (ja) 2005-06-23 2007-01-11 Yoshiko Amano 物干しハンガー
JP2010190738A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
WO2015098342A1 (ja) 2013-12-26 2015-07-02 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332794A (ja) 1997-05-15 1998-12-18 Lucent Technol Inc 半導体デバイスの画像化方法
WO2006137415A1 (ja) * 2005-06-22 2006-12-28 Hamamatsu Photonics K.K. 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2007000306A (ja) 2005-06-23 2007-01-11 Yoshiko Amano 物干しハンガー
JP2010190738A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
WO2015098342A1 (ja) 2013-12-26 2015-07-02 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体

Also Published As

Publication number Publication date
TW202146919A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
JP6718534B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
CN111564384B (zh) 检查装置及检查方法
JP7033225B2 (ja) 検査方法、検査装置、及びマーキング形成方法
TWI392867B (zh) 故障解析方法及故障解析裝置
US8131056B2 (en) Constructing variability maps by correlating off-state leakage emission images to layout information
KR100402044B1 (ko) 비파괴 검사 방법
Aaron Falk Advanced LIVA/TIVA Techniques
WO2021250984A1 (ja) 半導体検査方法及び半導体検査装置
JP6966668B1 (ja) 半導体検査方法及び半導体検査装置
US20220301135A1 (en) Method for inspecting semiconductor and semiconductor inspecting device
KR102578485B1 (ko) 해석 방법, 해석 장치, 해석 프로그램, 및 해석 프로그램을 기록하는 기록 매체
JP2010197051A (ja) 故障解析装置
JP2002313859A (ja) 非破壊検査方法および装置ならびに半導体チップ
JP2006337203A (ja) 位置出し方法と装置
JP2006047294A (ja) 半導体素子解析方法
JP2012033604A (ja) 試料検査装置及び吸収電流像の作成方法
JP2008286658A (ja) 半導体検査装置及びそれを用いた半導体検査方法
JP2012138456A (ja) 配線構造、半導体装置及び不良箇所特定方法
Keow et al. Logic circuit failure analysis & micro-probing on floating signal net
JP2013083537A (ja) 半導体装置の不良解析方法ならびに不良解析装置および不良解析プログラム
CN113994372A (zh) 半导体检查装置及半导体检查方法
Sienkiewcz et al. Methodology to support laser-localized soft defects on analog and mixed-mode advanced ICs
JP2012079939A (ja) 解析装置、解析方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021542162

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21822608

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021822608

Country of ref document: EP

Effective date: 20221025

ENP Entry into the national phase

Ref document number: 20227044286

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE