JP2012079939A - 解析装置、解析方法、及び半導体装置の製造方法 - Google Patents
解析装置、解析方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012079939A JP2012079939A JP2010224139A JP2010224139A JP2012079939A JP 2012079939 A JP2012079939 A JP 2012079939A JP 2010224139 A JP2010224139 A JP 2010224139A JP 2010224139 A JP2010224139 A JP 2010224139A JP 2012079939 A JP2012079939 A JP 2012079939A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrostatic field
- electron beam
- inspection object
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】静電解析装置、静電解析方法、及び半導体装置の製造方法において、解析時の空間分解能を向上させること。
【解決手段】半導体装置3に電子線EBを照射し、半導体装置3の周囲に静電界Eを発生させるステップP1と、半導体装置3の表面から間隔をおいてセンサ13を配し、半導体装置3とセンサ13とを相対的に移動させることにより、センサ13により静電界Eの強度の空間分布を取得ステップP2と、上記の空間分布を画像化することにより、静電界Eの画像IMEを作成するステップP3とを有する解析方法による。
【選択図】図7
【解決手段】半導体装置3に電子線EBを照射し、半導体装置3の周囲に静電界Eを発生させるステップP1と、半導体装置3の表面から間隔をおいてセンサ13を配し、半導体装置3とセンサ13とを相対的に移動させることにより、センサ13により静電界Eの強度の空間分布を取得ステップP2と、上記の空間分布を画像化することにより、静電界Eの画像IMEを作成するステップP3とを有する解析方法による。
【選択図】図7
Description
本発明は、解析装置、解析方法、及び半導体装置の製造方法に関する。
LSI等の半導体装置の製造工程では、製造途中や製造後において半導体装置の欠陥が解析される。
欠陥の解析に使用される手法としては、レーザ光により半導体装置を加熱したときに配線の抵抗が変化する様子を可視化するOBIRCH (Optical Beam Induced Resistance Change)法がある。
また、半導体装置にレーザ光を照射し、それにより発生した電子・正孔対を電流として観測することで欠陥を解析する方法もある。この方法は、OBIC (Optical Beam Induced Current)法とも呼ばれる。
更に、レーザの照射により配線の閉ループから発生する磁場を検出するレーザスクイッド(Laser SQUID)法や、半導体装置にパルス状のレーザ光を照射した際に生じる電磁波を検出するテラヘルツ解析法等もある。
そのような解析方法では、半導体装置にダメージを与えないために非接触で欠陥を発見し、かつ、空間分解能を向上させて微細な欠陥を見逃さないようにするのが好ましい。
二川 清、「光を用いたLSIの故障解析技術」、日本信頼性学会誌「信頼性」、Vol. 26, No. 1, pp. 28-36, 2004
解析装置、解析方法、及び半導体装置の製造方法において、解析時の空間分解能を向上させることを目的とする。
以下の開示の一観点によれば、検査対象物に電子線を照射し、前記検査対象物の周囲に静電界を発生させるステップと、前記検査対象物の表面から間隔をおいてセンサを配し、前記検査対象物と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、前記空間分布を画像化することにより、前記静電界の画像を作成するステップとを有する解析方法が提供される。
また、その開示の別の観点によれば、半導体装置に電子線を照射し、前記半導体装置の周囲に静電界を発生させるステップと、前記半導体装置の表面から間隔をおいてセンサを配し、前記半導体装置と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、前記空間分布を画像化することにより、前記静電界の画像を作成するステップとを有する半導体装置の製造方法が提供される。
更に、その開示の他の観点によれば、検査対象物に電子線を照射する電子線源と、前記検査対象物を載置するステージと、前記検査対象物の表面から間隔をおいて設けられ、前記電子線の照射で前記検査対象物の周囲に発生した静電界の強度を測定するセンサと、前記静電界の前記強度を画像化し、前記静電界の画像を作成する画像化部とを備え、前記検査対象物と前記センサとを相対的に移動させることにより、前記画像化部で前記静電界の前記強度の空間分布を画像化する解析装置が提供される。
以下の開示によれば、電子線の照射により検査対象物の周囲に静電界を発生させる。電子線は、検査対象物の深い部分に侵入するので、検査対象物の内部に十分な大きさの電子線励起電流を誘起する。そのため、電子線励起電流が原因の電気双極子から十分な大きさの静電界が発生するようになり、その静電界を捉えることで検査対象物の内部の様子を高い空間分解能で把握することができる。
以下に、本発明の実施の形態について説明する。
図1は、本実施形態に係る解析装置の構成図である。
この解析装置1は、内部が減圧されたチャンバ2を備える。チャンバ2内には、電子線EBを発生する電子線源6と、集束レンズ7と、対物レンズ8とが設けられる。
電子線EBは、各レンズ7、8によってその径が縮小され、ステージ5の上に載置された半導体装置3の表面に焦点が合わせられる。半導体装置3は、解析装置1による検査対象となるものであり、半導体ウエハの状態であってもよいし、半導体チップを樹脂封止してなるパッケージの状態であってもよい。
ステージ5は、不図示のステッピングモータ等の駆動部によって水平面内を移動することができ、それにより半導体装置3の任意の位置に電子線EBを当てることができる。なお、ステージ5の移動量や移動方向等は、ステージ制御部16によって制御される。
また、ステージ制御部16は、ステージ5の現在の位置座標を把握し、当該位置座標を含むステージ位置信号Ssを後述の画像化部14に出力する。
なお、電子線EBを照射した半導体装置3の表面からは二次電子esが発生することになるが、その二次電子esの強度を測定するための検出器22がチャンバ2内に固定される。その検出器22は、第1の信号線19を介して、二次電子の強度を示す二次電子信号S1を後述の画像化部14に出力する。
また、電子線EBは、後述のように半導体装置3の周囲に静電界を発生させるために照射されるものであるが、その静電界の発生が阻害されないように、ステージ5を接地すると共に、ステージ5と半導体装置3との間に絶縁体4を介在させるのが好ましい。そのような絶縁体4としては、例えば、絶縁ワックスや紙等の絶縁シートがある。
更に、チャンバ2の内部には、半導体装置3の周囲に発生する静電界の強度を測定するためのセンサ13が設けられる。そのセンサ13は、チャンバ2内に固定されており、半導体装置3の表面から間隔をおいて設けられたプローブ13aを備える。
センサ13は、後述のようにFET (Field Effect Transistor)であって、当該FETのゲート電極がプローブ13aに接続される。そして、プローブ13aが曝される静電界の強度に応じ、当該FETのソースドレイン電流Isが変化する。そのソースドレイン電流Isは、第2の信号線10と第3の信号線11を介して後段のアンプ12に入力される。その後、アンプ12は、ソースドレイン電流Isを増幅することにより電界信号S2を生成し、当該電界信号S2を第4の信号線20を介して画像化部14に出力する。
なお、画像化部14は、第5の信号線21を介してステージ制御部16から既述のステージ位置信号Ssを取得する。ステージ位置信号Ssにはステージ5の位置座標が含まれているため、画像制御部14は、当該位置座標と各信号S1、S2とを対応付けることで、静電界Eの強度の空間分布と二次電子esの強度の空間分布とを把握することができる。
図2は、電子線EBが照射された半導体装置3を模式的に示す断面図である。なお、図2において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図2に示すように、電子線EBを照射すると、半導体装置3の周囲には静電界Eが発生する。
その静電界Eを検知すべく、半導体装置3の表面から間隔WDをおいてプローブ13aが設けられる。そして、プローブ13a接続されたFET25のゲート電圧が静電界Eによって変化し、それにより既述のようにソースドレイン電流Isが変化する。なお、第1の信号線10の途中には、FET25のソース−ドレイン間に電圧を印加し、上記のソースドレイン電流Isを発生させるための直流電源9が設けられる。
また、センサ13により静電界Eの強度を高感度に検出するには、FET25のソース−ゲート間の容量をなるべく低容量にし、静電界Eの強度変化に対してソースドレイン電流Isが敏感に反応するようにするのが好ましい。
例えば、FET25のソース−ゲート間の容量を2.0pF以下とすると、静電界Eの強度変化を実用上十分な感度で検出することができる。
なお、図3に示すように、FET25のゲートとソースの間にダイオードDを設けてもよい。図3の例では、FET25のゲートにダイオードDのカソードを接続し、FET25のソースにダイオードDのアノードを接続している。
このようにすると、ゲートに帯電した電子をFET25のソースに逃がすことができ、帯電が原因でFET25のゲート絶縁膜等が破壊されるのを防止できる。
また、図4は、プローブ13aの電子顕微鏡像を基にして描いた図である。
図4に示すように、プローブ13aの先端は針状になっており、空間内の微小領域における静電界Eの強度をプローブ13aの先端で検出することができる。
図5は、上記の静電界Eの発生原理を説明するための模式図であって、半導体装置3の拡大断面図に相当する。
図5に示すように、半導体装置3は、シリコン基板30やゲート電極33を備えたトランジスタTRを有する。
そのトランジスタTRのソースドレイン領域31に酸化シリコン膜等の層間絶縁膜32を介して電子線EBが入射すると、電子はn型領域である基板30側に移動し、ホールはp型領域であるソースドレイン領域31に移動する。このようなキャリアの移動は、電子線励起電流(EBIC)とも呼ばれる。
そして、このキャリアの移動により、ソースドレイン領域31とシリコン基板30の界面のpn接合では電子双極子が形成されることになる。その電子双極子が距離rの所に生成する電界E(r)は、次の式(1)で表される。
E(r) = A(1/r3+jk/r2+k2/r) ・・・(1)
なお、Aは定数であり、j、kは電子の波数である。
なお、Aは定数であり、j、kは電子の波数である。
式(1)の右辺第1項は準静電界と呼ばれる。準静電界は、距離rの3乗に逆比例するため、距離rが小さい半導体装置3の表面近傍において支配的となり、上記のプローブ13aが主に測定する電界である。
なお、式(1)の右辺第2項は誘導電界と呼ばれ、右辺第3項は放射電界と呼ばれる。これらの電界は、距離rの2乗に逆比例したり、距離rに比例したりするので、距離rが小さい半導体装置3の表面近傍では、準静電界と比べて小さな強度となる。
このように、上記のプローブ13aが測定するのは主に準静電界である。そして、準静電界の発生原因は主にpn接合にあるから、準静電界の強度の空間分布を可視化すれば、pn接合の画像が得られることになる。
なお、準静電界の発生原因は、pn接合だけでなく、電子線EBの照射によって半導体装置3内部に生じた熱電力、磁場又は電場の勾配もある。よって、準静電界を利用すれば、熱電力等の発生部位も可視化できる。
ところで、十分な大きさの準静電界を発生させるには、シリコン基板20のpn接合に電子線EBを到達させ、準静電界の発生原因である電子線励起電流を確実に発生させるのが好ましい。
本願発明者は、酸化シリコン膜への電子線EBの侵入深さが、電子線EBの加速電圧にどのように依存するのかについて、モンテカルロ・シミュレーションを行った。
そのシミュレーション結果を図6(a)、(b)に示す。
図6(a)は加速電圧が3.5keVのときの結果であり、図6(b)は加速電圧が30.0keVのときの結果である。
図6(a)に示すように、加速電圧が3.5keVのときは、電子線EBの進入深さは約0.2μmである。
これに対し、加速電圧が30.0keVのときは、図6(b)に示すように、電子線EBの進入深さは約10μmである。
このように、電子線EBの進入深さは加速電圧に依存するので、加速電圧を調節することにより半導体装置3のpn接合に電子線EBを到達させることができ、当該pn接合の画像を得ることができる。
ここで、単に電子線励起電流を発生させるだけなら、電子線EBに代えてレーザ光を半導体装置3の表面に照射することも考えられる。
しかし、レーザ光は、その大部分が半導体装置3の表面で反射してしまうので、電子線EBのように半導体装置3の奥深くまで進入しない。そのため、レーザ光を観察対象のpn接合に到達させて電子線励起電流を発生させるのは困難であり、電子線EBを照射する場合と比較して電子線励起電流の大きさが小さくなってしまう。
電子線励起電流の大きさは、pn接合の画像の空間分解能に影響する。
本願発明者が調査したところ、波長が1340nmの近赤外レーザ光の照射で得られた画像の空間分解能は0.7μm程度であった。また、波長が200nmの紫外レーザ光を使用した場合でも、空間分解能は0.1μm程度であった。
これに対し、本実施形態のように電子線EBを照射する場合には、プローブ13aと半導体装置3との間隔WD(図2参照)が10mmで加速エネルギが1keVのとき、空間分解能は8nmとなった。
更に、これと同じ間隔WDで加速エネルギを15keVに高めると、空間分解能は3nmとなった。
このことから、電子線EBを照射して静電界Eを発生させると、レーザ光を照射する場合と比較して、得られる画像の空間分解能が飛躍的に向上することが明らかとなった。
次に、図1で説明した解析装置1を用いた解析方法について説明する。
図7は、その解析方法について示すフローチャートである。
最初のステップP1では、半導体装置3に電子線EBを照射する。これにより、既述のように半導体装置3に準静電界を主とする静電界Eが発生すると共に、半導体装置3から二次電子esが発生する。
なお、電子線励起電流に起因した十分な大きさの準静電界を発生させるために、電子線EBの加速電圧を、当該電子線EBが半導体装置3内のpn接合に到達する大きさに設定するのが好ましい。
次に、ステップP2に移り、ステージ制御部16の制御下において、水平面内でステージ5を移動させることにより半導体装置3上で電子線EBを走査する。これにより、半導体装置3とセンサ13とが相対的に移動し、かつ、半導体装置3と検出器22とが相対的に移動することになる。
更に、電子線EBの走査と同期して、画像化部14は、既述の二次電子信号S1、電界信号S2、及びステージ位置信号Ssを取り込み、静電界Eの強度の空間分布と二次電子esの強度の空間分布とを同時に取得する。
続いて、ステップP3に移り、画像化部14が、ステップP2で取得した静電界Eの強度の空間分布に基づき、当該静電界Eの画像IMEを作成する。本ステップは、例えば、画像IME内の位置と、当該位置における輝度とを含む画像データを画像化部14が作成することで行われる。その場合、画像IME内の特定の位置での輝度は、その位置での静電界Eの強度に対応するように設定される。
図8は、このようにして作成された画像IMEの一例である。
既述のように、プローブ13aで検出する静電界Eは、半導体装置3内のpn接合等から生じた準静電界であるから、画像IMEには主にpn接合が現れる。このような画像IMEは、半導体装置3の実像と区別するために、反応像とも呼ばれる。
図8の例では、半導体装置3のn型領域41が白く、p型領域42が黒く見えている。
次に、ステップP4に移り、画像化部14が、ステップP2で取得した二次電子esの強度の空間分布に基づき、半導体装置3の電子顕微鏡像IMesを作成する。
本ステップも上記のステップP3と同様に行われ、電子顕微鏡像IMes内の位置と、当該位置における輝度とを含む画像データを画像化部14が作成することで行われる。そして、電子顕微鏡像IMes内の特定の位置での輝度は、その位置での二次電子esの強度に対応するように設定される。
図9は、このようにして作成された電子顕微鏡像IMesの一例である。
図8の反応像とは異なり、電子顕微鏡像IMesは、半導体装置3の外観を現す実像である。図9の例では、その実像としてトランジスタのゲート電極43が見えている。
次に、ステップP5に移り、上記の各像IME、IMesを重ね合わせ、それをCRT等の表示部15に表示する。
図10は、このようにして重ねあわされた像の一例である。
図7の反応像だけでは白黒の境目で表されるpn接合が実像のどこに位置するのか分からないが、各像IME、IMesを重ね合わせることで、実像におけるpn接合の位置をユーザが認識することができる。
また、ユーザは、これらの像IME、IMesの重ね合わせに基づいて、半導体装置3内における欠陥の有無を判断することができる。
以上により、本実施形態に係る解析方法の基本ステップを終了する。
上記した本実施形態によれば、図7のステップP1において、電子線励起電流を発生させるために半導体装置3に電子線EBを照射する。既述のように、電子線EBを照射すると、レーザ光を照射する場合と比較して画像の空間分解能が飛躍的に高まる。そのため、半導体装置3内の微細な欠陥を発見でき、欠陥を見逃す危険性を低減できる。
更に、ステップP5のように反応像と電子顕微鏡像とを重ね合わせることで、反応像に現れたpn接合の像が電子顕微鏡像のどこに位置するのかが分かり、ユーザの便宜に資することができる。
以下に、この解析方法で実際に得られた画像について説明する。
図11は、プローブ13aと半導体装置3との間隔WDにより、画像がどのように変わるかを調査して得られた図である。この調査では、電子線EBの加速電圧により画像がどのように変化するのかについても調査した。
図11から明らかなように、明瞭が画像を得るには、間隔WDをなるべく小さくし、加速電圧を高めればよいことが分かる。
図12は、電子線EBの照射位置とプローブ13aとの距離により、画像がどのように変わるかを調査して得られた図である。その距離として、水平面内における電子線EBの照射位置とプローブ13aとのX方向の距離(X座標)と、Y方向の距離(Y座標)とを採用した。
また、この調査では、電子線EBの加速電圧により画像がどのように変化するのかについても調査した。なお、間隔WDは0.3mmに固定してある。
図12に示すように、X座標とY座標が小さいほど、反応像が明確に現れる。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) 検査対象物に電子線を照射し、前記検査対象物の周囲に静電界を発生させるステップと、
前記検査対象物の表面から間隔をおいてセンサを配し、前記検査対象物と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする解析方法。
前記検査対象物の表面から間隔をおいてセンサを配し、前記検査対象物と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする解析方法。
(付記2) 前記検査対象物の表面から間隔をおいて検出器を配し、前記検査対象物と前記検出器とを相対的に移動させることにより、前記電子線の照射で前記検査対象物から発生した二次電子の強度の空間分布を前記検出器で取得するステップと、
前記二次電子の前記強度の前記空間分布を画像化することにより、前記検査対象物の電子線顕微鏡像を作成するステップと、
前記静電界の前記画像と前記電子顕微鏡像とを重ね合わせるステップと、
を更に有することを特徴とする付記1に記載の解析方法。
前記二次電子の前記強度の前記空間分布を画像化することにより、前記検査対象物の電子線顕微鏡像を作成するステップと、
前記静電界の前記画像と前記電子顕微鏡像とを重ね合わせるステップと、
を更に有することを特徴とする付記1に記載の解析方法。
(付記3) 前記検出器による前記二次電子の前記強度の前記空間分布の取得を、前記センサによる前記静電界の前記強度の前記空間分布の取得と同期して行うことを特徴とする付記2に記載の解析方法。
(付記4) 前記検査対象物として、pn接合を備えた半導体装置を用い、
前記検査対象物に電子線を照射するステップにおいて、前記半導体装置の前記pn接合に到達する加速電圧で前記検査対象物に前記電子線を照射することを特徴とする付記1に記載の解析方法。
前記検査対象物に電子線を照射するステップにおいて、前記半導体装置の前記pn接合に到達する加速電圧で前記検査対象物に前記電子線を照射することを特徴とする付記1に記載の解析方法。
(付記5) 半導体装置に電子線を照射し、前記半導体装置の周囲に静電界を発生させるステップと、
前記半導体装置の表面から間隔をおいてセンサを配し、前記半導体装置と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする半導体装置の製造方法。
前記半導体装置の表面から間隔をおいてセンサを配し、前記半導体装置と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする半導体装置の製造方法。
(付記6) 検査対象物に電子線を照射する電子線源と、
前記検査対象物を載置するステージと、
前記検査対象物の表面から間隔をおいて設けられ、前記電子線の照射で前記検査対象物の周囲に発生した静電界の強度を測定するセンサと、
前記静電界の前記強度を画像化し、前記静電界の画像を作成する画像化部とを備え、
前記検査対象物と前記センサとを相対的に移動させることにより、前記画像化部で前記静電界の前記強度の空間分布を画像化することを特徴とする解析装置。
前記検査対象物を載置するステージと、
前記検査対象物の表面から間隔をおいて設けられ、前記電子線の照射で前記検査対象物の周囲に発生した静電界の強度を測定するセンサと、
前記静電界の前記強度を画像化し、前記静電界の画像を作成する画像化部とを備え、
前記検査対象物と前記センサとを相対的に移動させることにより、前記画像化部で前記静電界の前記強度の空間分布を画像化することを特徴とする解析装置。
(付記7) 前記電子線の照射で前記検査対象物から発生した二次電子の強度を検出する検出器を更に有し、
前記画像化部が、前記二次電子の強度に基づいて前記検査対象物の電子線顕微鏡像を作成し、前記電子線顕微鏡像と前記静電界の前記画像とを重ね合わせることを特徴とする付記6に記載の解析装置。
前記画像化部が、前記二次電子の強度に基づいて前記検査対象物の電子線顕微鏡像を作成し、前記電子線顕微鏡像と前記静電界の前記画像とを重ね合わせることを特徴とする付記6に記載の解析装置。
(付記8) 前記検査対象物と前記センサとの前記相対的な移動は、前記ステージを水平面内で移動させることにより行われることを特徴とする付記6に記載の解析装置。
(付記9) 前記センサは、前記静電界に曝されるプローブがゲートに接続されたFETを供え、前記静電界の強度を前記FETのソースドレイン電流の大きさで捉えることを特徴とする付記6に記載の解析装置。
(付記10) 前記プローブの先端は針状であることを特徴とする付記9に記載の解析装置。
1…解析装置、2…チャンバ、3…半導体装置、4…絶縁体、5…ステージ、6…電子線源、7…集束レンズ、8…対物レンズ、9…直流電源、10…第2の信号線、11…第3の信号線、12…アンプ、13…センサ、13a…プローブ、14…画像化部、15…表示部、16…ステージ制御部、19…第1の信号線、20…第4の信号線、21…第5の信号線、22…検出器、30…シリコン基板、31…ソースドレイン領域、32…層間絶縁膜、33…ゲート電極、41…n型領域、42…p型領域、43…ゲート電極、EB…電子線。
Claims (5)
- 検査対象物に電子線を照射し、前記検査対象物の周囲に静電界を発生させるステップと、
前記検査対象物の表面から間隔をおいてセンサを配し、前記検査対象物と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする解析方法。 - 前記検査対象物の表面から間隔をおいて検出器を配し、前記検査対象物と前記検出器とを相対的に移動させることにより、前記電子線の照射で前記検査対象物から発生した二次電子の強度の空間分布を前記検出器で取得するステップと、
前記二次電子の前記強度の前記空間分布を画像化することにより、前記検査対象物の電子線顕微鏡像を作成するステップと、
前記静電界の前記画像と前記電子顕微鏡像とを重ね合わせるステップと、
を更に有することを特徴とする請求項1に記載の解析方法。 - 前記検査対象物として、pn接合を備えた半導体装置を用い、
前記検査対象物に電子線を照射するステップにおいて、前記半導体装置の前記pn接合に到達する加速電圧で前記検査対象物に前記電子線を照射することを特徴とする請求項1又は請求項2に記載の解析方法。 - 半導体装置に電子線を照射し、前記半導体装置の周囲に静電界を発生させるステップと、
前記半導体装置の表面から間隔をおいてセンサを配し、前記半導体装置と前記センサとを相対的に移動させることにより、前記センサにより前記静電界の強度の空間分布を取得ステップと、
前記空間分布を画像化することにより、前記静電界の画像を作成するステップと、
を有することを特徴とする半導体装置の製造方法。 - 検査対象物に電子線を照射する電子線源と、
前記検査対象物を載置するステージと、
前記検査対象物の表面から間隔をおいて設けられ、前記電子線の照射で前記検査対象物の周囲に発生した静電界の強度を測定するセンサと、
前記静電界の前記強度の空間分布を画像化し、前記静電界の画像を作成する画像化部とを備え、
前記検査対象物と前記センサとを相対的に移動させることにより、前記画像化部で前記静電界の前記強度の空間分布を画像化することを特徴とする解析装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224139A JP2012079939A (ja) | 2010-10-01 | 2010-10-01 | 解析装置、解析方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224139A JP2012079939A (ja) | 2010-10-01 | 2010-10-01 | 解析装置、解析方法、及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012079939A true JP2012079939A (ja) | 2012-04-19 |
Family
ID=46239835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224139A Withdrawn JP2012079939A (ja) | 2010-10-01 | 2010-10-01 | 解析装置、解析方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012079939A (ja) |
-
2010
- 2010-10-01 JP JP2010224139A patent/JP2012079939A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111564384B (zh) | 检查装置及检查方法 | |
JP7033225B2 (ja) | 検査方法、検査装置、及びマーキング形成方法 | |
US8941824B2 (en) | Semiconductor inspection method and semiconductor inspection apparatus | |
JP2017502484A (ja) | 検査、テスト、デバッグ、及び表面の改変のための電子ビーム誘導プラズマプローブの適用 | |
US11719746B2 (en) | Semiconductor inspection device | |
Aaron Falk | Advanced LIVA/TIVA Techniques | |
US20160370425A1 (en) | Particle Beam Heating to Identify Defects | |
WO2021166496A1 (ja) | 半導体故障解析装置及び半導体故障解析方法 | |
JP6594434B2 (ja) | 回路検査方法および試料検査装置 | |
JP2010181288A (ja) | 半導体集積回路の解析装置及び解析方法 | |
JP2010197051A (ja) | 故障解析装置 | |
JP2010103320A (ja) | 半導体検査装置 | |
JP2007127590A (ja) | 半導体装置の検査方法および装置 | |
JP2012079939A (ja) | 解析装置、解析方法、及び半導体装置の製造方法 | |
JP2006337203A (ja) | 位置出し方法と装置 | |
WO2021250984A1 (ja) | 半導体検査方法及び半導体検査装置 | |
US7250758B2 (en) | Inspection method and apparatus using scanning laser SQUID microscope | |
WO2022219695A1 (ja) | 試料検査装置、検査システム、薄片試料作製装置および試料の検査方法 | |
JP5333150B2 (ja) | 静電解析方法及び静電解析装置 | |
JP2012208100A (ja) | 半導体素子の故障解析方法及び故障解析装置 | |
Nikawa et al. | The combinational or selective usage of the laser SQUID microscope, the non-bias laser terahertz emission microscope, and fault simulations in non-electrical-contact fault localization | |
Yoshida et al. | 3-D EBIC technique using FIB and EB double beam system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131203 |