JP2009170720A - レイアウトパターン検査装置およびレイアウトパターンの検査方法 - Google Patents

レイアウトパターン検査装置およびレイアウトパターンの検査方法 Download PDF

Info

Publication number
JP2009170720A
JP2009170720A JP2008008307A JP2008008307A JP2009170720A JP 2009170720 A JP2009170720 A JP 2009170720A JP 2008008307 A JP2008008307 A JP 2008008307A JP 2008008307 A JP2008008307 A JP 2008008307A JP 2009170720 A JP2009170720 A JP 2009170720A
Authority
JP
Japan
Prior art keywords
circuit pattern
dangerous
dangerous circuit
design layout
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008008307A
Other languages
English (en)
Inventor
Aki Nakajo
朱希 中条
Tatsuya Maruyama
達也 丸山
Isao Miyazaki
功 宮崎
Yuji Sasaki
裕二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008008307A priority Critical patent/JP2009170720A/ja
Publication of JP2009170720A publication Critical patent/JP2009170720A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】設計レイアウトに起因する危険箇所を容易に観察可能なレイアウトパターン検査装置を得ること。
【解決手段】設計レイアウトデータから危険回路パターンを抽出する手段と、検査すべき優先度が所定の値以上の危険回路パターンの図形情報と設計レイアウト上の座標情報とを含む抽出エラー図形情報を抽出する手段と、抽出エラー図形情報の設計レイアウト上の座標情報を設計に使用するフォトマスクを基準とした危険回路パターン座標情報に変換する手段と、設計レイアウトデータから危険回路パターン座標情報近傍の切出設計レイアウトデータを切出す手段と、ウェハ上の検査を行うチップと危険回路パターンを含む検査位置とを指定した検査レシピとウェハ上のチップ配置情報とに基づいて作製されたウェハ上の危険回路パターンを撮像する手段と、撮像画像と切出設計レイアウトデータとを比較し危険回路パターンの製造への影響度の高さを判定する手段と、を備える。
【選択図】 図1

Description

この発明は、半導体装置などの設計レイアウトに基づいて配線の製造を行う場合に、実際に製造されたレイアウトパターンの危険箇所を検査するレイアウトパターン検査装置およびレイアウトパターンの検査方法に関するものである。
半導体装置の製造においては、多種多様な検査装置を用いてウェハ上の出来栄えを観察することによって、半導体製造装置の製造条件を補正して、半導体集積回路を作製している。特に、半導体基板上に形成された寸法測定パターンに電子線を照射して、その寸法測定パターンを測定する測長SEM(Scanning Electron Microscope)装置を用いた検査は、回路の出来栄えを観察しており、半導体集積回路の特性を確認する上でも、重要な検査工程の1つである。
この測長SEM装置を用いて、設計レイアウト上の任意の位置をウェハ上で観察する際には、ウェハ上の測定箇所の指定が必要である。従来では、人手によって測定箇所の設計レイアウトの画像データと、測定座標を記載した作業指示書を作成し、装置オペレータがその作業指示書を基に検査装置のレシピを作成して、ウェハ上の測定を実施していた。このような方法での検査では、測定箇所を指定する作業指示書の準備作業にかかる負担が大きく、また、装置オペレータによる測定誤差が生じる。さらに、製品ウェハ上にて、全ウェハを測定することは現実的に困難であった。
つまり、従来では、設計起因の危険箇所を任意に抽出し、抽出したその危険箇所に対応する回路の設計レイアウト上の任意パターンを測定箇所として、量産工場における製品ウェハを迅速かつ正確に測定することができなかった。その結果、量産歩留りの向上や、製品開発期間の短縮を実現することができないという問題点があった。
そこで、このような設計レイアウト上の任意の位置を測定するために、設計レイアウトデータと測定座標情報を活用して検査を行う形状検査システムが、従来提案されている(たとえば、特許文献1参照)。この特許文献1に記載の形状検査システムは、回路の設計データを記憶する回路データ記憶装置と、設計データ、フォトマスクのパターン観察画像、およびフォトマスクの投影パターン観察画像のそれぞれの座標情報ファイルを作成する座標ファイル作成部と、座標情報ファイルを基に、設計データ、フォトマスクのパターン観察画像、および投影パターン観察画像のそれぞれに含まれる回路パターンの同一座標部分を画像出力する画像インタフェースと、を備えている。
特開2006−78589号公報
しかしながら、上記の特許文献1に記載の従来の技術では、フォトマスク上のパターンは、露光装置を用いてウェハ上で繰り返し縮小投影されているが、フォトマスク上のパターンがウェハ上ではどの配置位置で投影されているかを示すショット配置情報の記載がないので、量産工場におけるウェハ上の測定箇所を特定することができなかった。そのため、設計起因の危険箇所を量産工場における製品ウェハ上で、測定箇所を迅速かつ正確に検出することができないという問題点があった。
この発明は、上記に鑑みてなされたもので、半導体集積回路などの配線を有する装置を設計レイアウトに基づいて製造する際に、設計レイアウトに起因する危険箇所を容易に観察可能なレイアウトパターン検査装置およびレイアウトパターンの検査方法を得ることを目的とする。
上記目的を達成するため、この発明の一実施の形態によるレイアウトパターン検査装置は、設計レイアウトデータからシミュレーションによって危険回路パターンを抽出する危険回路パターン抽出手段と、抽出された危険回路パターンから、検査すべき優先度が所定の値以上の危険回路パターンの図形情報と設計レイアウト上の座標情報とを含む抽出エラー図形情報を抽出する危険回路パターン分類手段と、抽出エラー図形情報の設計レイアウト上の座標情報を、設計に使用するフォトマスクを基準とした危険回路パターン座標情報に変換する危険回路パターン座標変換手段と、設計レイアウトデータから、危険回路パターン座標情報近傍の切出設計レイアウトデータを切出す設計レイアウトデータ切出手段と、ウェハ上の検査を行うチップとこのチップ内での危険回路パターンを含む検査位置とを指定した検査レシピと、ウェハ上のチップ配置情報とに基づいて、設計レイアウトデータにしたがって実際に作製されたウェハ上の危険回路パターンの画像を撮像する危険回路パターン観察手段と、撮像された危険回路パターンの画像と切出設計レイアウトデータとを比較し、危険回路パターンの製造への影響度の高さを判定する危険回路パターン影響測定手段と、を備えることを特徴とする。
この発明の一実施の形態によれば、設計起因の危険箇所の出来栄えを量産工場でチェックし、量産歩留り損失箇所を迅速に特定することができる。その結果、量産歩留りを向上させ、製品開発期間を短縮することができるという効果を有する。
以下に添付図面を参照して、この発明にかかるレイアウトパターン検査装置およびレイアウトパターンの検査方法の好適な実施の形態を詳細に説明する。なお、以下では、レイアウトパターン検査装置およびレイアウトパターンの検査方法を半導体装置の製造に適用した場合を例に挙げて説明するが、この実施の形態によりこの発明が限定されるものではない。
図1は、この発明にかかるレイアウトパターン検査装置の機能構成を模式的に示すブロック図である。このレイアウトパターン検査装置10は、入力部11と、表示部12と、危険回路パターン抽出部13と、抽出危険回路パターン記憶部14と、危険回路パターン分類部15と、危険回路パターンデータ記憶部16と、マスクデータ記憶部17と、設計情報記憶部18と、危険回路パターン座標変換部19と、危険回路パターン表示処理部20と、設計レイアウトデータ切出部21と、検査情報記憶部22と、検査レシピ作成部23と、危険回路パターン観察部24と、危険回路パターン測定部25と、危険回路パターン影響測定部26と、これらの各処理部を制御する制御部27と、を備える。
入力部11は、使用者との間の入力インタフェースとなる部分であり、使用者による各種のコマンドやデータの入力を受け付ける。キーボードやマウス、コマンドと対応付けられたボタンなどによって構成される。また、表示部12は、当該レイアウトパターン検査装置10で処理した結果などを表示する機能を有し、液晶表示装置などの表示装置によって構成される。
危険回路パターン抽出部13は、設計レイアウトデータ上での危険回路パターンを抽出する。ここで、設計レイアウトの回路パターンを起因として生じる半導体集積回路の特性が得られない不具合に、回路パターンの断線不良やショート不良などがあるが、この明細書では、このような不具合が発生する可能性のある回路パターンを危険回路パターンと定義する。また、抽出危険回路パターン記憶部14は、危険回路パターン抽出部13によって抽出された危険回路パターンをエラー図形配置情報として記憶する。
危険回路パターン抽出部13として、たとえば市販のリソグラフィシミュレータを使用することができる。量産工場にて露光処理を実施する際に、フォトマスクの描画誤差や、ウェハ面内での高さのばらつき、露光装置のレンズ収差のばらつき、チップ内での高さのばらつきなどのウェハ製造上のばらつきが存在する。そこで、危険回路パターンを抽出する際に、ウェハ製造上のばらつきを考慮して、露光装置の設定項目(露光量およびフォーカス)をシミュレーションにて変動させて、危険箇所となる場所から危険回路パターンを抽出する。このとき、抽出した危険回路パターンについて、所定の基準にしたがって検査すべき優先度を求める。たとえば、シミュレーションによる露光装置の設定項目の変動量が最小で危険箇所となる場所を含む危険回路パターンを、検査すべき優先度の高い危険回路パターンとする。
危険回路パターン分類部15は、抽出危険回路パターン記憶部14に記憶される抽出危険回路パターンのうち、検査すべき優先度の高い危険回路パターンを抽出する。具体的には、抽出危険回路パターン記憶部14に記憶された危険回路パターンのうち、所定の優先度以上のものを抽出する。
危険回路パターンデータ記憶部16は、危険回路パターン分類部15によって分類された検査すべき優先度の高い危険回路パターンを抽出エラー図形情報として記憶する。この抽出エラー図形情報には、危険回路パターンの図形情報と、その設計レイアウト上での座標情報を含んでいる。また、危険回路パターンデータ記憶部16は、後述する危険回路パターン座標変換部19によって危険回路パターンの設計レイアウト上での座標位置を、フォトマスクを基準とする座標位置に変換した危険回路パターン座標情報と、後述する設計レイアウトデータ切出部21によって切出された危険回路パターンである切出設計レイアウトデータも記憶する。
マスクデータ記憶部17は、ウェハ内のチップの配置を規定するチップ配置情報と、フォトマスク内のフォトマスク有効領域の配置を規定するフォトマスク有効領域配置情報と、を記憶する。また、設計情報記憶部18は、フォトマスク有効領域内の階層化されたセルの配置関係を示す設計レイアウトデータを記憶する。
図2−1は、ウェハ上での回路パターンの位置関係を示す図であり、図2−2は、フォトマスク上での回路パターンの位置関係を示す図である。フォトマスクは、ガラス基板上に設計レイアウト上の回路パターンが描画されたものである。そして、設計レイアウト上の回路パターンは、露光装置からの投影光によって、ウェハ上に塗布されたレジストと呼ばれる感光性の組成物にフォトマスク上の回路パターンが繰り返し縮小投影されることによって形成される。このウェハ上で縮小投影される単位をチップと定義し、半導体集積回路はチップで構成されている。図2−1に示されるように、ウェハ100内の小さな矩形の領域がチップ110である。
また、図2−2に示されるように、フォトマスク120上で、設計レイアウトの回路パターン150は、セル141,142と呼ばれる階層化された領域で定義されている。さらに、設計レイアウトでセル141,142の配置が可能な領域をフォトマスク有効領域130と定義する。図2−2で、フォトマスク120の左下隅の点Opmが、フォトマスク120を基準とした座標系の原点に取られ、フォトマスク有効領域130の中心Opeがフォトマスク有効領域130を基準とした座標系の原点に取られる。また、各セル141,142は、フォトマスク有効領域130を基準とした座標系によって、その位置が特定される。
これらの図に示されるように、図2−1のウェハ100内のチップ110の1つは、図2−2のフォトマスク120と対応している。そのため、危険回路パターンの位置は、ウェハ100上でのチップ110の位置と、フォトマスク120上でのフォトマスク有効領域130の位置と、フォトマスク有効領域130上でのセル141,142の位置(セルが階層化されているときには下位のセル141上での上位のセル142の位置)と、セル142上での危険回路パターン150の位置と、いう順番によって決定することができる。
このような関係があるので、マスクデータ記憶部17に記憶されるチップ配置情報は、図2−1に示されるウェハ100上でのチップ110の位置となり、フォトマスク有効領域配置情報は、図2−2に示されるフォトマスク120上でのフォトマスク有効領域130の位置となる。また、設計情報記憶部18に記憶される設計レイアウトデータは、図2−2に示されるフォトマスク有効領域130上でのセル141,142の位置、またはこれに加えてセル141,142が階層化されている場合には、下位のセル141上での上位のセル142の位置)と、セル141,142上での回路パターン150の位置となる。
危険回路パターン座標変換部19は、危険回路パターンデータ記憶部16中の抽出エラー図形情報と、設計情報記憶部18中の設計レイアウトデータ(=フォトマスク有効領域を基準座標とする)と、マスクデータ記憶部17中のフォトマスク有効領域配置情報と、を用いて、抽出エラー図形情報に含まれる危険回路パターンの座標情報を、フォトマスクを基準とした座標情報に変換する。危険回路パターンのフォトマスクを基準とした座標系での座標位置は、危険回路パターン座標情報として、危険回路パターンデータ記憶部16の抽出エラー図形情報に対応付けられて記憶される。
危険回路パターン表示処理部20は、危険回路パターンデータ記憶部16中の危険回路パターン座標情報と、設計情報記憶部18中の設計レイアウトデータとから、フォトマスク上での危険回路パターンのイメージを作成し、表示部12に表示する機能を有する。
設計レイアウトデータ切出部21は、危険回路パターンデータ記憶部16中の危険回路パターン座標情報と、設計情報記憶部18中の設計レイアウトデータとから、危険回路パターン近傍の設定レイアウトデータを切出し、切出設計レイアウトデータとして、危険回路パターンデータ記憶部16に格納する。この切出設計レイアウトデータは、危険回路パターン近傍の他の配線などのレイアウトデータを含む点で、危険回路パターン抽出部13によって抽出される危険回路パターン(エラー図形配置情報)とは異なる。
図3−1〜図3−2は、危険回路パターンの切出し方法の一例を示す図である。図3−1では、危険回路パターン図形(エラー図形)151の中心座標152から、任意に設定した指定サイズaに含まれる図形を切出す方法を示している。ここで、危険回路パターンデータ記憶部16中の危険回路パターン座標情報のX,Y軸方向のそれぞれの最大値と最小値の平均を中心座標と定義する。なお、ウェハ上の互いに直交する2つの方向をX軸およびY軸としている。そして、設計レイアウトデータ切出部21は、上記のようにして算出した中心座標152からX,Y軸方向での指定サイズaに含まれるすべての回路パターンの切出を行う。ここで、X軸方向の指定サイズとY軸方向の指定サイズとを異ならせるようにしてもよい。
また、図3−2では、危険回路パターン151の外形から、任意に指定した指定サイズaに含まれる図形を切出す方法を示している。この場合には、設計レイアウトデータ切出部21は、危険回路パターン151のX,Y軸のそれぞれの最大値から、X,Y軸の正方向に指定サイズaだけ延ばした位置に直線153を引き、また、危険回路パターン151のX,Y軸のそれぞれの最小値から、X,Y軸の負方向に指定サイズaだけ延ばした位置に直線154を引き、これらの直線153,154で囲まれる回路パターンの切出を行う。ここでも、X軸方向の指定サイズとY軸方向の指定サイズとを異ならせるようにしてもよい。
このように危険回路パターン近傍の設計レイアウトデータの切出を行うことで、操作時間の短縮を図ることができる。これは、設計レイアウトの画像データは、数ギガバイトから大きいもので数百ギガバイトのデータ容量を有するために、データ送信時間や画像操作時間に多くの時間を必要とするので、このように必要な画像情報だけを切出すことで、容量の削減が図られるためである。
検査情報記憶部22は、検査レシピと、測定結果画像と、測定計測情報と、を記憶する。検査レシピは、観察するウェハ上のチップの位置とそのチップ上の危険回路パターンと、観察した危険回路パターンの測定する図形位置と、を含む。測定結果画像は、後述する危険回路パターン観察部24によって観察された危険回路パターンの画像である。測定計測情報は、後述する危険回路パターン測定部25による測定結果画像と切出設計レイアウトデータの危険回路パターンの検査レシピによって指定される箇所の寸法測定結果である。
検査レシピ作成部23は、検査レシピに危険回路パターンデータ記憶部16に記憶された危険回路パターン座標情報を埋め込み、検査レシピを作成する。なお、検査レシピは、上述したように、観察するウェハ上のチップ位置の指定が必要なので、このチップ位置が指定された検査レシピは、予め使用者によって、マスクデータ記憶部17中のチップ配置情報を用いて作成されている。検査レシピ作成部23は、この検査レシピに危険回路パターン座標情報を埋め込む処理を行う。これによって、ウェハ上の検査すべきチップと、そのチップ内の検査すべき箇所とを含む検査レシピが完成する。
危険回路パターン観察部24は、検査情報記憶部22の検査レシピに基づいて、対象となるウェハ上のチップの危険回路パターンを撮像する機能を有する。この危険回路パターン観察部24は、ウェハ上の危険回路パターンを画像として撮像することが可能な撮像装置であればよく、2次電子像や反射電子像などを撮像することができるSEMなどを用いることができる。撮像した画像は、測定結果画像として検査情報記憶部22に格納される。
危険回路パターン測定部25と、検査情報記憶部22中の測定結果画像と、危険回路パターンデータ記憶部16中の切出設計レイアウトデータから、検査情報記憶部22の検査レシピに基づいて、測定する危険回路パターンの所定の位置の寸法を測定し、その測定結果を測定計測情報として検査情報記憶部22に格納する。
危険回路パターン影響測定部26は、実際の危険回路パターンと、その位置における設計レイアウトデータ(切出設計レイアウトデータ)とを比較し、危険回路パターンの製造への影響度を測定する。危険回路パターンの製造への影響度の測定方法として、たとえば、検査情報記憶部22中の測定結果画像と、危険回路パターンデータ記憶部16の切出設計レイアウトデータとを重ね合わせ、2つの図形で重なっていない箇所の面積を測定し、測定結果の中で面積が大きいものから順に危険回路パターンの製造への影響度が高いと定義する方法がある。この場合、2つの図形で重なっていない箇所の面積が所定値以上のもののみを抽出することで、危険回路パターンの製造への影響度が高いとみなされるもののみを効果的に抽出できる。また、他の方法として、検査情報記憶部22中の測定計測情報と、危険回路パターンデータ記憶部16の切出設計レイアウトデータの同じ箇所の寸法を測定し、測定結果の中で両者の誤差が大きいものから順に危険回路パターンの製造への影響度が高いと定義する方法もある。この場合も、測定結果の両者の誤差が所定値以上のもののみを抽出することで、危険回路パターンの製造への影響度が高いとみなされるもののみを効果的に抽出できる。
以上のような構成を有するレイアウトパターン検査装置10は、たとえば半導体装置の検査に使用される測長SEM検査装置に上記した機能を有する処理部を追加することによって構成することができる。
つぎに、このような構成を有するレイアウトパターン検査装置10におけるレイアウトパターンの検査方法について説明する。図4は、この発明にかかるレイアウトパターンの検査方法の処理手順の一例を示すフローチャートである。なお、ここでは、半導体装置を製造する量産工場で行う場合を例に挙げて説明する。また、最初に予め半導体装置を製造する際に必要な設計レイアウトデータが使用者によってレイアウトパターン検査装置10に入力されており、この半導体装置の製造におけるウェハ内のチップ配置情報とフォトマスク内でのマスク有効領域配置情報はマスクデータ記憶部17に記憶されており、フォトマスク有効領域でのセル配置を示す設計レイアウト情報は設計情報記憶部18に記憶されているものとする。さらに、ウェハ上の測定を行うチップのみを指定した検査レシピも、使用者によって予め作成され、検査情報記憶部22に記憶されているものとする。
まず、レイアウトパターン検査装置10の危険回路パターン抽出部13は、使用者によって予め入力された設計レイアウトデータを用いて、量産工場で露光処理をする際のウェハ製造上のばらつきのシミュレーションを行って、危険回路パターンを抽出する。このとき、量産工場で検査すべき優先度も付す(ステップS11)。この検査優先度が付された危険回路パターンは、エラー図形配置情報として、抽出危険回路パターン記憶部14に記憶される。
ついで、危険回路パターン分類部15は、抽出危険回路パターン記憶部14に記憶されたエラー図形配置情報のうち、検査優先度が所定の優先度よりも高いものを抽出し(ステップS12)、抽出エラー図形情報として危険回路パターンデータ記憶部16に記憶する。この抽出エラー図形情報には、危険回路パターンの図形情報と、その座標情報とを含む。
その後、危険回路パターン座標変換部19は、危険回路パターンデータ記憶部16に記憶されている抽出エラー図形情報中の危険回路パターンを取得し、設計レイアウト上での座標情報を、設計情報記憶部18中の設計レイアウト情報とマスクデータ記憶部17中のフォトマスク有効領域配置情報とを用いて、フォトマスク上での座標情報に変換する(ステップS13)。具体的には、抽出エラー図形情報中の座標情報に対応する位置(座標)を設計レイアウト情報から求め、その座標をフォトマスク有効領域配置情報を用いて、フォトマスクを基準とした危険回路パターンの座標情報に変換する。そして、危険回路パターン座標変換部19は、変換したフォトマスクを基準とした危険回路パターンの座標を危険回路パターン座標情報として危険回路パターンデータ記憶部16に記憶する。
ついで、危険回路パターン表示処理部20は、危険回路パターンデータ記憶部16の危険回路パターン座標情報と、設計情報記憶部18の設計レイアウトデータと、マスクデータ記憶部17のフォトマスク有効領域配置情報と、を用いて、フォトマスク上での危険回路パターンの設計レイアウトデータを表示部12に表示させるためのイメージを作成し、表示部12に表示する(ステップS14)。
その後、設計レイアウトデータ切出部21は、危険回路パターンデータ記憶部16の危険回路パターン座標情報と、設計情報記憶部18の設計レイアウトデータと、マスクデータ記憶部17のフォトマスク有効領域配置情報と、を用いて、危険回路パターンの近傍の設計レイアウトデータの切出しを行う(ステップS15)。なお、この危険回路パターン近傍の設計レイアウトデータの切出しは、上述した図3−1や図3−2などの方法によって行うことが可能である。切出した設計レイアウトデータは、切出設計レイアウトデータとして、危険回路パターンデータ記憶部16に記憶される。
ついで、検査レシピ作成部23は、検査情報記憶部22から検査レシピを取得し、危険回路パターンデータ記憶部16中の危険回路パターン座標情報を検査箇所として設定して、検査レシピを完成させる(ステップS16)。この検査レシピは、検査情報記憶部22に記憶される。
その後、危険回路パターン観察部24は、検査情報記憶部22中の検査レシピから観察するウェハ上のチップを特定し、検査レシピ中のウェハ上でのチップ位置を特定するチップ配置情報(マスクデータ記憶部17に記憶されているチップ配置情報)と、危険回路パターン座標情報(危険回路パターンデータ記憶部16中の危険回路パターン座標情報)と、を用いて、ウェハ上の観察位置を算出し、作製された半導体装置を自動観察し、危険回路パターン近傍を撮像する(ステップS17)。撮像した画像は、測定結果画像として検査情報記憶部22に記憶される。
また、危険回路パターン測定部25は、検査情報記憶部22中の検査レシピで指定される危険回路パターンの測定箇所の寸法を測定し(ステップS18)、その結果を測定計測情報として検査情報記憶部22に記憶する。
その後、危険回路パターン影響測定部26は、検査情報記憶部22中の測定結果画像と、危険回路パターンデータ記憶部16中の切出設計レイアウトデータとを重ね合わせ、危険回路パターンの製造への影響度の高さを判定する(ステップS19)。この危険回路パターンの製造への影響度の高さの判定は、上述したように、測定結果画像と切出設計レイアウトデータとを重ね合わせ、図形同士で重なっていない箇所の面積を測定し、その面積の大きさによって判定する方法や、測定計測情報と切出設計レイアウトデータ上の同じ箇所の寸法とを比較し、その誤差の大きさによって判定する方法がある。なお、これらの方法のうち一方のみを用いて判定を行ってもよいし、2つの方法を用いて判定を行ってもよい。判定の結果、危険回路パターンの製造への影響が大きいものについては、危険回路パターン影響測定部26は、使用者へ注意を促す画面を表示部12に表示する。以上によって、レイアウトパターンの検査方法が終了する。
なお、上述した説明では、設計レイアウトデータ上のチップ箇所を対象としていたが、その周辺のTEG(Test Element Group)のスクライブ領域も測定対象とすることができる。また、上述した説明では、危険回路パターン観察部24と危険回路パターン測定部25として、測長SEM検査装置に適用する場合を例に挙げて説明したが、半導体装置の設計レイアウト上のパターンを実際のパターンと比較することができる検査装置の測定にも同様に適用することができる。さらに、半導体装置の製造以外にも、液晶ディスプレイの製造など露光装置などを用いてパターンを転写する製品について、その製品上での出来栄えを判定する用途にも利用することができる。
この実施の形態によれば、回路の設計レイアウト上の任意のパターンを量産工場の製品ウェハで正確に観察することが可能となり、量産工場で製造されるウェハ上で、設計レイアウトデータ上の危険回路パターンを、人手を要さずに一連の作業として迅速かつ正確に観察し、測定することができるという効果を有する。
以上のように、この発明にかかるレイアウトパターン検査装置は、半導体装置を量産する工場での検査に有用である。
この発明によるレイアウトパターン検査装置の機能構成を模式的に示すブロック図である。 ウェハ上での回路パターンの位置関係を示す図である。 フォトマスク上での回路パターンの位置関係を示す図である。 危険回路パターンの切出し方法の一例を示す図である。 危険回路パターンの切出し方法の一例を示す図である。 この発明によるレイアウトパターンの検査方法の処理手順の一例を示すフローチャートである。
符号の説明
10 レイアウトパターン検査装置
11 入力部
12 表示部
13 危険回路パターン抽出部
14 抽出危険回路パターン記憶部
15 危険回路パターン分類部
16 危険回路パターンデータ記憶部
17 マスクデータ記憶部
18 設計情報記憶部
19 危険回路パターン座標変換部
20 危険回路パターン表示処理部
21 設計レイアウトデータ切出部
22 検査情報記憶部
23 検査レシピ作成部
24 危険回路パターン観察部
25 危険回路パターン測定部
26 危険回路パターン影響測定部
27 制御部
100 ウェハ
110 チップ
120 フォトマスク
130 フォトマスク有効領域
141,142 セル
150 回路パターン
151 危険回路パターン

Claims (5)

  1. 配線パターンを含む設計レイアウトデータから、所定の特性が得られない回路パターンを危険回路パターンとして抽出し、検査すべき優先度を付す危険回路パターン抽出手段と、
    前記危険回路パターン抽出手段で抽出された前記危険回路パターンから、検査すべき優先度が所定の値以上の危険回路パターンの図形情報と設計レイアウト上の座標情報とを含む抽出エラー図形情報を抽出する危険回路パターン分類手段と、
    前記抽出エラー図形情報の前記設計レイアウト上の座標情報を、設計に使用するフォトマスクを基準とした座標である危険回路パターン座標情報に変換する危険回路パターン座標変換手段と、
    前記設計レイアウトデータから、前記危険回路パターン座標情報近傍の図形である切出設計レイアウトデータを切出す設計レイアウトデータ切出手段と、
    ウェハ上の検査を行うチップと前記チップ内での前記危険回路パターンを含む検査位置とを指定した検査レシピと、前記ウェハ上の前記フォトマスクの投影位置に対応するチップ形成位置を示すチップ配置情報とに基づいて、前記設計レイアウトデータにしたがって実際に作製されたウェハ上の危険回路パターンの画像を撮像する危険回路パターン観察手段と、
    前記危険回路パターン観察手段で撮像された危険回路パターンの画像と、前記設計レイアウト切出手段で切出された前記切出設計レイアウトデータとを比較し、危険回路パターンの製造への影響度の高さを判定する危険回路パターン影響測定手段と、
    を備えることを特徴とするレイアウトパターン検査装置。
  2. 前記危険回路パターン影響測定手段は、前記危険回路パターンの画像と前記切出設計レイアウトデータとを重ね合わせ、図形同士で重なっていない箇所の面積の大きさによって、危険回路パターンの製造への影響度の高さを判定することを特徴とする請求項1に記載のレイアウトパターン検査装置。
  3. 前記危険回路パターン観察手段で撮像された危険回路パターンの画像から、所定の位置の寸法を測定する危険回路パターン測定手段をさらに備え、
    前記危険回路パターン影響測定手段は、前記危険回路パターン影響測定手段で測定された寸法と、前記設計レイアウト切出手段で切出された切出設計レイアウトデータ上の対応する位置の寸法との誤差の大きさによって、危険回路パターンの製造への影響度の高さを判定することを特徴とする請求項1に記載のレイアウトパターン検査装置。
  4. 前記検査レシピ中の前記チップ内での前記危険回路パターンを含む検査位置に、前記危険回路パターン座標変換手段で変換された危険回路パターン座標情報を設定して前記検査レシピを作成する検査レシピ作成手段をさらに備えることを特徴とする請求項1〜3のいずれか1つに記載のレイアウトパターン検査装置。
  5. 配線パターンを含む設計レイアウトデータから、所定の特性が得られない回路パターンを危険回路パターンとして抽出し、検査すべき優先度を付す第1の工程と、
    前記危険回路パターンから、検査すべき優先度が所定の値以上の危険回路パターンの図形情報と設計レイアウト上の座標情報とを含む抽出エラー図形情報を抽出する第2の工程と、
    前記抽出エラー図形情報の前記設計レイアウト上の座標情報を、設計に使用するフォトマスクを基準とした座標である危険回路パターン座標情報に変換する第3の工程と、
    前記設計レイアウトデータから、前記危険回路パターン座標情報近傍の図形である切出設計レイアウトデータを切出す第4の工程と、
    ウェハ上の検査を行うチップと前記チップ内での前記危険回路パターンを含む検査位置とを指定した検査レシピと、前記ウェハ上の前記フォトマスクの投影位置に対応するチップ形成位置を示すチップ配置情報とに基づいて、前記設計レイアウトデータにしたがって実際に作製されたウェハ上の危険回路パターンの画像を撮像する第5の工程と、
    撮像された前記危険回路パターンの画像と前記切出設計レイアウトデータとを比較し、危険回路パターンの製造への影響度の高さを判定する第6の工程と、
    を含むことを特徴とするレイアウトパターンの検査方法。
JP2008008307A 2008-01-17 2008-01-17 レイアウトパターン検査装置およびレイアウトパターンの検査方法 Pending JP2009170720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008008307A JP2009170720A (ja) 2008-01-17 2008-01-17 レイアウトパターン検査装置およびレイアウトパターンの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008008307A JP2009170720A (ja) 2008-01-17 2008-01-17 レイアウトパターン検査装置およびレイアウトパターンの検査方法

Publications (1)

Publication Number Publication Date
JP2009170720A true JP2009170720A (ja) 2009-07-30

Family

ID=40971563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008008307A Pending JP2009170720A (ja) 2008-01-17 2008-01-17 レイアウトパターン検査装置およびレイアウトパターンの検査方法

Country Status (1)

Country Link
JP (1) JP2009170720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145263A (ja) * 2010-01-18 2011-07-28 Nuflare Technology Inc 検査装置および検査方法
CN109284513A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 芯片版图的检测方法及装置、计算机可读存储介质、终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法
JP2005134520A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd マスクパターンデータ作成方法
JP2007103645A (ja) * 2005-10-04 2007-04-19 Hitachi High-Technologies Corp パターン検査方法
JP2007121181A (ja) * 2005-10-31 2007-05-17 Toshiba Corp パターン形状評価方法およびパターン形状評価プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法
JP2005134520A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd マスクパターンデータ作成方法
JP2007103645A (ja) * 2005-10-04 2007-04-19 Hitachi High-Technologies Corp パターン検査方法
JP2007121181A (ja) * 2005-10-31 2007-05-17 Toshiba Corp パターン形状評価方法およびパターン形状評価プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145263A (ja) * 2010-01-18 2011-07-28 Nuflare Technology Inc 検査装置および検査方法
CN109284513A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 芯片版图的检测方法及装置、计算机可读存储介质、终端
CN109284513B (zh) * 2017-07-20 2023-05-30 中芯国际集成电路制造(上海)有限公司 芯片版图的检测方法及装置、计算机可读存储介质、终端

Similar Documents

Publication Publication Date Title
JP4791267B2 (ja) 欠陥検査システム
JP5268532B2 (ja) 試料計測方法、及び計測装置
JP5433775B2 (ja) 撮像方法及び撮像装置
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
TWI692700B (zh) 智慧型的缺陷校正系統與其實施方法
JP5204979B2 (ja) 撮像レシピの生成方法
JP5479782B2 (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
JP5422411B2 (ja) 荷電粒子線装置によって得られた画像データの輪郭線抽出方法、及び輪郭線抽出装置
KR101623135B1 (ko) 패턴 평가 장치 및 패턴 평가 방법
JP2006512582A (ja) 検出されたウェハ欠陥座標値の変換
JP2011221264A (ja) 検査方法および検査装置
TW201334029A (zh) 圖案評估方法及圖案評估裝置
US20090202137A1 (en) Method and apparatus for image generation
JP2011222622A (ja) 検査方法およびその装置
JP2009194272A (ja) レビュー方法、およびレビュー装置
WO2014077303A1 (ja) 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム
JP2012173072A (ja) 検査装置および検査方法
JP2011222636A (ja) 検査装置,検査方法、及び欠陥座標補正方法
WO2010061771A1 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP5378266B2 (ja) 測定領域検出方法および測定領域検出プログラム
JP2009170720A (ja) レイアウトパターン検査装置およびレイアウトパターンの検査方法
JP5396407B2 (ja) パターン観察装置,レシピ作成装置,レシピ作成方法
JP2010190738A (ja) 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
JP2008261692A (ja) 基板検査システム及び基板検査方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604