JP2005134520A - マスクパターンデータ作成方法 - Google Patents

マスクパターンデータ作成方法 Download PDF

Info

Publication number
JP2005134520A
JP2005134520A JP2003368669A JP2003368669A JP2005134520A JP 2005134520 A JP2005134520 A JP 2005134520A JP 2003368669 A JP2003368669 A JP 2003368669A JP 2003368669 A JP2003368669 A JP 2003368669A JP 2005134520 A JP2005134520 A JP 2005134520A
Authority
JP
Japan
Prior art keywords
pattern
correction
mask
margin
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003368669A
Other languages
English (en)
Other versions
JP4507558B2 (ja
Inventor
Yasuko Tabata
康子 田端
Akio Mitsusaka
章夫 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003368669A priority Critical patent/JP4507558B2/ja
Publication of JP2005134520A publication Critical patent/JP2005134520A/ja
Application granted granted Critical
Publication of JP4507558B2 publication Critical patent/JP4507558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】複雑なLSIパターンにおいて、プロセス余裕度を保ちながら欠陥の無い高精度な近接効果補正マスクを短時間で提供することを課題とする。
【解決手段】設計データに対して近接効果補正を施す工程(S12)と、プロセス余裕度が劣化する箇所を抽出する工程(S13)と、抽出されたプロセス余裕度が劣化する箇所に対してパターン補正を行う工程(S14)とを行うことにより高精度なパターン形成を実現する。以上のように、本発明のマスクパターンデータ作成方法によれば、複雑なLSIパターンにおいて、プロセス余裕度を保ちながら補正欠陥の無い高精度な近接効果補正マスクを短時間で提供することができる。
【選択図】図7

Description

本発明は、フォトマスクのパターンデータを作成する方法に関するものである。
近年、半導体を用いた大規模集積回路装置(以下、LSIと称する。)の寸法の微細化により、LSI製造工程のひとつであるリソグラフィ工程において、光近接効果(Optical Proximity Effect)により生じるレチクル等に形成された設計パターンの寸法(マスク寸法)と該設計パターンがレジスト上に転写されてなる転写パターンの寸法(加工寸法)との差が無視できなくなってきている。これにより、設計パターンの寸法をそのままマスク寸法と対応させていたのでは、加工寸法が所望の設計寸法と一致しなくなるという問題が出てきている。それを回避するため、近接効果によって生じる加工寸法のマスク寸法に対する変動量を評価し、加工寸法が設計寸法に対して変動しないようにマスクレイアウトを修正したデータを作成する。例えば、回路パターンにおいて、加工寸法がマスク寸法よりも細くなる部分には、設計寸法よりもマスクパターン寸法を太くし、加工寸法がマスク寸法よりも太くなる部分には、設計寸法よりもマスクパターン寸法を細くなるように修正する。このような光近接効果を考慮したマスクパターンを近接効果補正(Optical Proximity Correction:OPC)パターンと呼ぶ。
従来の近接効果補正としては、例えば、特許文献1に記載されているものがあった。この特許文献1について図11を用いて説明する。
図11は、従来の近接効果補正フローを示すものである。ステップS01は、設計パターンデータをCPU内に読み込み、ラインとスペースの関係からプロセス余裕度が基準値に達していない配線パターンを設計パターンから抽出する工程である。プロセス余裕度が、ある基準を未達の場合には、ステップS02により、プロセス余裕度が基準値を達するように補正を施す。この補正は、ステップS03により、パターンピッチが原形の設計データのピッチと一定に保たれているかチェックされ、ステップS04により、配線容量が許容範囲内に収まっているか否かを判定される。次にステップS05により、補正後の配線パターンがデザインルールを満たしているかを判定する。ステップS03からステップS05までの判定を通ったデータに対して、ステップS06の近接効果補正が施され、ステップS07のマスク作製工程へと進む。
特開2002−131882号公報
しかしながら、上述のような従来のマスクパターン補正方法では、一次元的に見ると同じ環境のパターン内でマージンが少なくなるような場合に、全ての箇所で露光余裕度を満たして補正することが難しかった。実際のLSIパターンは、二次元的に広がりを持っているため、隣接するパターン幅やパターンまでの間隔の影響だけではなく、自分自身の長さの影響も受けて寸法変動を起こす。
図12を用いて具体的に説明する。
マスクパターン81は、露光工程によりレジストパターン82のように形成される。このパターンの中で、ラインパターンの中央は、パッド形状のパターン83の影響を受けて、レジストパターン84のように、局所的に細くなり露光余裕度が小さくなる場所が存在する。この局所的にマージンの少なくなるレジストパターン84が存在するのは、光学的な影響で、露光装置の光源の波長やレンズの特性によって、その位置やパターン劣化の度合いは異なる。従来例では、設計レイアウトを一次元的に取り扱い、その中で露光余裕度が小さくなるようなパターン幅とパターン間隔を抽出して設計パターンに変更を行っているため、図12のような二次元的な影響を考慮することができず、結果的にこのまま近接効果補正(OPC)を施しても、局所的なパターン劣化があるレジストパターン84については、余裕度を保った補正を施すことが難しいという問題点があった。
また、二次元的なレイアウトの影響により余裕度が劣化する場所が存在するために、OPC処理後のマスクデータ検証もしくは、マスク作製後のウェーハ上での実パターンの欠陥検証が必須となる。そして、マスクデータ検証、またはマスク作製後のウェーハ上でのパターン欠陥検証でパターン欠陥が発見された場合には、露光余裕度に応じて設計パターンを変更する従来例のステップS02の余裕度の基準を変更する等のルールの変更が必要となり、OPC処理からマスク再作製の工程をやり直すこととなる。そのため、良品マスクを得るまでに多大な時間のロスを生じることとなるという問題点があった。
また、設計ルールは同じであっても、二次元的なレイアウト、例えば配線パターンの長さやライン端の形状や大きさにはさまざまな組み合わせがあり、それぞれの組み合わせに応じて露光余裕度が劣化する場所を規定して、それぞれの箇所で露光余裕度を基準以上に保つように基準を決めることは非常に難しく、OPC処理後でないと余裕度が基準以上であるかどうかを検証できないといった問題点があった。
本発明は、前記従来の問題を解決し、複雑なLSIパターンにおいて、プロセス余裕度を保ちながら欠陥の無い高精度な近接効果補正マスクを短時間で提供することを目的とする。
前記従来の課題を解決するために、本発明の近接効果補正方法は、余裕度を保った設計データに変更する工程と、その変更後の設計データに対して近接効果補正を施す工程と近接効果補正後に余裕度が劣化する箇所を抽出する工程と抽出された余裕度の劣化する箇所に対してパターン補正を行う工程とで構成される補正処理を行う。
本発明の近接効果補正方法において、余裕度の劣化する箇所に対するパターン補正を行う工程は、余裕度の劣化度に応じて自動的にパターンを付加もしくは削除する方法によってもよい。
もしくは、余裕度の劣化する箇所のパターンレイアウトを考慮してDRC(デザインルールチェック)を用いてパターンを付加もしくは削除してもよい。
本発明の近接効果補正方法において、余裕度の劣化する箇所に対するパターン補正後、当該箇所周辺を抜き出して検証し基準を満たしているかどうか判定することが望ましい。
以上のように、本発明のマスクパターンデータ作成方法によれば、複雑なLSIパターンにおいて、プロセス余裕度を保ちながら補正欠陥の無い高精度な近接効果補正マスクを短時間で提供することができる。
本発明の実施の形態について図1の工程フローにしたがって説明する。
最初に、設計パターンデータを設計パターン変更工程S11により、設計データからプロセス余裕度を考慮した所望パターンへの変換を行う。
ここで、図2を用いて、マスクパターンの処理プログラムの内部構成について説明する。
設計パターンデータは、マスクデータ処理プログラムに入力される。設計パターン変更部S21でプロセス余裕度を保つように設計データ変更後、近接効果補正部S22により、S21で変更された設計データを所望として近接効果補正処理が施される。エラー箇所抽出部S23により、補正されたマスクデータで露光シミュレーションを行い、余裕度が小さい箇所を抽出し、抽出された箇所に対して、パターン修正部S24においてパターン修正する。
図3及び図4を用いて、設計パターン変更方法の一例を示す。
図3は、プロセス余裕度を保つためのパターン変更量deltaをパターン幅Lとパターン間隔Sに応じて規定したデータテーブルである。この変換量deltaは、Lines&Spaceパターンの線幅やスペース幅をパラメータとして寸法振りしたマスクを用いた露光実験により、もしくは光強度シミュレーションにより、ライン幅とスペース幅の組み合わせ毎における露光余裕度の結果から、設計所望寸法における寸法規格の下限もしくは上限の寸法を得るために必要なレジストパターン寸法の中央値を求めることにより決めることができる。
次に、図4を用いて、図3に示した変換テーブルに基づいて、設計データを所望パターンデータに変更する一例を説明する。
設計パターン41aのエッジ部から隣接する設計パターン41bに対して垂直に延長した補助線40を図中に示した。補助線40で囲まれた各々のエッジでのパターン幅43と間隔44を測長し、図3の補正テーブルのうち測長されたパターン幅と間隔が該当するdeltaの値を付加する。同様に全てのパターンエッジについて、補正された結果が所望パターン42となる。
また、所望パターンは、先述のようにテーブル化されたルールに則って作成してもよいし、二次元的に余裕度が劣化する箇所を対象に作成してもよい。例えば、図5に示す設計パターン105が、大面積をもつ矩形パターンと細線パターンから構成されている場合には、大面積パターンの幅102が細線の幅101の寸法の規定以上であれば、余裕度が劣化すると判断し、余裕度が劣化する点までの距離103の位置に所望パターン104を追加する。
次に、図1の工程S13について、設計パターンが基準以上のプロセス余裕度を満たすように変更した後、近接効果補正部S12に進む。近接効果補正は、工程S11で更新された設計パターンを実現するような近接効果補正パターンに変更する。
この近接効果補正部S12の後の段階においては、局所的な余裕度劣化ポイントを含有したままである。そこで、次にプロセス余裕度が基準以上であるかどうかを確認する工程S13を行う。
次に、図1において、図9を用いてプロセス余裕度確認方法を説明する。OPC補正後のパターン113をマスクパターンとして光強度シミュレーションに入力する。このときの光強度計算はベストフォーカス・最適露光状態でもよく、フォーカスずれ・露光量ずれの状態でもよい。出力結果としての光強度分布112を図形パターンとし、設計から余裕度を保つように変更された所望パターン111と光強度分布図形112と比較する。比較した結果、乖離パターン114の面積もしくは線幅が規定以上であればその部分は露光余裕が少ない場所であると判定できる。もしくは、ラインパターン上やスペース上の光強度を計算し、その光強度が基準以上かもしくは以下であるかによって、余裕度が満たされているかを判断基準にして抽出してもよい。
次に、図1において、抽出された箇所に対して、パターン修正S14を行う。この修正は、パターン形状がラインアンドスペースに合致するような単純な形状の場所ではなく、二次元的な影響を受けて精度が劣化する箇所を修正を行うものである。つまり、線幅の精度よりも余裕度を保つための修正となる。
ここで、図6に示すような修正テーブルによってエラー箇所を補正する。修正テーブルは、余裕度確認工程S13で所望パターンからの乖離量(エラー度合い)とそのエラー箇所のマージンを補うのに必要な補正寸法とのテーブルとなる。エラー度合いは、所望パターンからの乖離が無い場所を0として、そこからの乖離の度合いのパーセンテージによって示している。
パターン修正工程S14は、余裕度の劣化する箇所のレイアウト環境を認識し、DRC(デザインルールチェック)の手法を用いて、抽出された余裕度の劣化する箇所に対して、パターンを付加もしくは削除してもよい。
図10にパターン削除の一例を示す。
設計パターン図形122において、OPC後のパターン図形121の短絡するエラー120が出ている場合、DRC的にエラー近辺の寸法(例えばパターン間隔124s、パターンの幅124h,124w)により、点線で示したパターン123を形成する。そして、このパターン123とOPC後のパターン図形121と重複する部分のパターンを削除したマスクパターン形状にすることにより、一定の短絡マージンを保つスペース間隔を保持することができる。
パターン修正S14を施したのち、マスクデータS15を出力、マスク作製工程へと進む。
パターン修正工程S14後に、再度プロセス余裕度が基準以上となったのかどうか確認する工程S13へ戻ってもよい。
また、図7に示すように、設計データ変更を省いて、近接効果補正S12を行ったのちにプロセス余裕度が基準以下の箇所を抽出S13し、抽出されたパターンに対してパターン修正S14を施す処理プログラムの処理フローでも実施することができる。設計パターンデータがパターン処理プログラムに入力され、近接効果補正S12が行われる。近接効果補正処理の後、余裕度確認処理S13を行い、近接効果補正後のマスクで余裕度が基準値以下の箇所を抽出する。抽出された余裕度が基準値以下の箇所に対してパターン修正処理S14を行う。余裕度確認S13で基準値以下のパターンが無い場合、パターン修正S14が終わった後は、マスクデータS15に変換され、マスク作製工程へ進む。
図8は処理プログラムの構成を示したもので、近接効果補正部S22、エラー箇所抽出部S23、パターン修正部S24とで構成される。このエラー箇所抽出部S23では、OPC後のマスク形状から光学シミュレーションを行い、各パターンの内側および外側の光強度値、もしくは光強度から予測される線幅が一定基準を満たしているかどうかを確認する。この光強度シミュレーションは最適露光条件でもよいが、デフォーカス状態や露光量ずれ状態でもよい。光強度値で判断する場合を説明する。ポジレジストでマスクパターンとレジストパターンが一対一で対応する場合を想定すると、パターンの内側が基準光強度よりも低ければそのパターンが断線や倒れを生じる可能性は低く、基準光強度よりも高いと断線や倒れなどのパターン不良を生じる可能性が高い。また、パターン外側の光強度値が基準よりも高ければ短絡する可能性は低いが、基準値よりも低いとそのパターンは短絡する可能性が高くなる。この基準光強度は、マスクの種類や光学条件によって異なり、最適露光に対して決められる。
線幅で判断する場合を説明する。光強度分布の中で最適露光条件での等高線から、予想線幅を求める。この予想線幅が例えば±10%の基準の中にある場合には問題無しとし、基準以下もしくは以上である場合、断線もしくは短絡が発生する可能性が高いと判断する。また、デフォーカス、露光ずれ状態の予想線幅から変化量の大きいパターンを抽出してもよい。
以上説明したように、本発明のマスクパターンデータ作成方法は、複雑なLSIパターンにおいて、プロセス余裕度を保ちながら且つ補正欠陥の無い高精度な近接効果補正マスクを短時間での提供に有用である。
本発明の実施の形態1におけるマスクパターンデータの作成処理フロー図 本発明の実施の形態1におけるマスクパターン処理プログラムの内部構成図 本発明の実施の形態1における所望パターン作成ルールテーブルの一例を示す図 本発明の実施の形態1における設計パターンと所望パターンの一例を示す図 本発明の実施の形態1におけるパターンが付加された設計パターンを示す図 本発明の実施の形態1におけるエラー度合いと補正寸法のテーブルの一例を示す図 本発明の実施の形態1におけるマスクパターンデータの作成処理フローの変形例を示す図 本発明の実施の形態1におけるマスクパターン処理プログラムの内部構成図の変形例を示す図 本発明の実施の形態1における設計パターン変更方法の説明図 本発明の実施の形態1におけるパターンが削除された設計パターンを示す図 従来のマスクパターン作成フロー図 従来の設計パターン変更方法の説明図
符号の説明
40 補助線
41a 設計パターン
41b 設計パターン
42 所望パターン
43 パターン幅
44 間隔
81 マスクパターン
82 レジストパターン
83 パターン
84 レジストパターン
101 幅
102 幅
103 距離
104 所望パターン
105 設計パターン
111 所望パターン
112 光強度分布図形
113 パターン
114 乖離パターン
120 エラー
121 パターン図形
122 設計パターン図形
123 パターン
124h 幅
124s パターン間隔
124w 幅

Claims (4)

  1. 設計データに対して近接効果補正を施す工程(a)と、
    前記工程(a)の後にプロセス余裕度が劣化する箇所を抽出する工程(b)と、
    抽出された前記プロセス余裕度が劣化する箇所に対してパターン補正を行う工程(c)とを備えることを特徴とするマスクパターンデータ作成方法。
  2. 前記工程(a)は前記設計データをプロセス余裕度を保った設計パターンに変更した後、近接効果補正を行うことを特徴とする請求項1記載のマスクパターンデータ作成方法。
  3. 前記工程(c)における前記パターン補正は劣化の度合いに応じたパターン補正ルールに則って補正することを特徴とする請求項1記載のマスクパターンデータ作成方法。
  4. 前記工程(c)において、前記劣化する箇所をパターンレイアウトルールにより抽出して規定のパターンを付加もしくは削除することを特徴とする請求項1記載のマスクパターンデータ作成方法。
JP2003368669A 2003-10-29 2003-10-29 マスクパターンデータ作成方法 Expired - Fee Related JP4507558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368669A JP4507558B2 (ja) 2003-10-29 2003-10-29 マスクパターンデータ作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003368669A JP4507558B2 (ja) 2003-10-29 2003-10-29 マスクパターンデータ作成方法

Publications (2)

Publication Number Publication Date
JP2005134520A true JP2005134520A (ja) 2005-05-26
JP4507558B2 JP4507558B2 (ja) 2010-07-21

Family

ID=34646266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368669A Expired - Fee Related JP4507558B2 (ja) 2003-10-29 2003-10-29 マスクパターンデータ作成方法

Country Status (1)

Country Link
JP (1) JP4507558B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337668A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP2007102282A (ja) * 2005-09-30 2007-04-19 Canon Inc 部品設計支援方法、部品設計支援システム、及び部品設計支援プログラム
JP2008242112A (ja) * 2007-03-28 2008-10-09 Toshiba Corp マスクパターン評価装置及びフォトマスクの製造方法
JP2009170720A (ja) * 2008-01-17 2009-07-30 Renesas Technology Corp レイアウトパターン検査装置およびレイアウトパターンの検査方法
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
JP2010224192A (ja) * 2009-03-23 2010-10-07 Toshiba Corp パターン形成方法
CN102478761A (zh) * 2010-11-25 2012-05-30 无锡华润上华半导体有限公司 掩膜版制作方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876348A (ja) * 1994-09-07 1996-03-22 Matsushita Electric Ind Co Ltd マスクデータ検証装置、マスクデータ作成装置、マスクデータ検証方法、マスクデータ作成方法及び補助パターンマスク作成方法
JP2000155408A (ja) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法
JP2000235248A (ja) * 1999-02-12 2000-08-29 Fujitsu Ltd リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
JP2002131882A (ja) * 2000-10-26 2002-05-09 Toshiba Corp マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876348A (ja) * 1994-09-07 1996-03-22 Matsushita Electric Ind Co Ltd マスクデータ検証装置、マスクデータ作成装置、マスクデータ検証方法、マスクデータ作成方法及び補助パターンマスク作成方法
JP2000155408A (ja) * 1998-09-14 2000-06-06 Matsushita Electronics Industry Corp パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法
JP2000235248A (ja) * 1999-02-12 2000-08-29 Fujitsu Ltd リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
JP2002131882A (ja) * 2000-10-26 2002-05-09 Toshiba Corp マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337668A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP2007102282A (ja) * 2005-09-30 2007-04-19 Canon Inc 部品設計支援方法、部品設計支援システム、及び部品設計支援プログラム
JP4756982B2 (ja) * 2005-09-30 2011-08-24 キヤノン株式会社 部品設計支援方法、部品設計支援システム、及び部品設計支援プログラム
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
JP2008242112A (ja) * 2007-03-28 2008-10-09 Toshiba Corp マスクパターン評価装置及びフォトマスクの製造方法
JP2009170720A (ja) * 2008-01-17 2009-07-30 Renesas Technology Corp レイアウトパターン検査装置およびレイアウトパターンの検査方法
JP2010224192A (ja) * 2009-03-23 2010-10-07 Toshiba Corp パターン形成方法
US8266552B2 (en) 2009-03-23 2012-09-11 Kabushiki Kaisha Toshiba Pattern generating method, method of manufacturing semiconductor device, and recording medium
CN102478761A (zh) * 2010-11-25 2012-05-30 无锡华润上华半导体有限公司 掩膜版制作方法及系统

Also Published As

Publication number Publication date
JP4507558B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
US8788983B2 (en) Method for correcting layout pattern and mask thereof
CN110456610B (zh) 优化通孔层工艺窗口的辅助图形及方法
JP4628832B2 (ja) フォトマスクデータベースパターンの不良検査方法
US8065637B2 (en) Semiconductor device
KR20080001438A (ko) 마스크 레이아웃 제작 방법
CN108009316B (zh) Opc修正方法
JP2011242505A (ja) 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
US20230367943A1 (en) Critical dimension uniformity
JP4507558B2 (ja) マスクパターンデータ作成方法
US7499582B2 (en) Method for inspecting a defect in a photomask, method for manufacturing a semiconductor device and method for producing a photomask
JP4790350B2 (ja) 露光用マスク及び露光用マスクの製造方法
US8930858B1 (en) Method for optical proximity correction
JP2012088511A (ja) 露光条件及びマスクパターンを決定するプログラム及び方法
US8127257B2 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
JP3576791B2 (ja) マスクパターン設計方法
US8806391B2 (en) Method of optical proximity correction according to complexity of mask pattern
KR100554995B1 (ko) 집적 회로의 패턴 설계 방법, 노광 마스크의 작성 방법,노광 마스크, 및 집적 회로 장치의 제조 방법
JPH11174659A (ja) マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法
US10474026B2 (en) Method for correcting bevel corners of a layout pattern
KR20090110553A (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
US11415876B2 (en) Method of fabricating a photomask
CN109696796B (zh) 光罩优化方法和光学临近修正方法
JP2006038896A (ja) マスクパターン作製方法
US8196069B2 (en) Method for fabricating assist features in a photomask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees