JP2011222622A - 検査方法およびその装置 - Google Patents

検査方法およびその装置 Download PDF

Info

Publication number
JP2011222622A
JP2011222622A JP2010087799A JP2010087799A JP2011222622A JP 2011222622 A JP2011222622 A JP 2011222622A JP 2010087799 A JP2010087799 A JP 2010087799A JP 2010087799 A JP2010087799 A JP 2010087799A JP 2011222622 A JP2011222622 A JP 2011222622A
Authority
JP
Japan
Prior art keywords
image
defect
circuit pattern
inspection
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010087799A
Other languages
English (en)
Other versions
JP5444092B2 (ja
Inventor
Minoru Harada
実 原田
Akira Nakagaki
亮 中垣
Tomohiro Hirai
大博 平井
Naoki Hosoya
直樹 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2010087799A priority Critical patent/JP5444092B2/ja
Priority to US13/639,103 priority patent/US9311697B2/en
Priority to PCT/JP2011/058396 priority patent/WO2011125925A1/ja
Priority to KR1020127025987A priority patent/KR101386358B1/ko
Publication of JP2011222622A publication Critical patent/JP2011222622A/ja
Application granted granted Critical
Publication of JP5444092B2 publication Critical patent/JP5444092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】
半導体製造プロセスにおいて,パターン微細化に伴い,致命となる欠陥サイズも微小化しており,微細な欠陥を検出するために欠陥検査装置の感度を上げると,本来は欠陥ではない製造公差などを検出してしまい,欠陥の発生傾向を捕らえることが困難となる。
【解決手段】
被検査対象を検査する方法において,被検査対象の指定箇所について画像撮像手段を用いて撮像し,撮像した画像から欠陥を検出し,撮像した画像から回路パターンを認識し,検出した欠陥から画像濃淡および形状に関する特徴量を算出し,認識した回路パターンから画像濃淡および形状に関する特徴量を算出し,検出した欠陥と認識した回路パターンの中から特定の欠陥又は回路パターンをフィルタリングして抽出し、フィルタリングして抽出された特定の欠陥又は回路パターンの特徴量の中からマッピングする特徴量を決定し、決定した特徴量の分布状況を画面上にマップ形式で表示するようにした。
【選択図】図1B

Description

本発明は,画像取得手段を用いて試料上の欠陥および回路パターンを検査する方法およびその装置に関するものである。
半導体ウェハの製造では,その製造プロセスを迅速に立ち上げ,高歩留りの量産体制に早期に移行させることが,収益確保のため重要である。
この目的のため,製造ラインには,各種の検査・計測装置が導入されている。プロセス立ち上げ段階では,所望の回路パターンが形成することができるプロセス条件を早期に決定することを目的に,例えば,プロセス条件を意図的に変更させて複数のウェハ或いはチップを作成し,それに対して検査を行い,そして,その検査結果に基づいてプロセス条件を決定する,といったことが行われる。一方,量産段階のウェハ検査は,プロセスモニタリングの目的で行われる。即ち,ウェハ製造の途中段階において,ウェハを抜き取り検査し,ウェハ表面に欠陥が発生していないか,或いは,ウェハ表面に形成された回路パターンに異常が無いか等を調べる。検査の結果,欠陥や回路パターンの異常が検出された場合には,その原因が調査され,必要な対策が行われる。
このような,プロセス立ち上げあるいは量産段階にて用いられる代表的な検査装置としては,光学式のウェハ検査装置がある。例えば,特開2000−97869号公報(特許文献1)には,明視野照明により,ウェハ表面の光学画像を撮像し,良品部位の画像(例えば隣接チップの画像)との比較により欠陥を検査する技術が開示されている。ただし,このような光学検査装置は,その照明波長の影響を受け,取得画像の分解能限界は数百ナノメートル程度となる。よって,ウェハ上における数十ナノメートルオーダの欠陥に関しては,その有無は検出できるのみであり,詳細な欠陥解析を行う場合は,別途,より撮像分解能の高い,欠陥観察装置などが必要になる。
光学式以外のウェハ検査装置として,走査電子顕微鏡(SEM:Scanning Electorn Microscope)式の検査装置も知られている。この装置は,電子ビームをウェハ上の検査部位に照射し,そこから発生する2次電子等を検出して得られた画像を,良品部位の画像と比較することによって検査を行う。SEM式検査装置は,光学式検査装置と異なり,画像分解能をナノメートルオーダまで高めることが可能であり,また,ウェハ表面の電位として顕在化されるコンタクトホールの導通不良等のような,光学像では顕在化できない欠陥モードの検査を行うことも可能である。特開2003−106829号公報(特許文献2)には,このようなSEM式ウェハ検査装置によるウェハ検査方法について述べられている。
欠陥検査装置は広範囲を高速に処理する事が重要であるため,可能な限り取得する画像の画素サイズを大きく(つまり低解像度化)することによる画像データ量の削減を行っており,多くの場合,検出した低解像度の画像からは欠陥の存在は確認できても,その欠陥の種類を詳細に判別することはできない。そこで,観察装置が用いられる。観察装置とは,検査装置の出力を用い,ウェハの欠陥座標を高解像度に撮像し,画像を出力する装置である。半導体製造プロセスは微細化が進み,それに伴い欠陥サイズも数十nmのオーダに達していることもあり,欠陥を詳細に観察するためには数nmオーダの分解能が必要である。
そのため,近年では走査型電子顕微鏡を用いた観察装置(以下,レビューSEMと記載)が広く使われている。半導体の量産ラインでは観察作業の自動化が望まれており,レビューSEMは試料内の欠陥座標における画像を自動収集する欠陥観察処理(ADR:Automatic Defect Review)機能を搭載している。検査装置が出力した欠陥座標には誤差が含まれているため,ADRでは検査装置が出力した欠陥座標を中心に視野広く撮像したSEM画像から,欠陥を再検出し,再検出した欠陥位置を高倍率で撮像する。
SEM画像からの欠陥検出方法として,欠陥部位と同一の回路パターンが形成されている領域を撮像した画像を良品画像とし,欠陥部位を撮像した画像と良品画像を比較することで欠陥を検出する方法が特開2001−189358号公報(特許文献3)に記載されている。また,欠陥部位を撮像した画像1枚から欠陥を検出する方法が特開2007−40910号公報(特許文献4)に記載されている。
また,パターン計測装置もウェハ検査に用いられている。この例として,SEM式のパターン計測装置であるCD−SEM(Critical−Dimension SEM:測長SEM)が知られている。CD−SEMはウェハ上の回路パターンの線幅をサブナノメートルの測定精度で計測する装置であり,特に半導体の露光プロセスの管理に用いられる。予め,レシピという条件設定ファイルに,測定すべき場所と測定すべき回路パターンのテンプレート形状(ラインパターン,穴パターン等)と計測項目(線幅,配線ピッチ,穴パターンの直径等)等を登録しておく。測定時には,各測定箇所に対し電子ビームを照射し,そこから発生する2次電子等を検出して測定対象の回路パターンの画像を取得する。そして,このパターン画像に対し,測定すべきパターンをパターンマッチングで探索し,探索されたパターンに対し,設定された計測項目を算出するための処理アルゴリズムを適用することで,パターン計測を行う。特開2003−59441号公報(特許文献5)には,このCD−SEMにおけるパターン計測方法について述べられている。
特開2000−97869号公報 特開2003−106829号公報 特開2001−189358号公報 特開2007−40910号公報 特開2003−59441号公報
半導体製品の歩留まり向上のためには致命となる欠陥の発生原因を特定し,対策を取ることが重要である。致命となる欠陥の発生原因を特定するための一手段として,致命となる欠陥のウェハ面内での発生傾向を把握することが重要である。しかし,パターン微細化に伴い,致命となる欠陥サイズも微小化しており,微細な欠陥を検出するために欠陥検査装置の感度を上げると,本来は欠陥ではない製造公差などを検出してしまい,欠陥の発生傾向を捕らえることが困難となる。
また,半導体製造プロセスの微細化に伴い,製造プロセスの複雑化が進み,発生する欠陥も多種多様となってきている。また,量産ラインの立ち上げ時には,異物欠陥などのランダムに発生する欠陥以外に,回路パターンの形状や露光・エッチング・研磨などのプロセス条件に起因して発生するシステマティック欠陥が多発する傾向がある。ランダム欠陥とシステマティック欠陥は発生原因が異なるため,両者を弁別し,各欠陥のウェハ面内での発生傾向を把握することが重要となる。また,システマティック欠陥においても欠陥種類は複数存在し(例えば,ショート欠陥とオープン欠陥など),欠陥種ごとに発生原因が異なる場合は,欠陥種ごとにウェハ面内での発生傾向を把握することが重要となる。光学式検査装置では分解能が数百nmと低いため,欠陥位置を特定することは可能であっても欠陥の種類を高精度に弁別することは困難である。そのため,検査装置とは別の観察装置において高精度な画像を取得し,欠陥種類別に分類する必要が生じている。
また,露光条件のマージンを求めるために,露光時における焦点位置と露光量をウェハ面内において変化させ,欠陥の発生傾向や,回路パターンの形状変化傾向を定量化することが行われている。これらの作業は検査装置により欠陥を検出し,CD−SEMにより線幅を測長することにより行われる。
つまり,致命となる欠陥と被致命な欠陥が混在している場合や,発生理由が異なる欠陥が複数ある場合において,所望の欠陥のみに関してウェハ面内もしくはチップ面内での発生頻度や傾向を確認すること,および,回路パターンについて,ウェハ面内もしくはチップ面内での形状変化傾向を可視化することが必要である。
本発明では,ウェハ面内における所望の欠陥の発生傾向や,回路パターンの様々な形状変化傾向などを可視化する方法を提供する。
上記課題を解決するために,本発明では,被検査対象を検査する方法において,被検査対象の指定箇所について画像撮像手段を用いて撮像し,撮像した画像から欠陥を検出し,撮像した画像から回路パターンを認識し,検出した欠陥から画像濃淡および形状に関する特徴量を算出し,認識した回路パターンから画像濃淡および形状に関する特徴量を算出し,検出した欠陥と認識した回路パターンの中から特定の欠陥又は回路パターンをフィルタリングして抽出し、フィルタリングして抽出された特定の欠陥又は回路パターンの特徴量の中からマッピングする特徴量を決定し、決定した特徴量の分布状況を画面上にマップ形式で表示するようにした。
また、上記課題を解決するために、本発明では、被検査対象を検査する装置を,被検査対象の指定箇所の画像を撮像する画像撮像手段と,撮像した画像から欠陥を検出する手段と,撮像した画像から回路パターンを認識する手段と,検出した欠陥から画像濃淡および形状に関する特徴量を算出する手段と,認識した回路パターンから画像濃淡および形状に関する特徴量を算出する手段と,欠陥を検出する手段で検出した欠陥と回路パターンを認識する手段で認識した回路パターンの中から特定の欠陥又は回路パターンをフィルタリングして抽出する抽出手段と、抽出手段でフィルタリングして抽出された特定の欠陥又は回路パターンの特徴量の中からマッピングする特徴量を決定する特徴量決定手段と、特徴量決定手段で決定した特徴量の分布状況を画面上にマップ形式で表示する表示手段とを備えて構成した。
本発明によれば,致命となる欠陥と被致命な欠陥が混在している場合や,発生理由が異なる欠陥が複数ある場合においても,所望の欠陥のみに関してウェハ面内もしくはチップ面内での発生頻度や傾向を確認することが可能となる。また,回路パターンについて,ウェハ面内もしくはチップ面内での形状変化傾向を可視化することが可能となる。
実施例1にかかる検査処理の概略の流れを示すフロー図である。 実施例1にかかる検査処理の詳細な流れを示すフロー図である。 実施例1にかかる検査装置の概略の構成を示すブロック図である。 撮像箇所指定方法の一例を示す座標系である。 実施例1にかかる撮像箇所指定方法の一例を示すウェハの平面図である。 実施例1にかかる検査条件設定画面の正面図である。 実施例1にかかる良品画像作成処理のフロー図である。 実施例1にかかる検査領域の設定例を示すチップの拡大図である。 実施例1にかかる検査領域の設定画面の正面図である。 実施例1にかかる欠陥検出処理のパラメータ設定画面の正面図である。 実施例1にかかる回路パターン認識処理のパラメータ設定画面の正面図である。 実施例1にかかる欠陥部位の特徴量算出処理のフロー図である。 実施例1にかかる回路パターンの特徴量算出処理のフロー図である。 実施例1にかかるマッピング条件指定画面の正面図である。 実施例1にかかる検査結果の表示方法の一例を示す画面の一部の正面図である。 実施例1にかかる検査結果の表示方法の一例を示す画面の一部の正面図である。 実施例1にかかる検査結果の表示方法の一例を示す画面の一部の正面図である。 実施例1にかかる検査結果の表示方法の一例を示す画面の正面図である。 実施例1にかかる特徴量集計処理のフロー図である。 実施例2にかかる検査結果の表示方法の一例を示す画面の一部の正面図である。 実施例2にかかる特徴量集計処理のフロー図である。 実施例3にかかる検査処理の概略の流れを示すフロー図である。 実施例3にかかる検査処理の詳細な流れを示すフロー図である。 実施例3にかかる検査装置の概略の構成を示すブロック図である。 実施例3にかかる検査条件自動設定処理のフロー図である。 実施例3にかかる検査条件自動設定処理の判定方法で、チップ内の撮像箇所と特徴量集計条件との関係を示す図である。 実施例3にかかる検査条件指定に関する画面の正面図である。 実施例3にかかる検査条件指定に関する画面の正面図である。
以下に,本発明に関わる一実施例として走査電子顕微鏡を用いた欠陥および回路パターンの検査方法について説明する。
図2は本発明にかかる検査装置の構成図を表している。装置は,SEM201,検査ユニット202が,通信手段203を介して接続される構成となっている。SEM201は,電子光学系カラム204,SEM制御部205,記憶部206,入出力インターフェース207,入出力端末208を備えて構成される。
更に電子光学系カラム204は,試料ウェハ209を搭載してXY平面内で移動可能な可動ステージ210,試料ウェハ209に電子ビームを照射するため電子源211,試料ウェハから発生した2次電子や反射電子などを検出する検出器212の他,電子ビームを試料ウェハ上で走査するための偏向器(図示せず)や,検出器212からの信号をデジタル変換してデジタル画像を生成する画像生成部213等を備えて構成される。
記憶部206は,SEMの撮像条件である,加速電圧やプローブ電流,撮像視野サイズなどを記憶する撮像条件記憶部214と,取得された画像データを保存する画像記憶部215,画像を撮像した位置情報を記憶する撮像位置情報記憶部216を備えている。
SEM制御部205は、SEM201における画像取得などの処理を制御する部位である。SEM制御部205からの指示により,試料ウェハ209上の所定の検査部位を撮像視野に入れるための可動ステージ210の移動,試料ウェハ209への電子ビームの照射,検出器212で検出したデータの画像化及び画像記憶部215への保存などが行われる。操作者からの各種の指示や撮像条件の指定などは,キーボード,マウスやディスプレイなどから構成される入出力端末208を通して行われる。
検査ユニット202は、SEM201で試料ウェハ09を撮像して得られた撮像画像に対して検査処理を行う部位である。検査ユニット202は、検査ユニット202全体を制御する検査ユニット制御部217,画像に対し各種の演算を行い特徴量の算出を行う画像処理部218,算出された特徴量から特定のパターンを抽出するフィルタリング処理部219,算出された特徴量を集計する特徴量集計処理部220,集計された特徴量をもとにウェハマップを作成・表示する検査結果表示部221,検査処理に必要な様々な情報を記憶する検査情報記憶部222,SEM本体側とのデータ授受のインターフェース機能を持つ入出力インターフェース223,検査ユニット202で行われる各種処理の条件入力や検査結果などの表示を行うための入出力端末224を備えて構成される。
検査情報記憶部222には,検査処理において必要となる良品画像とそれに対応付けられた検査領域の情報を記憶する検査領域情報記憶部225,画像に対する演算を行う際の各種パラメータを記憶する画像処理パラメータ記憶部226,検出したパターンから特定のパターンを抽出するためのフィルタリング条件とウェハマップを作成するために必要な特徴量の集計条件とを記憶する記憶するマッピング条件記憶部227,および算出した特徴量を記憶する特徴量記憶部228から構成される。次に,この図2に示す検査装置を用いた検査方法について次に説明する。
先ず、図1Aを用いて、本発明による検査方法の概要を説明する。
最初に、SEM201で試料ウェハ209のSEM画像を取得する(S11)。次に、この取得したSEM画像を検査ユニット202で処理して、欠陥を検出し(S12)、SEM画像中の配線パターンを検出する(S13)。この欠陥検出処理と配線パターン検出処理とは順次処理しても良く、また、並列に処理しても良い。図では、並列に処理する場合について示している。次に、検出した欠陥画像及び配線パターン画像に対してフィルタリング処理を行って欠陥及びパターンを分類し(S14)、所望の欠陥又は配線パターンの画像から特徴量を算出し(S15)、算出した結果に基づいてマッピング表示して(S16)処理を終了する。
次に、図1Aで説明した処理のフローの詳細を、図1Bを用いて説明する。まず,図1Aで説明した処理のSEM画像取得(S11)に対応する処理の詳細を説明する。検査対象となる試料ウェハ209をステージ210上にセットする(S101)。つぎに,検査対象ウェハ209の撮像箇所を指定する(S102)。撮像箇所は通常,危険点と呼ばれる箇所となる。危険点とは回路パターンの形成時における露光条件や,その他プロセス条件の変動に影響を受けやすく,チップ不良を引き起こす欠陥が発生しやすい箇所である。危険点はプロセスシミュレータなどにより予測することが可能である。撮像箇所はプロセスシミュレータが危険と予測した点を指定しても良いし,ユーザの経験から危険と考えられる箇所を指定しても良い。また,危険点以外でも撮像箇所を任意に指定しても良い。
なお,半導体ウェハはチップ単位で同一の回路パターンが複数レイアウトされており,ウェハ面内での欠陥の発生状況や回路パターンの変動状況を評価するのが目的であれば,必ずしもすべてのチップを検査する必要はない。そのため,図3に示すように撮像する座標をチップ座標で与えておき,図4に示すように撮像するチップを選択するようにしても良い。
次に,SEM201で指定された箇所のSEM画像を取得する(S103)。SEM制御部205は撮像条件記憶部214から撮像条件(例えば,加速電圧,プローブ電流,加算フレーム数など)を読み込み,指定箇所を撮像可能な位置までステージ210を制御し,電子銃211から照射した電子ビームを撮像視野内において走査し,試料209から発生した2次電子や反射電子を検出器212により検出し,画像生成部213においてアナログ信号をデジタル信号に変換し,画像記憶部215に画像を保存する。
なお,ステージ210には数ミクロンメートル程度の移動誤差が生じるため,指定箇所と実際に撮像された箇所が異なるといった問題が存在する。この問題を改善するために,特許文献5に記載されているように,指定箇所周辺に存在する予め設定されたユニークな回路パターンを撮像し,パターンマッチングにより位置あわせを行った後,ビームシフトにより指定箇所を撮像しても良い。
画像の取得が完了した後は,検査ユニット202において検査を行う。検査ユニット制御部217は入出力インターフェース223を通して,SEM201で撮像した画像を取得し,入出力端末224に取得した画像を表示する。図5は検査条件を指定するためのGUI500(以下,検査条件設定GUI500と記載)であり,取得した画像の一覧を表示する取得画像表示領域501を備える。
次に,検査条件設定GUI500の取得画像表示領域501に表示された複数枚の撮像画像の中から,良品画像を指定する(S104)。良品画像は撮像した被検査画像から比較検査により欠陥を検出するために用いられるため,意図したとおりにパターンが形成されており,欠陥が含まれない画像である必要がある。一般的に製造プロセスが確立した後の量産ラインにおける検査では,撮像した画像の中に良品画像が含まれていると考えられる。例えば,ウェハ面内の中心部においては正常に回路パターンが形成されるが,ウェハの反りなどの影響で露光工程においてフォーカスが外れたためウェハ外周部においてはパターンが細くなるような場合,ウェハ中心部を撮像した画像を良品画像として指定すれば良い。この場合,検査条件設定GUIの画像一覧から良品画像を選択し,登録ボタン502を押すことで指定が完了する。
以上は,良品画像の撮像に理想的な箇所(欠陥が含まれず正常にパターンが形成されている箇所)がウェハ面内において存在する場合である。しかし,量産ラインの立ち上げ時やプロセス条件の条件出し時などにおいては,理想的な撮像箇所が存在しない場合がある。
このような場合,撮像した複数枚の画像から合成することで良品画像を作成し,検査を行うことが可能である。検査条件設定GUIの画像一覧から合成に用いる画像を複数選択し,合成ボタン503を押すことで合成処理が実行される。合成時には回路パターンのレイアウトが同一の画像を用いる。半導体ウェハにおいてはチップ内における座標が同一であれば回路パターンのレイアウトも同一であるため,チップ内における座標ごとに合成処理を行えばよい。
合成処理のフローを図6に示す。まず,複数枚の画像の位置あわせを行う(S601)。SEM201では指定箇所にステージを移動させ,ステージ移動誤差を測量し,測量した結果をもとに電子ビームの走査範囲を決定し,画像を取得するため,高精度に位置決めを行うことが可能である。しかし,ステージ移動誤差の測量誤差などにより,画像間で撮像位置が微妙に異なるのが一般的である。そこで,画像中の回路パターンなどが重なるように画像処理により位置あわせを行う。
次に,複数枚の画像から平均濃淡値を持つ平均画像を作成する(S602)。各画素の平均値を算出することにより,欠陥部位における濃淡値が正常部位における画素で平均化され,欠陥が顕在化されていない画像を作成することが可能となる。また,良品画像は保存ボタン504を押すことにより名前をつけて画像記憶部215に記憶することが可能であり,読込みボタン505を押すことにより,名前を指定して画像記憶部215から読み込むことが可能である。これにより,他のウェハで撮像した画像を良品画像として指定することが可能となる。
次に,検査領域情報の設定を行う(S105)。検査領域情報とは,ユーザが良品画像の視野内において定義した領域の情報であり,フィルタリング時の条件として利用する。
図7は検査領域情報の設定例を示している。図7の例では良品画像701には縦方向と横方向といった構造が異なる回路パターンが含まれている。ここで,例えば縦方向と横方向の回路パターンにおいて欠陥の発生理由が異なることが判明している場合,欠陥数をプロットしたウェハマップを回路パターンの方向別に作成することが重要となる。
そこで,図7に示すように,縦方向の回路パターン領域に領域A(702)を,横方向の回路パターン領域に領域B(703)を設定した場合,後述するフィルタリング処理を用いれば,領域A(702)および領域B(703)の欠陥のみをそれぞれ抽出可能となる。検査領域情報を設定するためのGUIを図8に示す。本GUIは検査条件設定GUI(図5)の領域設定ボタン503を押すことで呼び出される。
本GUIでは,S104において設定された良品画像を表示するインターフェース801と,領域情報の追加や削除を行うインターフェース802,領域を定義するための各種ツールボタン803から構成される。ユーザは定義する領域の形状に合わせてツールボタンから適切な形状設定ツールを選択し,マウスなどを用いて良品画像上で座標を指定することで領域を定義する。なお,領域の定義の仕方は回路パターンの方向に着目したもの以外でも良く,例えばメモリセル部とロジック部を分けて指定したり,テスト用のパターン領域やダミーパターン領域を指定したりしても良い。
次に,「欠陥検出」と「回路パターン認識」の画像処理パラメータを設定し調整を行う(S106)。図9よび図10は画像処理パラメータの調整を行うためのGUIであり,検査条件設定GUI(図5)において,パラメータ設定ボタン506を押すことで表示される。画像処理パラメータ調整GUIでは「欠陥検出」と「回路パターン認識」に関するパラメータ調整画面をタブ表示などで切り替えて表示することが可能であり,図9は「欠陥検出」に関するパラメータ調整画面のタブが選択されている状態である。欠陥検出パラメータ調整画面では良品画像と被検査画像,欠陥検出結果の画像を表示するインターフェース(901〜903)と,欠陥検出アルゴリズムの変更や,パラメータの値を調整するためのインターフェース904を備える。
図9では欠陥検出結果として,欠陥として抽出された領域を白く表示している。なお,被検査画像上において欠陥として検出した領域の表示色を変更するなどにより強調表示するようにしても良い。また,欠陥検出アルゴリズムもしくはパラメータの値が調整された場合,欠陥検出処理を実行し,その結果をGUI上の表示に反映させても良い。これによりパラメータの調整結果をリアルタイムで確認することが可能となり,パラメータ調整が容易となる。
図10は画像処理パラメータ調整画面のうち「回路パターン認識」に関するパラメータ調整画面のタブが選択されている状態である。「欠陥検出」のパラメータ調整画面と同様に,良品画像と被検査画像,回路パターン認識結果の画像を表示するインターフェース(1001〜1003)と,回路パターン認識アルゴリズムの変更や,パラメータの値を調整するためのインターフェース1004を備える。
図10では回路パターンの認識結果として認識した回路パターン領域を白く,下地領域を黒く表示している。また,回路パターン認識アルゴリズムもしくはパラメータの値が調整された場合,回路パターン認識処理を実行し,その結果をGUIの表示に反映させても良い。以上のようにして設定された「欠陥検出」および「回路パターン認識」処理に関するパラメータ値や,選択されたアルゴリズムの情報は,画像処理パラメータ記憶部226に記憶する。
次に、図1Aで説明した処理の欠陥検出(S12)及び配線認識(S13)に対応する処理の詳細を説明する。
図5に示した検査条件設定GUI500上の処理実行ボタン507が押されると,被検査画像に対して画像処理部218において,欠陥検出処理(S107),回路パターン認識処理(S108),欠陥特徴量算出処理(S109),回路パターン特徴量算出処理(S110)が実行される。このとき,欠陥検出処理(S107)と回路パターン認識処理(S108)は独立であるため,並列的に実行しても良い。並列的に実行することにより処理時間の短縮が可能となる。
欠陥検出処理(S107)はSEM201で取得した試料ウェハ209の被検査画像から欠陥部位を検出する処理である。欠陥を検出する方法として,良品画像と被検査画像を比較することにより欠陥部位を検出する方法を用いれば良い。比較方法の一例として,良品画像と被検査画像を位置合せした後に差を算出し,差の値が一定値以上となる領域を欠陥として検出する方法が特許文献3に記載されている。また,良品画像を用いずに,被検査画像一枚から欠陥を検出しても良い。この方法の一例として,被検査画像に含まれる回路パターンの繰り返し周期性を用いて良品画像を推定し,欠陥を検出する方法が特許文献4に記載されている。
回路パターン認識処理(S108)は良品画像および被検査画像から回路パターンを検出する処理である。ここでの回路パターンとは,半導体ウェハ上に構成される構造物のことを指し,例えば配線やホール,半導体素子などである。回路パターンを認識する方法として,画像中において濃淡値が急激に変化する箇所を回路パターンの輪郭として抽出しておき,濃淡値や濃淡値の変化方向をもとに回路パターンの内部領域を特定し認識する方法や,画像中における濃淡値の値をもとに回路パターンの領域を認識する方法を用いればよい。また,被検査対象となる半導体製品の回路パターンのレイアウト情報を記載した設計情報を用いて画像中における回路パターンを認識しても良い。
次に,検出した欠陥や認識した回路パターンにそれぞれに関し,明るさや形状,位置などに関する特徴量を算出する(S109,S110)。
図11に欠陥特徴量算出(S109)の方法を示す。欠陥特徴量算出処理は良品画像1101,被検査画像1102,欠陥検出結果,S104で設定した検査領域情報1104を入力とし,検出した欠陥それぞれについて特徴量を算出する(1105)。図11の例では4つの欠陥が検出されており,各欠陥について特徴量が算出される(1106)。
図12に回路パターン特徴量算出(S110)方法を示す。欠陥特徴量算出処理と同様に,良品画像1201,被検査画像1202,回路パターン認識結果1203,検査領域情報1204を入力とし,認識された回路パターンそれぞれについて特徴量を算出する(1205)。例えば,回路パターンがn個抽出された場合,n個の回路パターンについて特徴量を算出する(1206)。なお,欠陥特徴量算出処理と回路パターン特徴量算出処理において算出する特徴量の種類は,同一のものでなくても良い。
次に図13に示すウェハマップGUI1300において,フィルタリング条件の設定および特徴量集計条件の設定を行い(S111〜S116),ウェハマップの作成を行う。本GUI1300は,フィルタリング条件の設定を行うインターフェース1301と,フィルタリング結果を確認するインターフェース1302と,特徴量集計条件の設定を行うインターフェース1303と,作成されたウェハマップを表示するインターフェース1304と,集計された特徴量のヒストグラムを表示するインターフェース1305を備える。また,設定したフィルタリング条件と特徴量集計条件を合わせてマッピング条件とし,保存ボタン1306を押すことでマッピング条件に名前をつけて記憶部に保存し,読込みボタン1307を押すことで保存したマッピング条件を名前を指定して読み込むことが可能である。
次に、図1Aで説明した処理のフィルタリング(S14)に対応する処理の詳細を説明する。
まず,フィルタリング条件の設定を行う(S111)。フィルタリングは画像内に含まれる複数種類の欠陥や回路パターンから,特定の欠陥や回路パターンのみを抽出するために行う。例えば,画像中にショート欠陥とオープン欠陥が混在しており,各欠陥の発生理由が異なる場合,別々に個数を集計することが重要となる。そこで,フィルタリングにより例えばオープン欠陥のみを抽出し,ウェハ面内での欠陥の発生傾向を確認することを可能とする。フィルタリング条件設定インターフェース1301においてフィルタリング条件の指定としてまず対象を「欠陥」とするか「回路パターン」とするかを選択する。
次に,算出した特徴量に対する条件を指定する。この方法として,例えば,特徴量に対する条件式を1つ以上設定し,それら条件の組み合わせ方法を設定すれば良い。例えば,ショート欠陥のみを抽出したい場合,「隣接する回路パターンの数≧2」かつ「欠陥部の明るさ=回路パターンの明るさ」といった条件を設定すれば良い。
このように複数の条件式を組み合わせてフィルタリング条件を設定するため,フィルタリング条件の設定を行うインターフェース1301には,S104で設定した検査領域を指定するインターフェース13011と,特徴量に対する条件式を定義するインターフェース13012と,定義した条件式の組み合わせ方を論理式で定義するインターフェース13013を備える。
なお,各特徴量に対する条件を組み合わせる方法以外にも,各特徴量の線形和により表される特徴量に対してしきい値を設定する方法によりフィルタリングを行っても良いし,各特徴量を基底とする特徴量空間において非線形な識別面を設定しフィルタリングを行っても良い。また,フィルタリング条件が設定もしくは変更された場合,検査ユニット制御部217は,フィルタリング処理部219を用いて,抽出された各欠陥もしくは各回路パターンが条件に一致するか一致しないかを判定する(S112)。
検査ユニット制御部217は,その結果をGUI1300上のフィルタリング結果確認インターフェース1302に反映させる。フィルタリング結果の表示方法としては,フィルタリングにより抽出された欠陥もしくは回路パターンに枠をつけて強調表示したり,抽出された欠陥もしくは回路パターンと抽出されなかった欠陥もしくは回路パターンの表示色を変えて表示すれば良い。これにより,結果を見ながらフィルタリング条件の設定が可能となり,条件設定が容易となる。
次に、図1Aで説明した処理の特徴量 算出 集計(S15)に対応する処理の詳細を説明する。
まず,特徴量の集計条件について設定を行う(S113)。特徴量の集計とは,フィルタリングにより抽出された欠陥もしくは回路パターンの特徴量から,ウェハマップ1304に表示される特徴量を算出する処理である。先に説明した欠陥特徴量算出ステップS109や回路パターン特徴量算出ステップS110では、抽出された欠陥や回路パターンの1つずつに対して特徴量を算出しているが,ウェハマップ1304に表示する際に1チップ分の特徴量を算出する必要が生じる場合があり,1チップ内における複数の欠陥もしくは回路パターンからマッピングする特徴量を算出することが必要となる。
特徴量の集計条件は、特徴量集計条件の設定を行うインターフェース1303で設定する。まず,集計特徴量13031として,算出した特徴量の中からマッピングする特徴量を設定する。次に,集計方法13032として「平均/合計/標準偏差/最大値/最小値」などの中から1つを選択する。例えば,面内における回路パターンの平均的な線幅を算出したい場合には,集計特徴量13031として「線幅」を選択し,集計方法13032として「平均」を選択すれば良い。また,集計方法13032として「標準偏差」を選択すれば面内の回路パターンにおける線幅のばらつきをウェハマップ1304に表示することが可能となる。特徴量集計条件13031が設定もしくは変更された場合,検査ユニット制御部217は特徴量集計処理部220を用いて,設定された特徴量集計条件をもとに,算出した特徴量から図18に示すようにチップ毎に特徴量を算出する(S114)。算出された特徴量は特徴量記憶部228に保存され(S115),ウェハマップ1304の表示に利用される(S116)。
特徴量集計処理(S114)が終了すると,図13におけるウェハマップ1304と特徴量ヒストグラム1305の表示を更新する。ウェハマップ1304は特徴量の大きさを表現するものであり,例えば,図14のように表示色1401を変更することで大きさを表しても良いし,図15のように図形の大きさ1501を変更することで大きさを表しても良いし,図16のように3次元グラフ1601を用いて大きさを表しても良い。
特徴量集計処理(S114)が終了してウェハマップ1304と特徴量ヒストグラム1305の表示の更新が完了すると、被検査対象であるウェハをアンロードして(S117)一連の操作を終了する。
また,本発明にかかる検査装置は,入出力端末224に複数のマッピング条件で作成したウェハマップを並べて表示する条件別表示GUI1700を備える(図17)。条件別表示GUI1700の条件追加ボタン1701を押して保存したマッピング条件の名前が選択されると,対応するマッピング条件を読込み,ウェハマップを作成し,ウェハマップの一覧を表示するインターフェース1702に表示する。また,本GUI1700では,フィルタリング条件に一致した欠陥もしくは回路パターンの数を異なるマッピング条件間で比較して表示するインターフェース1703を備える。これにより,例えば,ショート欠陥数と異物欠陥数の比較を行うことが可能となる。
以上,本実施例では撮像した画像から欠陥もしくは回路パターンを抽出し,それらの特徴量を算出し,ユーザが指定した欠陥もしくは回路パターンのみをフィルタリング処理により抽出し,ユーザが指定した特徴量についてウェハマップに表示する方法について説明した。
実施例1では,検査結果として特徴量をウェハマップに表示する検査方法について説明したが、実施例2では,図19のように特徴量をチップ内の撮像箇所ごとにマッピングすることで,欠陥発生数や回路パターンの形状変化傾向などに関して,チップ内での変動傾向を可視化する検査方法について説明する。
本実施例にかかる検査フローは実施例1で説明した図1A及び図1Bのフローと同様であり,装置構成も図2と同様であるが,S114における特徴量の集計方法とS116における表示方法が異なる。以下では実施例1との異なる部分についてのみ説明する。
S114において特徴量を集計する際に,実施例1では図18に示すようにチップごとに特徴量を集計した。実施例2では,図20に示すようにチップ内の撮像箇所ごとに集計を行う。特徴量集計方法の指定方法などは実施例1と同様である。
また,図19では表示色を変えることで特徴量の大きさを表現しているが,実施例1の場合と同様に,例えば,図15のように図形の大きさを変更することで大きさを表しても良いし,図16のように3次元グラフを用いて大きさを表しても良い。
実施例1と実施例2では,ウェハ面内やチップ面内における欠陥の発生傾向や回路パターンの形状変化傾向などを,算出した特徴量をユーザが指定したマッピング条件に基づいて表示することで可視化する検査方法について述べた。ここで,算出する特徴量が数十から数百になる場合,致命となる欠陥や回路パターンの傾向を把握可能なマップを作成するための条件設定が困難になる。そこで,本実施例では自動でマッピング条件の候補を算出する方法について述べる。
先ず、図21Aを用いて、実施例3における検査方法の概要を説明する。
最初に、SEM201で試料ウェハ209のSEM画像を取得する(S21)。次に、この取得したSEM画像を検査ユニット202で処理して、欠陥を検出し(S22)、SEM画像中の配線パターンを検出する(S23)。この欠陥検出処理と配線パターン検出処理とは順次処理しても良く、また、並列に処理しても良い。図では、並列に処理する場合について示している。ここまでのフローは、図1Aで説明した実施例1の場合と同じである。次に、検出した欠陥画像及び配線パターン画像をマッピングする条件を設定し(S24)、所望の欠陥又は配線パターンの画像から特徴量を算出して保存し(S25)、算出した特徴量を設定したマッピング条件に基づいてマッピング表示して(S26)処理を終了する。
次に、図21Aで説明した処理のフローの詳細を、図21Bを用いて説明する。
図21Bに示した処理フローのS2101〜S2110は、前記したように実施例1および実施例2における検査方法の図1Bに示した処理フローにおけるS101〜S110と同一である。
次に、検出した欠陥画像及び配線パターン画像をマッピングする条件を設定する処理(S24)について説明する。実施例3にかかる検査方法では,S2109で欠陥の特徴量を算出し、S2110で回路パターンの特徴量を算出処理後,マッピング条件候補を自動算出する(S2111)。次に,ユーザは自動算出されたマッピング条件候補の中から所望するウェハ面内変動傾向を表したマップが存在するか否かを判断し(S2112),マップが存在すればその条件を選択し(S2113),存在しなければマッピング条件を指定しなおす(S2114)。なお,S2114におけるマッピング条件の指定は,実施例1および実施例2におけるマッピング条件の指定(S111〜S114)と同様な処理を行う。
次に,算出した特徴量を保存し(S2115),マップを表示し(S2116),最後に検査対象であるウェハをアンロードする(S2117)。S2115〜S2117のステップは実施例1および実施例2におけるS115〜S117と同一である。
実施例3にかかる装置構成を図22に示す。図22に示した装置構成は、実施例1および実施例2にかかる装置構成に加え,マッピング条件候補算出部2201を備えることを特徴とする。図22に示した装置構成において、図2に示した構成と同じ部分には同じ番号を付してある。
マッピング条件候補算出部2201で処理するS2111におけるマッピング条件候補の自動算出方法のフローについて図23を用いて説明する。まず,抽出したい欠陥もしくは回路パターンを図25に示すGUI2500上で指定する(S2301)。図25では被検査画像上においてマウスなどの入力手段を用いて,抽出する欠陥種を1つ以上定義可能なインターフェース2503を提供する。
図25において2501は被検査画像と欠陥検出結果,選択された欠陥を強調して表示するインターフェースであり,被検査画像上において抽出した欠陥領域および選択された欠陥の表示色を変更するか,枠などをつけて表示する。ユーザはパターン選択ツール2502を選択した上で,画像2501上で抽出したい欠陥をクリックする。なお,抽出する欠陥種は複数定義可能であり,インターフェース2503において追加と削除が可能である。図25では欠陥に関する選択方法について示したが回路パターンについても同様の方法により指定可能である。
次に,指定された欠陥もしくは回路パターンのみを抽出するフィルタリング条件の候補を算出する(S2302)。この方法としては例えば,各特徴量に対して抽出対象パターンと非抽出対象パターンを分離するしきい値を独立に算出する方法や,特徴量空間において抽出対象パターンと非抽出対象パターンを分離する識別面を一般的な教師あり学習方法を用いて算出する方法が考えられる。
次に,各フィルタリング条件に関して,特徴量集計条件の候補を算出する(S2303)。この方法としては例えば,図24に示すように,チップ内における撮像箇所毎に全通りの特徴量集計条件についてウェハマップを作成し,撮像箇所に依存せずに同様の変化傾向が見られる特徴量集計条件を求めれば良い。
図24の例では,特徴量集計条件1は撮像箇所に依存せずに同様の変化傾向が見られるが,特徴量集計条件2に関しては撮像箇所の違いによりウェハマップの傾向が変化している。ウェハ面内の変化傾向を表している特徴量集計条件であれば,撮像箇所の違いによりウェハマップの傾向が変化しないはずであり,撮像箇所の違いによりウェハマップの傾向が変化する特徴量集計条件は,候補から除外する。なお,ウェハマップの類似性は相関係数を算出することで定量化可能である。
S2112において作成したマッピング条件候補を確認するGUI2600を図26に示す。ユーザはまず,図25のGUI2500上のインターフェース2503で指定した1つ以上の欠陥もしくは回路パターンをインターフェース2601から選択する。次に,インターフェース2602を用いて自動設定されたフィルタリング条件候補から1つを選択し,インターフェース2603,2604を用いてフィルタリング条件とフィルタリング結果を確認する。インターフェース2605は自動設定された特徴量集計条件候補を用いて作成したウェハマップを表示するインターフェースであり,ユーザはインターフェース2605から所望するウェハマップが得られる特徴量集計条件を選択する。
201・・・SEM 202・・・検査ユニット 205・・・SEM制御部 206・・・記憶部 207・・・入出力インターフェース 208・・・入出力端末 217・・・検査ユニット制御部 218・・・画像処理部 219・・・フィルタリング処理部 220・・・特徴量集計部 221・・・検査結果表示部 222・・・検査情報記憶部 223・・・入出力インターフェース 224・・・入出力端末。

Claims (14)

  1. 被検査対象を検査する方法であって,
    被検査対象の指定箇所について画像撮像手段を用いて撮像するステップと,
    撮像した画像から欠陥を検出するステップと,
    撮像した画像から回路パターンを認識するステップと,
    検出した欠陥から画像濃淡および形状に関する特徴量を算出するステップと,
    認識した回路パターンから画像濃淡および形状に関する特徴量を算出するステップと,
    前記検出した欠陥と前記認識した回路パターンの中から特定の欠陥又は回路パターンをフィルタリングして抽出するステップと、
    該フィルタリングして抽出された特定の欠陥又は回路パターンの特徴量の中からマッピングする特徴量を決定するステップと、
    該決定した特徴量の分布状況を画面上にマップ形式で表示するステップと
    を含むことを特徴とする検査方法。
  2. 前記フィルタリングして抽出するステップにおいて、フィルタリングする条件は、画面上で設定された条件であることを特徴とする請求項1記載の検査方法。
  3. 前記マッピングする特徴量を決定するステップにおいて、前記特徴量は、画面上で設定されたものであることを特徴とする請求項1記載の検査方法。
  4. 前記画面上にマップ形式で表示するステップにおいて、被検査対象上に複数形成されたチップごと、又はチップ内の小領域ごとに前記マッピングする特徴量を決定するステップにおいて決定された特徴量を集計した結果をマップ形式で表示することを特徴とする請求項2又は3に記載の検査方法。
  5. 前記画面上に表示するマップ形式が、ウェハマップであることを特徴とする請求項2又は3に記載の検査方法。
  6. 前記画面上に表示するマップ形式が、チップ内のマップであることを特徴とする請求項2又は3に記載の検査方法。
  7. 前記フィルタリングして抽出するステップにおいて、フィルタリングする条件は、画面上で指定された欠陥もしくは回路パターンを抽出するように設定された条件であることを特徴とする請求項1記載の検査方法。
  8. 被検査対象を検査する装置であって,
    被検査対象の指定箇所の画像を撮像する画像撮像手段と,
    撮像した画像から欠陥を検出する手段と,
    撮像した画像から回路パターンを認識する手段と,
    検出した欠陥から画像濃淡および形状に関する特徴量を算出する手段と,
    認識した回路パターンから画像濃淡および形状に関する特徴量を算出する手段と,
    前記欠陥を検出する手段で検出した欠陥と前記回路パターンを認識する手段で認識した回路パターンの中から特定の欠陥又は回路パターンをフィルタリングして抽出する抽出手段と、
    該抽出手段でフィルタリングして抽出された特定の欠陥又は回路パターンの特徴量の中からマッピングする特徴量を決定する特徴量決定手段と、
    該特徴量決定手段で決定した特徴量の分布状況を画面上にマップ形式で表示する表示手段と
    を含むことを特徴とする検査装置。
  9. 前記抽出手段においてフィルタリングする条件は、画面上で設定された条件であることを特徴とする請求項8記載の検査装置。
  10. 前記特徴量決定手段で決定するマッピングする特徴量は、画面上で設定されたものであることを特徴とする請求項8記載の検査装置。
  11. 前記表示手段は、被検査対象上に複数形成されたチップごと、又はチップ内の小領域ごとに前記マッピングする特徴量を決定するステップにおいて決定された特徴量を集計した結果をマップ形式で表示することを特徴とする請求項9又は10に記載の検査装置。
  12. 前記表示手段が画面上に表示するマップ形式は、ウェハマップであることを特徴とする請求項9又は10に記載の検査装置。
  13. 前記表示手段が画面上に表示するマップ形式は、チップ内のマップであることを特徴とする請求項9又は10に記載の検査装置。
  14. 前記抽出手段でフィルタリングする条件は、画面上で指定された欠陥もしくは回路パターンを抽出するように設定された条件であることを特徴とする請求項8記載の検査装置。
JP2010087799A 2010-04-06 2010-04-06 検査方法およびその装置 Active JP5444092B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010087799A JP5444092B2 (ja) 2010-04-06 2010-04-06 検査方法およびその装置
US13/639,103 US9311697B2 (en) 2010-04-06 2011-04-01 Inspection method and device therefor
PCT/JP2011/058396 WO2011125925A1 (ja) 2010-04-06 2011-04-01 検査方法およびその装置
KR1020127025987A KR101386358B1 (ko) 2010-04-06 2011-04-01 검사 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087799A JP5444092B2 (ja) 2010-04-06 2010-04-06 検査方法およびその装置

Publications (2)

Publication Number Publication Date
JP2011222622A true JP2011222622A (ja) 2011-11-04
JP5444092B2 JP5444092B2 (ja) 2014-03-19

Family

ID=44762863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087799A Active JP5444092B2 (ja) 2010-04-06 2010-04-06 検査方法およびその装置

Country Status (4)

Country Link
US (1) US9311697B2 (ja)
JP (1) JP5444092B2 (ja)
KR (1) KR101386358B1 (ja)
WO (1) WO2011125925A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026865A (ja) * 2014-10-22 2015-02-05 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
KR101784276B1 (ko) 2015-02-27 2017-10-12 주식회사 고영테크놀러지 기판 검사 방법 및 시스템
JP2018195839A (ja) * 2012-10-15 2018-12-06 ケーエルエー−テンカー コーポレイション 欠陥特定情報を用いるウェハ上の欠陥の検出
CN109659248A (zh) * 2018-12-19 2019-04-19 上海华力集成电路制造有限公司 提高光片上缺陷到图形层定位精确度的方法
KR20220106255A (ko) * 2021-01-21 2022-07-29 주식회사 라온솔루션 딥러닝 알고리즘을 적용한 반도체 불량분석용 자동 광학측정장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5608575B2 (ja) * 2011-01-19 2014-10-15 株式会社日立ハイテクノロジーズ 画像分類方法および画像分類装置
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
JP5947169B2 (ja) * 2012-09-14 2016-07-06 株式会社キーエンス 外観検査装置、外観検査法およびプログラム
JP6043813B2 (ja) * 2013-01-23 2016-12-14 株式会社日立ハイテクノロジーズ 表面計測装置
TW201430336A (zh) * 2013-01-23 2014-08-01 Huang Tian Xing 缺陷檢測方法、裝置及系統
US20140214192A1 (en) * 2013-01-25 2014-07-31 Dmo Systems Limited Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab
JP2015025758A (ja) * 2013-07-26 2015-02-05 Hoya株式会社 基板検査方法、基板製造方法および基板検査装置
JP2015184023A (ja) * 2014-03-20 2015-10-22 株式会社東芝 欠陥検査方法
US10514685B2 (en) * 2014-06-13 2019-12-24 KLA—Tencor Corp. Automatic recipe stability monitoring and reporting
US20160110859A1 (en) * 2014-10-17 2016-04-21 Macronix International Co., Ltd. Inspection method for contact by die to database
DE102018109819A1 (de) * 2018-04-24 2019-10-24 Yxlon International Gmbh Verfahren zur Gewinnung von Information aus Röntgen-Computertomographiedaten zur Optimierung des Spritzgussprozesses von kurzfaserverstärkten Kunststoffteilen
CN109119364B (zh) * 2018-08-27 2024-04-16 苏州精濑光电有限公司 一种晶圆检测设备
TWI693386B (zh) * 2019-05-09 2020-05-11 聯策科技股份有限公司 取像參數最佳化調整系統與方法
IT202200005147A1 (it) * 2022-03-16 2023-09-16 Stevanato Group Spa Interfaccia grafica di programmazione per programmare un procedimento di ispezione campioni e relativo metodo di programmazione.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066478A (ja) * 2004-08-25 2006-03-09 Hitachi High-Technologies Corp パターンマッチング装置及びそれを用いた走査型電子顕微鏡
JP2009002743A (ja) * 2007-06-20 2009-01-08 Hitachi High-Technologies Corp 外観検査方法及びその装置および画像処理評価システム
JP2010014635A (ja) * 2008-07-07 2010-01-21 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
US5999003A (en) * 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
US6947587B1 (en) 1998-04-21 2005-09-20 Hitachi, Ltd. Defect inspection method and apparatus
JP3878340B2 (ja) 1998-09-18 2007-02-07 株式会社ルネサステクノロジ パターンの欠陥検査方法およびその装置
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
JP3812185B2 (ja) * 1998-12-01 2006-08-23 株式会社日立製作所 欠陥分類方法およびその装置
CN100428277C (zh) * 1999-11-29 2008-10-22 奥林巴斯光学工业株式会社 缺陷检查系统
US20070131877A9 (en) 1999-11-29 2007-06-14 Takashi Hiroi Pattern inspection method and system therefor
JP4677701B2 (ja) 2001-09-28 2011-04-27 株式会社日立製作所 パターン検査方法及び検査結果確認装置
JP3893825B2 (ja) 1999-12-28 2007-03-14 株式会社日立製作所 半導体ウェーハの欠陥観察方法及びその装置
JP3788279B2 (ja) * 2001-07-09 2006-06-21 株式会社日立製作所 パターン検査方法及び装置
US6785617B2 (en) * 2001-07-13 2004-08-31 Promos Technologies Inc. Method and apparatus for wafer analysis
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP2003059441A (ja) 2002-05-24 2003-02-28 Hitachi Ltd 走査電子顕微鏡
US6982556B2 (en) * 2003-06-06 2006-01-03 Yieldboost Tech, Inc. System and method for classifying defects in and identifying process problems for an electrical circuit
KR20050013491A (ko) * 2003-07-28 2005-02-04 닛토덴코 가부시키가이샤 시트형상 제품의 검사 방법 및 검사 시스템
TW200540939A (en) * 2004-04-22 2005-12-16 Olympus Corp Defect inspection device and substrate manufacturing system using the same
JP4374303B2 (ja) * 2004-09-29 2009-12-02 株式会社日立ハイテクノロジーズ 検査方法及びその装置
JP4317805B2 (ja) * 2004-09-29 2009-08-19 株式会社日立ハイテクノロジーズ 欠陥自動分類方法及び装置
JP4750444B2 (ja) * 2005-03-24 2011-08-17 株式会社日立ハイテクノロジーズ 外観検査方法及びその装置
JP4825469B2 (ja) 2005-08-05 2011-11-30 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥レビュー方法及びその装置
JP4654093B2 (ja) * 2005-08-31 2011-03-16 株式会社日立ハイテクノロジーズ 回路パターン検査方法及びその装置
JP4644613B2 (ja) * 2006-02-27 2011-03-02 株式会社日立ハイテクノロジーズ 欠陥観察方法及びその装置
JP4882505B2 (ja) * 2006-05-19 2012-02-22 東京エレクトロン株式会社 異物分布パターンの照合方法及びその装置
US7512501B2 (en) * 2006-08-22 2009-03-31 Kabushiki Kaisha Toshiba Defect inspecting apparatus for semiconductor wafer
US8351683B2 (en) * 2007-12-25 2013-01-08 Hitachi High-Technologies Corporation Inspection apparatus and inspection method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066478A (ja) * 2004-08-25 2006-03-09 Hitachi High-Technologies Corp パターンマッチング装置及びそれを用いた走査型電子顕微鏡
JP2009002743A (ja) * 2007-06-20 2009-01-08 Hitachi High-Technologies Corp 外観検査方法及びその装置および画像処理評価システム
JP2010014635A (ja) * 2008-07-07 2010-01-21 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195839A (ja) * 2012-10-15 2018-12-06 ケーエルエー−テンカー コーポレイション 欠陥特定情報を用いるウェハ上の欠陥の検出
JP2015026865A (ja) * 2014-10-22 2015-02-05 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
KR101784276B1 (ko) 2015-02-27 2017-10-12 주식회사 고영테크놀러지 기판 검사 방법 및 시스템
US10672116B2 (en) 2015-02-27 2020-06-02 Koh Young Technology Inc. Substrate inspection method and system
CN109659248A (zh) * 2018-12-19 2019-04-19 上海华力集成电路制造有限公司 提高光片上缺陷到图形层定位精确度的方法
CN109659248B (zh) * 2018-12-19 2022-10-21 上海华力集成电路制造有限公司 提高光片上缺陷到图形层定位精确度的方法
KR20220106255A (ko) * 2021-01-21 2022-07-29 주식회사 라온솔루션 딥러닝 알고리즘을 적용한 반도체 불량분석용 자동 광학측정장치
KR102622174B1 (ko) * 2021-01-21 2024-01-09 주식회사 라온솔루션 딥러닝 알고리즘을 적용한 반도체 불량분석용 자동 광학측정장치

Also Published As

Publication number Publication date
JP5444092B2 (ja) 2014-03-19
US20130108147A1 (en) 2013-05-02
US9311697B2 (en) 2016-04-12
WO2011125925A1 (ja) 2011-10-13
KR20120131203A (ko) 2012-12-04
KR101386358B1 (ko) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5444092B2 (ja) 検査方法およびその装置
TWI512684B (zh) Defect observation method and defect observation device
KR101342203B1 (ko) Sem을 이용한 결함 검사 방법 및 장치
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
US8547429B2 (en) Apparatus and method for monitoring semiconductor device manufacturing process
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
JP5118872B2 (ja) 半導体デバイスの欠陥観察方法及びその装置
KR101588367B1 (ko) 하전 입자선 장치
JP2008041940A (ja) Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
US20150146967A1 (en) Pattern evaluation device and pattern evaluation method
JP2016058465A (ja) 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
JP5622398B2 (ja) Semを用いた欠陥検査方法及び装置
KR20170139613A (ko) 관심 패턴 이미지 집단에 대한 이상치 검출
KR20130108413A (ko) 하전 입자선 장치
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
WO2010061771A1 (ja) 観察条件決定支援装置および観察条件決定支援方法
US11087454B2 (en) Defect observation device and defect observation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

R150 Certificate of patent or registration of utility model

Ref document number: 5444092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350