JP3660561B2 - 半導体集積回路の故障解析装置 - Google Patents
半導体集積回路の故障解析装置 Download PDFInfo
- Publication number
- JP3660561B2 JP3660561B2 JP2000164692A JP2000164692A JP3660561B2 JP 3660561 B2 JP3660561 B2 JP 3660561B2 JP 2000164692 A JP2000164692 A JP 2000164692A JP 2000164692 A JP2000164692 A JP 2000164692A JP 3660561 B2 JP3660561 B2 JP 3660561B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- emission
- failure
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路から放出されるホットエレクトロンによるエミッション像（発光像）を用いて故障箇所の特定を行う半導体集積回路の故障解析装置に関する。
【０００２】
【従来の技術】
近年の超高集積度半導体集積回路（ＶＬＳＩ）の大規模化及び高集積化に伴い、故障箇所を特定するための技術開発と解析期間の短縮とが大きな課題となっている。
【０００３】
従来、ＶＬＳＩのファンクション不良解析は、シミュレータとエレクトロンビームテスタ（ＥＢＴ）とを用いた故障箇所特定方法として一般に行われている。
【０００４】
しかし、シミュレータとＥＢテスタとを用いた従来の方法は、ＣＡＤ（Computer Aided Design）とのリンク・故障辞書の作成と実際のシミュレーション解析・故障シミュレーション結果からのプローブポイントの絞り込みを行い、その後、実際にシミュレータとＥＢテスタとを用いて解析を行うので、多大な前準備が必要であり、故障箇所を特定するために要する期間が増加する傾向にある。
【０００５】
さらに従来では、スタンバイ−ＥＭＳ（Emission Micro Scope）手法が知られている。この手法は、半導体集積回路チップ等のデバイスをスタンバイ状態あるいは安定な状態で保持し、故障箇所で発生するホットエレクトロンを積算することで発光像（エミッション像）を取得し、この発光像に基づいて故障箇所を特定するものである。
【０００６】
しかし、この手法では、安定動作状態が保持しにくいダイナミック型製品や、貫通電流が常時流れる回路を有するアナログ混載製品では、ＥＭＳ解析が不可能である。
【０００７】
【発明が解決しようとする課題】
このようにシミュレータとＥＢテスタとを用いた従来の方法では故障箇所を特定するために要する期間が長くなるという問題があり、スタンバイ−ＥＭＳ手法による従来の方法ではダイナミック製品やアナログ混載製品の故障解析が行えないという問題がある。
【０００８】
この発明は上記のような事情を考慮してなされたものであり、その目的は、故障箇所の特定に要する期間の短縮を図ることができ、かつダイナミック製品やアナログ混載製品の故障解析も行うことができる半導体集積回路の故障解析装置を提供することにある。
【０００９】
また、この発明の他の目的は、真の故障箇所を特定することができる半導体集積回路の故障解析装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明の半導体集積回路の故障解析装置は、電源電圧及びテスト信号を発生し、半導体集積回路に供給してファンクションテストを行うファンクションテスタと、ファンクションテスト時の半導体集積回路から放出されるホットエレクトロンによる発光像を検知する、ホットエレクトロンの積算時間が可変のエミッション解析装置と、上記エミッション解析装置によって検知された良品の半導体集積回路における発光像と、故障解析を行う半導体集積回路における発光像とを比較する画像処理装置と、上記画像処理装置からの比較結果を受け、故障解析を行う半導体集積回路における故障箇所を表示する表示装置と、少なくとも上記ファンクションテスタで発生される電源電圧の値及び／又は上記エミッション解析装置におけるホットエレクトロンの積算時間を種々に変えて動作条件を変更し、その都度、故障解析を行う半導体集積回路を上記ファンクションテスタによって動作させて上記エミッション解析装置で検知された発光像における擬似発光の発生数を調査し、擬似発光の発生数が所定数以下となる動作条件を自動的に取得する手段とを具備し、上記手段によって取得された動作条件に基づいて上記ファンクションテスタ及び／又は上記エミッション解析装置を動作させるようにしている。
【００１４】
【発明の実施の形態】
まず、この発明の実施の形態を説明する前に、この発明に係る半導体集積回路の故障解析装置及び故障解析方法の原理について説明する。すなわち、この発明では、ファンクションテスタとエミッション解析装置を利用したＩＤＤＡ（Activate Vdd Supply Current）−ＥＭＳ（Emission Micro Scope）手法によって故障解析を行い、故障箇所を特定するものである。ＩＤＤＡ−ＥＭＳとは、ファンクションテスタによるテストがＮＧ（ファンクションテスト不良）の場合に、故障解析を行う半導体集積回路に対し、ファンクションテスタから不良カテゴリのテストパターンを連続的に供給して半導体集積回路チップを動作させ、この際にチップから放出されるホットエレクトロンによる発光をＥＭＳ解析にて抽出する手法である。
【００１５】
図１は、このような原理を用いたこの発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図である。ファンクションテスタ（テスト信号発生部）１１は電源電圧と共に所定のテスト信号を発生するものであり、ここで発生される電源電圧及びテスト信号は、エミッション解析装置１２内に設置されている良品または不良品の半導体集積回路チップ（図示せず）に供給される。電源電圧及びテスト信号が供給されると、半導体集積回路チップはテスト信号に基づいて動作する。また、半導体集積回路チップが動作すると、チップの故障箇所からホットエレクトロンが放出される。そして、半導体集積回路チップから放出されるホットエレクトロンによる発光は、エミッション解析装置１２によって発光像（エミッション像）として検出・解析される。また、エミッション解析装置１２で検出・解析された発光像は画像処理ユニット１３に送られる。
【００１６】
画像処理ユニット１３は、所定の画像処理を行って半導体集積回路チップの故障箇所を特定し、故障箇所に対応した位置に丸印などの所定のマークを表示するための画像データを出力する。画像処理ユニット１３から出力される画像データはモニタ１４に送られる。
【００１７】
１５は、故障解析が行われる半導体集積回路チップのレイアウトデータを画像データとして格納しているレイアウトデータ格納ユニットであり、このユニット１５に格納されている画像データはモニタ１４に送られる。従って、モニタ１４では、故障解析が行われる半導体集積回路チップのレイアウトデータと共に故障箇所に対応した位置に丸印などの所定のマークが重なった状態で画像表示がなされる。
【００１８】
１６は、ＣＰＵ、メモリ、プログラムやデータなどが記録されたデータ記録媒体（例えばフロッピィディスクなど）をドライブするデータ記録再生装置を有し、メモリに格納されたプログラムに基づいて上記ファンクションテスタ１１、エミッション解析装置１２、画像処理ユニット１３、モニタ１４及びレイアウトデータ格納ユニット１５の動作を制御するコントロールユニットである。そして、上記ファンクションテスタ１１から半導体集積回路チップに対して電源電圧及びテスト信号が供給され、半導体集積回路チップがＩＤＤスタンバイ不良（初期不良）やファンクション不良の場合には、その旨が不良の状態（例えば電源間にリーク電流が生じている場合、そのリーク電流の大きさなどのデータ）と共にコントロールユニット１６に通報される。
【００１９】
なお、半導体集積回路チップが１回に動作する際に放出されるホットエレクトロンによる発光像の光量は少ないため、画像処理ユニット１３で解析可能となるような十分な光量の発光像がエミッション解析装置１２によって得られるまで半導体集積回路チップが動作され、エミッション解析装置１２によって発光量が積算される。
【００２０】
また、上記積算については、半導体集積回路チップの故障（ＮＧ）のみを示すテスト信号を用い、半導体集積回路チップを繰り返し動作させて発光量を積算する方法や、半導体集積回路チップの活性化率が高くなるようなテスト信号を用いて、半導体集積回路チップを繰り返し動作させて発光量を積算する方法等が考えられる。そして、このような方法によって効率良く故障箇所の特定を行うことができる。
【００２１】
また、上記画像処理ユニット１３は、ファンクション不良の場合に、良品の半導体集積回路チップが動作する際にエミッション解析装置１２によって得られる発光像と、不良品の半導体集積回路チップが動作する際にエミッション解析装置１２によって得られる発光像とを用いた種々の画像処理、例えば両画像の差分処理を行い、この差分処理結果に基づいて不良の半導体集積回路チップの故障箇所を特定する。
【００２２】
次に、上記構成でなる装置を用いた半導体集積回路の故障解析方法を説明する。故障解析を行うサンプル（半導体集積回路チップやウエハー）が、例えば図２に示すように、ＰチャネルのＭＯＳトランジスタ２１とＮチャネルのＭＯＳトランジスタ２２とからなるＣＭＯＳインバータ回路を含んでおり、故障解析を行う不良品のサンプルではＰチャネルのＭＯＳトランジスタ２１のソース・ドレイン間がショートしているような故障が発生していると仮定する。
【００２３】
上記のような回路構成をそれぞれ有する良品及び不良品のサンプルに対してファンクションテスタ１１からテスト信号を供給し、それぞれ動作させ、さらにエミッション解析装置１２によってそれぞれの発光像を検出・解析する。このとき、先に述べたように、半導体集積回路チップが１回に動作する際に放出されるホットエレクトロンによる発光像の光量が少ないため、エミッション解析装置１２で解析可能となるような十分な光量の発光像が得られるまで、良品及び不良品のサンプルをそれぞれ繰り返し動作させて、発光像を積算する。
【００２４】
図３は、ファンクションテスタ１１から出力され上記両トランジスタ２１、２２のゲート共通接続ノードである入力端子に入力される信号ＩＮと、上記両トランジスタ２１、２２のドレイン共通接続ノードである出力端子から出力される信号ＯＵＴとを、このＣＭＯＳインバータ回路に流れる電流ＩＤＤと共に示したものである。
【００２５】
入力信号ＩＮがＨレベルのときは、ＰチャネルのＭＯＳトランジスタ２１がオフし、ＮチャネルのＭＯＳトランジスタ２２がオンするので、出力信号ＯＵＴは本来ならばＬレベルになるはずである。しかし、不良品のサンプルではＰチャネルのＭＯＳトランジスタ２１のソース・ドレイン間がショートしているので、出力信号ＯＵＴはＨレベルになる。
【００２６】
一方、入力信号ＩＮがＬレベルのときは、ＰチャネルのＭＯＳトランジスタ２１がオンし、ＮチャネルのＭＯＳトランジスタ２２がオフするので、出力信号ＯＵＴはＨレベルになる。
【００２７】
従って、ＮチャネルのＭＯＳトランジスタ２２がオンしている期間に流れる電流ＩＤＤは良品に比べて不良品の方が多くなり、この電流の差が発光量の差として現れる。
【００２８】
しかし、ＰチャネルのＭＯＳトランジスタ２１及びＮチャネルのＭＯＳトランジスタ２２がオンからオフあるいはオフからオンに切り替わる際にそれぞれ大きな貫通電流が流れるので、電流ＩＤＤの値は良品及び不良品共にこれら切り替わり時に大きくなる。このようにトランジスタのスイッチングに伴って流れる貫通電流により疑似発光が生じるが、この疑似発光量は図３に示すように良品及び不良品共に貫通電流の値が同じなのでほぼ同じ光量になる。なお、擬似発光が生じる箇所は、トランジスタのスイッチングに伴って貫通電流が流れる箇所の他に、負荷素子を介して常時電流が流れるような箇所などがある。
【００２９】
このような疑似発光を低減する必要があり、以下の２つの方法によって疑似発光を低減している。１つは電源電圧、動作周波数、積算時間の適正化であり、２つ目はバックグランドの処理である。
【００３０】
本発明者は、疑似発光について電源電圧とチップの動作周波数の適正化を検討するために、種々の電源電圧と周波数、及び積算時間における疑似発光の発生数を調べた。その結果を図４の特性図に示す。図４は縦軸にＥＭＳ積算時間（ｓ）を、横軸に動作電圧（Ｖ）をそれぞれ取り、動作周波数が１００ＫＨｚと４ＭＨｚの２種類の特性をとったものである。
【００３１】
例えば、疑似発光がサンプル全体で１０個以下の場合が解析可能であるという条件にして、特性曲線よりも左側は解析可能領域であり、かつ特性曲線上の点は全て解析可能な最適条件であり、解析するサンプルに応じてこの条件を使い分けることで効率のよい解析が実施できる。
【００３２】
次にバックグランドの処理について説明する。
【００３３】
従来のスタンバイ−ＥＭＳ手法による方法では、ＥＭＳ解析装置において、装置内に漏洩する微弱な光や、解析を行う半導体集積回路チップにおける熱などをバックグラウンドとして発光像から差し引くための画像処理としてバックグラウンド処理が行われるが、この場合のバックグラウンドとは、まず、図５（ａ）に示すような電源印加状態の発光像と、図５（ｂ）に示すような電源オフ状態の発光像とを得て、電源印加状態の発光像から電源オフ状態の発光像を差し引くことにより、図５（ｃ）に示すように故障箇所のみ発光する発光像を得るものである。
【００３４】
この実施の形態では画像処理ユニット１３によってこのバックグラウンド処理が行われるが、この場合のバックグラウンド処理は、動作時におけるサンプルの発熱による発光をバックグラウンドとして差し引くことであり、具体的には先に述べたように良品のサンプルが動作する際に検出される発光像と、不良品のサンプルが動作する際に検出される発光像との差分を取ることによって行われる。
【００３５】
ここで、図６（ａ）は不良品を動作させて発光像を得た場合の光量を電流に換算した場合のテスト時間（ｔ）と電流量（Ａ）との関係を示しており、大きなピーク電流が生じている箇所が故障によるリークであり、それよりも小さないくつかのピーク電流が生じている箇所は先の貫通電流などによるものである。これに対して、図６（ｂ）は良品を動作させて発光像を得た場合の光量を電流に換算した場合のテスト時間（ｔ）と電流量（Ａ）との関係を示しており、図６（ａ）中の大きなピーク電流に相当する箇所は存在せず、小さないくつかのピーク電流の箇所のみが存在する。そして、図６（ａ）の電流量から図６（ｂ）の電流量を差し引くことで、図６（ｃ）に示すように、故障によるリークのみが抽出される。
【００３６】
すなわち、この実施の形態によるバックグラウンド処理とは、不良品の発光像と良品の発光像との差分を取る、つまり不良品の発光像から良品の発光像を差し引いて、スイッチング時に発生する疑似発光またはアナログ回路における疑似発光を除去し、故障箇所のみのリーク電流に基づく発光像を抽出するものである。そして、このようにして抽出された発光像に基づき、画像処理ユニット１３によって故障箇所が特定され、その後、モニタ１４によってサンプルのレイアウトデータと共に故障箇所に対応した位置に丸印などの所定のマークが重なった状態で故障箇所が特定された画像表示がなされる。
【００３７】
このような解析装置及び解析方法によれば、不良のサンプルに対し、ファンクションテスタ１１から電源電圧及びテスト信号を供給し、チップを動作状態にして不良を再現し、良品及び不良品のＥＭＳ発光像を得て、両発光像を比較するようにしたので、シミュレータとＥＢテスタとを用いた従来の方法のような多大な前準備が不要となり、短時間で故障箇所を特定することができる。
【００３８】
しかも、良品及び不良品のＥＭＳ発光像を得て、両発光像を比較するようにしており、従来のようにサンプルを安定に動作した状態で保持させておく必要がないので、いままでＥＭＳにて解析できなかったアナログ混載品やダイナミック型製品などの解析も行うことができる。
【００３９】
ここで、従来のスタンバイＥＭＳ手法と、上記実施の形態による解析装置及び解析方法のそれぞれを用いて、ポリシリコンからなる配線間のショートが発生している故障を解析したところ、従来のスタンバイＥＭＳ手法では発光を検出することができなかったが、この発明の解析装置及び解析方法では配線間のショート箇所からの発光像を確認することができ、故障箇所を特定することができた。
【００４０】
さらに、ＭＯＳＦＥＴのゲート破壊が生じている故障を解析したところ、従来のスタンバイＥＭＳ手法では発光を検出することができなかったが、上記実施の形態による解析装置及び解析方法ではゲート破壊が生じている故障からの発光像を確認することができ、故障箇所を特定することができた。
【００４１】
次にこの発明の第２の実施の形態に係る故障解析装置について説明する。
【００４２】
先に説明した第１の実施の形態に係る故障解析装置では、貫通電流などの故障要因以外の要因で検出される発光（擬似発光）を低減するために、解析を行う際の条件、例えば電源電圧、動作周波数、積算時間などを抽出し、最適化する必要があった。この最適条件の抽出については、電源電圧、動作周波数、積算時間などの条件を変更しながら、発光が擬似発光か故障原因によるものかの区別を人の目によって判断しており、これにより１製品、１パターンの条件を最適化するために例えば８時間程度の時間が必要であった。
【００４３】
そこで、この第２の実施の形態に係る故障解析装置では、故障解析を行う際の条件の抽出及び最適化をプログラムにより自動的に行うことにより、最適化に要する時間の短縮を図るようにしたものであり、その構成を図７のブロック図に示す。
【００４４】
この実施の形態の故障解析装置では、図１のものに対して条件出しユニット１７及びデータ格納ユニット１８が追加されている。なお、図１のものに対して追加された条件出しユニット１７及びデータ格納ユニット１８の動作も、先のコントロールユニット１６に基づいて制御される。
【００４５】
条件出しユニット１７は、エミッション解析装置１２からの出力に基づいてファンクションテスタ１１、エミッション解析装置１２及び画像処理ユニット１３の動作を制御する。また、データ格納ユニット１８は条件出しユニット１７に対し、必要に応じてデータを供給し、また条件出しユニット１７から送られるデータを格納すると共に画像処理ユニット１３で処理されたエミッション像データをリファレンスデータとして格納する機能を有する。
【００４６】
図８は、図７に示す解析装置の動作の一例を示すフローチャートである。以下、このフローチャートを参照して図７の装置の動作を説明する。
【００４７】
まず、ステップＳ１においてＩＤＤスタンバイ不良であるかどうが判定される。ＩＤＤスタンバイ不良であると判定された場合には、次にステップＳ２において、ファンクションテスタ１１からの結果に基づいて、リーク電流が数ｍＡ以上かそうでないかが判定される。リーク電流が数ｍＡ未満の場合には、ステップＳ３においてエミッション解析装置１２によりＥＭＳ解析が行われる。
【００４８】
リーク電流が数ｍＡ以上であると判定された場合には、別の解析方法によって故障解析を行うようにしてもよい。この別の解析方法としては、例えば、液晶をチップ表面に塗布し、リーク電流が発生して温度が部分的に高くなっている位置の液晶の状態が変化（変色）することを利用する液晶解析法や、高波長領域の発光を利用するThemos解析法がある。
【００４９】
先のステップＳ１において、ＩＤＤスタンバイ不良ではないと判定された場合には、次にステップＳ４において、ファンクション不良が発生しているかそうでないかがファンクションテスタ１１からの結果に基づいて判定される。ファンクション不良が発生していなければ、そのチップは良品と判定される。一方、ファンクション不良が発生している場合には、次にステップＳ５において、全てのファンクションがＮＧであるいわゆるメタ不良であるかそうでないかが判定される。メタ不良と判定された場合には、従来から行われているシミュレータとエレクトロンビームテスタ（ＥＢＴ）とを用いた故障箇所特定方法により、故障箇所を特定するようにしてもよい。
【００５０】
また、ステップＳ５において、メタ不良ではなく、特定のファンクション不良が発生している判定された場合には、次のステップＳ６において、エミッション解析装置１２によりＩＤＤ−ＥＭＳ解析が行われる。すなわち、図１を用いて説明したように、画像処理ユニット１３において、良品のサンプルが動作する際にエミッション解析装置１２によって得られる発光像と、不良品のサンプルが動作する際にエミッション解析装置１２によって得られる発光像とを用いた種々の画像処理に基づいて不良のサンプルの故障箇所が特定される。
【００５１】
また、上記ステップＳ６において、エミッション解析装置１２によって発光が検出されない場合には、先の場合と同様に、従来から行われているシミュレータとエレクトロンビームテスタとを用いた故障箇所特定方法により、故障箇所を特定するようにしてもよい。
【００５２】
さらに、ステップＳ６において、エミッション解析装置１２によって発光が検出された後は、ステップＳ７において、モニタ１４で故障解析が行われている半導体集積回路チップのレイアウトデータと共に、故障箇所に対応した位置に丸印などの所定のマークが重なった状態で画像表示がなされ、故障箇所の絞込みが行われる。なお、この後、エレクトロンビームテスタを用いて、ＥＭＳ発光箇所に基づいてＥＢＴ解析により、より詳細な故障位置の特定を行うようにしてもよい。
【００５３】
ところで、上記図８のフローチャート中のステップＳ６におけるＩＤＤ−ＥＭＳ解析の際に、故障解析の条件の抽出及び最適化がプログラム動作によって自動的に行われるが、以下にその動作の一例を図９のフローチャートを参照して説明する。
【００５４】
先に説明したように、ファンクションテスタ１１からエミッション解析装置１２内に設置されているサンプル（半導体集積回路チップやウエハー）に対し、電源電圧及びテスト信号が供給され、半導体集積回路チップがファンクションテスト状態にされる。そこで、まず、ステップＳ１１において、フェイルしているファンクションパターン（ＦＣＮパターン）が抽出される。このＦＣＮパターンの抽出はコントロールユニット１６により行われる。例えば、図１０に示すように、ファンクションテスタ１１からサンプルに対し、Ａ０１〜Ａ１００の１００通りのファンクションパターンが供給された際に、ファンクションパターンＡ０３のみがＮＧ（フェイル）であり、それ以外のファンクションパターンについては全てＰＡＳＳ（正常）であったとすると、ファンクションパターンＡ０３がフェイルしているパターンとして抽出される。
【００５５】
次に、ステップＳ１２において、擬似発光調査が行われ、最適条件が抽出され、データベースに格納される。すなわち、このステップＳ１２では、条件出しユニット１７からの指示に従ってファンクションテスタ１１、エミッション解析装置１２及び画像処理ユニット１３の動作が制御され、サンプルの種々の動作条件における擬似発光の発生箇所の数が調査される。
【００５６】
この場合の動作条件とは、サンプルに供給される電源電圧の値、ホットエレクトロンの積算時間、サンプルの動作周波数、サンプルの動作温度、発光の周波数特性などである。そして、これらの値をパラメータとして種々に変化させたときの擬似発光の数が調査される。
【００５７】
例えば、３種の動作周波数１００ＫＨｚ，１ＭＨｚ，４ＭＨｚのそれぞれに対し電源電圧及び積算時間を変化させた時に、エミッション解析装置１２で得られる擬似発光の数を調べたところ、例えば図１１に示すようなデータが得られたとする。
【００５８】
図１２は、図１１に示される調査結果をまとめて特性曲線として表したものである。この特性曲線はアナログ混載品の場合を例示しており、擬似発光がない場合を含む擬似発光が１０個以下の場合を解析可能としており、解析可能領域における電源電圧及び積算時間が、抽出された最適条件としてデータ格納ユニット１８にデータベースとして格納される。
【００５９】
次に、ステップＳ１３において、故障解析を行うサンプルに対しフェイルパターンを繰り返し供給してＥＭＳ解析を実施する。この場合、ステップＳ１２において得られた最適条件の下でサンプルを動作させるために、条件出しユニット１７はデータ格納ユニット１８のデータベースから解析可能領域における電源電圧や積算時間などのデータを取得し、このデータに基づいてファンクションテスタ１１、エミッション解析装置１２の動作を制御する。これにより、ファンクションテスタ１１はあるサンプルに対し、そのサンプルが最適な条件で動作するような値の電源電圧を発生し、エミッション解析装置１２は最適な積算時間でホットエレクトロンの積算を行うように動作する。
【００６０】
次に、ステップＳ１４において、良品条件、不良品条件にてエミッション解析装置１２で発光像を得る。不良品条件とはサンプルが故障している判断されるテストパターンが与えられる条件であり、良品条件とはフェイルパターンのベクターの１つ前に遡りそこでループをかけてテストパターンが与えられる条件である。
【００６１】
すなわち、この場合には良品のサンプルの代わりに故障解析が行われるサンプル自体が使用される。そして、エミッション解析装置１２により良品条件、不良品条件にて得られた発光画像を用いて画像処理ユニット１３で画像処理、例えば両画像の差分処理を行い、この差分処理結果に基づいて不良の半導体集積回路チップの故障箇所を特定し、故障箇所の絞込みを行う。
【００６２】
次に、ステップＳ１５において、良品条件にて得られた発光画像をその波長と共にデータ格納ユニット１８に格納し、次回に同じ種類のサンプルを解析する際のリファレンスデータとして再利用できるようにする。
【００６３】
図１３は、エミッション解析装置１２で得られた発光像及び画像処理ユニット１３で画像処理された後の発光像の一例を示している。図１３（ａ）に示される良品条件にてエミッション解析装置１２で得られた発光像から、図１３（ｂ）に示される不良品条件にてエミッション解析装置１２で得られた発光像を差し引くことで、図１３（ｃ）に示されるように故障箇所のみが抽出された画像が得られる。
【００６４】
このように上記実施の形態によれば、第１の実施の形態の場合と同様に、シミュレータとＥＢテスタとを用いた従来の方法のような多大な前準備が不要となり、短時間で故障箇所を特定することができる上に、ＥＭＳにて解析できなかったアナログ混載品やダイナミック型製品などの解析を行うことができるという効果が得られる上に、サンプルの故障解析を行う際の条件を抽出して最適化する動作をプログラム制御によって自動的に行わせるようにしたので、最適化に要する時間を大幅に短縮することができるという効果がさらに得られる。
【００６５】
なお、上記第２の実施の形態では、故障解析を行う際に最適化する条件が、サンプルに供給する電圧電圧、エミッション解析装置におけるエミッション光の積算時間、サンプルの動作周波数である場合について説明したが、これはその他にテストパターン、テスト時間、サンプル温度などを、最適化する条件としてもよい。
【００６６】
また、上記第２の実施の形態において、画像処理ユニット１３は、良品条件にてエミッション解析装置１２で得られた発光像から、不良品条件にてエミッション解析装置１２で得られた発光像を差し引くことで故障箇所のみが抽出された画像データを得る場合について説明したが、これは良品と不良品のサンプルに基づく発光像でカラーリング差を設け、両発光像を画像処理によって加算することにより、故障箇所の色が濃くなってその部分が強調されるような画像データを得るように変更してもよい。このような画像処理ユニット１３における画像処理方法の変更は、データ格納ユニット１８内のデータベースから読み出されるデータに基づく条件出しユニット１７からの指示により行われる。
【００６７】
次にこの発明の第３の実施の形態に係る故障解析装置について説明する。
【００６８】
先に説明した第２の実施の形態に係る故障解析装置では、エミッション解析装置１２によりＩＤＤＡ−ＥＭＳ手法を用いて良品と不良品の発光像をそれぞれ取得し、その発光像から差異のある部分を抽出して故障箇所の特定を行うようにしている。これによれば、ある程度の不良箇所の絞り込みは行えるが、それだけでは真の不良箇所を特定することはできない。すなわち、前段回路の故障が原因で次段回路にリーク電流が流れ、このリーク電流が生じている箇所が発光し、故障箇所として特定されてしまうことがある。
【００６９】
そこで、この第３の実施の形態に係る故障解析装置では、真の故障箇所を特定できるようにしたものであり、その構成を図１４のブロック図に示す。
【００７０】
この実施の形態の故障解析装置は、図７のものに対してナビゲーションツールユニット１９、電位測定ユニット２０及び電位比較ユニット２１が追加されている。なお、図７のものに対して追加されたこれら各ユニットの動作も、先のコントロールユニット１６に基づいて制御される。
【００７１】
ナビゲーションツールユニット１９は、サンプル（例えば半導体集積回路チップ）のネットデータ、すなわち回路内の全てのノードデータ（接続データ）及び座標データを有しており、画像処理ユニット１３から発光点の座標データを受け、この座標データに対応したノードの前段回路のノードに応じたノードデータと座標データとを発生する。ナビゲーションツールユニット１９で発生された座標データは電位測定ユニット２０に供給され、ノードデータは電位比較ユニット２１に供給される。また、ナビゲーションツールユニット１９で発生された座標データ及びノードデータはコントロールユニット１６にも供給される。
【００７２】
電位測定ユニット２０は、例えば静電測定器や、レーザや超音波を用いた電位測定器からなり、エミッション解析装置１２内に設置されて動作状態にされているサンプルの、上記ナビゲーションツールユニット１９で発生される座標データに対応した位置における配線表面の絶対電位又は相対電位を、サンプルに対して非接触で測定するものである。電位測定ユニット２０で測定されたサンプルの電位は電位比較ユニット２１に供給される。
【００７３】
電位比較ユニット２１は、故障解析が行われるサンプルの全てのノードにおける電位の期待値データを予め格納しており、電位比較ユニット２１で測定された電位を、ナビゲーションツールユニット１９から入力するノードデータに対応したノードの期待値と比較する。そして、この比較結果はコントロールユニット１６に供給される。
【００７４】
電位比較ユニット２１からの比較結果を受けたコントロールユニット１６は、ナビゲーションツールユニット１９の動作を制御する。これによりナビゲーションツールユニット１９は、電位測定ユニット２０に対し前段回路に遡って順次座標データを出力し、かつ電位比較ユニット２１に対して対応するノードデータを出力する。そして、電位測定ユニット２０で測定された電位と期待値とに差がある位置が真の故障箇所であり、この箇所に対応した座標データがコントロールユニット１６からモニタ１４に送られ、モニタ１４で表示される。このとき、モニタ１４では、故障箇所に対応した位置に前記所定のマークが重なった状態で画像が表示されるようにしてもよく、さらには測定された電位がその位置の期待値と共に表示されるようにしてもよい。
【００７５】
このように、第３の実施の形態によれば、ナビゲーションツールユニット１９によって前段回路を順次辿っていき、電位測定ユニット２０でサンプルの電位を測定し、さらに電位比較ユニット２１で期待値と比較するようにしたので、発光していない真の故障箇所を特定することができる。
【００７６】
従来、真の故障箇所の特定を行う場合、専門技術者によるＥＢＴ解析を行う必要があったが、この実施の形態の装置によれば専門技術者は不要となる。また、静電測定器や、レーザまたは超音波を用いた電位測定器からなる電位測定ユニット２０は、大気中で電位の測定が行えるので、ＥＢＴなどで行うようなサンプルが設置されている環境を低い気圧にするためのいわゆる真空引き作業が不要となり、解析時間のさらなる短縮化が達成される。例えば、真空引き作業はサンプルがチップの場合には１時間程度、ウエハーの場合には８時間程度を要する。
【００７７】
これに対し、上記第３の実施の形態の場合には、ＩＤＤ−ＥＭＳ手法を用いてある程度の確度で故障箇所の特定を行ってから、電位測定及び比較による真の故障箇所の特定を行うために、大幅な時間短縮が可能となり、ＥＢＴ解析による場合と比べて約１／１０に短縮することができた。さらに、故障箇所の特定率の精度もほぼ１００％となり、ＩＤＤ−ＥＭＳ手法による精度（例えば７０％）に比べて大幅に向上する。
【００７８】
【発明の効果】
以上説明したようにこの発明によれば、故障箇所の特定に要する期間の短縮を図ることができ、かつダイナミック製品やアナログ混載製品の故障解析も行うことができる半導体集積回路の故障解析装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図。
【図２】図１の故障解析装置で解析を行う半導体集積回路の一例を示す回路図。
【図３】図２の回路における入出力信号とそこに流れる電流の波形を示す図。
【図４】種々の電源電圧と周波数及び積算時間における疑似発光の発生数を示す特性図。
【図５】従来のスタンバイ−ＥＭＳ手法による方法によるバックグラウンド処理を示す図。
【図６】第１の実施の形態によるバックグラウンド処理を示す図。
【図７】この発明の第２の実施の形態に係る故障解析装置の構成を示すブロック図。
【図８】図７に示す解析装置の動作の一例を示すフローチャート。
【図９】図７に示す解析装置において故障解析の条件の抽出及び最適化を行う際の動作の一例を示すフローチャート。
【図１０】図７に示す解析装置においてファンクションテスタからサンプルに対して供給されるファンクションパターンの一例を示す図。
【図１１】図７に示す解析装置において３種の動作周波数のそれぞれに対し電源電圧及び積算時間を変化させた時にエミッション解析装置で得られる擬似発光の数を調べた結果を示す図。
【図１２】図１１に示される調査結果をまとめて特性曲線として表した図。
【図１３】図７に示す解析装置においてエミッション解析装置で得られた発光像及び画像処理ユニットで画像処理された後の発光像の一例を示す図。
【図１４】この発明の第３の実施の形態に係る故障解析装置の構成を示すブロック図。
【符号の説明】
１１…ファンクションテスタ、
１２…エミッション解析装置、
１３…画像処理ユニット、
１４…モニタ、
１５…レイアウトデータ格納ユニット、
１６…コントロールユニット、
１７…条件出しユニット、
１８…データ格納ユニット、
１９…ナビゲーションツールユニット、
２０…電位測定ユニット、
２１…電位比較ユニット。
【発明の属する技術分野】
この発明は、半導体集積回路から放出されるホットエレクトロンによるエミッション像（発光像）を用いて故障箇所の特定を行う半導体集積回路の故障解析装置に関する。
【０００２】
【従来の技術】
近年の超高集積度半導体集積回路（ＶＬＳＩ）の大規模化及び高集積化に伴い、故障箇所を特定するための技術開発と解析期間の短縮とが大きな課題となっている。
【０００３】
従来、ＶＬＳＩのファンクション不良解析は、シミュレータとエレクトロンビームテスタ（ＥＢＴ）とを用いた故障箇所特定方法として一般に行われている。
【０００４】
しかし、シミュレータとＥＢテスタとを用いた従来の方法は、ＣＡＤ（Computer Aided Design）とのリンク・故障辞書の作成と実際のシミュレーション解析・故障シミュレーション結果からのプローブポイントの絞り込みを行い、その後、実際にシミュレータとＥＢテスタとを用いて解析を行うので、多大な前準備が必要であり、故障箇所を特定するために要する期間が増加する傾向にある。
【０００５】
さらに従来では、スタンバイ−ＥＭＳ（Emission Micro Scope）手法が知られている。この手法は、半導体集積回路チップ等のデバイスをスタンバイ状態あるいは安定な状態で保持し、故障箇所で発生するホットエレクトロンを積算することで発光像（エミッション像）を取得し、この発光像に基づいて故障箇所を特定するものである。
【０００６】
しかし、この手法では、安定動作状態が保持しにくいダイナミック型製品や、貫通電流が常時流れる回路を有するアナログ混載製品では、ＥＭＳ解析が不可能である。
【０００７】
【発明が解決しようとする課題】
このようにシミュレータとＥＢテスタとを用いた従来の方法では故障箇所を特定するために要する期間が長くなるという問題があり、スタンバイ−ＥＭＳ手法による従来の方法ではダイナミック製品やアナログ混載製品の故障解析が行えないという問題がある。
【０００８】
この発明は上記のような事情を考慮してなされたものであり、その目的は、故障箇所の特定に要する期間の短縮を図ることができ、かつダイナミック製品やアナログ混載製品の故障解析も行うことができる半導体集積回路の故障解析装置を提供することにある。
【０００９】
また、この発明の他の目的は、真の故障箇所を特定することができる半導体集積回路の故障解析装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明の半導体集積回路の故障解析装置は、電源電圧及びテスト信号を発生し、半導体集積回路に供給してファンクションテストを行うファンクションテスタと、ファンクションテスト時の半導体集積回路から放出されるホットエレクトロンによる発光像を検知する、ホットエレクトロンの積算時間が可変のエミッション解析装置と、上記エミッション解析装置によって検知された良品の半導体集積回路における発光像と、故障解析を行う半導体集積回路における発光像とを比較する画像処理装置と、上記画像処理装置からの比較結果を受け、故障解析を行う半導体集積回路における故障箇所を表示する表示装置と、少なくとも上記ファンクションテスタで発生される電源電圧の値及び／又は上記エミッション解析装置におけるホットエレクトロンの積算時間を種々に変えて動作条件を変更し、その都度、故障解析を行う半導体集積回路を上記ファンクションテスタによって動作させて上記エミッション解析装置で検知された発光像における擬似発光の発生数を調査し、擬似発光の発生数が所定数以下となる動作条件を自動的に取得する手段とを具備し、上記手段によって取得された動作条件に基づいて上記ファンクションテスタ及び／又は上記エミッション解析装置を動作させるようにしている。
【００１４】
【発明の実施の形態】
まず、この発明の実施の形態を説明する前に、この発明に係る半導体集積回路の故障解析装置及び故障解析方法の原理について説明する。すなわち、この発明では、ファンクションテスタとエミッション解析装置を利用したＩＤＤＡ（Activate Vdd Supply Current）−ＥＭＳ（Emission Micro Scope）手法によって故障解析を行い、故障箇所を特定するものである。ＩＤＤＡ−ＥＭＳとは、ファンクションテスタによるテストがＮＧ（ファンクションテスト不良）の場合に、故障解析を行う半導体集積回路に対し、ファンクションテスタから不良カテゴリのテストパターンを連続的に供給して半導体集積回路チップを動作させ、この際にチップから放出されるホットエレクトロンによる発光をＥＭＳ解析にて抽出する手法である。
【００１５】
図１は、このような原理を用いたこの発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図である。ファンクションテスタ（テスト信号発生部）１１は電源電圧と共に所定のテスト信号を発生するものであり、ここで発生される電源電圧及びテスト信号は、エミッション解析装置１２内に設置されている良品または不良品の半導体集積回路チップ（図示せず）に供給される。電源電圧及びテスト信号が供給されると、半導体集積回路チップはテスト信号に基づいて動作する。また、半導体集積回路チップが動作すると、チップの故障箇所からホットエレクトロンが放出される。そして、半導体集積回路チップから放出されるホットエレクトロンによる発光は、エミッション解析装置１２によって発光像（エミッション像）として検出・解析される。また、エミッション解析装置１２で検出・解析された発光像は画像処理ユニット１３に送られる。
【００１６】
画像処理ユニット１３は、所定の画像処理を行って半導体集積回路チップの故障箇所を特定し、故障箇所に対応した位置に丸印などの所定のマークを表示するための画像データを出力する。画像処理ユニット１３から出力される画像データはモニタ１４に送られる。
【００１７】
１５は、故障解析が行われる半導体集積回路チップのレイアウトデータを画像データとして格納しているレイアウトデータ格納ユニットであり、このユニット１５に格納されている画像データはモニタ１４に送られる。従って、モニタ１４では、故障解析が行われる半導体集積回路チップのレイアウトデータと共に故障箇所に対応した位置に丸印などの所定のマークが重なった状態で画像表示がなされる。
【００１８】
１６は、ＣＰＵ、メモリ、プログラムやデータなどが記録されたデータ記録媒体（例えばフロッピィディスクなど）をドライブするデータ記録再生装置を有し、メモリに格納されたプログラムに基づいて上記ファンクションテスタ１１、エミッション解析装置１２、画像処理ユニット１３、モニタ１４及びレイアウトデータ格納ユニット１５の動作を制御するコントロールユニットである。そして、上記ファンクションテスタ１１から半導体集積回路チップに対して電源電圧及びテスト信号が供給され、半導体集積回路チップがＩＤＤスタンバイ不良（初期不良）やファンクション不良の場合には、その旨が不良の状態（例えば電源間にリーク電流が生じている場合、そのリーク電流の大きさなどのデータ）と共にコントロールユニット１６に通報される。
【００１９】
なお、半導体集積回路チップが１回に動作する際に放出されるホットエレクトロンによる発光像の光量は少ないため、画像処理ユニット１３で解析可能となるような十分な光量の発光像がエミッション解析装置１２によって得られるまで半導体集積回路チップが動作され、エミッション解析装置１２によって発光量が積算される。
【００２０】
また、上記積算については、半導体集積回路チップの故障（ＮＧ）のみを示すテスト信号を用い、半導体集積回路チップを繰り返し動作させて発光量を積算する方法や、半導体集積回路チップの活性化率が高くなるようなテスト信号を用いて、半導体集積回路チップを繰り返し動作させて発光量を積算する方法等が考えられる。そして、このような方法によって効率良く故障箇所の特定を行うことができる。
【００２１】
また、上記画像処理ユニット１３は、ファンクション不良の場合に、良品の半導体集積回路チップが動作する際にエミッション解析装置１２によって得られる発光像と、不良品の半導体集積回路チップが動作する際にエミッション解析装置１２によって得られる発光像とを用いた種々の画像処理、例えば両画像の差分処理を行い、この差分処理結果に基づいて不良の半導体集積回路チップの故障箇所を特定する。
【００２２】
次に、上記構成でなる装置を用いた半導体集積回路の故障解析方法を説明する。故障解析を行うサンプル（半導体集積回路チップやウエハー）が、例えば図２に示すように、ＰチャネルのＭＯＳトランジスタ２１とＮチャネルのＭＯＳトランジスタ２２とからなるＣＭＯＳインバータ回路を含んでおり、故障解析を行う不良品のサンプルではＰチャネルのＭＯＳトランジスタ２１のソース・ドレイン間がショートしているような故障が発生していると仮定する。
【００２３】
上記のような回路構成をそれぞれ有する良品及び不良品のサンプルに対してファンクションテスタ１１からテスト信号を供給し、それぞれ動作させ、さらにエミッション解析装置１２によってそれぞれの発光像を検出・解析する。このとき、先に述べたように、半導体集積回路チップが１回に動作する際に放出されるホットエレクトロンによる発光像の光量が少ないため、エミッション解析装置１２で解析可能となるような十分な光量の発光像が得られるまで、良品及び不良品のサンプルをそれぞれ繰り返し動作させて、発光像を積算する。
【００２４】
図３は、ファンクションテスタ１１から出力され上記両トランジスタ２１、２２のゲート共通接続ノードである入力端子に入力される信号ＩＮと、上記両トランジスタ２１、２２のドレイン共通接続ノードである出力端子から出力される信号ＯＵＴとを、このＣＭＯＳインバータ回路に流れる電流ＩＤＤと共に示したものである。
【００２５】
入力信号ＩＮがＨレベルのときは、ＰチャネルのＭＯＳトランジスタ２１がオフし、ＮチャネルのＭＯＳトランジスタ２２がオンするので、出力信号ＯＵＴは本来ならばＬレベルになるはずである。しかし、不良品のサンプルではＰチャネルのＭＯＳトランジスタ２１のソース・ドレイン間がショートしているので、出力信号ＯＵＴはＨレベルになる。
【００２６】
一方、入力信号ＩＮがＬレベルのときは、ＰチャネルのＭＯＳトランジスタ２１がオンし、ＮチャネルのＭＯＳトランジスタ２２がオフするので、出力信号ＯＵＴはＨレベルになる。
【００２７】
従って、ＮチャネルのＭＯＳトランジスタ２２がオンしている期間に流れる電流ＩＤＤは良品に比べて不良品の方が多くなり、この電流の差が発光量の差として現れる。
【００２８】
しかし、ＰチャネルのＭＯＳトランジスタ２１及びＮチャネルのＭＯＳトランジスタ２２がオンからオフあるいはオフからオンに切り替わる際にそれぞれ大きな貫通電流が流れるので、電流ＩＤＤの値は良品及び不良品共にこれら切り替わり時に大きくなる。このようにトランジスタのスイッチングに伴って流れる貫通電流により疑似発光が生じるが、この疑似発光量は図３に示すように良品及び不良品共に貫通電流の値が同じなのでほぼ同じ光量になる。なお、擬似発光が生じる箇所は、トランジスタのスイッチングに伴って貫通電流が流れる箇所の他に、負荷素子を介して常時電流が流れるような箇所などがある。
【００２９】
このような疑似発光を低減する必要があり、以下の２つの方法によって疑似発光を低減している。１つは電源電圧、動作周波数、積算時間の適正化であり、２つ目はバックグランドの処理である。
【００３０】
本発明者は、疑似発光について電源電圧とチップの動作周波数の適正化を検討するために、種々の電源電圧と周波数、及び積算時間における疑似発光の発生数を調べた。その結果を図４の特性図に示す。図４は縦軸にＥＭＳ積算時間（ｓ）を、横軸に動作電圧（Ｖ）をそれぞれ取り、動作周波数が１００ＫＨｚと４ＭＨｚの２種類の特性をとったものである。
【００３１】
例えば、疑似発光がサンプル全体で１０個以下の場合が解析可能であるという条件にして、特性曲線よりも左側は解析可能領域であり、かつ特性曲線上の点は全て解析可能な最適条件であり、解析するサンプルに応じてこの条件を使い分けることで効率のよい解析が実施できる。
【００３２】
次にバックグランドの処理について説明する。
【００３３】
従来のスタンバイ−ＥＭＳ手法による方法では、ＥＭＳ解析装置において、装置内に漏洩する微弱な光や、解析を行う半導体集積回路チップにおける熱などをバックグラウンドとして発光像から差し引くための画像処理としてバックグラウンド処理が行われるが、この場合のバックグラウンドとは、まず、図５（ａ）に示すような電源印加状態の発光像と、図５（ｂ）に示すような電源オフ状態の発光像とを得て、電源印加状態の発光像から電源オフ状態の発光像を差し引くことにより、図５（ｃ）に示すように故障箇所のみ発光する発光像を得るものである。
【００３４】
この実施の形態では画像処理ユニット１３によってこのバックグラウンド処理が行われるが、この場合のバックグラウンド処理は、動作時におけるサンプルの発熱による発光をバックグラウンドとして差し引くことであり、具体的には先に述べたように良品のサンプルが動作する際に検出される発光像と、不良品のサンプルが動作する際に検出される発光像との差分を取ることによって行われる。
【００３５】
ここで、図６（ａ）は不良品を動作させて発光像を得た場合の光量を電流に換算した場合のテスト時間（ｔ）と電流量（Ａ）との関係を示しており、大きなピーク電流が生じている箇所が故障によるリークであり、それよりも小さないくつかのピーク電流が生じている箇所は先の貫通電流などによるものである。これに対して、図６（ｂ）は良品を動作させて発光像を得た場合の光量を電流に換算した場合のテスト時間（ｔ）と電流量（Ａ）との関係を示しており、図６（ａ）中の大きなピーク電流に相当する箇所は存在せず、小さないくつかのピーク電流の箇所のみが存在する。そして、図６（ａ）の電流量から図６（ｂ）の電流量を差し引くことで、図６（ｃ）に示すように、故障によるリークのみが抽出される。
【００３６】
すなわち、この実施の形態によるバックグラウンド処理とは、不良品の発光像と良品の発光像との差分を取る、つまり不良品の発光像から良品の発光像を差し引いて、スイッチング時に発生する疑似発光またはアナログ回路における疑似発光を除去し、故障箇所のみのリーク電流に基づく発光像を抽出するものである。そして、このようにして抽出された発光像に基づき、画像処理ユニット１３によって故障箇所が特定され、その後、モニタ１４によってサンプルのレイアウトデータと共に故障箇所に対応した位置に丸印などの所定のマークが重なった状態で故障箇所が特定された画像表示がなされる。
【００３７】
このような解析装置及び解析方法によれば、不良のサンプルに対し、ファンクションテスタ１１から電源電圧及びテスト信号を供給し、チップを動作状態にして不良を再現し、良品及び不良品のＥＭＳ発光像を得て、両発光像を比較するようにしたので、シミュレータとＥＢテスタとを用いた従来の方法のような多大な前準備が不要となり、短時間で故障箇所を特定することができる。
【００３８】
しかも、良品及び不良品のＥＭＳ発光像を得て、両発光像を比較するようにしており、従来のようにサンプルを安定に動作した状態で保持させておく必要がないので、いままでＥＭＳにて解析できなかったアナログ混載品やダイナミック型製品などの解析も行うことができる。
【００３９】
ここで、従来のスタンバイＥＭＳ手法と、上記実施の形態による解析装置及び解析方法のそれぞれを用いて、ポリシリコンからなる配線間のショートが発生している故障を解析したところ、従来のスタンバイＥＭＳ手法では発光を検出することができなかったが、この発明の解析装置及び解析方法では配線間のショート箇所からの発光像を確認することができ、故障箇所を特定することができた。
【００４０】
さらに、ＭＯＳＦＥＴのゲート破壊が生じている故障を解析したところ、従来のスタンバイＥＭＳ手法では発光を検出することができなかったが、上記実施の形態による解析装置及び解析方法ではゲート破壊が生じている故障からの発光像を確認することができ、故障箇所を特定することができた。
【００４１】
次にこの発明の第２の実施の形態に係る故障解析装置について説明する。
【００４２】
先に説明した第１の実施の形態に係る故障解析装置では、貫通電流などの故障要因以外の要因で検出される発光（擬似発光）を低減するために、解析を行う際の条件、例えば電源電圧、動作周波数、積算時間などを抽出し、最適化する必要があった。この最適条件の抽出については、電源電圧、動作周波数、積算時間などの条件を変更しながら、発光が擬似発光か故障原因によるものかの区別を人の目によって判断しており、これにより１製品、１パターンの条件を最適化するために例えば８時間程度の時間が必要であった。
【００４３】
そこで、この第２の実施の形態に係る故障解析装置では、故障解析を行う際の条件の抽出及び最適化をプログラムにより自動的に行うことにより、最適化に要する時間の短縮を図るようにしたものであり、その構成を図７のブロック図に示す。
【００４４】
この実施の形態の故障解析装置では、図１のものに対して条件出しユニット１７及びデータ格納ユニット１８が追加されている。なお、図１のものに対して追加された条件出しユニット１７及びデータ格納ユニット１８の動作も、先のコントロールユニット１６に基づいて制御される。
【００４５】
条件出しユニット１７は、エミッション解析装置１２からの出力に基づいてファンクションテスタ１１、エミッション解析装置１２及び画像処理ユニット１３の動作を制御する。また、データ格納ユニット１８は条件出しユニット１７に対し、必要に応じてデータを供給し、また条件出しユニット１７から送られるデータを格納すると共に画像処理ユニット１３で処理されたエミッション像データをリファレンスデータとして格納する機能を有する。
【００４６】
図８は、図７に示す解析装置の動作の一例を示すフローチャートである。以下、このフローチャートを参照して図７の装置の動作を説明する。
【００４７】
まず、ステップＳ１においてＩＤＤスタンバイ不良であるかどうが判定される。ＩＤＤスタンバイ不良であると判定された場合には、次にステップＳ２において、ファンクションテスタ１１からの結果に基づいて、リーク電流が数ｍＡ以上かそうでないかが判定される。リーク電流が数ｍＡ未満の場合には、ステップＳ３においてエミッション解析装置１２によりＥＭＳ解析が行われる。
【００４８】
リーク電流が数ｍＡ以上であると判定された場合には、別の解析方法によって故障解析を行うようにしてもよい。この別の解析方法としては、例えば、液晶をチップ表面に塗布し、リーク電流が発生して温度が部分的に高くなっている位置の液晶の状態が変化（変色）することを利用する液晶解析法や、高波長領域の発光を利用するThemos解析法がある。
【００４９】
先のステップＳ１において、ＩＤＤスタンバイ不良ではないと判定された場合には、次にステップＳ４において、ファンクション不良が発生しているかそうでないかがファンクションテスタ１１からの結果に基づいて判定される。ファンクション不良が発生していなければ、そのチップは良品と判定される。一方、ファンクション不良が発生している場合には、次にステップＳ５において、全てのファンクションがＮＧであるいわゆるメタ不良であるかそうでないかが判定される。メタ不良と判定された場合には、従来から行われているシミュレータとエレクトロンビームテスタ（ＥＢＴ）とを用いた故障箇所特定方法により、故障箇所を特定するようにしてもよい。
【００５０】
また、ステップＳ５において、メタ不良ではなく、特定のファンクション不良が発生している判定された場合には、次のステップＳ６において、エミッション解析装置１２によりＩＤＤ−ＥＭＳ解析が行われる。すなわち、図１を用いて説明したように、画像処理ユニット１３において、良品のサンプルが動作する際にエミッション解析装置１２によって得られる発光像と、不良品のサンプルが動作する際にエミッション解析装置１２によって得られる発光像とを用いた種々の画像処理に基づいて不良のサンプルの故障箇所が特定される。
【００５１】
また、上記ステップＳ６において、エミッション解析装置１２によって発光が検出されない場合には、先の場合と同様に、従来から行われているシミュレータとエレクトロンビームテスタとを用いた故障箇所特定方法により、故障箇所を特定するようにしてもよい。
【００５２】
さらに、ステップＳ６において、エミッション解析装置１２によって発光が検出された後は、ステップＳ７において、モニタ１４で故障解析が行われている半導体集積回路チップのレイアウトデータと共に、故障箇所に対応した位置に丸印などの所定のマークが重なった状態で画像表示がなされ、故障箇所の絞込みが行われる。なお、この後、エレクトロンビームテスタを用いて、ＥＭＳ発光箇所に基づいてＥＢＴ解析により、より詳細な故障位置の特定を行うようにしてもよい。
【００５３】
ところで、上記図８のフローチャート中のステップＳ６におけるＩＤＤ−ＥＭＳ解析の際に、故障解析の条件の抽出及び最適化がプログラム動作によって自動的に行われるが、以下にその動作の一例を図９のフローチャートを参照して説明する。
【００５４】
先に説明したように、ファンクションテスタ１１からエミッション解析装置１２内に設置されているサンプル（半導体集積回路チップやウエハー）に対し、電源電圧及びテスト信号が供給され、半導体集積回路チップがファンクションテスト状態にされる。そこで、まず、ステップＳ１１において、フェイルしているファンクションパターン（ＦＣＮパターン）が抽出される。このＦＣＮパターンの抽出はコントロールユニット１６により行われる。例えば、図１０に示すように、ファンクションテスタ１１からサンプルに対し、Ａ０１〜Ａ１００の１００通りのファンクションパターンが供給された際に、ファンクションパターンＡ０３のみがＮＧ（フェイル）であり、それ以外のファンクションパターンについては全てＰＡＳＳ（正常）であったとすると、ファンクションパターンＡ０３がフェイルしているパターンとして抽出される。
【００５５】
次に、ステップＳ１２において、擬似発光調査が行われ、最適条件が抽出され、データベースに格納される。すなわち、このステップＳ１２では、条件出しユニット１７からの指示に従ってファンクションテスタ１１、エミッション解析装置１２及び画像処理ユニット１３の動作が制御され、サンプルの種々の動作条件における擬似発光の発生箇所の数が調査される。
【００５６】
この場合の動作条件とは、サンプルに供給される電源電圧の値、ホットエレクトロンの積算時間、サンプルの動作周波数、サンプルの動作温度、発光の周波数特性などである。そして、これらの値をパラメータとして種々に変化させたときの擬似発光の数が調査される。
【００５７】
例えば、３種の動作周波数１００ＫＨｚ，１ＭＨｚ，４ＭＨｚのそれぞれに対し電源電圧及び積算時間を変化させた時に、エミッション解析装置１２で得られる擬似発光の数を調べたところ、例えば図１１に示すようなデータが得られたとする。
【００５８】
図１２は、図１１に示される調査結果をまとめて特性曲線として表したものである。この特性曲線はアナログ混載品の場合を例示しており、擬似発光がない場合を含む擬似発光が１０個以下の場合を解析可能としており、解析可能領域における電源電圧及び積算時間が、抽出された最適条件としてデータ格納ユニット１８にデータベースとして格納される。
【００５９】
次に、ステップＳ１３において、故障解析を行うサンプルに対しフェイルパターンを繰り返し供給してＥＭＳ解析を実施する。この場合、ステップＳ１２において得られた最適条件の下でサンプルを動作させるために、条件出しユニット１７はデータ格納ユニット１８のデータベースから解析可能領域における電源電圧や積算時間などのデータを取得し、このデータに基づいてファンクションテスタ１１、エミッション解析装置１２の動作を制御する。これにより、ファンクションテスタ１１はあるサンプルに対し、そのサンプルが最適な条件で動作するような値の電源電圧を発生し、エミッション解析装置１２は最適な積算時間でホットエレクトロンの積算を行うように動作する。
【００６０】
次に、ステップＳ１４において、良品条件、不良品条件にてエミッション解析装置１２で発光像を得る。不良品条件とはサンプルが故障している判断されるテストパターンが与えられる条件であり、良品条件とはフェイルパターンのベクターの１つ前に遡りそこでループをかけてテストパターンが与えられる条件である。
【００６１】
すなわち、この場合には良品のサンプルの代わりに故障解析が行われるサンプル自体が使用される。そして、エミッション解析装置１２により良品条件、不良品条件にて得られた発光画像を用いて画像処理ユニット１３で画像処理、例えば両画像の差分処理を行い、この差分処理結果に基づいて不良の半導体集積回路チップの故障箇所を特定し、故障箇所の絞込みを行う。
【００６２】
次に、ステップＳ１５において、良品条件にて得られた発光画像をその波長と共にデータ格納ユニット１８に格納し、次回に同じ種類のサンプルを解析する際のリファレンスデータとして再利用できるようにする。
【００６３】
図１３は、エミッション解析装置１２で得られた発光像及び画像処理ユニット１３で画像処理された後の発光像の一例を示している。図１３（ａ）に示される良品条件にてエミッション解析装置１２で得られた発光像から、図１３（ｂ）に示される不良品条件にてエミッション解析装置１２で得られた発光像を差し引くことで、図１３（ｃ）に示されるように故障箇所のみが抽出された画像が得られる。
【００６４】
このように上記実施の形態によれば、第１の実施の形態の場合と同様に、シミュレータとＥＢテスタとを用いた従来の方法のような多大な前準備が不要となり、短時間で故障箇所を特定することができる上に、ＥＭＳにて解析できなかったアナログ混載品やダイナミック型製品などの解析を行うことができるという効果が得られる上に、サンプルの故障解析を行う際の条件を抽出して最適化する動作をプログラム制御によって自動的に行わせるようにしたので、最適化に要する時間を大幅に短縮することができるという効果がさらに得られる。
【００６５】
なお、上記第２の実施の形態では、故障解析を行う際に最適化する条件が、サンプルに供給する電圧電圧、エミッション解析装置におけるエミッション光の積算時間、サンプルの動作周波数である場合について説明したが、これはその他にテストパターン、テスト時間、サンプル温度などを、最適化する条件としてもよい。
【００６６】
また、上記第２の実施の形態において、画像処理ユニット１３は、良品条件にてエミッション解析装置１２で得られた発光像から、不良品条件にてエミッション解析装置１２で得られた発光像を差し引くことで故障箇所のみが抽出された画像データを得る場合について説明したが、これは良品と不良品のサンプルに基づく発光像でカラーリング差を設け、両発光像を画像処理によって加算することにより、故障箇所の色が濃くなってその部分が強調されるような画像データを得るように変更してもよい。このような画像処理ユニット１３における画像処理方法の変更は、データ格納ユニット１８内のデータベースから読み出されるデータに基づく条件出しユニット１７からの指示により行われる。
【００６７】
次にこの発明の第３の実施の形態に係る故障解析装置について説明する。
【００６８】
先に説明した第２の実施の形態に係る故障解析装置では、エミッション解析装置１２によりＩＤＤＡ−ＥＭＳ手法を用いて良品と不良品の発光像をそれぞれ取得し、その発光像から差異のある部分を抽出して故障箇所の特定を行うようにしている。これによれば、ある程度の不良箇所の絞り込みは行えるが、それだけでは真の不良箇所を特定することはできない。すなわち、前段回路の故障が原因で次段回路にリーク電流が流れ、このリーク電流が生じている箇所が発光し、故障箇所として特定されてしまうことがある。
【００６９】
そこで、この第３の実施の形態に係る故障解析装置では、真の故障箇所を特定できるようにしたものであり、その構成を図１４のブロック図に示す。
【００７０】
この実施の形態の故障解析装置は、図７のものに対してナビゲーションツールユニット１９、電位測定ユニット２０及び電位比較ユニット２１が追加されている。なお、図７のものに対して追加されたこれら各ユニットの動作も、先のコントロールユニット１６に基づいて制御される。
【００７１】
ナビゲーションツールユニット１９は、サンプル（例えば半導体集積回路チップ）のネットデータ、すなわち回路内の全てのノードデータ（接続データ）及び座標データを有しており、画像処理ユニット１３から発光点の座標データを受け、この座標データに対応したノードの前段回路のノードに応じたノードデータと座標データとを発生する。ナビゲーションツールユニット１９で発生された座標データは電位測定ユニット２０に供給され、ノードデータは電位比較ユニット２１に供給される。また、ナビゲーションツールユニット１９で発生された座標データ及びノードデータはコントロールユニット１６にも供給される。
【００７２】
電位測定ユニット２０は、例えば静電測定器や、レーザや超音波を用いた電位測定器からなり、エミッション解析装置１２内に設置されて動作状態にされているサンプルの、上記ナビゲーションツールユニット１９で発生される座標データに対応した位置における配線表面の絶対電位又は相対電位を、サンプルに対して非接触で測定するものである。電位測定ユニット２０で測定されたサンプルの電位は電位比較ユニット２１に供給される。
【００７３】
電位比較ユニット２１は、故障解析が行われるサンプルの全てのノードにおける電位の期待値データを予め格納しており、電位比較ユニット２１で測定された電位を、ナビゲーションツールユニット１９から入力するノードデータに対応したノードの期待値と比較する。そして、この比較結果はコントロールユニット１６に供給される。
【００７４】
電位比較ユニット２１からの比較結果を受けたコントロールユニット１６は、ナビゲーションツールユニット１９の動作を制御する。これによりナビゲーションツールユニット１９は、電位測定ユニット２０に対し前段回路に遡って順次座標データを出力し、かつ電位比較ユニット２１に対して対応するノードデータを出力する。そして、電位測定ユニット２０で測定された電位と期待値とに差がある位置が真の故障箇所であり、この箇所に対応した座標データがコントロールユニット１６からモニタ１４に送られ、モニタ１４で表示される。このとき、モニタ１４では、故障箇所に対応した位置に前記所定のマークが重なった状態で画像が表示されるようにしてもよく、さらには測定された電位がその位置の期待値と共に表示されるようにしてもよい。
【００７５】
このように、第３の実施の形態によれば、ナビゲーションツールユニット１９によって前段回路を順次辿っていき、電位測定ユニット２０でサンプルの電位を測定し、さらに電位比較ユニット２１で期待値と比較するようにしたので、発光していない真の故障箇所を特定することができる。
【００７６】
従来、真の故障箇所の特定を行う場合、専門技術者によるＥＢＴ解析を行う必要があったが、この実施の形態の装置によれば専門技術者は不要となる。また、静電測定器や、レーザまたは超音波を用いた電位測定器からなる電位測定ユニット２０は、大気中で電位の測定が行えるので、ＥＢＴなどで行うようなサンプルが設置されている環境を低い気圧にするためのいわゆる真空引き作業が不要となり、解析時間のさらなる短縮化が達成される。例えば、真空引き作業はサンプルがチップの場合には１時間程度、ウエハーの場合には８時間程度を要する。
【００７７】
これに対し、上記第３の実施の形態の場合には、ＩＤＤ−ＥＭＳ手法を用いてある程度の確度で故障箇所の特定を行ってから、電位測定及び比較による真の故障箇所の特定を行うために、大幅な時間短縮が可能となり、ＥＢＴ解析による場合と比べて約１／１０に短縮することができた。さらに、故障箇所の特定率の精度もほぼ１００％となり、ＩＤＤ−ＥＭＳ手法による精度（例えば７０％）に比べて大幅に向上する。
【００７８】
【発明の効果】
以上説明したようにこの発明によれば、故障箇所の特定に要する期間の短縮を図ることができ、かつダイナミック製品やアナログ混載製品の故障解析も行うことができる半導体集積回路の故障解析装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る故障解析装置の構成を示すブロック図。
【図２】図１の故障解析装置で解析を行う半導体集積回路の一例を示す回路図。
【図３】図２の回路における入出力信号とそこに流れる電流の波形を示す図。
【図４】種々の電源電圧と周波数及び積算時間における疑似発光の発生数を示す特性図。
【図５】従来のスタンバイ−ＥＭＳ手法による方法によるバックグラウンド処理を示す図。
【図６】第１の実施の形態によるバックグラウンド処理を示す図。
【図７】この発明の第２の実施の形態に係る故障解析装置の構成を示すブロック図。
【図８】図７に示す解析装置の動作の一例を示すフローチャート。
【図９】図７に示す解析装置において故障解析の条件の抽出及び最適化を行う際の動作の一例を示すフローチャート。
【図１０】図７に示す解析装置においてファンクションテスタからサンプルに対して供給されるファンクションパターンの一例を示す図。
【図１１】図７に示す解析装置において３種の動作周波数のそれぞれに対し電源電圧及び積算時間を変化させた時にエミッション解析装置で得られる擬似発光の数を調べた結果を示す図。
【図１２】図１１に示される調査結果をまとめて特性曲線として表した図。
【図１３】図７に示す解析装置においてエミッション解析装置で得られた発光像及び画像処理ユニットで画像処理された後の発光像の一例を示す図。
【図１４】この発明の第３の実施の形態に係る故障解析装置の構成を示すブロック図。
【符号の説明】
１１…ファンクションテスタ、
１２…エミッション解析装置、
１３…画像処理ユニット、
１４…モニタ、
１５…レイアウトデータ格納ユニット、
１６…コントロールユニット、
１７…条件出しユニット、
１８…データ格納ユニット、
１９…ナビゲーションツールユニット、
２０…電位測定ユニット、
２１…電位比較ユニット。
Claims (2)
- 電源電圧及びテスト信号を発生し、半導体集積回路に供給してファンクションテストを行うファンクションテスタと、
ファンクションテスト時の半導体集積回路から放出されるホットエレクトロンによる発光像を検知する、ホットエレクトロンの積算時間が可変のエミッション解析装置と、
上記エミッション解析装置によって検知された良品の半導体集積回路における発光像と、故障解析を行う半導体集積回路における発光像とを比較する画像処理装置と、
上記画像処理装置からの比較結果を受け、故障解析を行う半導体集積回路における故障箇所を表示する表示装置と、
少なくとも上記ファンクションテスタで発生される電源電圧の値及び／又は上記エミッション解析装置におけるホットエレクトロンの積算時間を種々に変えて動作条件を変更し、その都度、故障解析を行う半導体集積回路を上記ファンクションテスタによって動作させて上記エミッション解析装置で検知された発光像における擬似発光の発生数を調査し、擬似発光の発生数が所定数以下となる動作条件を自動的に取得する手段とを具備し、
上記手段によって取得された動作条件に基づいて上記ファンクションテスタ及び／又は上記エミッション解析装置を動作させるようにしたことを特徴とする半導体集積回路の故障解析装置。 - 前記画像処理装置は、前記エミッション解析装置によって検知された良品の半導体集積回路における発光像と、故障解析を行う半導体集積回路における発光像とを比較して故障箇所に対応した座標データを出力するものであり、
故障解析を行う半導体集積回路のネットデータ及び座標データを有し、前記画像処理装置から出力される座標データを受け、この座標データに対応したノードの前段回路のノードに応じたノードデータと座標データとを順次発生するナビゲーション装置と、
上記ナビゲーション装置で発生される座標データに対応した位置における前記半導体集積回路の表面の電位を測定する電位測定装置と、
故障解析が行われる半導体集積回路の全てのノードにおける電位の期待値データを格納し、上記電位測定装置で測定された電位を、ナビゲーション装置から入力するノードデータに対応したノードの期待値と比較する電位比較装置と、
上記電位比較装置の出力を受け、上記電位比較装置で測定された電位が、上記ナビゲーション装置から入力するノードデータに対応したノードの期待値と不一致である場合に、少なくともそのノードの座標データを出力する手段とをさらに具備したことを特徴とする請求項１記載の半導体集積回路の故障解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000164692A JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
| US09/708,487 US6553546B1 (en) | 1999-11-10 | 2000-11-09 | Failure analyzing apparatus and failure analyzing method for semiconductor integrated circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32000799 | 1999-11-10 | ||
| JP11-320007 | 1999-11-10 | ||
| JP2000164692A JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001201545A JP2001201545A (ja) | 2001-07-27 |
| JP3660561B2 true JP3660561B2 (ja) | 2005-06-15 |
Family
ID=26569915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000164692A Expired - Fee Related JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6553546B1 (ja) |
| JP (1) | JP3660561B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237506A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 故障解析装置及び故障解析方法、並びに半導体装置の製造方法 |
| US6898545B2 (en) * | 2002-06-28 | 2005-05-24 | Agilent Technologies Inc | Semiconductor test data analysis system |
| US6941529B1 (en) * | 2002-11-05 | 2005-09-06 | Advanced Micro Devices, Inc. | Method and system for using emission microscopy in physical verification of memory device architecture |
| JP3822212B2 (ja) * | 2004-04-07 | 2006-09-13 | 株式会社東芝 | 半導体装置の故障箇所特定システム及び故障箇所特定方法 |
| US7530034B2 (en) * | 2005-02-25 | 2009-05-05 | Dcg Systems, Inc. | Apparatus and method for circuit operation definition |
| JP5005893B2 (ja) * | 2005-06-22 | 2012-08-22 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5000104B2 (ja) | 2005-06-22 | 2012-08-15 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| JP4931483B2 (ja) | 2006-06-14 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5091430B2 (ja) * | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5087236B2 (ja) * | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7873936B2 (en) * | 2008-01-04 | 2011-01-18 | International Business Machines Corporation | Method for quantifying the manufactoring complexity of electrical designs |
| JP2010177436A (ja) * | 2009-01-29 | 2010-08-12 | Toshiba Corp | 半導体装置の診断装置及び診断方法 |
| US9075106B2 (en) | 2009-07-30 | 2015-07-07 | International Business Machines Corporation | Detecting chip alterations with light emission |
| JP2011040560A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | 発光解析装置および発光解析方法 |
| US8312413B2 (en) | 2010-01-22 | 2012-11-13 | International Business Machines Corporation | Navigating analytical tools using layout software |
| JP5396407B2 (ja) * | 2011-01-28 | 2014-01-22 | 株式会社日立ハイテクノロジーズ | パターン観察装置，レシピ作成装置，レシピ作成方法 |
| JP2012234907A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Semiconductor Ltd | 半導体素子の検査方法 |
| JP5770528B2 (ja) * | 2011-05-17 | 2015-08-26 | 浜松ホトニクス株式会社 | 半導体試料の検査装置 |
| JP2013257202A (ja) * | 2012-06-12 | 2013-12-26 | Hamamatsu Photonics Kk | 集積回路の動作解析方法、および集積回路の動作解析装置 |
| KR101961097B1 (ko) * | 2012-09-06 | 2019-03-25 | 삼성전자 주식회사 | 반도체 패키지 검사 장치 |
| US20140119635A1 (en) * | 2012-11-01 | 2014-05-01 | Entropic Communications, Inc | Emission Curve Tracer Imaging |
| US9470740B2 (en) * | 2013-03-15 | 2016-10-18 | International Business Machines Corporation | Screening methodology to eliminate wire sweep in bond and assembly module packaging |
| US10520542B2 (en) * | 2016-05-25 | 2019-12-31 | Huntron, Inc. | System for fault determination for electronic circuits |
| CN111383938A (zh) * | 2018-12-28 | 2020-07-07 | 海太半导体（无锡）有限公司 | 一种测试不良芯片晶元坐标分布的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561293A (en) * | 1995-04-20 | 1996-10-01 | Advanced Micro Devices, Inc. | Method of failure analysis with CAD layout navigation and FIB/SEM inspection |
| US5663967A (en) * | 1995-10-19 | 1997-09-02 | Lsi Logic Corporation | Defect isolation using scan-path testing and electron beam probing in multi-level high density asics |
| US5764409A (en) * | 1996-04-26 | 1998-06-09 | Alpha Innotech Corp | Elimination of vibration by vibration coupling in microscopy applications |
| JP3436456B2 (ja) | 1996-06-14 | 2003-08-11 | 三菱電機株式会社 | エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム |
-
2000
- 2000-06-01 JP JP2000164692A patent/JP3660561B2/ja not_active Expired - Fee Related
- 2000-11-09 US US09/708,487 patent/US6553546B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001201545A (ja) | 2001-07-27 |
| US6553546B1 (en) | 2003-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3660561B2 (ja) | 半導体集積回路の故障解析装置 | |
| Mao et al. | QUIETEST: A quiescent current testing methodology for detecting leakage faults | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| US6414508B1 (en) | Methods for predicting reliability of semiconductor devices using voltage stressing | |
| US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
| US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
| Baker et al. | I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective | |
| JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
| US8185336B2 (en) | Test apparatus, test method, program, and recording medium reducing the influence of variations | |
| JPH10142288A (ja) | Ｉｄｄｑを求める装置及び方法 | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| US6678623B2 (en) | Failure analysis device and failure analysis method | |
| JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| KR100243828B1 (ko) | 비정상 전류 및 전위 콘트라스트 화상을 사용하는 고장 지점 평가 시스템 | |
| JP2904129B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法 | |
| JP3045111B2 (ja) | Ｌｓｉ不良自動解析装置及びその解析方法並びにその方法をコンピュータに実行させるためのプログラムを記憶した記憶媒体 | |
| KR20060022287A (ko) | 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 | |
| US6549868B2 (en) | Semiconductor device test system and test method | |
| US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
| JP2966185B2 (ja) | 故障検出方法 | |
| Lee et al. | Wafer-Level Failure Analysis Process Flow | |
| JP3398755B2 (ja) | Ｉｃテスタの電流測定装置 | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |