KR20060022287A - 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 - Google Patents

아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 Download PDF

Info

Publication number
KR20060022287A
KR20060022287A KR1020057024587A KR20057024587A KR20060022287A KR 20060022287 A KR20060022287 A KR 20060022287A KR 1020057024587 A KR1020057024587 A KR 1020057024587A KR 20057024587 A KR20057024587 A KR 20057024587A KR 20060022287 A KR20060022287 A KR 20060022287A
Authority
KR
South Korea
Prior art keywords
circuit
radio frequency
power supply
analog
test
Prior art date
Application number
KR1020057024587A
Other languages
English (en)
Inventor
데 지베즈 요세 디 제이 피네다
알렉산더 지 그론트호우드
라치드 아민
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060022287A publication Critical patent/KR20060022287A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 아날로그 또는 RF 회로를 테스트하는 방법 및 장치에 관한 것으로, 여기서 전원 전압(VDD)이 상승하고(단계 100), VDD의 선택된 값에서 대기 전류 측정이 이루어져서(단계 102) 전류 신호가 발생한다(단계 104). 전원 전압이 상승하면, 회로 내의 모든 트랜지스터는 부임계(영역 A), 선형(영역 B) 및 포화(영역 C)와 같은 여러 동작 영역을 통과한다. 영역 간의 변화의 이점은 각각의 동작 영역에서 별도의 정확도로 결함이 검출될 수 있다는 것이다. 전류 신호가 발생하면, 이 전류 신호는 결함이 없는 디바이스의 전류 신호와 비교되어(단계 106), 그 디바이스가 올바르게 동작하고 있는 지의 여부를 판단할 수 있으며(단계 108), 올바르게 작동하지 않으면 그 디바이스는 폐기된다.

Description

아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및 기록매체{TESTING RADIO FREQUENCY AND ANALOGUE CIRCUITS}
본 발명은 아날로그 및 무선 주파수 소자 및 회로를 테스트하는 것에 관한 것으로서, 보다 구체적으로는 저 주파수, 즉 DC에서 무선 주파수(RF) 또는 아날로그 소자 또는 회로 내의 결함 유무를 검출하는 방법 및 장치에 관한 것이다.
집적 회로(IC)는 많은 소비자 및 상업적 전기 제품의 핵심 요소가 되었으며, 흔히 개별 부품을 대체하고 제품의 기능을 향상시킨다. 이들 집적 회로를 제조하는 반도체 처리 기술은, 전체 시스템이 단일 집적 회로로 축소될 수 있는 정도로 개선되었다. 이들 집적 회로 또는 칩은, 마이크로프로세서, 디지털 신호 처리기, 혼합 신호 및 아날로그 기능부, 대형 메모리 블록, 고속 인터페이스 및 RF 회로와 같이, 이전에는 단일 칩 상에서 구현할 수 없었던 많은 기능부를 이용할 수도 있다.
제조 장소에서 테스트 장치의 기능을 철저하게 테스트하는 것은 이러한 집적 회로의 제조업자에게는 일반적인 사항이다. 그러나, 오늘날의 집적 회로의 복잡성 은 새로운 테스트 변화를 제공한다. 고가의 반도체 처리 장치에 결합된 디바이스를 지속적으로 축소시키면, 집적 회로 공급업자들에게는 프로세스 수율 향상 및 새로운 테스트 전략 개발에 대한 요구가 증가할 것이다.
현재, 상보형 금속 산화물 반도체(CMOS)는, 고밀도 설계에서 저전력을 소비하기 때문에, 집적 회로를 제조하는데 있어서 가장 보편적인 기술이다. CMOS 회로는 상보형 p 채널 금속 산화물 반도체(PMOS) 전계 효과 트랜지스터 및 n 채널 금속 산화물 반도체(NMOS) 트랜지스터를 사용하여, 이상적으로는 스위칭 상태를 제외하고는 전력을 소모하지 않는 완전히 정적인 설계를 생성한다. 그러나, 실제로는, CMOS 회로는 저 누설 또는 대기 전류(quiescent current)(대기 전원 전류 또는 IDDQ라고도 함)를 발생한다. 집적 회로가 소비하는 대기 전류의 양을 테스트하는 것은, 대기 전류 소비를 증가시키는 물리적 결함을 차단하기 위한 비교적 간단하고 비용 효율적인 테스트 전략이다.
미국 특허 제 6,239,609 호는 집적 회로를 테스트하는 방법을 개시하고 있는데, 이 방법에서는, 처음에는 테스트 중인 디바이스가 정적인 DC 상태에 있고, 그 다음에 공칭 동작 전압으로 설정된 디바이스에 공급되는 전력을 측정한다. 그 다음에, 트랜지스터에 의해 소비된 대기 전류를 감소시키기 위해 공칭의 전원 공급 전압을 집적 회로에 인가한다. 또한, 부가적인 대기 전류 측정을 하여, 제 1 및 제 2 측정치 사이의 대기 전류 내의 차를 계산한다. 공급 전압을 낮추면서 추가적으로 대기 전류를 측정하여, 이들 각각의 측정치 간의 차를 계산한다. 충분한 수의 측정이 이루어지면, 대기 전류 감소의 선형성을 판정하기 위해 그 결과의 차 값 을 검사한다. 허용 가능한 디바이스에서는, 저전력 공급 전압으로 인해 집적 회로 내의 고유한 누설 또는 대기 전류를 발생하며 대략 지수 함수 방식으로 감소한다. 따라서, 대기 전류의 감소가 대략 지수 함수로 나타나면, 일반적으로 검출된 대기 전류는 정상 트랜지스터로 추정된다. 그러나, 만약 전류의 변화가 선형 함수에 접근하면, 테스트 중인 디바이스는 결함을 포함할 가능성이 높기 때문에, 이 장치는 거부된다.
그러나, 누설 또는 대기 전류의 지수 함수 방식의 동작은 디지털 집적 회로의 전형이며, 따라서 전술한 방법은 아날로그 또는 RF 회로 및 소자의 테스트에는 특히 적합하지 않다.
테스트는, 다중 대역 호환성, 보다 높은 선형성, 보다 낮은 비트 에러율 및 긴 배터리 수명을 포함하는 새로운 표준에 의해 요구되는 부가적인 복잡성 때문에, 지속적으로 아날로그 및 RF IC 비용을 감소시키는데 실질적인 장벽이 되고 있다. 이들 유형의 디바이스에 대한 현재의 테스트 관행은, 무엇보다도 요구되는 테스터 기반 구조, 긴 테스트 시간, 번거로운 테스트 준비, 적절한 결함 및 결함 모델의 부족 및 표준화된 테스트 방법의 부족으로 인해 비용이 많이 든다.
기능 테스트는 흔히 비트 에러율 테스트에 기반하고 있다. 이 테스트는 완전한 수신기 체인에 대한 궁극적인 성능 지표이지만, 본래 이용하는데 시간이 많이 걸리며 따라서 비용이 많이 든다.
본 발명자는 다음과 같이 개선된 구성을 고안하였다.
본 발명에 따르면, 결함 여부에 대해 아날로그 또는 무선 주파수 회로를 테스트하는 방법에 있어서, a) 복수의 상이한 DC 전원 전압을 테스트 중인 회로 또는 소자에 인가하는 단계 -상기 전원 전압 중 적어도 하나는 테스트 중인 상기 회로 또는 소자의 구성요소들 중 적어도 일부가 사전에 정해진 동작 영역에서 동작하도록 구성됨- 와, b) 상기 전원 전압 인가의 결과로서 상기 회로 또는 소자의 대기 전류를 측정하여 상기 회로 또는 소자의 동작을 나타내는 전류 신호를 생성하는 단계 -상기 대기 전류 측정이 이루어지는 상기 전원 전압은 선택된 별도의 전압들을 포함함- 와, c) 상기 생성된 전류 신호를 결함이 없는 소자 또는 회로의 동작을 나타내는 사전에 정해진 회로의 신호와 비교하여 테스트 중인 상기 소자 또는 회로에 어떠한 결함이 있는 지의 여부를 판단하는 단계를 포함하는 아날로그 또는 무선 주파수 회로 테스트 방법이 제공된다.
본 발명은 또한 전술한 방법을 수행하기 위한 컴퓨터 프로그램이 저장되어 있는 기록매체 및 전술한 방법을 수행하기 위한 컴퓨터 프로그램을 다운로딩할 수 있게 하는 단계를 포함하는 아날로그 또는 무선 주파수 회로의 테스트 방법으로 더 확장된다.
또한, 본 발명에 따르면, 결함 여부에 대해 아날로그 또는 무선 주파수 회로를 테스트하는 장치에 있어서, a) 복수의 상이한 DC 전원 전압을 테스트 중인 회로 소자에 인가하는 수단 -상기 전원 전압 중 적어도 하나는 테스트 중인 상기 회로 또는 소자의 구성요소들 중 적어도 일부가 사전에 정해진 동작 영역에서 동작하도록 구성됨- 과, b) 상기 전원 전압 인가의 결과로서 상기 회로 또는 소자의 대기 전류를 측정하여 상기 회로 또는 소자의 동작을 나타내는 전류 신호를 생성하는 수단 -상기 전원 전압은 선택된 별도의 전압들을 포함함- 과, c) 상기 생성된 전류 신호를 결함이 없는 소자 또는 회로의 동작을 나타내는 사전에 정해진 회로의 신호와 비교하여 테스트 중인 상기 소자 또는 회로에 어떠한 결함이 있는 지의 여부를 판단하는 수단을 포함하는 아날로그 또는 무선 주파수 회로 테스트 장치가 제공된다.
본 명세서에서 사용된 "전류 신호(current signature)"라는 용어는, 디바이스가 결함이 없는 경우에 골든 곡선이 존재하는 Idd 대 VDD 플롯으로 보여주는 곡선을 지칭하기 위한 것이다.
바람직한 실시예에서는, 상기 방법이 상기 선택된 전원 전압 인가의 결과로서, 대기 전류 외에 하나 이상의 선택된 노드의 전압을 측정하는 단계를 더 포함한다.
바람직하게는, 대기 전류 측정 전에, 각각의 선택된 전원 전압에 도달할 때까지 공급 전압을 상승시키는 단일 전압 공급 수단이 제공된다. 바람직하게는, 테스트 중인 회로 또는 소자의 구성요소의 적어도 일부가, 예를 들어 부임계, 선형 및 포화와 같은 동작 조건을 거치도록, 선택된 전원 전압이 선택된다.
일실시예에서는, 결함 사전 데이터베이스가 제공될 수도 있으며, 이 방법은 생성된 전류 신호를 상기 데이터베이스의 내용과 비교하여 테스트 중인 회로에 존재하는 하나 이상의 결함을 진단하는 단계를 더 포함한다.
바람직하게는, 선택된 전원 전압 중 적어도 하나에 대해, 보다 바람직하게는 선택된 전원 전압 모두에 대해 대기 전류 측정에 대한 허용 윈도우(tolerance window)가 규정된다.
따라서, 본 발명은 아날로그 및 RF 회로에서 결함을 검출하는 방법 및 장치를 제공한다. 테스트는 많은 종래의 테스트 방법에서와 같이, 매우 높은 주파수에서 테스트하는 대신에 저주파수, 즉 DC에서 수행된다. 바람직한 방법은 다양한 전원 전압(VDD)에 대해 선택된 노드 전압과 함께 회로의 대기 전류의 측정을 포함한다. 복수의 전원 값이 사용되기 때문에, 대다수의 구성요소들(즉, 트랜지스터들)이 다양한 동작 영역(예를 들면, 부임계, 선형 및 포화 영역)으로 들어갈 수 있다. 그 이점은, 결함의 검출이 대응하는 대기 전류 및 노드의 전압을 갖는 복수의 공급 전압에 대해 수행되어, 결함 검출 및 결함 범위(fault coverage)의 정확도를 향상시킨다는 것이다. 사실, 본 발명의 방법 및 장치는 비교적 저 비용, 짧은 테스트 시간 및 저 주파수 요구로 인한 부가적인 이점을 가지면서, 종래의 기능적인 RF 테스트에 필적할만한 결함 범위를 갖는다.
미국 특허 제 6,239,609 호에 개시된 장치는 두 개의 연속하는 전원 값에서 대기 전류 차를 측정한다. 만약 이 차가 지수 함수가 아니면, 이 회로는 결함이 있다고 간주되는 반면에, 본 발명에 따르면, 전원이 정리되어(sweep up) 각각의 전원 값에 대해 허용 윈도우가 규정되는데, 여기서 대기 전류는 회로가 고장이 없는 것으로 간주되도록 적합하게 규정되어야 한다. 바람직하게는, 허용 윈도우가 처리 속도와 관련된다. 미국 특허 제 6,239,609 호의 장치는 아날로그 회로에 대해서는 작동하지 않는다. 이것은, 이 문서가, 테스트 중인 회로가 트랜지스터의 DC 전압을 갖지 않는다고 가정하기 때문이다. 따라서, 본 발명에 따르면, 사용자는 디지털 회로에 대해 전형적인 부임계 체제에 구속받지 않는다. 또한, 본 발명의 경우에는, 사용자가 측정 전류에 구속받지 않기 때문에, 다양한 전원 값에서의 노드 전압이 측정될 수도 있다. 또한, 본 발명의 일실시예에 따르면, 전류 및/또는 전압 측정치로부터 (적어도 사실상) 100% 장애 범위가 달성되도록 VDD 지점의 최적의 최소 설정이 선택된다. 본 발명의 상기 및 다른 측면들은 이하에 설명하는 실시예를 참조하면 명확해질 것이다.
이하에서는 첨부한 도면을 참조하여 예를 통해 본 발명의 실시예를 설명한다.
도 1은 저잡음 증폭기의 개략적인 회로도.
도 2는 본 발명의 일실시예에 따라 획득된 대기 전류 신호의 개략도.
도 3은 공정 변동을 갖는 통상의 저잡음 증폭기 전류 신호의 개략도.
도 4는 본 발명의 일실시예에 따른, RF 회로 테스트 방법을 도시한 개략적인 순서도.
도 5는 다양한 전력 공급 전압에 대해 이득에 대한 IDDQ의 관계를 도시한 도면.
도 1을 참조하여 본 발명에 따른 저잡음 증폭기 회로를 테스트하는 방법을 설명한다.
도 4를 참조하면, 전원 전압(VDD)이 상승하고(단계 100) VDD의 선택된 값에서 대기 전류 측정이 이루어져서(단계 102) 도 2에 도시된 바와 같이 전류 신호를 발생한다(단계 104).
전원 전압이 상승하면, 회로 내의 모든 트랜지스터는, 예를 들어 부임계(영역 A), 선형(영역 B) 및 포화(영역 C)와 같은 동작 영역을 통과한다. 영역으로부터 영역으로 변화하면, 각각의 동작 영역 내에서 별도의 정확도로 결함이 검출될 수 있다. 예를 들면, 브리지는 트랜지스터가 포화되는 지 또는 선형 영역 내에 있는 지에 따라서 별도의 전류를 배출한다. 따라서, 본 발명의 방법은 복수의 관측 지점을 제공한다. 이것은 비교적 간단하며, 기능 테스트가 아니므로 어떠한 테스터에서도 쉽게 실행될 수 있다. 또한, 본 발명의 방법은 대기 전류 측정이 이루어지는 각 전원 전압에 대해 별도의 결함 관측가능성을 제공한다.
전류 신호가 발생하면, 장애가 없는 디바이스의 전류 신호와 비교되어, 디바 이스가 정확하게 작동하는 지의 여부를 판정하고, 정확하게 작동하지 않으면 폐기된다. 예를 들면, 도 1에 도시된 아날로그 회로의 통상적인 전류 신호는 탄젠트 함수를 따르며, 따라서 결함이 있는 디바이스는 비정상적인 전류 신호, 즉 골든 탄젠트(golden tanh) 형태로부터 벗어나는 신호를 제공할 것이다. 따라서, 이들 신호를 비교함으로써 간단한 패스/실패 테스트 절차가 행해질 수 있다. 만약 결함 진단이 요구되면, 결함 사전 데이터베이스가 구축될 수 있으며, 그 다음에 테스트된 전류 신호가 이 데이터베이스 내의 신호에 대해 매칭될 수 있다.
도 3은 통계적 프로세스 변동을 고려하여 전원 전압 스윕(sweep)에 대한 저잡음 증폭기의 시뮬레이팅된 전류를 도시한 그래프이다. 통계적 프로세스 변동은 다이 사이 및 그 내부의 변동을 나타낸다. 구조적인 테스트는 회로가 적절히 설계되어 있고, 프로세스 변동에 견딜 수 있다고 가정하며, 전류 신호에 대한 허용 윈도우(tolerance window) 또는 대역을 적용하는 것도 가능하다. 즉, 이 대역 내에 있는 임의의 테스트된 신호는 회로가 올바르게 작동한다는 것을 암시하며, 따라서 프로세스 시프트(process shift)를 고려할 수 있다.
도 5는 다양한 전원 값에 대해 전압 이득에 대한 대기 전류의 관계를 도시한 것으로, 각 전원 값에서의 IDD 허용 윈도우의 범위를 예시하는데 유용하다. 따라서, 본 발명의 방법은 이 도면을 사용하여 윈도우 외부 또는 그 에지에 가까운 파라메트릭 결함을 캡처하는데 이용될 수 있다.
또한, 회로 또는 디바이스의 하나 이상의 선택된 노드에서의 전압이, 개선된 결함 범위에 대해 각각의 선택된 전원에서 감시될 수도 있다. 예를 들어, 도 1에 도시된 회로를 참조하면, 이 방법은 저잡음 증폭기의 출력부에서의 dc 전압을 측정하는 단계를 포함할 수도 있다. 타겟 사양에 따라서, 이들 노드는 공통 출력 전압 레벨을 예를 들어 0.8V로 유지해야 한다. 따라서 장애(브리지)가 발생하면, 하나 또는 두 노드 모두에서 이 값이 증가하거나 감소할 것이다.
이상, 예를 통해 본 발명의 실시예를 설명하였지만, 당업자라면 첨부된 청구범위에 의해 규정된 본 발명의 범주를 벗어나지 않고 전술한 실시예에 수정 및 변형이 이루어질 수 있음을 알 수 있을 것이다. 본 명세서에서 "포함"이란 용어는 다른 구성요소 또는 단계를 배제하는 것이 아니고, 단수형이 복수를 배제하는 것이 아니며, 단일 프로세서 또는 다른 유닛이 청구항에 인용된 여러 수단의 기능을 달성할 수도 있다.

Claims (11)

  1. 결함 여부에 대해 아날로그 또는 무선 주파수 회로를 테스트하는 방법에 있어서,
    a) 복수의 상이한 DC 전원 전압을 테스트 중인 회로 또는 소자에 인가하는 단계(100) -상기 전원 전압 중 적어도 하나는 테스트 중인 상기 회로 또는 소자의 구성요소들 중 적어도 일부가 사전에 정해진 동작 영역에서 동작하도록 구성됨- 와,
    b) 상기 전원 전압 인가의 결과로서 상기 회로 또는 소자의 대기 전류를 측정하여(102) 상기 회로 또는 소자의 동작을 나타내는 전류 신호를 생성하는(104) 단계 -상기 대기 전류 측정이 이루어지는 상기 전원 전압은 선택된 별도의 전압들을 포함함- 와,
    c) 상기 생성된 전류 신호를 결함이 없는 소자 또는 회로의 동작을 나타내는 사전에 정해진 회로의 신호와 비교하여(106) 테스트 중인 상기 소자 또는 회로에 어떠한 결함이 있는 지의 여부를 판단하는(108) 단계를 포함하는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  2. 제 1 항에 있어서,
    상기 선택된 전원 전압 인가의 결과로서, 상기 대기 전류 외에 하나 이상의 선택된 노드의 전압을 측정하는 단계를 더 포함하는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  3. 제 2 항에 있어서,
    상기 하나 이상의 노드의 전압은 상기 회로의 하나 이상의 출력 노드 각각에서 측정되는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  4. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    상기 대기 전류 측정 전에, 단일 전압 공급 수단을 제공하여 각각의 상기 선택된 전원 전압에 도달할 때까지 상기 공급 전압을 상승시키는 단계를 포함하는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  5. 제 1 항 내지 4 항 중 어느 한 항에 있어서,
    상기 선택된 전원 전압은 테스트 중인 상기 회로의 구성요소 중 적어도 일부가 여러 동작 영역을 통과하도록 선택되는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  6. 제 1 항 내지 5 항 중 어느 한 항에 있어서,
    결함 사전 데이터베이스가 제공되고,
    상기 방법은 생성된 전류 신호를 상기 데이터베이스의 내용과 비교하여 테스트 중인 회로에 존재하는 하나 이상의 결함을 진단하는 단계를 더 포함하는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  7. 제 1 항 내지 6 항에 있어서,
    상기 선택된 전원 전압 중 적어도 하나에 대해 상기 대기 전류 측정에 대한 허용 윈도우(tolerance window)가 규정되는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  8. 제 7 항에 있어서,
    상기 선택된 전원 전압 모두에 대해 상기 대기 전류 측정에 대한 허용 윈도우가 규정되는
    아날로그 또는 무선 주파수 회로 테스트 방법.
  9. 제 1 항 내지 8 항 중 어느 한 항의 방법의 각각의 단계를 수행하기 위한 컴퓨터 프로그램이 저장되어 있는 기록매체.
  10. 제 1 항 내지 8 항 중 어느 한 항의 방법의 각각의 단계를 수행하기 위한 컴퓨터 프로그램을 다운로딩할 수 있게 하는 단계를 포함하는 아날로그 또는 무선 주파수 회로의 테스트 방법.
  11. 결함 여부에 대해 아날로그 또는 무선 주파수 회로를 테스트하는 장치에 있어서,
    a) 복수의 상이한 DC 전원 전압을 테스트 중인 회로 소자에 인가하는 수단 -상기 전원 전압 중 적어도 하나는 테스트 중인 상기 회로 또는 소자의 구성요소들 중 적어도 일부가 사전에 정해진 동작 영역에서 동작하도록 구성됨- 과,
    b) 상기 전원 전압 인가의 결과로서 상기 회로 또는 소자의 대기 전류를 측정하여 상기 회로 또는 소자의 동작을 나타내는 전류 신호를 생성하는 수단 -상기 전원 전압은 선택된 별도의 전압들을 포함함- 과,
    c) 상기 생성된 전류 신호를 결함이 없는 소자 또는 회로의 동작을 나타내는 사전에 정해진 회로의 신호와 비교하여 테스트 중인 상기 소자 또는 회로에 어떠한 결함이 있는 지의 여부를 판단하는 수단을 포함하는
    아날로그 또는 무선 주파수 회로 테스트 장치.
KR1020057024587A 2003-06-24 2004-06-17 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 KR20060022287A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03291557.1 2003-06-24
EP03291557 2003-06-24

Publications (1)

Publication Number Publication Date
KR20060022287A true KR20060022287A (ko) 2006-03-09

Family

ID=33522457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024587A KR20060022287A (ko) 2003-06-24 2004-06-17 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체

Country Status (6)

Country Link
US (1) US7539589B2 (ko)
EP (1) EP1654550A1 (ko)
JP (1) JP2007521475A (ko)
KR (1) KR20060022287A (ko)
CN (1) CN100504418C (ko)
WO (1) WO2004113940A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
WO2007109322A2 (en) * 2006-03-20 2007-09-27 Mentor Graphics Corporation Speeding up defect diagnosis techniques
FR2910657B1 (fr) 2006-12-22 2012-11-16 Ingenico Sa Procede de verification de conformite d'une plateforme electronique et/ou d'un programme informatique present sur cette plateforme, dispositif et programme d'ordinateur correspondants.
JP5171595B2 (ja) * 2008-12-15 2013-03-27 公立大学法人首都大学東京 回路入力及び回路状態評価方法並びに評価装置
GB2513197A (en) * 2013-04-19 2014-10-22 Dale Read Energy reporting unit
US9568540B2 (en) 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
FR3084466B1 (fr) * 2018-07-26 2021-01-15 Continental Automotive France Procede de detection in situ du dysfonctionnement d'un dispositif radiofrequence
EP3611522B1 (en) * 2018-08-14 2021-05-05 NXP USA, Inc. Embedded test circuitry and method therefor
CN113219322A (zh) * 2021-04-23 2021-08-06 格力电器（武汉）有限公司 一种基于plc的显示板检测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592077A (en) * 1995-02-13 1997-01-07 Cirrus Logic, Inc. Circuits, systems and methods for testing ASIC and RAM memory devices
US5917331A (en) * 1995-10-23 1999-06-29 Megatest Corporation Integrated circuit test method and structure
US6043662A (en) * 1996-09-18 2000-03-28 Alers; Glenn Baldwin Detecting defects in integrated circuits
US5923601A (en) * 1996-09-30 1999-07-13 Advanced Micro Devices, Inc. Memory array sense amplifier test and characterization
US6175244B1 (en) * 1997-04-25 2001-01-16 Carnegie Mellon University Current signatures for IDDQ testing
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
US6714032B1 (en) * 2000-04-25 2004-03-30 Agere System Inc. Integrated circuit early life failure detection by monitoring changes in current signatures
US6891389B1 (en) * 2000-12-01 2005-05-10 The Texas A&M University System System and method for detecting quiescent current in an integrated circuit
JP3720271B2 (ja) * 2001-03-22 2005-11-24 株式会社ルネサステクノロジ 半導体集積回路装置
US7109558B2 (en) * 2001-06-06 2006-09-19 Denso Corporation Power MOS transistor having capability for setting substrate potential independently of source potential
WO2003023358A2 (en) * 2001-09-10 2003-03-20 University Of North Carolina At Charlotte Methods and apparatus for testing electronic circuits
AU2003213195A1 (en) * 2003-02-20 2004-09-17 International Business Machines Coporation Testing using independently controllable voltage islands

Also Published As

Publication number Publication date
WO2004113940A1 (en) 2004-12-29
US20070143643A1 (en) 2007-06-21
JP2007521475A (ja) 2007-08-02
CN1813198A (zh) 2006-08-02
CN100504418C (zh) 2009-06-24
US7539589B2 (en) 2009-05-26
EP1654550A1 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
US5889408A (en) Delta IDDQ testing
US6144214A (en) Method and apparatus for use in IDDQ integrated circuit testing
US6446231B1 (en) Method for testing a semiconductor integrated circuit when a difference between max current and min current exceeds a threshold value
US6930500B2 (en) IDDQ testing of CMOS mixed-signal integrated circuits
KR20060022287A (ko) 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체
US6239609B1 (en) Reduced voltage quiescent current test methodology for integrated circuits
EP3290934B1 (en) Scan circuitry with iddq verification
US20200049757A1 (en) Sensor for gate leakage detection
US6239605B1 (en) Method to perform IDDQ testing in the presence of high background leakage current
TWI384241B (zh) 測量設備、測試系統以及測量方法
JP2000206174A (ja) 半導体装置の検査方法
US6920621B1 (en) Methods of testing for shorts in programmable logic devices using relative quiescent current measurements
US5912562A (en) Quiescent current monitor circuit for wafer level integrated circuit testing
US7127690B2 (en) Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity
US7023230B1 (en) Method for testing IDD at multiple voltages
A'ain et al. Testing analogue circuits by AC power supply voltage
US20040002174A1 (en) Current measurement circuit and method for voltage regulated semiconductor integrated circuit devices
Muhtaroglu et al. I/O self-leakage test
da Silva et al. Evaluation of i/sub DD//v/sub OUT/cross-correlation for mixed current-voltage testing of analogue and mixed-signal circuits
JP2004257815A (ja) 半導体集積回路の検査方法および半導体集積回路装置
JPH06181247A (ja) 集積回路試験方法及び集積回路試験装置
JPH04213849A (ja) 半導体装置及びその初期不良検出方法
Learmonth et al. BIST schemes for testing analogue circuits
JP2002107418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid