JP3822212B2 - 半導体装置の故障箇所特定システム及び故障箇所特定方法 - Google Patents

Description

本発明は、半導体装置の故障箇所特定システム及び故障箇所特定方法に関する。

従来の半導体装置の故障箇所特定システムは、ナビゲーションツールを用いて故障候補ノードリストに基づき、半導体装置のレイアウト表示上にその箇所が故障候補ノードであると特定できる視覚情報を表示したレイアウト情報を不良箇所特定部へ入力し、エミッション発光観察装置を用いて半導体装置の物理的な故障の疑いのある箇所が発光した発光画像を不良箇所特定部に入力し、これらレイアウト情報と発光画像とを結合して、不良箇所を特定し、不良情報を出力していた（特許文献１参照。）。
特開２０００−１９２１７号公報（段落番号００１６、図１参照）

本発明は、半導体装置の故障箇所特定システム及び故障箇所特定方法を提供することを目的とする。

本発明の一態様によれば、半導体装置に接続するテスト治具と、半導体装置に対向して配置され、半導体装置の故障箇所から生じる発光現象を観察する発光観察装置と、発光観察装置に接続され、発光現象を前記半導体装置の２次元座標に対応つけて記録する発光座標記録装置と、テストデータを記憶する記憶装置とテスト治具に接続され、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体装置の発光現象が生じるテストサイクル及び半導体装置のテストデータを記述した発光テストパラメータに対応するテストデータを記憶装置から読み出し、生成した発光観察テストプログラムを実行するエミッション制御装置とを備える半導体装置の故障箇所特定システムが提供される。

本発明の他の態様によれば、半導体ウエハに接続する接続装置と、半導体ウエハに対向して配置され、半導体ウエハの故障箇所から生じる発光現象を観察する発光観察装置と、発光観察装置に接続され、発光現象を前記半導体ウエハの２次元座標に対応つけて記録する発光座標記録装置と、テストデータを記憶する記憶装置と接続装置に接続され、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体ウエハの発光現象が生じるテストサイクル及び半導体ウエハのテストデータを記述したウエハ識別情報に対応するテストデータを前記記憶装置から読み出し、生成した発光観察テストプログラムを実行するエミッション制御装置とを備える半導体装置の故障箇所特定システムが提供される。

本発明の他の態様によれば、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体装置の発光現象が生じるテストサイクル及び半導体装置のテストデータを記述した発光テストパラメータを生成するステップと、発光テストパラメータで指定された半導体装置のテストデータから発光観察テストプログラムを生成し、前記発光現象が生じるテストサイクルで前記半導体装置の機能テストを実行するステップと、半導体装置の故障箇所から生じる発光現象を観察し、発光座標を半導体装置の２次元座標に対応つけて記憶するステップとを含む半導体装置の故障箇所特定方法が提供される。

本発明の他の態様によれば、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体ウエハの発光現象が生じるテストサイクル及び半導体ウエハのテストデータを記述したウエハ識別情報を生成するステップと、ウエハ識別情報で指定された半導体ウエハのテストデータから発光観察テストプログラムを生成し、発光現象が生じるテストサイクルで半導体ウエハの機能テストをするステップと、半導体ウエハの故障箇所から生じる発光現象を観察し、半導体ウエハの２次元座標に対応つけて発光座標を記録するステップと、ウエハ識別情報に次のチップ座標があると判定した場合は、半導体ウエハをステップ移動し、発光座標を記録するステップを繰返すステップとを含む半導体装置の故障箇所特定方法が提供される。

本発明によれば、半導体装置の故障箇所特定システム及び故障箇所特定方法を提供することができる。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

（ａ）第１の故障箇所特定システム
図１に示すように、本発明の実施の形態に係る第１の故障箇所特定システムでは、半導体装置２に接続するテスト治具９と、半導体装置２に対向して配置され、半導体装置２の故障箇所から生じる発光現象を観察するエミッション発光観察装置１１と、エミッション発光観察装置１１に接続され、発光現象を半導体装置２の２次元座標に対応つけて記録する発光座標記録装置１２と、記憶装置２１ａ〜２１ｃとテスト治具９に接続され、発光テストパラメータ７に対応するテストデータを記憶装置から読み出し、生成したエミッション観察テストプログラムを実行するエミッション制御装置８と、を備える。

テスト治具９は、半導体装置２の端子に接触するソケットや、バーンインソケットや、半導体装置２の電極パッドに接触するプローブを用いることができ、このような電気的接触手段の中から、故障個所特定システムの設計に応じて、任意に選択できる事項である。

また、エミッション発光観察装置１１は、半導体装置２の平面を観察するエミッション発光顕微鏡を用いることができるが、本発明は、エミッション発光顕微鏡に限定されず、走査型ＣＣＤカメラ、エリアセンサ型ＣＣＤカメラを用いることもできる。

発光テストパラメータ７は、異常発生時の半導体装置２の回路内部状態を再現する入力信号及びスキャンインから入力するスキャンテストデータと、このスキャンテストデータが半導体装置２の組み合わせ回路に入力される段階までのスキャンテストのステップ数を含んでいる。

第１の故障個所特定システムでは、半導体装置２の異常発生時のスキャンテストデータを取得しているので、スキャンテストのステップを飛び越して、半導体装置２が異常となる状態を再現し、短時間に発光現象を観察でき、半導体装置２の故障個所を早期に特定することができる。

例えば、エミッション制御装置８は、エミッション観察テストプログラムを実行し、記憶装置２１ａ、２１ｂ、２１ｃに記憶した複数の機能を検査する半導体装置２のテストデータの中から発光テストパラメータ７で指定されたテストデータを検索し、発光現象を再現させるテストデータを半導体エミッションテスタ１０へ提供することができる。

半導体エミッションテスタ１０は、検索された全機能を検査するテストデータを記憶装置２１ａ、２１ｂ、２１ｃから読み出して、発光テストパラメータ７で指定したステップ数だけテストステップを進ませるエミッション観察テストプログラムを生成し、エミッション制御装置８で実行させる。

エミッション制御装置８は、エミッション観察用テストプログラムを実行し、正常動作の半導体装置２の通常のテストステップを飛び越し、発光現象が生じる異常発生時の半導体装置２の回路内部状態をより短時間に再現する。

エミッション制御装置８は、半導体装置２からの発光現象を捕らえ易くするために、観察する半導体装置２の内部回路を不良発生時点と同じ論理状態に設定し、この回路状態を保持する。

例えば、エミッション制御装置８は、ファンクション不良に対して、半導体装置２の内部回路の状態を固定したまま発光現象を観察させることができるので、通常の半導体テストプログラムを変更しなくても不良の再現ができるように制御する。

エミッション発光観察装置１１では、発光現象の観察対象としての半導体装置２の平面を観察している。エミッション観察テストプログラムにより、半導体装置２の回路内部状態は異常発生時点を再現しているため、短いテスト時間で発光現象を観察することができる。

第１の故障箇所特定システムでは、半導体エミッションテスタ１０は、半導体装置２の不良発生時点を特定して、半導体装置２の内部論理状態を不良発生時と同じ状態に保持する新たなテストプログラムの作成作業を回避し、発光テストパラメータ７で指定するテストプログラムを記憶装置２１ａ〜２１ｃから検索し、不良発生時点に到達するまでテストプログラムのステップを飛び越して短時間にエミッション発光観察ができ、故障個所を特定することができる。

第１の故障箇所特定システムは、スキャンテスト機能を備える半導体装置にエミッション観察テストデータを送信し、半導体装置の内部に複数の組み合せ論理回路の機能テストを実施し、テストプログラムのステップ数を飛び越して発光現象を観察し、故障個所を特定することができる。

エミッション発光観察装置１１は、ファンクション不良の半導体装置２の発光状態を観察し、故障個所を特定することができる。

半導体エミッションテスタ１０は、半導体装置２の回路内部で発生した機能不良データがスキャンアウトに到達する前のスキャンテストサイクルで、半導体装置２の故障個所から生じる発光現象をエミッション発光観察装置１１に観察させ、故障個所を特定することができる。

また、第１の故障個所特定システムでは、ピンポイントで故障箇所を特定することができ、論理ゲートレベルでの故障箇所も特定ができるので、半導体装置２のファンクション不良の解析に論理シミュレータを使用した故障候補の絞込みに比して発光現象の再現性が高いという利点がある。

図２に示すように、発光テストパラメータ生成装置は、エンジニアリングワークステーション６（以下、「ＥＷＳ」と称する）と半導体テスタ１７を備え、発光テストパラメータ７を生成している。

半導体テスタ１７は、入力端末２０に接続するテスト制御回路１８と、スキャンテスト生成ツール１５に接続する磁気記憶装置１６ａ、１６ｂ、１６ｃ（以下、「ＨＤＤ」と称する）と、ＨＤＤ１６ａ、１６ｂ、１６ｃ、とテスト制御回路との間に接続した主制御装置１９と、を備える。

テスト制御回路１８は、ハンドラー２２を経由して半導体装置２に接続されている。

ＥＷＳ６は、半導体テスタ１７とスキャンテスト生成ツール１５との間に接続されたチップテスト結果解析装置５を備えている。

チップテスト結果解析装置５は、半導体テスタ１７から受信する不良チップ情報４と、スキャンテスト生成ツール１５から受信する集積回路スキャンテスト情報３とを対応させながら、半導体装置２のチップテスト結果を解析し発光テストパラメータを生成する。

不良チップ情報４は、機能不良を検出した半導体装置２の出力パッドと、機能不良を検出したテスト開始からのステップ数を示すテスト結果情報を含んでいる。

集積回路スキャンテスト情報３は、スキャン設計によって分割された組み合わせ回路毎の入力パッドと出力パッドのテストデータと、スキャンテストの１サイクル当りのステップ数と、テストデータの実行順序のパラメータを含んでいる。

半導体テスタ１７では、入力端末２０から半導体装置２の型式情報をテスト制御回路１８を通して主制御装置１９へ送信し、スキャンテスト生成ツール１５によりテストプログラムとテストデータを生成する。テストデータをＨＤＤ１６ａ〜１６ｃに記憶し、テストプログラムを主制御装置１９で実行する。テストプログラムはＨＤＤ１６ａ〜１６ｃに記憶したテストデータをテストシーケンスに従い順次読み出し、テスト制御回路１８へ送信する。

テスト制御回路１８は、ハンドラー２２を介して半導体装置２に接続し、テストデータを用いて観察対象としての半導体装置２のテストを行い、そのテスト結果として不良チップ情報４を主制御装置１９を経由してＥＷＳ６へ送信する。

ＥＷＳ６では、チップテスト結果解析装置５により集積回路スキャンテスト情報３と不良チップ情報４に基づき、故障箇所が発光するシーケンスを特定する発光テストパラメータ７を抽出する。

（スキャン設計）
図３に示すように、スキャン設計された半導体装置は、第１の故障箇所特定システムでエミッション発光観察される集積回路を含んでいる。

半導体装置は、発光現象を観察する観察領域３０と、入力信号を入力する１〜ｎ個の入力パッド３２、３２ａ、…、３２ｎと、出力信号を出力する１〜ｎ個の出力パッド３８、３８ａ、…、３８ｎと、スキャンテスト用パッドのスキャンイン３３、３３ａ、３３ｂと、スキャンテスト用パッドのスキャンアウト３４、３４ａ、３４ｂを備える。

半導体装置は、入力パッド３２、３２ａ、…、３２ｎに接続された組み合せ論理回路３１と、出力パッド３８、３８ａ、…、３８ｎに接続された組み合せ論理回路３１ｃと、組み合せ論理回路３１と組み合せ論理回路３１ｃとの間に配置された組み合せ論理回路３１ａと組み合せ論理回路３１ｂと、を備える。

組み合せ論理回路３１と組み合せ論理回路３１ａとの間には、１〜ｎ個のフリップフロップ３５、３５ａ、…、３５ｎが配置され、フリップフロップ３５はスキャンイン３３に接続し、フリップフロップ３５ｎはスキャンアウト３４に接続している。

組み合せ論理回路３１ａと組み合せ論理回路３１ｂとの間には、１〜ｎ個のフリップフロップ３６、３６ａ、…、３６ｎが配置され、フリップフロップ３６はスキャンイン３３ａに接続し、フリップフロップ３６ｎはスキャンアウト３４ａに接続している。

組み合せ論理回路３１ｂと組み合せ論理回路３１ｃとの間には、１〜ｎ個のフリップフロップ３７、３７ａ、…、３７ｎが配置され、フリップフロップ３７はスキャンイン３３ｂに接続し、フリップフロップ３７ｎはスキャンアウト３４ｂに接続している。

図１と図３を参照して、スキャンテストの動作を説明する。半導体テスタ１７は、スキャンイン３３からスキャンテストデータ「ＳＩ−Ａ」をフリップフロップ３５（図中、フリップフロップを「Ｆ／Ｆ」と略記する）へシフト入力し、フリップフロップ３５からのスキャンテストデータが、チェーン状に同一のシフトサイクルでシリアル入力されるフリップフロップ３５ａ、…３５ｎに転送させる。

半導体テスタ１７は、スキャンイン３３ａからスキャンテストデータ「ＳＩ−Ｂ」をフリップフロップ３６へシフト入力し、フリップフロップ３６からのスキャンテストデータが、チェーン状に同一のシフトサイクルでシリアル入力されるフリップフロップ３６ａ、…３６ｎに転送させる。

半導体テスタ１７は、スキャンイン３３ｂからスキャンテストデータ「ＳＩ−Ｃ」をフリップフロップ３７へシフト入力し、フリップフロップ３７からのスキャンテストデータが、チェーン状に同一のシフトサイクルでシリアル入力されるフリップフロップ３７ａ、…３７ｎに転送させる。

次に、半導体テスタ１７は、キャプチャサイクルに移行し、入力パッド３２、３２ａ、…、３２ｎから入力信号「ＤＩ−ａ」、「ＤＩ−ｂ」、…「ＤＩ−ｎ」を組み合せ論理回路３１に入力し、演算論理結果（以下、「テスト結果」と称する）をフリップフロップ３５、３５ａ、…、３５ｎに記憶させる。

半導体テスタ１７は、キャプチャサイクルでは、フリップフロップ３５、３５ａ、…、３５ｎからスキャンテストデータ「ＳＩ−Ａ」を組み合せ論理回路３１ａに入力し、テスト結果をフリップフロップ３６、３６ａ、…、３６ｎに記憶させる。

半導体テスタ１７は、キャプチャサイクルでは、フリップフロップ３６、３６ａ、…、３６ｎからスキャンテストデータ「ＳＩ−Ｂ」を組み合せ論理回路３１ｂに入力し、テスト結果をフリップフロップ３７、３７ａ、…、３７ｎに記憶させる。

半導体テスタ１７は、キャプチャサイクルでは、フリップフロップ３７、３７ａ、…、３７ｎからスキャンテストデータ「ＳＩ−Ｃ」を組み合せ論理回路３１ｂに入力し、テスト結果を出力信号「ＤＯ−ａ」、「ＤＯ−ｂ」、…、「ＤＯ−ｎ」として出力パッド３８、３８ａ、…、３８ｎに出力させる。

半導体テスタ１７は、シフトサイクルに移行し、組み合せ論理回路３１のテスト結果を記憶するフリップフロップ３５、３５ａ、…、３５ｎをシフト動作させ、１〜ｎ個のテスト結果をフリップフロップ３５ｎに経由させてスキャンアウト３４へ出力信号「ＳＯ−Ａ」として出力させる。

半導体テスタ１７は、シフトサイクルでは、組み合せ論理回路３１ａのテスト結果を記憶するフリップフロップ３６、３６ａ、…、３６ｎをシフト動作させ、１〜ｎ個のテスト結果をフリップフロップ３５ｎに経由させてスキャンアウト３４ａへ出力信号「ＳＯ−Ｂ」として出力させる。

半導体テスタ１７は、シフトサイクルでは、組み合せ論理回路３１ｂのテスト結果を記憶するフリップフロップ３７、３７ａ、…、３７ｎをシフト動作させ、１〜ｎ個のテストデータをフリップフロップ３７ｎに経由させてスキャンアウト３４ｂへ出力信号「ＳＯ−Ｃ」として出力させる。

図３と図４のタイミングチャートを参照して、第１の故障個所特定システムの動作を説明する。

図４のタイミングチャートは、縦軸に半導体装置の信号名ＳＩ−Ａ、ＳＩ−Ｂ、ＳＩ−Ｃ、ＳＯ−Ａ、ＳＯ−Ｂ、ＳＯ−Ｃ、ＤＩ−ａ、ＤＩ−ｂ、…、ＤＩ−ｎ、ＤＯ−ａ、ＤＯ−ｂ、…、ＤＯ−ｎにそれぞれ対応するピン名を列挙し、横軸に時間を割り振ってスキャンテストの手順を時系列的に示している。図中の時間Ｔは、スキャンテストの１サイクルの期間を例示したが、本発明は１サイクルに限定されず、１サイクルに余裕を持たした時間Ｔを対象としてもよい。

半導体テスタ１７（図１参照）は、１〜（ｎ＋１）サイクルＴ、２Ｔ、３Ｔ、…、ｎＴ、（ｎ＋１）Ｔの間に、組み合せ論理回路３１ａ、３１ｂ、３１ｃのそれぞれに対応するスキャンテストデータ「ＳＩ−Ａ」、「ＳＩ−Ｂ」、「ＳＩ−Ｃ」をシフト入力し、キャプチャ出力したテスト結果を出力信号「ＳＯ−Ａ」、「ＳＯ−Ｂ」、「ＳＯ−Ｃ」として出力させる。

半導体テスタ１７は、ｎＴサイクルの手前のタイミング４１でスキャンイン３３、３３ａ、３３ｂからそれぞれシフト入力するスキャンテストデータ「ＳＩ−Ａ」、「ＳＩ−Ｂ」、「ＳＩ−Ｃ」をｎサイクルかけてフリップフロップ３５、３６、３７へ同時に入力する。

半導体テスタ１７は、時間ｎＴのタイミング４３で、入力信号「ＤＩ−ａ」、「ＤＩ−ｂ」、…、「ＤＩ−ｎ」を入力パッド３２、３２ａ、…、３２ｎから組み合せ論理回路３１へ同時に入力する。

半導体テスタ１７は、組み合せ論理回路３１、３１ａ、３１ｂのテスト結果を時間ｎＴと時間（ｎ＋１）Ｔに挟まれたタイミング４２の期間にｎサイクルかけて出力信号「ＳＯ−Ａ」、「ＳＯ−Ｂ」、「ＳＯ−Ｃ」としてのスキャンアウト３４、３４ａ、３４ｂからシフトアウトさせる。

半導体テスタ１７は、組み合せ論理回路３１ｃのテスト結果を、時間（ｎ＋１）Ｔのタイミング４４で出力信号「ＤＯ−ａ」、「ＤＯ−ｂ」、…、「ＤＯ−ｎ」として出力パッド３８〜３８ｎへ出力させる。

図３と図５を参照して、第１の故障個所特定システムの動作を説明する。図４と同じスキャンテストの構成要素については、重複する説明を省略する。

図５のタイミングチャートに示すように、スキャンテストによって不良を検出したピン名「ＳＯ−Ｂ」と、テストデータｎをシリアル入力するタイミング４１ｂと、テストデータｎを組み合せ論理回路に入力するタイミング４１ａと、シフトアウト４２ａのサイクルで故障個所を発見した状態を時系列的に表している。

半導体テスタ１７（図１参照）は、ｎＴ＋δｔ（時間）のタイミングでスキャンアウト３４ａへ出力される出力信号３９を異常と判定しスキャンテストデータを不良チップ情報４に記述する。

半導体テスタ１７は、タイミング４１ｂでスキャンテストデータ「ＳＩ−Ａ」をフリップフロップ３５へ入力し、フリップフロップ３５、３５ａ、…、３５ｎをシフト動作させ、ｎ個のスキャンテストデータ「ＳＩ−Ａ」をフリップフロップ３５、３５ａ、…、３５ｎへ入力してから、タイミング４１ａでキャプチャサイクルに移行し、組み合せ論理回路３１ａにスキャンテストデータ「ＳＩ−Ａ」を入力した段階で発光現象を発生させている。

したがって、シフトアウト４２ａのサイクルでは、発光現象は終了し、実際に異常が発生し発光現象が生じているのは、タイミング４１ａのキャプチャサイクルに移行したときである。

第１の故障個所特定システムでは、不良チップ情報４（図１参照）及び集積回路スキャンテスト情報３（図１参照）に基づいて、発光現象が生じているタイミング４１ａのキャプチャサイクルを特定する発光テストパラメータ７（図１参照）を生成している。

図５の異常発生のタイミングと異常検出のタイミングに対応させて、実際の故障箇所から生じる発光５０を図６に例示した。半導体装置の観察領域３０内でエミッション発光を観察した場合、発光５０は組み合せ論理回路３１ａの中に存在している。

図６に示すように半導体テスタからスキャンテストデータＳＩ−Ａをスキャンイン３３へシフトインして組み合せ論理回路３１ａの入力側に配置したスキャンフリップフロップ群３５Ｘに１〜ｎ個のスキャンテストデータをセットしてから、キャプチャサイクルに移行し組み合せ論理回路３１ａの一部を発光５０させている。この発光５０する個所の論理回路は異常となっている。

エミッション発光観察装置１１（図１参照）は、キャプチャサイクルに移行した段階の半導体装置の観察領域３０を撮像し、発光５０を含む撮像データを発光座標記録装置１２（図１参照）に送信する。

発光座標記録装置１２は、観察領域３０をＸ−Ｙ座標に対応させ、観察領域３０全面の閾値よりも発光５０の位置座標の閾値を高くして、磁気ディスクやメモリやプリントアウト等の記録手段を用いて発光座標を半導体装置の２次元座標に対応つけて記録する。

半導体テスタ１７は、組み合せ論理回路３１ａの出力をスキャンフリップフロップ群３３Ｘに取り込み、スキャンアウト３４ａにシフトアウトしながら出力信号ＳＯ−Ｂと期待値とを比較することで異常を検出する。

このように、第１の故障個所特定システムでは、エミッション発光観察装置１１でファンクション不良の故障箇所を半導体装置２の２次元座標に対応つけて特定することが可能になる。

典型的には、半導体装置２の不良解析をする際に、２次元座標に対応つけて特定するファンクション不良の故障箇所をピンポイントで解析できるので、手間と時間を節約することができる。

図１、図２及び図７を参照して、第１の故障箇所特定システムの動作を説明する。

（ａ）第１の故障箇所特定システムでは、集積回路スキャンテスト情報３と半導体テスタ１７の不良チップ情報４に基づくチップテスト結果を解析し半導体装置２の発光現象が生じるテストサイクル及び半導体装置２のテストデータを記述した発光テストパラメータ７を生成するステップ５２（以下、ステップを「ＳＴ」と略記する）を処理する。

（ｂ）第１の故障箇所特定システムは、発光テストパラメータ７を半導体エミッションテスタ１０へ入力し、発光テストパラメータ７で指定された半導体装置２のテストデータからエミッション観察テストプログラムを生成し、テスト治具９を動作させて発光現象が生じるテストサイクルで半導体装置２の機能テストを実行する半導体テストＳＴ５３を処理する。

（ｃ）第１の故障箇所特定システムは、半導体装置２の故障箇所から生じる発光現象を観察し、発光座標を半導体装置２の２次元座標に対応つけて記憶するＳＴ５４を処理する。

なお、半導体テストＳＴ５３は、エミッション制御装置８が記憶装置５１からウエハＩＤと発光テストパラメータを読み出しながら、半導体装置２を発光させることもできる。

このように、第１の故障箇所特定システムでは、エミッション観察テストプログラムをエミッション制御装置８で実行することにより、半導体装置２の故障個所が発光するタイミングを早期に再現することができるので、半導体装置２の故障個所を短時間に特定することができる。

（ｂ）第２の故障箇所特定システム
図８に示すように、本発明の実施の形態に係る第２の故障箇所特定システムは、観察対象を半導体装置から半導体ウエハに変更した点が第１の故障箇所特定システムと相違する。なお、第１の故障箇所特定システムと共通する構成要素については、説明を省略する。

第２の故障箇所特定システムは、半導体ウエハ２３に接続する接続装置としてのウエハプローブ２４と、半導体ウエハ２３に対向して配置され、半導体ウエハ２３の故障箇所から生じる発光現象を観察するエミッション発光観察装置１１と、エミッション発光観察装置１１に接続され、発光現象を半導体ウエハ２３の２次元座標に対応つけて記録する発光座標記録装置１２と、記憶装置２１ａ〜２１ｃとウエハプローブ２４に接続され、ウエハ識別情報６０に対応するテストデータを記憶装置２１ａ〜２１ｃから読み出し、生成したエミッション観察テストプログラムを実行するエミッション制御装置８ａと、を備える
半導体エミッションテスタ１０ａは、入力端末２０とエミッション発光観察装置１１とエミッション制御装置８ａとの間に接続されたステップ制御回路２６と、エミッション制御装置８ａに接続された記憶装置２１ａ〜２１ｃを備える。

エミッション制御装置８ａは、ウエハプローブ２４に接続し、ウエハプローブ２４を通して半導体ウエハ２３のエミッション観察テストを実行する。

第２の故障箇所特定システムは、スキャンテスト機能を備える半導体ウエハ２３にエミッション観察テストデータを送信し、半導体ウエハ２３のチップ座標に位置する半導体装置の組み合せ論理回路の機能テストを実施し、発光現象の位置を特定することができる。

エミッション発光観察装置１１は、半導体ウエハ２３のチップ座標に位置する半導体装置の組み合せ論理回路のファンクション不良の発光状態を観察し異常が発生した位置を特定している。

半導体エミッションテスタ１０ａは、半導体ウエハ２３のチップ座標に位置する半導体装置の組み合せ論理回路の内部で発生した機能不良データがスキャンアウトに到達する前のスキャンテストサイクルで、半導体ウエハ２３のチップ座標に位置する半導体装置の組み合せ論理回路の故障個所から生じる発光現象をエミッション発光観察装置１１に観察させ、故障個所を特定することができる。

また、第２の故障個所特定システムでは、ピンポイントで故障箇所を特定することができ、論理ゲートレベルでの故障箇所も特定ができるので、半導体ウエハ２３のチップ座標に位置する半導体装置の組み合せ論理回路のファンクション不良の解析に論理シミュレータを使用した故障候補の絞込みに比して発光現象の再現性が高いという利点がある。

さらに、第２の故障箇所特定システムでは、入力端末２０から半導体ウエハ２３のロット番号と半導体ウエハ２３のウエハ番号を、ステップ制御回路２６を通してステップ制御回路２６を通してエミッション制御装置８ａに入力し、ウエハ識別情報６０に基づいて、ステップ制御回路２６が指定する半導体ウエハ２３のチップ座標へウエハプローブ２４及びエミッション発光観察装置１１をそれぞれ配置させ、半導体ウエハ２３の機能テストを実行する。

また、ステップ制御回路２６は、次のチップ座標がある場合は、次のチップ座標を指定し、半導体ウエハ２３の次のチップ座標へウエハプローブ２４及びエミッション発光観察装置１１をそれぞれ配置させ、半導体ウエハ２３の機能テストを実行する。

このように、第２の故障箇所特定システムでは、半導体ウエハ２３に形成された複数箇所の半導体装置に対して、エミッション観察テストを実行することができる。

図９に示すように、ウエハ識別情報生成装置は、半導体テスタ１７とＥＷＳ６と備え、ウエハ識別情報６０を生成する。

半導体テスタ１７は、入力端末２０ａから複数の半導体ウエハを処理した履歴を示すロット番号と１枚の半導体ウエハ２３のウエハ番号をテスト制御回路１８を通して主制御装置１９へ送信し、スキャンテスト生成ツール１５によりテストプログラムとテストデータを生成する。テストデータをＨＤＤ１６ａ〜１６ｃに記憶し、テストプログラムを主制御装置１９で実行する。テストプログラムはＨＤＤ１６ａ〜１６ｃに記憶したテストデータをテストシーケンスに従い順次読み出し、テスト制御回路１８へ送信する。

テスト制御回路１８は、ウエハプローブ２４ａを介して半導体ウエハ２３に接続し、テストデータを用いて観察対象としての半導体ウエハ２３のテストを行い、そのテスト結果を不良チップ情報４として主制御装置１９を経由させてＥＷＳ６へ送信する。

次に、ＥＷＳ６では、チップテスト結果解析装置５で集積回路スキャンテスト情報３と不良チップ情報４に基づき、ウエハ識別情報６０を抽出する。

ウエハ識別情報６０は、半導体ウエハ２３を含む複数の半導体ウエハを処理した履歴を示すロット番号、半導体ウエハ２３のウエハ番号、半導体ウエハ２３に形成されている半導体装置の位置を示すチップ座標、半導体ウエハ２３に形成された半導体装置の異常発生時の回路内部状態を再現するテストデータ、テスト開始から異常発生時までのスキャンテストのステップ数、不良を検出した出力ピンの情報等を含む。

半導体ウエハ２３の機能テストは、第１の故障箇所特定システムと同様に、例えば図６に示す半導体装置のスキャンイン３３からスキャンフリップフロップ群３５Ｘにスキャンテストデータを転送し、キャプチャサイクルに移行した段階で組み合せ論理回路３１ａの発光５０をエミッション発光観察装置１１で観察し、発光５０を含む撮像データを発光座標記録装置１２に送信することでエミッション観察テストを実行できる。

図８、図９及び図１０を参照して、第２の故障個所特定システムの動作を説明する。

（ａ）第２の故障個所特定システムは、集積回路スキャンテスト情報３と半導体テスタ１７の不良チップ情報４に基づくチップテスト結果を解析し半導体ウエハ２３の発光現象が生じるテストサイクル及び半導体ウエハ２３のテストデータを記述したウエハ識別情報６０を生成するＳＴ５５を処理する。

（ｂ）第２の故障個所特定システムは、ウエハ識別情報６０をステップ制御回路２６へ入力し、ウエハ識別情報６０で指定する半導体ウエハ２３のチップ座標にウエハプローブ２４及びエミッション発光観察装置１１が配置されるように半導体ウエハ２３をステップ移動させるステップ動作制御ＳＴ５６を処理する。

（ｃ）第２の故障個所特定システムは、ウエハ識別情報６０をエミッション制御装置８ａへ入力し、ウエハ識別情報６０で指定された半導体ウエハ２３のテストデータからエミッション観察テストプログラムを生成し、ウエハプローブ２４を動作させて発光現象が生じるテストサイクルで半導体ウエハ２３の機能テストをするＳＴ５７を処理する。

（ｄ）第２の故障個所特定システムは、半導体ウエハ２３の故障箇所から生じる発光現象を観察し、半導体ウエハ２３の２次元座標に対応つけて発光座標を記録するＳＴ５８を処理する。

（ｅ）第２の故障個所特定システムは、ウエハ識別情報６０に次のチップ座標があると判定した場合は、ステップ動作制御ＳＴ５６から発光座標記録ＳＴ５８を繰返すチップ座標有無判定ＳＴ５９を処理し、ウエハ識別情報６０に次のチップ座標がない場合はエミッション観察テストを終了させる。

このように、第２の故障個所特定システムでは、エミッション発光観察装置１１でファンクション不良の故障箇所を半導体装置の２次元座標に対応つけて特定することが可能になる。

また、第２の故障個所特定システムでは、ウエハ識別情報６０に基づいて、ステップ制御回路２６が指定する半導体ウエハ２３の複数のチップ座標にウエハプローブ２４及びエミッション発光観察装置１１が配置されるように半導体ウエハ２３をステップ移動させ、効率良くエミッション観察テストの結果を得ることが出来るので、単体の半導体装置の故障解析だけではなく、半導体装置の歩留り解析にもエミッション発光観察テストを利用することができる。

したがって、半導体ウエハ２３の歩留り解析にも、半導体ウエハ２３を含む複数の半導体ウエハを処理したロットの歩留り解析にも、エミッション発光観察テストを利用することができる。

（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施形態及び運用技術が明らかとなろう。

既に述べた実施の形態の説明においては、半導体装置、半導体ウエハに適用できることは、上記説明から容易に理解できるであろう。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の実施の形態に係る第１の故障箇所判定システムのブロック図。 本発明の実施の形態に用いる発光テストパラメータ生成装置のブロック図。 本発明の実施の形態に用いる半導体装置のブロック図。 本発明の実施の形態に用いる半導体装置のテストのタイミングチャート。 本発明の実施の形態に用いる半導体装置のテストのタイミングチャート。 本発明の実施の形態に用いる半導体装置のブロック図。 本発明の実施形態に係る第１の故障箇所判定システムの動作を示すフローチャート。 本発明の実施の形態に係る第２の故障箇所判定システムのブロック図。 本発明の実施の形態に用いるウエハ識別情報生成装置のブロック図。 本発明の実施形態に係る第２の故障箇所判定システムの動作を示すフローチャート。

符号の説明

２…半導体装置
３…集積回路スキャンテスト情報
４…不良チップ情報
５…チップテスト結果解析装置
６…エンジニアリングワークステーション
７…発光テストパラメータ
８、８ａ…エミッション制御装置
９…テスト治具
１０、１０ａ…半導体エミッションテスタ
１１…エミッション発光観察装置
１２…発光座標記録装置
１５…スキャンテスト生成ツール
１６ａ〜１６ｃ…磁気記憶装置
１７…半導体テスタ
１８…テスト制御回路
１９…主制御装置
２０、２０ａ…入力端末
２１ａ〜２１ｃ…記憶装置
２２…ハンドラー
２３…半導体ウエハ
２４、２４ａ…ウエハプローブ
２６…ステップ制御回路
３１、３１ａ、３１ｂ、３１ｃ…組み合せ論理回路
６０…ウエハ識別情報

Claims (5)

1. 半導体装置に接続するテスト治具と、
   前記半導体装置に対向して配置され、前記半導体装置の故障箇所から生じる発光現象を観察する発光観察装置と、
   前記発光観察装置に接続され、前記発光現象を前記半導体装置の２次元座標に対応つけて記録する発光座標記録装置と、
   テストデータを記憶する記憶装置と前記テスト治具に接続され、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体装置の発光現象が生じるテストサイクル及び半導体装置のテストデータを記述した発光テストパラメータに対応するテストデータを前記記憶装置から読み出し、生成した発光観察テストプログラムを実行するエミッション制御装置
   とを備えることを特徴とする半導体装置の故障箇所特定システム。
2. 半導体ウエハに接続する接続装置と、
   前記半導体ウエハに対向して配置され、前記半導体ウエハの故障箇所から生じる発光現象を観察する発光観察装置と、
   前記発光観察装置に接続され、前記発光現象を前記半導体ウエハの２次元座標に対応つけて記録する発光座標記録装置と、
   テストデータを記憶する記憶装置と前記接続装置に接続され、集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体ウエハの発光現象が生じるテストサイクル及び半導体ウエハのテストデータを記述したウエハ識別情報に対応するテストデータを前記記憶装置から読み出し、生成した発光観察テストプログラムを実行するエミッション制御装置
   とを備えることを特徴とする半導体装置の故障箇所特定システム。
3. 前記エミッション制御装置は、ステップ制御回路を経由して前記ウエハ識別情報を受信することを特徴とする請求項２に記載の半導体装置の故障箇所特定システム。
4. 集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体装置の発光現象が生じるテストサイクル及び半導体装置のテストデータを記述した発光テストパラメータを生成するステップと、
   前記発光テストパラメータで指定された半導体装置のテストデータから発光観察テストプログラムを生成し、前記発光現象が生じるテストサイクルで前記半導体装置の機能テストを実行するステップと、
   前記半導体装置の故障箇所から生じる発光現象を観察し、発光座標を前記半導体装置の２次元座標に対応つけて記憶するステップ
   とを含むことを特徴とする半導体装置の故障箇所特定方法。
5. 集積回路スキャンテスト情報と半導体テスタの不良チップ情報に基づくチップテスト結果を解析し半導体ウエハの発光現象が生じるテストサイクル及び半導体ウエハのテストデータを記述したウエハ識別情報を生成するステップと、
   前記ウエハ識別情報で指定された半導体ウエハのテストデータから発光観察テストプログラムを生成し、発光現象が生じるテストサイクルで半導体ウエハの機能テストをするステップと、
   前記半導体ウエハの故障箇所から生じる発光現象を観察し、前記半導体ウエハの２次元座標に対応つけて発光座標を記録するステップと、
   前記ウエハ識別情報に次のチップ座標があると判定した場合は、半導体ウエハをステップ移動し、前記発光座標を記録するステップを繰返すステップ
   とを含む半導体装置の故障箇所特定方法。

Images