JP2008249622A - 故障診断装置及び故障診断方法 - Google Patents
故障診断装置及び故障診断方法 Download PDFInfo
- Publication number
- JP2008249622A JP2008249622A JP2007093853A JP2007093853A JP2008249622A JP 2008249622 A JP2008249622 A JP 2008249622A JP 2007093853 A JP2007093853 A JP 2007093853A JP 2007093853 A JP2007093853 A JP 2007093853A JP 2008249622 A JP2008249622 A JP 2008249622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- virtual
- output
- scan
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】故障診断装置は、LSIの回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップ34a〜36a,34b〜36bの出力信号を圧縮するテスト出力圧縮回路36a,36bと、該圧縮回路36a,36bの出力端子に接続された仮想ピンPT1,PT0と、を設定する。そして、故障診断装置は、仮想回路データに対して仮定した故障に基づく仮想ピンPT1,PT0における信号とLSIにてテストを実行させてテスト出力端子における信号を観測した結果とを比較してLSIの故障を診断する。
【選択図】図3
Description
近年、半導体集積回路装置の動作テストは、SCANテスト方式に代わって、BIST方式が採用されることが多くなってきている。BIST方式を採用した場合、SCANテスト方式を採用した場合より故障箇所を推定する故障診断が難しくなる。BIST方式を採用した半導体集積回路装置の故障診断方法は提案されているが、回路の動作状態によって、その方法を適用できない場合がある。このため、動作状態に係わらず、故障箇所を推定することが要求されている。
SD0(0)=0b、SD0(1)=0a
となる。尚、0a,0bは、SFF12a,12bに保持された信号である。
SD1(0)=1b、SD1(1)=1a
として出力され、SFF14a,14bに保持された信号2a,2bは、
SD2(0)=2b、SD2(1)=2a
として出力される。この出力信号は、テスト装置において、期待値と比較される。この比較において、不一致が発生した場合(フェイルしたと呼ぶこともある)は、一般に不一致が発生した端子とサイクルが、テスト装置に記憶され、フェイルログとして出力される。例えば、0サイクルのSD1で不一致が発生した場合、図8(b)に示すフェイルログ15が出力される。
故障診断の第一段階は、フェイルをキャプチャしたSFFを特定することである。フェイルをキャプチャしたSFFとは、上記不一致となった出力信号をランダムロジックからキャプチャしたSFFのことである。
SD(0)=0b xor 1b xor 2b
SD(1)=0a xor 1a xor 2a
となる。しかし、この方式では、各段のSFF(例えば12b,13b,14b)でキャプチャされた信号を1ビットの信号に圧縮しているため、フェイルログの記録結果から、不一致が発生したSFFを特定することができない。たとえば、SD(0)が不一致の場合、SFF12b,13b,14bのいずれか一つが不一致かもしれないし、または全てが不一致かもしれない。この問題を解決するものとして、非特許文献1に開示された方式がある。
Wu−Tung Cheng,等 著「Computer Independent Direct Diagnosis」、IEEE Computer Society、2004年、p.204−209
前記半導体集積回路装置の回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップの出力信号を圧縮する仮想空間圧縮回路と、該仮想空間圧縮回路の出力端子に接続された仮想ピンとを設定した仮想回路データを生成し、前記仮想回路データに対して故障を仮定して故障シミュレーションを実行し、前記仮想ピンにおけるシミュレーション結果と前記テスト出力端子の観測結果とを比較して前記仮想回路データに対して仮定した故障の真偽を判断するようにした。
図1に示すように、このテストシステム20は、データ生成手段、観測手段、実行手段及び判断手段としてのテスト装置21、故障診断装置22を備えている。テスト装置21は、テストパターン23を入力することにより、テスト対象としての半導体集積回路装置(以下、LSIという)24が良品であるか否かを判定する装置である。テストパターン23とは、出荷試験時にサイクル番号毎にLSI24を動作させるテスト信号のパターンと、そのパターンによりLSI24から出力されるであろう信号を示す期待値である。テスト装置21は、LSI24をテストモードにて動作させるとともにテスト信号をLSI24に供給し、該LSI24から出力されるテスト結果である出力信号と期待値とを比較し、該LSI24の良否を判断する。そして、テスト装置21は、出力信号と期待値とが一致しない場合にLSI24が故障していると判断し、その判断した出力信号のサイクルと、出力信号と期待値とが一致しない端子の情報を含むフェイルログ25を生成する。
図2に示すように、LSI24は、ランダムロジック回路31と、該ロジック回路31の動作テストを行うためのBIST(Built-in Self Test)回路32を備えている。本実施形態では、BIST回路は、テスト制御回路33と、複数(図1では3つ)のスキャンチェーン34〜36と、空間圧縮回路としてのテスト出力圧縮回路37とを含む。テスト制御回路33は、テスト装置21からテスト信号が入力されるとスキャンチェーン34〜36及びテスト出力圧縮回路37を動作させ、スキャンチェーン34〜36を介してテストパターンをロジック回路31に供給し、ランダムロジック回路31を動作させる。ランダムロジック回路31は、供給されたテストパターンに従って動作し、その動作結果である出力信号をスキャンチェーン34〜36に出力する。スキャンチェーン34〜36は、ランダムロジック回路31の出力信号をテスト出力圧縮回路37に伝達する。テスト出力圧縮回路37は例えば排他的論理和回路(XOR回路)であり、ランダムロジック回路31から出力される複数の出力信号を、例えば1ビットの出力信号に圧縮し、圧縮後の信号を出力する。
(1)故障診断装置22は、LSI24の回路情報26に基づいて、各スキャンチェーン34〜36の段毎に、各段のスキャンフリップフロップ34a〜36a,34b〜36bの出力信号を圧縮するテスト出力圧縮回路37a,37bと、該圧縮回路37a、37bの出力端子に接続された仮想ピンPT1,PT0と、を設定した仮想回路データを生成する。そして、故障診断装置22は、LSI24にてテストを実行させてテスト出力端子SDにおける信号を観測する。故障診断装置22は、仮想回路データに対して故障シミュレーションを行うことによって、仮定した故障の仮想ピンPT1,PT0における故障伝播の有無を調べる。そして、テスト出力端子SDにおけるフェイルログ25と、仮想ピンPT1,PT0における故障伝播の有無とを比較してLSI24の故障を診断するようにした。各仮想ピンPT1,PT0における信号は、スキャンチェーン34〜36の動作によらず、テスト出力端子SDにおいて観測される信号と対応する。このため、動作条件の制限がなく、LSI24の故障診断を行うことができる。
・上記実施の形態では、3つのスキャンチェーン34〜36を備えたLSI24の故障を診断する場合について説明したが、2つ又は4つ以上のスキャンチェーンを備えたLSIの故障を診断するようにしてもよい。
22 故障診断装置
23 テストパターン
24 半導体集積回路装置
25 フェイルログ
26 回路情報
27 故障候補
31 ランダムロジック回路
34〜36 スキャンチェーン
34 テスト圧縮回路
34a〜36b スキャンフリップフロップ
36a,36b テスト圧縮回路
SD テスト出力端子
PT0,PT1 仮想ピン
Claims (6)
- 複数のスキャンフリップフロップが多段接続されたスキャンチェーンを複数備え、各スキャンフリップフロップにランダムロジック回路から出力される複数の信号がそれぞれ入力され、各スキャンチェーンはスキャンフリップフロップの出力信号を順次伝達して出力し、複数のスキャンチェーンから同時に出力される複数の信号を空間圧縮回路にて圧縮し、その圧縮後の信号をテスト出力端子から出力する半導体集積回路装置のランダムロジック回路の故障を診断する故障診断装置であって、
前記半導体集積回路装置の回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップの出力信号を圧縮する仮想空間圧縮回路と該仮想空間圧縮回路の出力端子に接続された仮想ピンとを設定し、前記ランダムロジック回路に対して仮定した故障が伝播される前記仮想ピンと前記テスト出力端子における信号の観測結果とを比較して前記半導体集積回路装置の故障を診断することを特徴とする故障診断装置。 - 複数のスキャンフリップフロップが多段接続されたスキャンチェーンを複数備え、各スキャンフリップフロップにランダムロジック回路から出力される複数の信号がそれぞれ入力され、各スキャンチェーンはスキャンフリップフロップの出力信号を順次伝達して出力し、複数のスキャンチェーンから同時に出力される複数の信号を空間圧縮回路にて圧縮し、その圧縮後の信号をテスト出力端子から出力する半導体集積回路装置のランダムロジック回路の故障を診断する故障診断装置であって、
前記半導体集積回路装置の回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップの出力信号を圧縮する仮想空間圧縮回路と、該仮想空間圧縮回路の出力端子に接続された仮想ピンとを設定した仮想回路データを生成するデータ生成手段と、
前記仮想回路データに対して故障を仮定して故障シミュレーションを実行する実行手段と、
前記仮想ピンにおけるシミュレーション結果と、前記テスト出力端子の観測結果とを比較して前記仮想回路データに対して仮定した故障の真偽を判断する判断手段と、
を備えたことを特徴とする故障診断装置。 - 前記テスト出力端子は複数設けられ、前記仮想空間圧縮回路及び仮想ピンは各テスト出力端子に対応して設定された、ことを特徴とする請求項1又は2に記載の故障診断装置。
- 前記観測結果は、前記故障が伝播したテスト出力端子及びそのサイクルを含むフェイルログであり、
前記サイクル及び前記テスト出力端子に対応する仮想ピンに前記フェイルログを割当て、前記故障シミュレーションにおいて仮定した故障が伝播された仮想ピンと、前記フェイルログを割り当てた仮想ピンとが一致する場合に前記仮想回路データに対して仮定した故障を真と判断する、ことを特徴とする請求項2記載の故障診断装置。 - 複数のスキャンフリップフロップが多段接続されたスキャンチェーンを複数備え、各スキャンフリップフロップにランダムロジック回路から出力される複数の信号がそれぞれ入力され、各スキャンチェーンはスキャンフリップフロップの出力信号を順次伝達して出力し、複数のスキャンチェーンから同時に出力される複数の信号を空間圧縮回路にて圧縮し、その圧縮後の信号をテスト出力端子から出力する半導体集積回路装置のランダムロジック回路の故障を診断する故障診断方法であって、
前記半導体集積回路装置の回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップの出力信号を圧縮する仮想空間圧縮回路と、該仮想空間圧縮回路の出力端子に接続された仮想ピンとを設定し、前記ランダムロジック回路に対して仮定した故障が伝播される前記仮想ピンと前記テスト出力端子の観測結果とを比較して前記半導体集積回路装置の故障を診断することを特徴とする故障診断方法。 - 複数のスキャンフリップフロップが多段接続されたスキャンチェーンを複数備え、各スキャンフリップフロップにランダムロジック回路から出力される複数の信号がそれぞれ入力され、各スキャンチェーンはスキャンフリップフロップの出力信号を順次伝達して出力し、複数のスキャンチェーンから同時に出力される複数の信号を空間圧縮回路にて圧縮し、その圧縮後の信号をテスト出力端子から出力する半導体集積回路装置のランダムロジック回路の故障を診断する故障診断方法であって、
前記半導体集積回路装置の回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップの出力信号を圧縮する仮想空間圧縮回路と、該仮想空間圧縮回路の出力端子に接続された仮想ピンとを設定した仮想回路データを生成し、前記仮想回路データに対して故障を仮定して故障シミュレーションを実行し、前記仮想ピンにおけるシミュレーション結果と前記テスト出力端子の観測結果とを比較して前記仮想回路データに対して仮定した故障の真偽を判断する、ことを特徴とする故障診断方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093853A JP4842876B2 (ja) | 2007-03-30 | 2007-03-30 | 故障診断装置及び故障診断方法 |
US12/051,412 US8086926B2 (en) | 2007-03-30 | 2008-03-19 | Failure diagnostic apparatus, failure diagnostic system, and failure diagnostic method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093853A JP4842876B2 (ja) | 2007-03-30 | 2007-03-30 | 故障診断装置及び故障診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008249622A true JP2008249622A (ja) | 2008-10-16 |
JP4842876B2 JP4842876B2 (ja) | 2011-12-21 |
Family
ID=39796398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093853A Expired - Fee Related JP4842876B2 (ja) | 2007-03-30 | 2007-03-30 | 故障診断装置及び故障診断方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8086926B2 (ja) |
JP (1) | JP4842876B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017054196A (ja) * | 2015-09-07 | 2017-03-16 | 富士通株式会社 | 故障解析プログラム、故障解析方法および故障解析装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5408052B2 (ja) * | 2010-06-23 | 2014-02-05 | 富士通セミコンダクター株式会社 | 集積回路、シミュレーション装置、及びシミュレーション方法 |
US8500607B2 (en) * | 2011-01-12 | 2013-08-06 | Larry W. Vittone | Multi-positionable resistance exercise apparatus |
US9411007B2 (en) * | 2012-10-29 | 2016-08-09 | The Regents Of The University Of Michigan | System and method for statistical post-silicon validation |
US9965378B1 (en) * | 2016-03-29 | 2018-05-08 | Amazon Technologies, Inc. | Mediated fault invocation service |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000266815A (ja) * | 1999-03-16 | 2000-09-29 | Mitsubishi Electric Corp | 自己診断機能付き電子システム及び電子システムのシミュレーション装置 |
JP2004012374A (ja) * | 2002-06-10 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストシステム、検査方法およびスキャンテストパターン作成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688223A (en) * | 1985-06-24 | 1987-08-18 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
US4817093A (en) * | 1987-06-18 | 1989-03-28 | International Business Machines Corporation | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure |
JPH04167029A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 故障検出判定装置 |
US5475694A (en) * | 1993-01-19 | 1995-12-12 | The University Of British Columbia | Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits |
US5515384A (en) * | 1994-03-01 | 1996-05-07 | International Business Machines Corporation | Method and system of fault diagnosis of application specific electronic circuits |
US5968194A (en) * | 1997-03-31 | 1999-10-19 | Intel Corporation | Method for application of weighted random patterns to partial scan designs |
US6249893B1 (en) * | 1998-10-30 | 2001-06-19 | Advantest Corp. | Method and structure for testing embedded cores based system-on-a-chip |
US6553527B1 (en) * | 1999-11-08 | 2003-04-22 | International Business Machines Corporation | Programmable array built-in self test method and controller with programmable expect generator |
US6971054B2 (en) * | 2000-11-27 | 2005-11-29 | International Business Machines Corporation | Method and system for determining repeatable yield detractors of integrated circuits |
JP3851782B2 (ja) * | 2001-03-07 | 2006-11-29 | 株式会社東芝 | 半導体集積回路及びそのテスト方法 |
US7412637B2 (en) * | 2003-01-10 | 2008-08-12 | Syntest Technologies, Inc. | Method and apparatus for broadcasting test patterns in a scan based integrated circuit |
US7552373B2 (en) * | 2002-01-16 | 2009-06-23 | Syntest Technologies, Inc. | Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit |
US7185253B2 (en) * | 2002-03-27 | 2007-02-27 | Intel Corporation | Compacting circuit responses |
US7729884B2 (en) * | 2004-03-31 | 2010-06-01 | Yu Huang | Compactor independent direct diagnosis of test hardware |
US7558999B2 (en) * | 2004-05-21 | 2009-07-07 | International Business Machines Corporation | Learning based logic diagnosis |
US7509551B2 (en) * | 2005-08-01 | 2009-03-24 | Bernd Koenemann | Direct logic diagnostics with signature-based fault dictionaries |
-
2007
- 2007-03-30 JP JP2007093853A patent/JP4842876B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-19 US US12/051,412 patent/US8086926B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000266815A (ja) * | 1999-03-16 | 2000-09-29 | Mitsubishi Electric Corp | 自己診断機能付き電子システム及び電子システムのシミュレーション装置 |
JP2004012374A (ja) * | 2002-06-10 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテストシステム、検査方法およびスキャンテストパターン作成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017054196A (ja) * | 2015-09-07 | 2017-03-16 | 富士通株式会社 | 故障解析プログラム、故障解析方法および故障解析装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4842876B2 (ja) | 2011-12-21 |
US20080244345A1 (en) | 2008-10-02 |
US8086926B2 (en) | 2011-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031954B2 (ja) | 集積回路の診断装置および診断方法 | |
JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
JP4842876B2 (ja) | 故障診断装置及び故障診断方法 | |
US9194913B2 (en) | Circuit and method for diagnosing scan chain failures | |
JP2006105997A (ja) | 電子デバイスにスキャンパターンを提供する方法および装置 | |
US20050172188A1 (en) | Diagnostic method for detection of multiple defects in a Level Sensitive Scan Design (LSSD) | |
US8560903B2 (en) | System and method for executing functional scanning in an integrated circuit environment | |
CN114667455A (zh) | 用于测试电路的通用压缩器架构 | |
US7395478B2 (en) | Method of generating test patterns to efficiently screen inline resistance delay defects in complex asics | |
JP5167975B2 (ja) | 半導体装置 | |
JP2008102045A (ja) | 半導体集積回路および半導体集積回路の検査方法 | |
JP5549622B2 (ja) | 故障診断方法、故障診断装置、テストシステム及びプログラム | |
US11320487B1 (en) | Programmable test compactor for improving defect determination | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
US20190285696A1 (en) | Semiconductor device and failure diagnosis method | |
JP2003234409A (ja) | 半導体集積回路 | |
US9383408B2 (en) | Fault detection system, generation circuit, and program | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JP2012141231A (ja) | 故障診断システム、半導体集積回路及び故障診断方法 | |
JP2005017067A (ja) | 自己テスト回路内蔵の半導体集積回路およびその故障診断方法 | |
JP2004069642A (ja) | 半導体集積回路装置 | |
JP2003107134A (ja) | 半導体集積回路装置の故障診断装置 | |
TWI403746B (zh) | 測試圖案最佳化的方法 | |
JP2010122009A (ja) | 半導体集積回路 | |
JP2008135117A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |