JP2001201545A - 半導体集積回路の故障解析装置及び故障解析方法 - Google Patents
半導体集積回路の故障解析装置及び故障解析方法Info
- Publication number
- JP2001201545A JP2001201545A JP2000164692A JP2000164692A JP2001201545A JP 2001201545 A JP2001201545 A JP 2001201545A JP 2000164692 A JP2000164692 A JP 2000164692A JP 2000164692 A JP2000164692 A JP 2000164692A JP 2001201545 A JP2001201545 A JP 2001201545A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- failure
- light emission
- emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
るために、良品の半導体集積回路におけるエミッション
像と故障解析を行う半導体集積回路におけるエミッショ
ン像とを検出し、両エミッション像を比較して故障解析
を行うことを特徴とする。 【解決手段】ファンクションテスタ11で発生されるテ
ストパターンが良品及び不良品の半導体集積回路に供給
され、動作状態の半導体集積回路の故障している箇所か
らホットエレクトロンが放出され、エミッション解析装
置12によって発光像として検出される。そして、画像
処理ユニット13によって画像処理が行われ、良品の半
導体集積回路に対応した発光像から不良品の半導体集積
回路に対応した発光像が差し引かれ、故障箇所の発光像
が抽出される。
Description
から放出されるホットエレクトロンによるエミッション
像(発光像)を用いて故障箇所の特定を行う半導体集積
回路の故障解析装置及び故障解析方法に関する。
SI)の大規模化及び高集積化に伴い、故障箇所を特定
するための技術開発と解析期間の短縮とが大きな課題と
なっている。
は、シミュレータとエレクトロンビームテスタ(EB
T)とを用いた故障箇所特定方法として一般に行われて
いる。
いた従来の方法は、CAD(Computer Aided Design)
とのリンク・故障辞書の作成と実際のシミュレーション
解析・故障シミュレーション結果からのプローブポイン
トの絞り込みを行い、その後、実際にシミュレータとE
Bテスタとを用いて解析を行うので、多大な前準備が必
要であり、故障箇所を特定するために要する期間が増加
する傾向にある。
ission Micro Scope)手法が知られている。この手法
は、半導体集積回路チップ等のデバイスをスタンバイ状
態あるいは安定な状態で保持し、故障箇所で発生するホ
ットエレクトロンを積算することで発光像(エミッショ
ン像)を取得し、この発光像に基づいて故障箇所を特定
するものである。
持しにくいダイナミック型製品や、貫通電流が常時流れ
る回路を有するアナログ混載製品では、EMS解析が不
可能である。
タとEBテスタとを用いた従来の方法では故障箇所を特
定するために要する期間が長くなるという問題があり、
スタンバイ−EMS手法による従来の方法ではダイナミ
ック製品やアナログ混載製品の故障解析が行えないとい
う問題がある。
されたものであり、その目的は、故障箇所の特定に要す
る期間の短縮を図ることができ、かつダイナミック製品
やアナログ混載製品の故障解析も行うことができる半導
体集積回路の故障解析装置及び故障解析方法を提供する
ことにある。
所を特定することができる半導体集積回路の故障解析装
置を提供することにある。
路の故障解析装置は、導体集積回路を動作させるための
テスト信号を発生するテスト信号発生部と、それぞれ上
記テスト信号を受けて動作する良品の半導体集積回路か
ら放出されるホットエレクトロンによる発光像と故障解
析を行う半導体集積回路から放出されるホットエレクト
ロンによる発光像とを検出し、両発光像を比較して故障
箇所を特定する解析部とを具備している。
析方法は、試験装置から良品の半導体集積回路と故障解
析を行う半導体集積回路とに対してテスト信号を供給す
ることによって良品の半導体集積回路と故障解析を行う
半導体集積回路とをそれぞれ動作させ、エミッション解
析装置により、上記良品の半導体集積回路と故障解析を
行う半導体集積回路とから放出されるホットエレクトロ
ンによる発光像を検出し、これら検出された両発光像の
差に基づいて故障箇所を特定するものである。
析装置は、テスト信号を発生し、半導体集積回路に供給
してファンクションテストを行うファンクションテスタ
と、ファンクションテスト時の半導体集積回路から放出
されるホットエレクトロンによる発光像を検知するエミ
ッション解析装置と、上記エミッション解析装置によっ
て検知された良品の半導体集積回路における発光像と、
故障解析を行う半導体集積回路における発光像とを比較
する画像処理装置と、上記画像処理装置からの比較結果
を受け、故障解析を行う半導体集積回路における故障箇
所を表示する表示装置とを具備している。
は、電源電圧及びテスト信号を発生し、半導体集積回路
に供給してファンクションテストを行うファンクション
テスタと、ファンクションテスト時の半導体集積回路か
ら放出されるホットエレクトロンによる発光像を検知す
る、ホットエレクトロンの積算時間が可変のエミッショ
ン解析装置と、上記エミッション解析装置によって検知
された良品の半導体集積回路における発光像と、故障解
析を行う半導体集積回路における発光像とを比較する画
像処理装置と、上記画像処理装置からの比較結果を受
け、故障解析を行う半導体集積回路における故障箇所を
表示する表示装置と、少なくとも上記ファンクションテ
スタで発生される電源電圧の値及び/又は上記エミッシ
ョン解析装置におけるホットエレクトロンの積算時間を
種々に変えて動作条件を変更し、その都度、故障解析を
行う半導体集積回路を上記ファンクションテスタによっ
て動作させて上記エミッション解析装置で検知された発
光像における擬似発光の発生数を調査し、擬似発光の発
生数が所定数以下となる動作条件を自動的に取得する手
段とを具備し、上記手段によって取得された動作条件に
基づいて上記ファンクションテスタ及び/又は上記エミ
ッション解析装置を動作させるようにしている。
明する前に、この発明に係る半導体集積回路の故障解析
装置及び故障解析方法の原理について説明する。すなわ
ち、この発明では、ファンクションテスタとエミッショ
ン解析装置を利用したIDDA(Activate Vdd Supply
Current)−EMS(Emission Micro Scope)手法によ
って故障解析を行い、故障箇所を特定するものである。
IDDA−EMSとは、ファンクションテスタによるテ
ストがNG(ファンクションテスト不良)の場合に、故
障解析を行う半導体集積回路に対し、ファンクションテ
スタから不良カテゴリのテストパターンを連続的に供給
して半導体集積回路チップを動作させ、この際にチップ
から放出されるホットエレクトロンによる発光をEMS
解析にて抽出する手法である。
の第1の実施の形態に係る故障解析装置の構成を示すブ
ロック図である。ファンクションテスタ(テスト信号発
生部)11は電源電圧と共に所定のテスト信号を発生す
るものであり、ここで発生される電源電圧及びテスト信
号は、エミッション解析装置12内に設置されている良
品または不良品の半導体集積回路チップ(図示せず)に
供給される。電源電圧及びテスト信号が供給されると、
半導体集積回路チップはテスト信号に基づいて動作す
る。また、半導体集積回路チップが動作すると、チップ
の故障箇所からホットエレクトロンが放出される。そし
て、半導体集積回路チップから放出されるホットエレク
トロンによる発光は、エミッション解析装置12によっ
て発光像(エミッション像)として検出・解析される。
また、エミッション解析装置12で検出・解析された発
光像は画像処理ユニット13に送られる。
を行って半導体集積回路チップの故障箇所を特定し、故
障箇所に対応した位置に丸印などの所定のマークを表示
するための画像データを出力する。画像処理ユニット1
3から出力される画像データはモニタ14に送られる。
路チップのレイアウトデータを画像データとして格納し
ているレイアウトデータ格納ユニットであり、このユニ
ット15に格納されている画像データはモニタ14に送
られる。従って、モニタ14では、故障解析が行われる
半導体集積回路チップのレイアウトデータと共に故障箇
所に対応した位置に丸印などの所定のマークが重なった
状態で画像表示がなされる。
ータなどが記録されたデータ記録媒体(例えばフロッピ
ィディスクなど)をドライブするデータ記録再生装置を
有し、メモリに格納されたプログラムに基づいて上記フ
ァンクションテスタ11、エミッション解析装置12、
画像処理ユニット13、モニタ14及びレイアウトデー
タ格納ユニット15の動作を制御するコントロールユニ
ットである。そして、上記ファンクションテスタ11か
ら半導体集積回路チップに対して電源電圧及びテスト信
号が供給され、半導体集積回路チップがIDDスタンバ
イ不良(初期不良)やファンクション不良の場合には、
その旨が不良の状態(例えば電源間にリーク電流が生じ
ている場合、そのリーク電流の大きさなどのデータ)と
共にコントロールユニット16に通報される。
する際に放出されるホットエレクトロンによる発光像の
光量は少ないため、画像処理ユニット13で解析可能と
なるような十分な光量の発光像がエミッション解析装置
12によって得られるまで半導体集積回路チップが動作
され、エミッション解析装置12によって発光量が積算
される。
路チップの故障(NG)のみを示すテスト信号を用い、
半導体集積回路チップを繰り返し動作させて発光量を積
算する方法や、半導体集積回路チップの活性化率が高く
なるようなテスト信号を用いて、半導体集積回路チップ
を繰り返し動作させて発光量を積算する方法等が考えら
れる。そして、このような方法によって効率良く故障箇
所の特定を行うことができる。
ンクション不良の場合に、良品の半導体集積回路チップ
が動作する際にエミッション解析装置12によって得ら
れる発光像と、不良品の半導体集積回路チップが動作す
る際にエミッション解析装置12によって得られる発光
像とを用いた種々の画像処理、例えば両画像の差分処理
を行い、この差分処理結果に基づいて不良の半導体集積
回路チップの故障箇所を特定する。
集積回路の故障解析方法を説明する。故障解析を行うサ
ンプル(半導体集積回路チップやウエハー)が、例えば
図2に示すように、PチャネルのMOSトランジスタ2
1とNチャネルのMOSトランジスタ22とからなるC
MOSインバータ回路を含んでおり、故障解析を行う不
良品のサンプルではPチャネルのMOSトランジスタ2
1のソース・ドレイン間がショートしているような故障
が発生していると仮定する。
品及び不良品のサンプルに対してファンクションテスタ
11からテスト信号を供給し、それぞれ動作させ、さら
にエミッション解析装置12によってそれぞれの発光像
を検出・解析する。このとき、先に述べたように、半導
体集積回路チップが1回に動作する際に放出されるホッ
トエレクトロンによる発光像の光量が少ないため、エミ
ッション解析装置12で解析可能となるような十分な光
量の発光像が得られるまで、良品及び不良品のサンプル
をそれぞれ繰り返し動作させて、発光像を積算する。
力され上記両トランジスタ21、22のゲート共通接続
ノードである入力端子に入力される信号INと、上記両
トランジスタ21、22のドレイン共通接続ノードであ
る出力端子から出力される信号OUTとを、このCMO
Sインバータ回路に流れる電流IDDと共に示したもの
である。
ネルのMOSトランジスタ21がオフし、Nチャネルの
MOSトランジスタ22がオンするので、出力信号OU
Tは本来ならばLレベルになるはずである。しかし、不
良品のサンプルではPチャネルのMOSトランジスタ2
1のソース・ドレイン間がショートしているので、出力
信号OUTはHレベルになる。
PチャネルのMOSトランジスタ21がオンし、Nチャ
ネルのMOSトランジスタ22がオフするので、出力信
号OUTはHレベルになる。
22がオンしている期間に流れる電流IDDは良品に比
べて不良品の方が多くなり、この電流の差が発光量の差
として現れる。
21及びNチャネルのMOSトランジスタ22がオンか
らオフあるいはオフからオンに切り替わる際にそれぞれ
大きな貫通電流が流れるので、電流IDDの値は良品及
び不良品共にこれら切り替わり時に大きくなる。このよ
うにトランジスタのスイッチングに伴って流れる貫通電
流により疑似発光が生じるが、この疑似発光量は図3に
示すように良品及び不良品共に貫通電流の値が同じなの
でほぼ同じ光量になる。なお、擬似発光が生じる箇所
は、トランジスタのスイッチングに伴って貫通電流が流
れる箇所の他に、負荷素子を介して常時電流が流れるよ
うな箇所などがある。
り、以下の2つの方法によって疑似発光を低減してい
る。1つは電源電圧、動作周波数、積算時間の適正化で
あり、2つ目はバックグランドの処理である。
チップの動作周波数の適正化を検討するために、種々の
電源電圧と周波数、及び積算時間における疑似発光の発
生数を調べた。その結果を図4の特性図に示す。図4は
縦軸にEMS積算時間(s)を、横軸に動作電圧(V)
をそれぞれ取り、動作周波数が100KHzと4MHz
の2種類の特性をとったものである。
以下の場合が解析可能であるという条件にして、特性曲
線よりも左側は解析可能領域であり、かつ特性曲線上の
点は全て解析可能な最適条件であり、解析するサンプル
に応じてこの条件を使い分けることで効率のよい解析が
実施できる。
る。
では、EMS解析装置において、装置内に漏洩する微弱
な光や、解析を行う半導体集積回路チップにおける熱な
どをバックグラウンドとして発光像から差し引くための
画像処理としてバックグラウンド処理が行われるが、こ
の場合のバックグラウンドとは、まず、図5(a)に示
すような電源印加状態の発光像と、図5(b)に示すよ
うな電源オフ状態の発光像とを得て、電源印加状態の発
光像から電源オフ状態の発光像を差し引くことにより、
図5(c)に示すように故障箇所のみ発光する発光像を
得るものである。
によってこのバックグラウンド処理が行われるが、この
場合のバックグラウンド処理は、動作時におけるサンプ
ルの発熱による発光をバックグラウンドとして差し引く
ことであり、具体的には先に述べたように良品のサンプ
ルが動作する際に検出される発光像と、不良品のサンプ
ルが動作する際に検出される発光像との差分を取ること
によって行われる。
発光像を得た場合の光量を電流に換算した場合のテスト
時間(t)と電流量(A)との関係を示しており、大き
なピーク電流が生じている箇所が故障によるリークであ
り、それよりも小さないくつかのピーク電流が生じてい
る箇所は先の貫通電流などによるものである。これに対
して、図6(b)は良品を動作させて発光像を得た場合
の光量を電流に換算した場合のテスト時間(t)と電流
量(A)との関係を示しており、図6(a)中の大きな
ピーク電流に相当する箇所は存在せず、小さないくつか
のピーク電流の箇所のみが存在する。そして、図6
(a)の電流量から図6(b)の電流量を差し引くこと
で、図6(c)に示すように、故障によるリークのみが
抽出される。
ラウンド処理とは、不良品の発光像と良品の発光像との
差分を取る、つまり不良品の発光像から良品の発光像を
差し引いて、スイッチング時に発生する疑似発光または
アナログ回路における疑似発光を除去し、故障箇所のみ
のリーク電流に基づく発光像を抽出するものである。そ
して、このようにして抽出された発光像に基づき、画像
処理ユニット13によって故障箇所が特定され、その
後、モニタ14によってサンプルのレイアウトデータと
共に故障箇所に対応した位置に丸印などの所定のマーク
が重なった状態で故障箇所が特定された画像表示がなさ
れる。
ば、不良のサンプルに対し、ファンクションテスタ11
から電源電圧及びテスト信号を供給し、チップを動作状
態にして不良を再現し、良品及び不良品のEMS発光像
を得て、両発光像を比較するようにしたので、シミュレ
ータとEBテスタとを用いた従来の方法のような多大な
前準備が不要となり、短時間で故障箇所を特定すること
ができる。
得て、両発光像を比較するようにしており、従来のよう
にサンプルを安定に動作した状態で保持させておく必要
がないので、いままでEMSにて解析できなかったアナ
ログ混載品やダイナミック型製品などの解析も行うこと
ができる。
上記実施の形態による解析装置及び解析方法のそれぞれ
を用いて、ポリシリコンからなる配線間のショートが発
生している故障を解析したところ、従来のスタンバイE
MS手法では発光を検出することができなかったが、こ
の発明の解析装置及び解析方法では配線間のショート箇
所からの発光像を確認することができ、故障箇所を特定
することができた。
ている故障を解析したところ、従来のスタンバイEMS
手法では発光を検出することができなかったが、上記実
施の形態による解析装置及び解析方法ではゲート破壊が
生じている故障からの発光像を確認することができ、故
障箇所を特定することができた。
障解析装置について説明する。
解析装置では、貫通電流などの故障要因以外の要因で検
出される発光(擬似発光)を低減するために、解析を行
う際の条件、例えば電源電圧、動作周波数、積算時間な
どを抽出し、最適化する必要があった。この最適条件の
抽出については、電源電圧、動作周波数、積算時間など
の条件を変更しながら、発光が擬似発光か故障原因によ
るものかの区別を人の目によって判断しており、これに
より1製品、1パターンの条件を最適化するために例え
ば8時間程度の時間が必要であった。
解析装置では、故障解析を行う際の条件の抽出及び最適
化をプログラムにより自動的に行うことにより、最適化
に要する時間の短縮を図るようにしたものであり、その
構成を図7のブロック図に示す。
のものに対して条件出しユニット17及びデータ格納ユ
ニット18が追加されている。なお、図1のものに対し
て追加された条件出しユニット17及びデータ格納ユニ
ット18の動作も、先のコントロールユニット16に基
づいて制御される。
析装置12からの出力に基づいてファンクションテスタ
11、エミッション解析装置12及び画像処理ユニット
13の動作を制御する。また、データ格納ユニット18
は条件出しユニット17に対し、必要に応じてデータを
供給し、また条件出しユニット17から送られるデータ
を格納すると共に画像処理ユニット13で処理されたエ
ミッション像データをリファレンスデータとして格納す
る機能を有する。
を示すフローチャートである。以下、このフローチャー
トを参照して図7の装置の動作を説明する。
バイ不良であるかどうが判定される。IDDスタンバイ
不良であると判定された場合には、次にステップS2に
おいて、ファンクションテスタ11からの結果に基づい
て、リーク電流が数mA以上かそうでないかが判定され
る。リーク電流が数mA未満の場合には、ステップS3
においてエミッション解析装置12によりEMS解析が
行われる。
た場合には、別の解析方法によって故障解析を行うよう
にしてもよい。この別の解析方法としては、例えば、液
晶をチップ表面に塗布し、リーク電流が発生して温度が
部分的に高くなっている位置の液晶の状態が変化(変
色)することを利用する液晶解析法や、高波長領域の発
光を利用するThemos解析法がある。
バイ不良ではないと判定された場合には、次にステップ
S4において、ファンクション不良が発生しているかそ
うでないかがファンクションテスタ11からの結果に基
づいて判定される。ファンクション不良が発生していな
ければ、そのチップは良品と判定される。一方、ファン
クション不良が発生している場合には、次にステップS
5において、全てのファンクションがNGであるいわゆ
るメタ不良であるかそうでないかが判定される。メタ不
良と判定された場合には、従来から行われているシミュ
レータとエレクトロンビームテスタ(EBT)とを用い
た故障箇所特定方法により、故障箇所を特定するように
してもよい。
はなく、特定のファンクション不良が発生している判定
された場合には、次のステップS6において、エミッシ
ョン解析装置12によりIDD−EMS解析が行われ
る。すなわち、図1を用いて説明したように、画像処理
ユニット13において、良品のサンプルが動作する際に
エミッション解析装置12によって得られる発光像と、
不良品のサンプルが動作する際にエミッション解析装置
12によって得られる発光像とを用いた種々の画像処理
に基づいて不良のサンプルの故障箇所が特定される。
ション解析装置12によって発光が検出されない場合に
は、先の場合と同様に、従来から行われているシミュレ
ータとエレクトロンビームテスタとを用いた故障箇所特
定方法により、故障箇所を特定するようにしてもよい。
ョン解析装置12によって発光が検出された後は、ステ
ップS7において、モニタ14で故障解析が行われてい
る半導体集積回路チップのレイアウトデータと共に、故
障箇所に対応した位置に丸印などの所定のマークが重な
った状態で画像表示がなされ、故障箇所の絞込みが行わ
れる。なお、この後、エレクトロンビームテスタを用い
て、EMS発光箇所に基づいてEBT解析により、より
詳細な故障位置の特定を行うようにしてもよい。
ステップS6におけるIDD−EMS解析の際に、故障
解析の条件の抽出及び最適化がプログラム動作によって
自動的に行われるが、以下にその動作の一例を図9のフ
ローチャートを参照して説明する。
タ11からエミッション解析装置12内に設置されてい
るサンプル(半導体集積回路チップやウエハー)に対
し、電源電圧及びテスト信号が供給され、半導体集積回
路チップがファンクションテスト状態にされる。そこ
で、まず、ステップS11において、フェイルしている
ファンクションパターン(FCNパターン)が抽出され
る。このFCNパターンの抽出はコントロールユニット
16により行われる。例えば、図10に示すように、フ
ァンクションテスタ11からサンプルに対し、A01〜
A100の100通りのファンクションパターンが供給
された際に、ファンクションパターンA03のみがNG
(フェイル)であり、それ以外のファンクションパター
ンについては全てPASS(正常)であったとすると、
ファンクションパターンA03がフェイルしているパタ
ーンとして抽出される。
調査が行われ、最適条件が抽出され、データベースに格
納される。すなわち、このステップS12では、条件出
しユニット17からの指示に従ってファンクションテス
タ11、エミッション解析装置12及び画像処理ユニッ
ト13の動作が制御され、サンプルの種々の動作条件に
おける擬似発光の発生箇所の数が調査される。
される電源電圧の値、ホットエレクトロンの積算時間、
サンプルの動作周波数、サンプルの動作温度、発光の周
波数特性などである。そして、これらの値をパラメータ
として種々に変化させたときの擬似発光の数が調査され
る。
1MHz,4MHzのそれぞれに対し電源電圧及び積算
時間を変化させた時に、エミッション解析装置12で得
られる擬似発光の数を調べたところ、例えば図11に示
すようなデータが得られたとする。
とめて特性曲線として表したものである。この特性曲線
はアナログ混載品の場合を例示しており、擬似発光がな
い場合を含む擬似発光が10個以下の場合を解析可能と
しており、解析可能領域における電源電圧及び積算時間
が、抽出された最適条件としてデータ格納ユニット18
にデータベースとして格納される。
を行うサンプルに対しフェイルパターンを繰り返し供給
してEMS解析を実施する。この場合、ステップS12
において得られた最適条件の下でサンプルを動作させる
ために、条件出しユニット17はデータ格納ユニット1
8のデータベースから解析可能領域における電源電圧や
積算時間などのデータを取得し、このデータに基づいて
ファンクションテスタ11、エミッション解析装置12
の動作を制御する。これにより、ファンクションテスタ
11はあるサンプルに対し、そのサンプルが最適な条件
で動作するような値の電源電圧を発生し、エミッション
解析装置12は最適な積算時間でホットエレクトロンの
積算を行うように動作する。
件、不良品条件にてエミッション解析装置12で発光像
を得る。不良品条件とはサンプルが故障している判断さ
れるテストパターンが与えられる条件であり、良品条件
とはフェイルパターンのベクターの1つ前に遡りそこで
ループをかけてテストパターンが与えられる条件であ
る。
代わりに故障解析が行われるサンプル自体が使用され
る。そして、エミッション解析装置12により良品条
件、不良品条件にて得られた発光画像を用いて画像処理
ユニット13で画像処理、例えば両画像の差分処理を行
い、この差分処理結果に基づいて不良の半導体集積回路
チップの故障箇所を特定し、故障箇所の絞込みを行う。
にて得られた発光画像をその波長と共にデータ格納ユニ
ット18に格納し、次回に同じ種類のサンプルを解析す
る際のリファレンスデータとして再利用できるようにす
る。
られた発光像及び画像処理ユニット13で画像処理され
た後の発光像の一例を示している。図13(a)に示さ
れる良品条件にてエミッション解析装置12で得られた
発光像から、図13(b)に示される不良品条件にてエ
ミッション解析装置12で得られた発光像を差し引くこ
とで、図13(c)に示されるように故障箇所のみが抽
出された画像が得られる。
の実施の形態の場合と同様に、シミュレータとEBテス
タとを用いた従来の方法のような多大な前準備が不要と
なり、短時間で故障箇所を特定することができる上に、
EMSにて解析できなかったアナログ混載品やダイナミ
ック型製品などの解析を行うことができるという効果が
得られる上に、サンプルの故障解析を行う際の条件を抽
出して最適化する動作をプログラム制御によって自動的
に行わせるようにしたので、最適化に要する時間を大幅
に短縮することができるという効果がさらに得られる。
析を行う際に最適化する条件が、サンプルに供給する電
圧電圧、エミッション解析装置におけるエミッション光
の積算時間、サンプルの動作周波数である場合について
説明したが、これはその他にテストパターン、テスト時
間、サンプル温度などを、最適化する条件としてもよ
い。
像処理ユニット13は、良品条件にてエミッション解析
装置12で得られた発光像から、不良品条件にてエミッ
ション解析装置12で得られた発光像を差し引くことで
故障箇所のみが抽出された画像データを得る場合につい
て説明したが、これは良品と不良品のサンプルに基づく
発光像でカラーリング差を設け、両発光像を画像処理に
よって加算することにより、故障箇所の色が濃くなって
その部分が強調されるような画像データを得るように変
更してもよい。このような画像処理ユニット13におけ
る画像処理方法の変更は、データ格納ユニット18内の
データベースから読み出されるデータに基づく条件出し
ユニット17からの指示により行われる。
障解析装置について説明する。
解析装置では、エミッション解析装置12によりIDD
A−EMS手法を用いて良品と不良品の発光像をそれぞ
れ取得し、その発光像から差異のある部分を抽出して故
障箇所の特定を行うようにしている。これによれば、あ
る程度の不良箇所の絞り込みは行えるが、それだけでは
真の不良箇所を特定することはできない。すなわち、前
段回路の故障が原因で次段回路にリーク電流が流れ、こ
のリーク電流が生じている箇所が発光し、故障箇所とし
て特定されてしまうことがある。
解析装置では、真の故障箇所を特定できるようにしたも
のであり、その構成を図14のブロック図に示す。
ものに対してナビゲーションツールユニット19、電位
測定ユニット20及び電位比較ユニット21が追加され
ている。なお、図7のものに対して追加されたこれら各
ユニットの動作も、先のコントロールユニット16に基
づいて制御される。
ンプル(例えば半導体集積回路チップ)のネットデー
タ、すなわち回路内の全てのノードデータ(接続デー
タ)及び座標データを有しており、画像処理ユニット1
3から発光点の座標データを受け、この座標データに対
応したノードの前段回路のノードに応じたノードデータ
と座標データとを発生する。ナビゲーションツールユニ
ット19で発生された座標データは電位測定ユニット2
0に供給され、ノードデータは電位比較ユニット21に
供給される。また、ナビゲーションツールユニット19
で発生された座標データ及びノードデータはコントロー
ルユニット16にも供給される。
器や、レーザや超音波を用いた電位測定器からなり、エ
ミッション解析装置12内に設置されて動作状態にされ
ているサンプルの、上記ナビゲーションツールユニット
19で発生される座標データに対応した位置における配
線表面の絶対電位又は相対電位を、サンプルに対して非
接触で測定するものである。電位測定ユニット20で測
定されたサンプルの電位は電位比較ユニット21に供給
される。
れるサンプルの全てのノードにおける電位の期待値デー
タを予め格納しており、電位比較ユニット21で測定さ
れた電位を、ナビゲーションツールユニット19から入
力するノードデータに対応したノードの期待値と比較す
る。そして、この比較結果はコントロールユニット16
に供給される。
けたコントロールユニット16は、ナビゲーションツー
ルユニット19の動作を制御する。これによりナビゲー
ションツールユニット19は、電位測定ユニット20に
対し前段回路に遡って順次座標データを出力し、かつ電
位比較ユニット21に対して対応するノードデータを出
力する。そして、電位測定ユニット20で測定された電
位と期待値とに差がある位置が真の故障箇所であり、こ
の箇所に対応した座標データがコントロールユニット1
6からモニタ14に送られ、モニタ14で表示される。
このとき、モニタ14では、故障箇所に対応した位置に
前記所定のマークが重なった状態で画像が表示されるよ
うにしてもよく、さらには測定された電位がその位置の
期待値と共に表示されるようにしてもよい。
ナビゲーションツールユニット19によって前段回路を
順次辿っていき、電位測定ユニット20でサンプルの電
位を測定し、さらに電位比較ユニット21で期待値と比
較するようにしたので、発光していない真の故障箇所を
特定することができる。
門技術者によるEBT解析を行う必要があったが、この
実施の形態の装置によれば専門技術者は不要となる。ま
た、静電測定器や、レーザまたは超音波を用いた電位測
定器からなる電位測定ユニット20は、大気中で電位の
測定が行えるので、EBTなどで行うようなサンプルが
設置されている環境を低い気圧にするためのいわゆる真
空引き作業が不要となり、解析時間のさらなる短縮化が
達成される。例えば、真空引き作業はサンプルがチップ
の場合には1時間程度、ウエハーの場合には8時間程度
を要する。
には、IDD−EMS手法を用いてある程度の確度で故
障箇所の特定を行ってから、電位測定及び比較による真
の故障箇所の特定を行うために、大幅な時間短縮が可能
となり、EBT解析による場合と比べて約1/10に短
縮することができた。さらに、故障箇所の特定率の精度
もほぼ100%となり、IDD−EMS手法による精度
(例えば70%)に比べて大幅に向上する。
故障箇所の特定に要する期間の短縮を図ることができ、
かつダイナミック製品やアナログ混載製品の故障解析も
行うことができる半導体集積回路の故障解析装置及び故
障解析方法を提供することができる。
置の構成を示すブロック図。
路の一例を示す回路図。
電流の波形を示す図。
疑似発光の発生数を示す特性図。
るバックグラウンド処理を示す図。
を示す図。
置の構成を示すブロック図。
チャート。
抽出及び最適化を行う際の動作の一例を示すフローチャ
ート。
テスタからサンプルに対して供給されるファンクション
パターンの一例を示す図。
数のそれぞれに対し電源電圧及び積算時間を変化させた
時にエミッション解析装置で得られる擬似発光の数を調
べた結果を示す図。
線として表した図。
析装置で得られた発光像及び画像処理ユニットで画像処
理された後の発光像の一例を示す図。
装置の構成を示すブロック図。
Claims (6)
- 【請求項1】 半導体集積回路を動作させるためのテス
ト信号を発生するテスト信号発生部と、 それぞれ上記テスト信号を受けて動作する良品の半導体
集積回路から放出されるホットエレクトロンによる発光
像と故障解析を行う半導体集積回路から放出されるホッ
トエレクトロンによる発光像とを検出し、両発光像を比
較して故障箇所を特定する解析部とを具備したことを特
徴とする半導体集積回路の故障解析装置。 - 【請求項2】 前記解析部は、前記良品の半導体集積回
路から放出されるホットエレクトロンによる発光像と前
記故障解析を行う半導体集積回路から放出されるホット
エレクトロンによる発光像との差に基づいて故障箇所を
特定することを特徴とする請求項1に記載の半導体集積
回路の故障解析装置。 - 【請求項3】 試験装置から良品の半導体集積回路と故
障解析を行う半導体集積回路とに対してテスト信号を供
給することによって良品の半導体集積回路と故障解析を
行う半導体集積回路とをそれぞれ動作させ、 エミッション解析装置により、上記良品の半導体集積回
路と故障解析を行う半導体集積回路とから放出されるホ
ットエレクトロンによる発光像を検出し、これら検出さ
れた両発光像の差に基づいて故障箇所を特定することを
特徴とする半導体集積回路の故障解析方法。 - 【請求項4】 テスト信号を発生し、半導体集積回路に
供給してファンクションテストを行うファンクションテ
スタと、 ファンクションテスト時の半導体集積回路から放出され
るホットエレクトロンによる発光像を検知するエミッシ
ョン解析装置と、 上記エミッション解析装置によって検知された良品の半
導体集積回路における発光像と、故障解析を行う半導体
集積回路における発光像とを比較する画像処理装置と、 上記画像処理装置からの比較結果を受け、故障解析を行
う半導体集積回路における故障箇所を表示する表示装置
とを具備したことを特徴とする半導体集積回路の故障解
析装置。 - 【請求項5】 電源電圧及びテスト信号を発生し、半導
体集積回路に供給してファンクションテストを行うファ
ンクションテスタと、 ファンクションテスト時の半導体集積回路から放出され
るホットエレクトロンによる発光像を検知する、ホット
エレクトロンの積算時間が可変のエミッション解析装置
と、 上記エミッション解析装置によって検知された良品の半
導体集積回路における発光像と、故障解析を行う半導体
集積回路における発光像とを比較する画像処理装置と、 上記画像処理装置からの比較結果を受け、故障解析を行
う半導体集積回路における故障箇所を表示する表示装置
と、 少なくとも上記ファンクションテスタで発生される電源
電圧の値及び/又は上記エミッション解析装置における
ホットエレクトロンの積算時間を種々に変えて動作条件
を変更し、その都度、故障解析を行う半導体集積回路を
上記ファンクションテスタによって動作させて上記エミ
ッション解析装置で検知された発光像における擬似発光
の発生数を調査し、擬似発光の発生数が所定数以下とな
る動作条件を自動的に取得する手段とを具備し、 上記手段によって取得された動作条件に基づいて上記フ
ァンクションテスタ及び/又は上記エミッション解析装
置を動作させるようにしたことを特徴とする半導体集積
回路の故障解析装置。 - 【請求項6】 前記画像処理装置は、前記エミッション
解析装置によって検知された良品の半導体集積回路にお
ける発光像と、故障解析を行う半導体集積回路における
発光像とを比較して故障箇所に対応した座標データを出
力するものであり、 故障解析を行う半導体集積回路のネットデータ及び座標
データを有し、前記画像処理装置から出力される座標デ
ータを受け、この座標データに対応したノードの前段回
路のノードに応じたノードデータと座標データとを順次
発生するナビゲーション装置と、 上記ナビゲーション装置で発生される座標データに対応
した位置における前記半導体集積回路の表面の電位を測
定する電位測定装置と、 故障解析が行われる半導体集積回路の全てのノードにお
ける電位の期待値データを格納し、上記電位測定装置で
測定された電位を、ナビゲーション装置から入力するノ
ードデータに対応したノードの期待値と比較する電位比
較装置と、 上記電位比較装置の出力を受け、上記電位比較装置で測
定された電位が、上記ナビゲーション装置から入力する
ノードデータに対応したノードの期待値と不一致である
場合に、少なくともそのノードの座標データを出力する
手段とをさらに具備したことを特徴とする請求項5記載
の半導体集積回路の故障解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164692A JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
US09/708,487 US6553546B1 (en) | 1999-11-10 | 2000-11-09 | Failure analyzing apparatus and failure analyzing method for semiconductor integrated circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32000799 | 1999-11-10 | ||
JP11-320007 | 1999-11-10 | ||
JP2000164692A JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001201545A true JP2001201545A (ja) | 2001-07-27 |
JP3660561B2 JP3660561B2 (ja) | 2005-06-15 |
Family
ID=26569915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000164692A Expired - Fee Related JP3660561B2 (ja) | 1999-11-10 | 2000-06-01 | 半導体集積回路の故障解析装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6553546B1 (ja) |
JP (1) | JP3660561B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137391A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
WO2007144969A1 (ja) * | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
US8312413B2 (en) | 2010-01-22 | 2012-11-13 | International Business Machines Corporation | Navigating analytical tools using layout software |
JP2012242157A (ja) * | 2011-05-17 | 2012-12-10 | Hamamatsu Photonics Kk | 半導体試料の検査装置 |
WO2013187200A1 (ja) * | 2012-06-12 | 2013-12-19 | 浜松ホトニクス株式会社 | 集積回路の動作解析方法、および集積回路の動作解析装置 |
US9075106B2 (en) | 2009-07-30 | 2015-07-07 | International Business Machines Corporation | Detecting chip alterations with light emission |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237506A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 故障解析装置及び故障解析方法、並びに半導体装置の製造方法 |
US6898545B2 (en) * | 2002-06-28 | 2005-05-24 | Agilent Technologies Inc | Semiconductor test data analysis system |
US6941529B1 (en) * | 2002-11-05 | 2005-09-06 | Advanced Micro Devices, Inc. | Method and system for using emission microscopy in physical verification of memory device architecture |
JP3822212B2 (ja) * | 2004-04-07 | 2006-09-13 | 株式会社東芝 | 半導体装置の故障箇所特定システム及び故障箇所特定方法 |
US7530034B2 (en) * | 2005-02-25 | 2009-05-05 | Dcg Systems, Inc. | Apparatus and method for circuit operation definition |
US7873936B2 (en) * | 2008-01-04 | 2011-01-18 | International Business Machines Corporation | Method for quantifying the manufactoring complexity of electrical designs |
JP2010177436A (ja) * | 2009-01-29 | 2010-08-12 | Toshiba Corp | 半導体装置の診断装置及び診断方法 |
JP2011040560A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | 発光解析装置および発光解析方法 |
JP5396407B2 (ja) * | 2011-01-28 | 2014-01-22 | 株式会社日立ハイテクノロジーズ | パターン観察装置,レシピ作成装置,レシピ作成方法 |
JP2012234907A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Semiconductor Ltd | 半導体素子の検査方法 |
KR101961097B1 (ko) * | 2012-09-06 | 2019-03-25 | 삼성전자 주식회사 | 반도체 패키지 검사 장치 |
US20140119635A1 (en) * | 2012-11-01 | 2014-05-01 | Entropic Communications, Inc | Emission Curve Tracer Imaging |
US9470740B2 (en) * | 2013-03-15 | 2016-10-18 | International Business Machines Corporation | Screening methodology to eliminate wire sweep in bond and assembly module packaging |
US10520542B2 (en) * | 2016-05-25 | 2019-12-31 | Huntron, Inc. | System for fault determination for electronic circuits |
CN111383938A (zh) * | 2018-12-28 | 2020-07-07 | 海太半导体(无锡)有限公司 | 一种测试不良芯片晶元坐标分布的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561293A (en) * | 1995-04-20 | 1996-10-01 | Advanced Micro Devices, Inc. | Method of failure analysis with CAD layout navigation and FIB/SEM inspection |
US5663967A (en) * | 1995-10-19 | 1997-09-02 | Lsi Logic Corporation | Defect isolation using scan-path testing and electron beam probing in multi-level high density asics |
US5764409A (en) * | 1996-04-26 | 1998-06-09 | Alpha Innotech Corp | Elimination of vibration by vibration coupling in microscopy applications |
JP3436456B2 (ja) | 1996-06-14 | 2003-08-11 | 三菱電機株式会社 | エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム |
-
2000
- 2000-06-01 JP JP2000164692A patent/JP3660561B2/ja not_active Expired - Fee Related
- 2000-11-09 US US09/708,487 patent/US6553546B1/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006137391A1 (ja) * | 2005-06-22 | 2006-12-28 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP2007005497A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
US7752594B2 (en) | 2005-06-22 | 2010-07-06 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system |
WO2007144969A1 (ja) * | 2006-06-14 | 2007-12-21 | Hamamatsu Photonics K.K. | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP2007335602A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
US7805691B2 (en) | 2006-06-14 | 2010-09-28 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program |
US7865012B2 (en) | 2006-06-14 | 2011-01-04 | Hamamatsu Photonics K.K. | Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program |
US9075106B2 (en) | 2009-07-30 | 2015-07-07 | International Business Machines Corporation | Detecting chip alterations with light emission |
US8312413B2 (en) | 2010-01-22 | 2012-11-13 | International Business Machines Corporation | Navigating analytical tools using layout software |
US8635582B2 (en) | 2010-01-22 | 2014-01-21 | International Business Machines Corporation | Navigating analytical tools using layout software |
JP2012242157A (ja) * | 2011-05-17 | 2012-12-10 | Hamamatsu Photonics Kk | 半導体試料の検査装置 |
WO2013187200A1 (ja) * | 2012-06-12 | 2013-12-19 | 浜松ホトニクス株式会社 | 集積回路の動作解析方法、および集積回路の動作解析装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3660561B2 (ja) | 2005-06-15 |
US6553546B1 (en) | 2003-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660561B2 (ja) | 半導体集積回路の故障解析装置 | |
US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
JP2783243B2 (ja) | Cmos集積回路の故障検出方法及び装置 | |
US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
US8185336B2 (en) | Test apparatus, test method, program, and recording medium reducing the influence of variations | |
JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
US7984353B2 (en) | Test apparatus, test vector generate unit, test method, program, and recording medium | |
JP3045111B2 (ja) | Lsi不良自動解析装置及びその解析方法並びにその方法をコンピュータに実行させるためのプログラムを記憶した記憶媒体 | |
Al-Terkawi Hasib et al. | Multi-PVT-point analysis and comparison of recent small-delay defect quality metrics | |
US6549868B2 (en) | Semiconductor device test system and test method | |
JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
JP2966185B2 (ja) | 故障検出方法 | |
US6810344B1 (en) | Semiconductor testing method and semiconductor testing apparatus for semiconductor devices, and program for executing semiconductor testing method | |
JP3372488B2 (ja) | 半導体cmos集積回路の試験装置 | |
US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
JP3398755B2 (ja) | Icテスタの電流測定装置 | |
JP3191782B2 (ja) | 集積回路の故障検査装置及び方法及び制御プログラムを記録した記録媒体 | |
JP3112263B2 (ja) | 配線ショート箇所検出方法及びその検査装置 | |
JPH0996664A (ja) | 論理回路のテストパターン発生方法及び装置 | |
JPH11287848A (ja) | 回路の遅延特性を決定するシステム及び方法 | |
KR100929737B1 (ko) | 반도체 칩의 모니터링 방법 및 그 시스템 | |
JPH0989989A (ja) | 半導体装置の試験装置及び試験方法 | |
JPH0511015A (ja) | 半導体集積回路のテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |