KR101276011B1 - 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램 - Google Patents

반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램 Download PDF

Info

Publication number
KR101276011B1
KR101276011B1 KR1020087025958A KR20087025958A KR101276011B1 KR 101276011 B1 KR101276011 B1 KR 101276011B1 KR 1020087025958 A KR1020087025958 A KR 1020087025958A KR 20087025958 A KR20087025958 A KR 20087025958A KR 101276011 B1 KR101276011 B1 KR 101276011B1
Authority
KR
South Korea
Prior art keywords
analysis
net
information
failure
defect
Prior art date
Application number
KR1020087025958A
Other languages
English (en)
Other versions
KR20090027607A (ko
Inventor
도시유키 마지마
아키라 시마세
히로토시 데라다
가즈히로 호타
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20090027607A publication Critical patent/KR20090027607A/ko
Application granted granted Critical
Publication of KR101276011B1 publication Critical patent/KR101276011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 디바이스의 불량 관찰 화상(P2)을 취득하는 검사 정보 취득부(11)와, 레이아웃 정보를 취득하는 레이아웃 정보 취득부(12)와, 불량 해석을 행하는 불량 해석부(13)에 의해 불량 해석 장치(10)를 구성한다. 불량 해석부(13)는 반도체 디바이스의 복수의 네트 중에서 불량 관찰 화상으로부터 설정된 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하여, 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행한다. 이에 따라, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램이 실현된다.

Description

반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램{SEMICONDUCTOR DEFECT ANALYSIS DEVICE, DEFECT ANALYSIS METHOD, AND DEFECT ANALYSIS PROGRAM}
본 발명은 반도체 디바이스의 불량에 대해 해석을 행하기 위한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 관한 것이다.
반도체 디바이스의 불량을 해석하기 위한 관찰 화상을 취득하는 반도체 검사 장치로는 종래 이미션(emission) 현미경, OBIRCH(Optical Beam Induced Resistance Change) 장치, 시간 분해 이미션 현미경 등이 사용되고 있다. 이들 검사 장치에서는 불량 관찰 화상으로서 취득되는 발광 화상이나 OBIRCH 화상을 사용하여 반도체 디바이스의 고장 개소(箇所) 등의 불량을 해석할 수 있다(예를 들어 일본 특허 문헌 1, 2 참조).
특허 문헌 1: 일본 특개 2003-86689호 공보
특허 문헌 2: 일본 특개 2003-303746호 공보
최근 반도체 불량 해석에 있어서, 해석 대상이 되는 반도체 디바이스의 미세화나 고집적화가 진행되고 있어, 상기한 검사 장치를 사용한 불량 개소의 해석이 곤란해지고 있다. 따라서, 이와 같은 반도체 디바이스에 대해 불량 개소의 해석을 행하기 위해서는 불량 관찰 화상으로부터 반도체 디바이스의 불량 개소를 추정하기 위한 해석 처리의 확실성 및 그 효율을 향상시키는 것이 필요 불가결하다.
본 발명은 이상의 문제점을 해결하기 위해서 이루어진 것으로, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해, 본 발명에 의한 반도체 불량 해석 장치는 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 장치로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 수단과, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단을 구비하고, (4) 불량 해석 수단은, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(net)에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 수단을 갖고, (5) 네트 정보 해석 수단은, 영역 설정 수단으로 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 방법은 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 방법으로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 단계와, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계를 구비하고, (4) 불량 해석 단계는, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 단계와; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 단계를 포함하고, (5) 네트 정보 해석 단계에 있어서, 영역 설정 단계에서 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 프로그램은 반도체 디바이스의 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (1) 반도체 디바이스의 관찰 화상으로서 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 처리와, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 처리를 컴퓨터에 실행시키고, (4) 불량 해석 처리는, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 처리와, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 처리를 포함하고, (5) 네트 정보 해석 처리에서, 영역 설정 처리로 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 한다.
상기한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 있어서는 해석 대상의 반도체 디바이스를 검사하여 얻어진 발광 화상이나 OBIRCH 화상 등의 불량 관찰 화상과, 반도체 디바이스의 레이아웃에 관하여 필요한 정보를 취득한다. 그리고, 불량 관찰 화상에서의 반응 정보(예를 들어 반응 개소의 정보)에 대응하여 해석 영역을 설정하고, 반도체 디바이스를 구성하는 각 네트 중에서 해석 영역을 통과하는 네트를 추출함으로써 반도체 디바이스의 불량 해석을 행하고 있다. 이와 같은 구성에 의하면, 해석 영역을 바람직하게 설정함으로써, 해석 영역을 통과하는 네트에 의해 반도체 디바이스에서 불량 가능성이 높은 네트를 추정할 수 있다.
또한, 상기 구성에서는 해석 영역을 통과하는 네트로서 추출된 복수의 후보 네트로부터의 불량 네트의 선택에 대해, 복수의 후보 네트 중에서 해석 영역의 통과 횟수, 즉 통과하는 해석 영역의 갯수가 가장 많은 후보 네트를 제1 불량 네트로서 선택한다. 그리고, 제1 불량 네트가 통과하는 해석 영역 이외에 해석 영역이 존재하여 다음의 불량 네트의 선택이 필요한 경우에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하고 있다.
이에 따라, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트로부터의 불량 네트의 추출을 효율적으로 실행할 수 있다. 따라서, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능하게 된다. 또, 추출된 후보 네트로부터 소정의 순서로 불량 네트를 선택해 가는 상기 구성에 의하면, 해석 영역과 레이아웃 정보를 참조하여 행해지는 불량 네트의 추출을 자동으로 실행하여 불량 해석의 효율을 더욱 향상시키는 것도 가능하다.
본 발명의 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 의하면, 불량 관찰 화상에 대해 설정된 복수의 해석 영역을 참조하여 반도체 디바이스의 복수의 네트로부터 불량의 후보 네트를 추출하고, 추출된 복수의 후보 네트 중에서 해석 영역의 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행함으로써 복수의 네트로부터의 불량 네트의 추출을 효율적으로 실행하여, 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능하게 된다.
도 1은 반도체 불량 해석 장치를 포함한 불량 해석 시스템의 일 실시 형태의 구성을 나타내는 블록도이다.
도 2는 불량 해석부의 구체적인 구성을 나타내는 블록도이다.
도 3은 반도체 불량 해석 방법에 대해 모식적으로 나타내는 도면이다.
도 4는 반응 영역의 추출 및 해석 영역의 설정에 대해 모식적으로 나타내는 도면이다.
도 5는 표시 윈도우의 일례를 나타내는 구성도이다.
도 6은 관찰 화상 및 레이아웃 화상의 대응에 대해 모식적으로 나타내는 도면이다.
도 7은 반도체 검사 장치의 일례를 나타내는 구성도이다.
도 8은 도 7에 나타낸 반도체 검사 장치를 측면에서 나타내는 구성도이다.
도 9는 해석 상황 표시 윈도우의 표시예를 나타내는 도면이다.
도 10은 해석 상황 표시 윈도우의 표시예를 나타내는 도면이다.
도 11은 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 12는 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 13은 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 14는 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 15는 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 16은 네트의 리스트 표시 윈도우의 표시예를 나타내는 도면이다.
도 17은 해석 상황 표시 윈도우의 표시예를 나타내는 도면이다.
도 18은 불량 관찰 화상을 사용한 해석 처리의 예에 대해 모식적으로 나타내는 도면이다.
도 19는 OBIRCH 화상에서 해석 대상으로 하는 층의 선택에 대해 나타내는 도면이다.
<부호의 설명>
1ㆍㆍㆍ반도체 불량 해석 시스템,
10ㆍㆍㆍ반도체 불량 해석 장치,
11ㆍㆍㆍ검사 정보 취득부,
12ㆍㆍㆍ레이아웃 정보 취득부,
13ㆍㆍㆍ불량 해석부,
131ㆍㆍㆍ영역 설정부,
136ㆍㆍㆍ해석 영역 설정부,
137ㆍㆍㆍ마스크 영역 설정부,
132ㆍㆍㆍ네트 정보 해석부,
133ㆍㆍㆍ위치 조정부,
134ㆍㆍㆍ부가 해석 정보 취득부,
135ㆍㆍㆍ해석 대상 선택부,
14ㆍㆍㆍ해석 화면 표시 제어부,
15ㆍㆍㆍ레이아웃 화상 표시 제어부,
20ㆍㆍㆍ검사 정보 공급 장치,
20Aㆍㆍㆍ반도체 검사 장치,
21ㆍㆍㆍ관찰부,
22ㆍㆍㆍ제어부,
23ㆍㆍㆍ검사 정보 처리부,
24ㆍㆍㆍ표시 장치,
30ㆍㆍㆍ레이아웃 정보 공급 장치,
40ㆍㆍㆍ표시 장치,
45ㆍㆍㆍ입력 장치,
P1ㆍㆍㆍ패턴 화상,
P2ㆍㆍㆍ불량 관찰 화상,
P3ㆍㆍㆍ레이아웃 화상,
P6ㆍㆍㆍ중첩 화상,
A1 ~ A6ㆍㆍㆍ발광 영역,
B1 ~ B9ㆍㆍㆍ해석 영역,
C, C1 ~ C4ㆍㆍㆍ네트.
이하, 도면과 함께 본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램의 바람직한 실시 형태에 대해 상세하게 설명한다. 또한, 도면의 설명에 있어서는 동일 요소에는 동일 부호를 부여하고, 중복되는 설명을 생략 한다. 또, 도면의 치수 비율은 설명의 것과 반드시 일치하고 있지 않다.
도 1은 본 발명에 의한 반도체 불량 해석 장치를 포함한 불량 해석 시스템의 일 실시 형태의 구성을 개략적으로 나타내는 블록도이다. 본 불량 해석 시스템(1)은 반도체 디바이스를 해석 대상으로 하고, 그 관찰 화상을 사용하여 불량 해석을 행하기 위한 것이고, 반도체 불량 해석 장치(10)와 검사 정보 공급 장치(20)와 레이아웃 정보 공급 장치(30)와 표시 장치(40)와 입력 장치(45)를 구비하고 있다. 이하, 반도체 불량 해석 장치(10) 및 불량 해석 시스템(1)의 구성에 대해 반도체 불량 해석 방법과 함께 설명한다.
반도체 불량 해석 장치(10)는 반도체 디바이스의 불량 해석에 필요한 데이터를 입력하여, 그 불량의 해석 처리를 실행하기 위한 해석 장치이다. 본 실시 형태에 의한 불량 해석 장치(10)는 검사 정보 취득부(11)와 레이아웃 정보 취득부(12)와 불량 해석부(13)와 해석 화면 표시 제어부(14)와 레이아웃 화상 표시 제어부(15)를 갖고 있다. 또, 불량 해석 장치(10)에는 불량 해석에 관한 정보를 표시하기 위한 표시 장치(40)와 불량 해석에 필요한 지시나 정보의 입력에 사용되는 입력 장치(45)가 접속되어 있다.
불량 해석 장치(10)에서 실행되는 불량 해석에 사용되는 데이터는 검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)에 의해 취득된다. 검사 정보 취득부(11)는 반도체 디바이스의 관찰 화상으로서, 통상의 관찰 화상인 패턴 화상(P1)과, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하고 있는 불량 관찰 화상(P2)을 취득한다(검사 정보 취득 단계). 또, 레이아웃 정보 취득 부(12)는 반도체 디바이스에서 네트 등의 구성을 나타내는 레이아웃 정보를 취득한다(레이아웃 정보 취득 단계). 도 1에 있어서는 레이아웃 정보 취득부(12)는 이 반도체 디바이스의 레이아웃 정보로서 레이아웃 화상(P3)을 취득하고 있다.
도 1에 있어서는 검사 정보 취득부(11)에 대해 검사 정보 공급 장치(20)가 접속되어 있고, 패턴 화상(P1) 및 불량 관찰 화상(P2)은 공급 장치(20)로부터 취득부(11)로 공급되고 있다. 이 검사 정보 공급 장치(20)로서는, 예를 들어 이미션 현미경 장치를 사용할 수 있다. 이 경우 불량 관찰 화상(P2)은 발광 화상이 된다. 또, 검사 정보 공급 장치(20)로서 OBIRCH 장치를 사용할 수 있다. 이 경우 불량 관찰 화상(P2)은 OBIRCH 화상이 된다. 또는 이들 이외 종류의 반도체 검사 장치를 공급 장치(20)로 사용해도 된다.
또, 패턴 화상(P1) 및 불량 관찰 화상(P2)이 미리 반도체 검사 장치에 의해 취득되어 있는 경우 검사 정보 공급 장치(20)로서는 이러한 화상 데이터를 기억하고 있는 데이터 기억 장치가 사용된다. 이 경우의 데이터 기억 장치는 불량 해석 장치(10)의 내부에 마련되어 있어도 되고, 또는 외부 장치이어도 된다. 이와 같은 구성은 반도체 검사 장치로 관찰 화상을 먼저 찍어 저장해 두고 불량 해석 장치(10)의 소프트웨어를 다른 컴퓨터상에서 실행하는 경우에 유용하다. 이 경우, 불량 해석 장치(10)에 대해 반도체 검사 장치를 접속할 필요가 없기 때문에, 반도체 검사 장치를 점유하는 일 없이 독립적(stand-alone)으로 불량 해석의 작업을 분담하여 진행할 수 있다.
또, 이미션 현미경 장치나 OBIRCH 장치 등의 반도체 검사 장치로 취득되는 패턴 화상(P1) 및 불량 관찰 화상(P2)에 대해서는 스테이지상에 반도체 디바이스를 재치(載置)한 상태에서 화상(P1, P2)이 취득된다. 이 때문에, 양자는 서로 위치 맞춤이 된 화상으로 취득된다. 또, 화상(P1, P2)에 있어서 화상상(畵像上)의 좌표계는 예를 들어 반도체 검사 장치에서의 스테이지 좌표계에 대응하여 설정된다.
한편, 레이아웃 정보 취득부(12)에 대해 레이아웃 정보 공급 장치(30)가 네트워크를 통하여 접속되어 있고, 레이아웃 화상(P3)은 공급 장치(30)로부터 취득부(12)로 공급되고 있다. 이 레이아웃 정보 공급 장치(30)로서는, 예를 들어 반도체 디바이스를 구성하는 소자나 네트(배선) 배치 등의 설계 정보로부터 레이아웃 화상(P3)을 생성하는 레이아웃ㆍ뷰어의 CAD 소프트가 기동되고 있는 워크스테이션을 사용할 수 있다.
여기서, 예를 들어 반도체 디바이스에 포함되는 복수의 네트 개개 정보 등, 레이아웃 화상(P3) 이외의 레이아웃 정보에 대해서는 불량 해석 장치(10)에 있어서, 필요에 따라 레이아웃 정보 공급 장치(30)와 통신을 행하여 정보를 취득하는 구성을 사용하는 것이 바람직하다. 또는 레이아웃 화상(P3)과 맞추어 레이아웃 정보 취득부(12)로부터 정보를 읽어 들이는 구성으로 해도 된다.
또, 본 실시 형태에 있어서는 불량 해석 장치(10)에 레이아웃 화상 표시 제어부(15)가 마련되어 있다. 이 레이아웃 화상 표시 제어부(15)는 화면 전송 소프트웨어, 예를 들어 X 단말에 의해 구성되고, 레이아웃 정보 공급 장치(30)에 있어서 묘화된 레이아웃 화상(P3)을 표시 장치(40)에서의 소정의 표시 윈도우에 표시하는 등의 기능을 갖는다. 단, 이와 같은 레이아웃 화상 표시 제어부(15)에 대해서는 불 필요하면 마련하지 않아도 된다.
검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)에 의해 취득된 패턴 화상(P1), 불량 관찰 화상(P2) 및 레이아웃 화상(P3)은 불량 해석부(13)에 입력된다. 불량 해석부(13)는 불량 관찰 화상(P2) 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 해석 수단이다. 또, 해석 화면 표시 제어부(14)는 불량 해석부(13)에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 장치(40)에 표시하는 정보 표시 제어 수단이다. 또, 해석 화면 표시 제어부(14)는 필요에 따라 해석 결과 이외에 반도체 디바이스의 불량 해석에 대한 정보를 소정의 해석 화면에 표시한다.
도 2는 도 1에 나타낸 반도체 불량 해석 장치(10)에 있어서 불량 해석부(13)의 구체적인 구성을 나타내는 블록도이다. 본 실시 형태에 의한 불량 해석부(13)는 영역 설정부(131)와 네트 정보 해석부(132)를 갖고 있다. 또, 도 3 및 도 4는 영역 설정부(131) 및 네트 정보 해석부(132)에 의해 실행되는 불량 해석 방법에 대해 모식적으로 나타내는 도면이다. 또한, 이하에 있어서, 불량 관찰 화상 등을 모식적으로 나타내는 경우에는 설명을 위해, 예를 들어 발광 화상에 있어서 발광 영역 등의 반응 영역에 대해 사선을 부여한 영역으로 도시하는 것으로 한다.
영역 설정부(131)는 해석 대상의 반도체 디바이스에 대해 불량 관찰 화상(P2)을 참조하여 화상(P2)에서의 반응 정보에 대응하여 해석 영역을 설정하는 설정 수단이다. 여기서, 불량 관찰 화상(P2)의 예로 이미션 현미경 장치에 의해 취득되는 발광 화상을 생각한다. 예를 들어 도 3(a)에 나타내는 예에서는, 불량 해석에 있어서 참조되는 반응 정보로서 발광 화상 중에 A1 ~ A6의 6개 발광 영역(반응 영역)이 존재한다. 이와 같은 화상에 대해, 영역 설정부(131)는 도 3(b)에 나타내는 바와 같이, 발광 영역에 대응하여 6개 해석 영역(B1 ~ B6)을 설정한다.
본 실시 형태에 있어서는 이 영역 설정부(131)는 해석 영역 설정부(136)와 마스크 영역 설정부(137)를 갖고 있다. 해석 영역 설정부(136)는 불량 관찰 화상(P2)에 대해 소정의 휘도 문턱값을 적용하여 해석 영역의 설정을 행하는 설정 수단이다. 예를 들어 도 4(a)에 모식적으로 나타내는 예에서는, 불량 관찰 화상(P2)인 발광 화상 중에서 3개소의 발광 개소가 존재한다.
해석 영역 설정부(136)에서는 이와 같은 불량 관찰 화상(P2)에 대해 화상(P2)에서의 휘도 분포와 소정의 휘도 문턱값을 비교하여, 예를 들어 휘도 문턱값 이상의 휘도값을 갖는 화소를 선택한다. 이에 따라, 도 4(b)에 나타내는 바와 같이, 불량 관찰 화상(P2)에 포함되는 반응 정보로서 반응 영역(A1 ~ A3)이 추출된다. 여기서, 불량 관찰 화상(P2)이 발광 화상인 경우 화상(P2)에서의 휘도 분포는 반도체 디바이스에서의 발광 강도 분포에 대응한다. 또, 휘도 문턱값에 의해 추출되는 반응 영역(A1 ~ A3)은 발광 영역에 대응한다.
또한, 해석 영역 설정부(136)에서는 상기와 같이 하여 추출된 반응 영역(A1 ~ A3)에 대응하여 반도체 디바이스의 불량 해석에 사용되는 해석 영역(B1 ~ B3)이 설정된다. 이와 같은 해석 영역의 설정은 키보드나 마우스 등을 사용한 입력 장치(45)로부터의 조작자 입력에 띠라 수동으로 행하는 것이 바람직하다. 또는 해석 영역 설정부(136)에서 자동으로 행해지는 구성으로 해도 된다. 또, 설정되는 해 석 영역의 형상에 대해서는 특별히 제한받지 않으나, 도 3(b) 및 도 4(b)에 나타내는 바와 같이, 직사각 형상의 영역(반응 박스)으로 설정하는 것이 해석의 용이함 등의 점에서 바람직하다.
또, 해석 영역의 구체적인 설정 방법에 대해서는 상기한 휘도 문턱값을 적용하는 방법 이외에도 여러 가지 방법을 사용해도 된다. 예를 들어 불량 관찰 화상으로부터 반응 영역을 추출한 후에 해석 영역을 설정하는 것이 아니라, 불량 관찰 화상으로부터 직접, 자동 또는 조작자에 의한 수동으로 해석 영역을 설정하는 방법을 사용해도 된다.
또, 마스크 영역 설정부(137)는 불량 관찰 화상을 사용하여 불량 해석을 행할 때의 마스크로서 사용되는 마스크 영역의 설정을 행하는 설정 수단이다. 해석 영역 설정부(136)는 마스크 영역 설정부(137)에 있어서 설정된 마스크 영역에 의해 마스크 처리된 불량 관찰 화상을 사용하여 그 마스크 처리된 불량 관찰 화상을 참조하여 반응 영역의 추출 및 해석 영역의 설정을 행한다. 또한, 이와 같은 마스크 영역의 설정 및 불량 관찰 화상에 대한 마스크 처리에 대해서는 불필요하면 행하지 않아도 된다.
네트 정보 해석부(132)는 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(배선)에 대해, 해석 영역 설정부(136)로 설정된 해석 영역을 참조하여 해석을 행하는 해석 수단이다. 구체적으로, 네트 정보 해석부(132)는 복수의 네트에 대해 필요한 해석을 행하고, 상기한 해석 영역을 통과하는 네트를 불량의 후보 네트로서 추출한다(네트 정보 해석 단계). 특히, 해석 영역 설정부(136)에 있어서 복수의 해 석 영역이 설정되어 있는 경우 네트 정보 해석부(132)는 복수의 네트에 대해 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트를 추출하는 동시에, 추가로 그 후보 네트의 해석 영역의 통과 횟수(그 네트가 통과하는 해석 영역의 갯수)를 추출한다.
상기한 예에서는 도 3(c)에 나타내는 바와 같이, 해석 영역 설정부(136)에서 설정된 6개 해석 영역(B1 ~ B6)에 대해 해석 영역을 통과하는 후보 네트로서 4개 네트(C1 ~ C4)가 추출되어 있다. 또, 이들 후보 네트(C1 ~ C4) 중에서, 네트(C1)는 해석 영역의 통과 횟수가 3회로 가장 많으며, 네트(C2)는 통과 횟수가 2회, 네트(C3, C4)는 통과 횟수가 각각 1회로 되어 있다.
또한, 이와 같은 네트 정보의 해석에서는 필요에 따라 레이아웃 정보 취득부(12)를 통하여 레이아웃 정보 공급 장치(30)와의 사이에서 통신을 행하여 해석을 실행하는 것이 바람직하다. 이와 같은 구성으로는 예를 들어 네트 정보 해석부(132)가 레이아웃 정보 공급 장치(30)에 대해 후보 네트의 추출 및 해석 영역의 통과 횟수의 취득을 지시하고, 그 결과를 수취하는 구성이 있다.
추가로, 네트 정보 해석부(132)에서는 상기와 같이 하여 추출된 복수의 후보 네트 중에서 실제로 불량으로 되어 있을 가능성이 높은 불량 네트(피의(被疑) 불량 네트)를 선택하는 처리가 자동, 또는 조작자에 의한 수동으로 행해진다. 구체적으로, 추출된 복수의 후보 네트에 대해 해석 영역의 통과 횟수가 가장 많은 후보 네트가 가장 의심스러운 네트라 하여, 제1 불량 네트로서 선택한다. 또한, 다음으로 의심스러운 불량 네트의 선택에 있어서, 제1 불량 네트가 통과하지 않는 해석 영역 에 주목하여 제2 불량 네트의 선택을 행한다. 또, 네트 정보 해석부(132)는 필요가 있으면, 추가로 제3 이후의 불량 네트를 동양(同樣)의 방법으로 선택한다.
또, 본 실시 형태에 있어서는 네트 정보 해석부(132)에 대해 추가로 해석 대상 선택부(135)가 마련되어 있다. 해석 대상 선택부(135)는 불량 해석의 대상으로 되어 있는 반도체 디바이스의 적층 구조에 대해, 필요에 따라 네트 정보 해석부(132)에 있어서 불량 해석의 대상으로 하는 층의 선택을 행하는 선택 수단이다. 이 해석 대상 선택부(135)에 의한 층의 선택은 예를 들어 불량 관찰 화상의 취득 조건 등을 참조하여 행할 수 있다.
또, 이들 불량 해석에 필요한 화상 등의 정보, 또는 해석 결과로서 얻어진 정보는 필요에 따라 해석 화면 표시 제어부(14)에 의해 해석 화면으로서 표시 장치(40)에 표시된다. 특히, 본 실시 형태에 있어서는 해석 화면 표시 제어부(14)는 상기한 불량 해석부(13)에 의한 해석 결과를 나타내는 정보, 예를 들어 해석 영역 설정부(136)에서 추출된 반응 영역 및 반응 영역에 대응하여 설정된 해석 영역에 대한 정보, 또는 네트 정보 해석부(132)에서 추출된 네트 및 그 네트의 해석 영역의 통과 횟수에 대한 정보 등을 표시 장치(40)에 표시한다(정보 표시 제어 단계).
이와 같은 해석 결과의 표시는 예를 들어 도 3(c)에 나타내는 바와 같이, 해석 영역 및 네트를 포함한 화상에 의해 표시해도 되고, 또는 네트의 명칭 및 통과 횟수의 카운트 수 등에 의해 표시해도 된다. 구체적으로, 해석 화면 표시 제어부(14)는 해석 결과로서 네트 정보 해석부(132)에 의해 추출된 네트를 일람 표시한 네트의 리스트를 표시 장치(40)에 표시하는 것이 바람직하다.
또, 복수의 해석 영역이 설정되어 있는 경우에는 해석 결과로서, 네트 정보 해석부(132)에 의해 추출된 후보 네트(예를 들어 네트의 명칭), 및 그 네트의 해석 영역의 통과 횟수(예를 들어 통과 횟수를 나타내는 카운트 수)를 일람 표시한 네트의 리스트를 표시 장치(40)에 표시하는 것이 바람직하다.
이에 따라, 반도체 디바이스의 불량 해석을 행하는 조작자는 네트 정보 해석부(132)에 의한 불량 네트의 추출 등의 해석 작업을 시인성(視認性) 좋게 행할 수 있다. 따라서, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석을, 더욱 확실하고 효율적으로 행하는 것이 가능하게 된다. 또, 네트의 해석 영역의 통과 횟수의 표시에 대해서는 통과 횟수를 그래프화하여 표시하고, 그 시인성을 더욱 향상시켜도 된다.
이와 같은 네트의 리스트는 예를 들어 도 5에 나타내는 네트의 리스트 표시 윈도우를 사용하여 표시하는 것이 가능하다. 도 5에 나타낸 표시 윈도우(510)는 화면의 좌측에 위치하는 네트의 리스트 표시 영역(511)과 화면의 우측에 위치하여 네트의 리스트를 그래프화(히스토그램화)하여 표시하는 그래프 표시 영역(512)을 갖고 있다. 이와 같은 표시 윈도우(510)를 사용함으로써 해석 결과의 조작자에 의한 파악이 용이해진다. 또, 이와 같은 네트의 리스트의 표시는 복수의 후보 네트 중에서 불량 네트를 선택하는 작업을 행하는데 있어서도 유효하게 활용할 수 있다.
또, 설정된 해석 영역 및 추출된 네트를 포함한 화상에 의해 해석 결과를 표시하는 경우에는 도 3(c)에 나타내는 바와 같이, 추출된 네트를 레이아웃 화상상에서 하이라이트 표시해도 된다. 또, 추출된 네트를 마우스 조작 등에 의해 선택한 경우에, 그 네트가 통과하고 있는 해석 영역의 색을 바꾸어 표시하는 등, 구체적으로는 여러 가지 표시 방법을 사용해도 된다. 또, 반응 영역 및 해석 영역의 표시에 대해서는, 예를 들어 도 4(b)에 나타내는 바와 같이, 반응 영역과 해석 영역이 함께 나타난 화상에 의해 표시해도 되고, 또는 반응 영역 또는 해석 영역의 한쪽이 도시된 화상에 의해 표시해도 된다.
본 실시 형태의 불량 해석부(13)에 있어서는 검사 정보 취득부(11)가 불량 관찰 화상(P2)에 더하여 패턴 화상(P1)을 취득하고 있는 것에 대응하여, 위치 조정부(133)가 마련되어 있다. 위치 조정부(133)는 패턴 화상(P1) 및 레이아웃 화상(P3)을 참조하여, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 포함한 검사 정보 공급 장치(20)로부터의 관찰 화상과, 레이아웃 정보 공급 장치(30)로부터의 레이아웃 화상(P3) 사이에 위치 맞춤을 행한다(위치 조정 단계). 이 위치 맞춤은 예를 들어 패턴 화상(P1)에 있어서 적당한 3점을 지정하고, 추가로 레이아웃 화상(P3)에 있어서 대응하는 3점을 지정하고, 그들 좌표로부터 위치 맞춤을 행하는 방법을 사용할 수 있다.
또, 불량 해석부(13)에는 부가 해석 정보 취득부(134)가 마련되어 있다. 부가 해석 정보 취득부(134)는 영역 설정부(131) 및 네트 정보 해석부(132)에 의한 상기한 해석 방법과는 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보를 외부 장치 등으로부터 취득한다(부가 해석 정보 취득 단계). 이 취득된 부가 해석 정보는 네트 정보 해석부(132)에서 얻어진 해석 결과와 함께 참조된다. 이와 같이, 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량 에 대한 부가적인 해석 정보, 예를 들어 피의 불량 네트의 정보를 취득하고, 얻어진 부가 해석 정보를 참조함으로써(예를 들어 각각의 해석 방법으로 추출된 네트의 AND를 취함), 반도체 디바이스의 불량 해석의 정밀도를 더욱 향상시킬 수 있다.
상기 실시 형태에 의한 반도체 불량 해석 장치 및 반도체 불량 해석 방법의 효과에 대해 설명한다.
도 1에 나타낸 반도체 불량 해석 장치(10) 및 불량 해석 방법에 있어서는 검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)를 통하여, 해석 대상의 반도체 디바이스를 검사하여 얻어진 불량 관찰 화상(P2)과, 반도체 디바이스의 레이아웃에 관하여 필요한 정보를 취득한다. 그리고, 영역 설정부(131)에 있어서, 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보(예를 들어 반응 개소의 정보, 구체적으로는 발광 화상에서의 발광 개소의 정보 등)에 대응하여 해석 영역을 설정하고, 네트 정보 해석부(132)에 있어서, 반도체 디바이스를 구성하는 각 네트(배선) 중에서 해석 영역을 통과하는 네트를 추출함으로써 반도체 디바이스의 불량 해석을 행하고 있다.
이와 같은 구성에 의하면, 해석 영역(예를 들어 직사각 형상의 반응 박스)을 바람직하게 설정함으로써, 해석 영역을 통과하는 네트에 의해 반도체 디바이스에서의 방대한 수의 네트 중에서, 반도체 디바이스에서의 불량으로 되어 있을 가능성이 높은 네트(피의 불량 네트)를 추정할 수 있다. 예를 들어 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보는 그 반응 개소 자체가 불량 개소인 경우뿐만 아니라, 예를 들어 불량 네트 등의 다른 불량 개소에 기인하여 반응이 발생하고 있는 개소가 포함된다. 상기 구성에 의하면, 이와 같은 불량 네트 등에 대해서도 해석 영역을 사용하여 바람직하게 압축, 추정을 행하는 것이 가능하다.
또한, 상기 구성에서는 해석 영역을 통과하는 네트로서 추출된 후보 네트가 복수 있는 경우에, 복수의 후보 네트로부터의 불량 네트의 선택에 대해 복수의 후보 네트 중에서 해석 영역의 통과 횟수, 즉 통과하는 해석 영역의 갯수가 가장 많은 후보 네트를 제1 불량 네트로서 선택한다. 그리고, 다음의 불량 네트의 선택에 있어서, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하고 있다.
이에 따라, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트로부터의 불량 네트의 추출을 효율적으로 실행할 수 있다. 따라서, 불량 관찰 화상(P2)을 사용한 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능하게 된다. 또, 추출된 후보 네트로부터 소정의 순서로 불량 네트를 선택해 가는 상기 구성에 의하면, 해석 영역과 레이아웃 정보를 참조하여 행해지는 불량 네트의 추출을 자동으로 실행하여 불량 해석의 효율을 더욱 향상시키는 것도 가능하다.
또, 상기한 반도체 불량 해석 장치(10)와 검사 정보 공급 장치(20)와 레이아웃 정보 공급 장치(30)와 표시 장치(40)에 의해 구성되는 불량 해석 시스템(1)에 의하면, 불량 관찰 화상(P2)을 사용한 반도체 디바이스의 불량 해석을 확실하고 효율적으로 행하는 것이 가능한 반도체 불량 해석 시스템이 실현된다.
여기서, 불량 해석부(13)의 네트 정보 해석부(132)에 있어서 제1 불량 네트에 이어지는 제2 불량 네트의 구체적인 선택 방법에 대해서는, 제1 불량 네트가 통 과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 제1 불량 네트를 제외한 후보 네트의 각각이 지정된 하나의 해석 영역을 통과하는지의 여부를 참조하여 제2 불량 네트의 선택을 행하는 방법을 사용할 수 있다. 또는 제1 불량 네트를 제외한 후보 네트에 대해 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 제2 불량 네트의 선택을 행하는 방법을 사용할 수 있다. 이와 같은 불량 네트의 선택 방법에 대해서는 구체적으로 추가하여 후술한다.
또, 네트 정보 해석부(132)에 있어서는 제1 불량 네트 및 제2 불량 네트를 포함한 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 제1 불량 네트 또는 제2 불량 네트의 적어도 한쪽을 다른 후보 네트로 변경하는 것으로 해도 된다. 이와 같이, 추출된 후보 네트로부터 소정의 순서로 선택된 불량 네트에 대해 필요에 따라 다른 후보 네트로 변경하는 것이 가능한 구성으로 함으로써 반도체 디바이스의 불량 해석의 확실성이 향상된다.
불량 해석부(13)의 영역 설정부(131)에 있어서 해석 영역의 설정에 대해서는, 상기 실시 형태에 있어서 복수의 화소를 갖는 2차원 화상인 불량 관찰 화상에서의 휘도 분포에 대해 휘도 문턱값을 적용하여 반응 영역을 추출하고, 이 반응 영역에 기초하여 해석 영역을 설정하고 있다. 이에 따라, 불량 해석에 사용되는 해석 영역을 바람직하게 설정할 수 있다.
또, 반응 영역에 대응하는 해석 영역의 설정 방법에 대해서는, 예를 들어 해석 영역의 형상을 직사각형으로 하고, 불량 관찰 화상에 있어서 추출된 반응 영역 에 대해 외접하도록 해석 영역을 설정하는 방법을 사용할 수 있다. 또는 반응 영역에 대해 좌우상하 각각 폭 w의 여백이 부가된 상태로 해석 영역을 설정하는 방법을 사용해도 된다. 이와 같은 여백의 부가는 예를 들어 관찰 화상 취득시에 반도체 디바이스를 재치한 스테이지의 위치 정밀도 등을 고려하여, 불량 관찰 화상(P2)에서의 반응 영역에 대해 넓게 해석 영역을 설정할 필요가 있는 등의 경우에 유효하다. 또, 해석 영역의 설정 방법에 대해서는 이러한 방법 이외에도 여러 가지 방법을 사용해도 된다.
또, 상기한 예와 같이 해석 영역 설정부(136)에 있어서 휘도 문턱값을 적용하여 반응 영역을 추출하는 경우, 또한 반응 영역의 면적과 소정의 면적 문턱값을 비교함으로써 해석 영역의 설정에 사용되는 반응 영역을 선택하고, 선택된 반응 영역에 대응하여 해석 영역을 설정해도 된다. 이에 따라, 추출된 반응 영역 중에서 불량 해석에 불필요한 영역(예를 들어 소음이나 티끌에 기인하는 작은 영역)을 제외한 연후에 해석 영역의 설정을 행하는 것이 가능하게 된다. 이에 따라, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석의 확실성이 향상된다.
해석 영역 설정부(136)에 있어서 해석 영역의 설정에 대해서는 해석 영역을 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것이 바람직하다. 이와 같이, 불량 관찰 화상(P2)으로부터 추출되는 해석 영역을, 검사 정보측의 화상상에서의 좌표계가 아니라 레이아웃 정보측의 레이아웃 좌표계로 설정함으로써, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트로부터의 불량 네트의 추출을, 레이아웃 좌표계로 설정된 해석 영역을 참조하여 효율적으로 실행하는 것 이 가능하게 된다.
또, 이와 같이 해석 영역을 레이아웃 좌표계로 표현함으로써, 반도체 디바이스의 불량 해석에 있어서 해석 영역의 사용 범위를 넓힐 수 있다. 이에 따라, 해석 영역을 사용한 반도체 디바이스의 불량 해석에 있어서 구체적인 해석 방법의 자유도를 향상시키는 것이 가능하게 된다. 또는 해석 영역을 화상상의 좌표계로 설정해도 된다. 불량 관찰 화상(P2) 등에 있어서 화상상의 좌표계는 예를 들어 상기한 바와 같이 반도체 검사 장치에서의 스테이지 좌표계에 대응하여 설정된다.
또, 상기한 바와 같이 해석 영역의 설정에 있어서 레이아웃 좌표계를 적용하는 경우, 패턴 화상(P1) 및 불량 관찰 화상(P2) 등의 반도체 디바이스의 관찰 화상에 대해서도, 레이아웃 좌표계로 변환하여 격납하는 것으로 해도 된다. 또, 패턴 화상(P1), 불량 관찰 화상(P2), 및 레이아웃 화상(P3)의 상호 관계에 대해서는 관찰 화상(P1, P2)과 레이아웃 화상(P3) 사이에서 위치 맞춤을 행하는 것이 바람직하다.
도 6은 반도체 디바이스의 관찰 화상 및 레이아웃 화상의 대응에 대해 모식적으로 나타내는 도면으로, 도 6(a)은 패턴 화상(P1), 불량 관찰 화상(P2) 및 레이아웃 화상(P3)의 대응 관계를 나타내며, 도 6(b)은 그것들을 패턴 화상(P1), 레이아웃 화상(P3) 및 불량 관찰 화상(P2)의 순서로 중첩시킨 중첩 화상(P6)을 나타내고 있다. 이 도 6에 나타내는 바와 같이, 관찰 화상으로서 취득되는 패턴 화상(P1)과 반도체 디바이스의 레이아웃 화상(P3)은 일정한 대응 관계를 갖는다. 따라서, 불량 해석부(13)의 위치 조정부(133)에 있어서, 패턴 화상(P1)과 레이아웃 화 상(P3) 각 부의 대응 관계를 참조하여 화상의 위치 맞춤을 행하는 것이 가능하다.
이와 같이, 불량 관찰 화상(P2)에 대해 위치가 맞은 상태에서 취득되는 패턴 화상(P1)을 사용하여 레이아웃 화상(P3)과의 위치 맞춤을 행함으로써, 반도체 디바이스의 레이아웃에 포함되는 네트 등에 대한 불량 해석의 정밀도를 향상시킬 수 있다. 또, 이와 같은 위치 맞춤의 구체적인 방법에 대해서는, 예를 들어 패턴 화상(P1)의 회전(θ 보정), 레이아웃 화상(P3)의 이동(위치의 미조정), 레이아웃 화상의 줌(확대/축소) 등, 필요에 따라 여러 가지 방법을 사용하는 것이 가능하다.
또, 해석 영역을 사용한 반도체 디바이스의 불량 해석에 대해, 불량 해석부(13)의 영역 설정부(131)는 해석 영역에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것이 바람직하다. 또, 이 경우, 네트 정보 해석부(132)는 해석 영역에 대해 설정된 속성을 참조하여, 그 해석 영역에 대해 네트의 추출에 사용할지의 여부(불량 해석에 사용할지의 여부)를 선택하는 것으로 해도 된다.
또한, 복수의 해석 영역이 설정되어 있는 경우에 영역 설정부(131)는 복수의 해석 영역의 각각에 대해 속성을 설정하는 것이 가능하게 구성되어 있는 것이 바람직하다. 또, 이 경우, 네트 정보 해석부(132)는 복수의 해석 영역의 각각에 대해 설정된 속성을 참조하여 각각의 해석 영역에 대해 네트의 추출 및 통과 횟수의 취득에 사용할지의 여부를 선택하는 것으로 해도 된다.
도 1에 나타낸 반도체 불량 해석 장치(10)에 있어서 실행되는 불량 해석 방법에 대응하는 처리는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 반도체 불량 해석 프로그램에 의해 실현 가능하다. 예를 들어 불량 해석 장치(10)는 반도체 불 량 해석의 처리에 필요한 각 소프트웨어 프로그램을 동작시키는 CPU와, 상기 소프트웨어 프로그램 등이 기억되는 ROM과, 프로그램 실행 중에 일시적으로 데이터가 기억되는 RAM에 의해 구성할 수 있다. 이와 같은 구성에 있어서, CPU에 의해 소정의 불량 해석 프로그램을 실행함으로써, 상기한 불량 해석 장치(10)를 실현할 수 있다.
또, 반도체 불량 해석을 위한 각 처리를 CPU에 의해 실행시키기 위한 상기 프로그램은 컴퓨터 독취 가능한 기록 매체에 기록하여 반포하는 것이 가능하다. 이와 같은 기록 매체에는 예를 들어 하드디스크 및 플렉시블디스크 등의 자기 매체, CD-ROM 및 DVD-ROM 등의 광학 매체, 프롭티컬(floptical) 디스크 등의 자기 광학 매체, 또는 프로그램 명령을 실행 또는 격납하도록 특별히 배치된, 예를 들어 RAM, ROM 및 반도체 불휘발성 메모리 등의 하드웨어 디바이스 등이 포함된다.
도 7은 도 1에 나타낸 검사 정보 공급 장치(20)로서 적용이 가능한 반도체 검사 장치의 일례를 나타내는 구성도이다. 또, 도 8은 도 7에 나타낸 반도체 검사 장치를 측면에서 나타내는 구성도이다.
본 구성예에 의한 반도체 검사 장치(20A)는 관찰부(21)와 제어부(22)를 구비하고 있다. 검사 대상(불량 해석 장치(10)에 의한 해석 대상)이 되는 반도체 디바이스(S)는 관찰부(21)에 마련된 스테이지(218)상에 재치되어 있다. 또한, 본 구성예에 있어서는 반도체 디바이스(S)에 대해 불량 해석에 필요한 전기 신호 등을 인가하기 위한 테스트 픽스처(219)가 마련되어 있다. 반도체 디바이스(S)는 예를 들어 그 이면이 대물 렌즈(220)에 대면하도록 배치된다.
관찰부(21)는 암상(暗箱)내에 설치된 고감도 카메라(210)와, 레이저 스캔 광 학계(LSM:Laser Scanning Microscope) 유닛(212)과, 광학계(222, 224)와, XYZ 스테이지(215)를 갖고 있다. 이들 중, 카메라(210) 및 LSM 유닛(212)은 반도체 디바이스(S)의 관찰 화상(패턴 화상(P1), 불량 관찰 화상(P2))을 취득하기 위한 화상 취득 수단이다.
또, 광학계(222, 224) 및 광학계(222, 224)의 반도체 디바이스(S)측에 마련된 대물 렌즈(220)는 반도체 디바이스(S)로부터의 화상(광상)을 화상 취득 수단으로 안내하기 위한 도광 광학계를 구성하고 있다. 본 구성예에 있어서는 도 7 및 도 8에 나타내는 바와 같이, 각각 다른 배율을 갖는 복수의 대물 렌즈(220)가 변환 가능하게 설치되어 있다. 또, 테스트 픽스처(219)는 반도체 디바이스(S)의 불량 해석을 위한 검사를 행하는 검사 수단이다. 또, LSM 유닛(212)은 상기한 화상 취득 수단으로서의 기능과 함께 검사 수단으로서의 기능도 갖고 있다.
광학계(222)는 대물 렌즈(220)를 통하여 입사된 반도체 디바이스(S)로부터의 광을 카메라(210)로 안내하는 카메라용 광학계이다. 카메라용 광학계(222)는 대물 렌즈(220)에 의해 소정의 배율로 확대된 화상을 카메라(210) 내부의 수광면에 결상시키기 위한 결상 렌즈(222a)를 갖고 있다. 또, 대물 렌즈(220)와 결상 렌즈(222a) 사이에는 광학계(224)의 빔 스플리터(224a)가 개재하고 있다. 고감도 카메라(210)로서는, 예를 들어 냉각 CCD 카메라 등이 사용된다.
이와 같은 구성에 있어서, 불량의 해석 대상이 되고 있는 반도체 디바이스(S)로부터의 광은 대물 렌즈(220) 및 카메라용 광학계(222)를 포함한 광학계를 통하여 카메라(210)로 안내된다. 그리고, 카메라(210)에 의해 반도체 디바이스(S)의 패턴 화상(P1) 등의 관찰 화상이 취득된다. 또, 반도체 디바이스(S)의 불량 관찰 화상(P2)인 발광 화상을 취득하는 것도 가능하다. 이 경우에는 테스트 픽스처(219)에 의해 전압을 인가한 상태에서 반도체 디바이스(S)로부터 발생한 광이 광학계를 통하여 카메라(210)로 안내되고 카메라(210)에 의해 발광 화상이 취득된다.
LSM 유닛(212)은 적외 레이저광을 조사하기 위한 레이저광 도입용 광화이버(212a)와, 광화이버(212a)로부터 조사된 레이저광을 평행광으로 하는 콜리메이터 렌즈(212b)와, 렌즈(212b)에 의해 평행광으로 된 레이저광을 반사하는 빔 스플리터(212e)와, 빔 스플리터(212e)에서 반사된 레이저광을 XY 방향으로 주사하여 반도체 디바이스(S)측으로 출사하는 XY 스캐너(212f)를 갖고 있다.
또, LSM 유닛(212)은 반도체 디바이스(S)측으로부터 XY 스캐너(212f)를 통하여 입사되고, 빔 스플리터(212e)를 투과한 광을 집광하는 콘덴서 렌즈(212d)와, 콘덴서 렌즈(212d)에 의해 집광된 광을 검출하기 위한 검출용 광화이버(212c)를 갖고 있다.
광학계(224)는 반도체 디바이스(S) 및 대물 렌즈(220)와 LSM 유닛(212)의 XY 스캐너(212f) 사이에서 광을 안내하는 LSM 유닛용 광학계이다. LSM 유닛용 광학계(224)는 반도체 디바이스(S)로부터 대물 렌즈(220)를 통하여 입사된 광의 일부를 반사하는 빔 스플리터(224a)와, 빔 스플리터(224a)에서 반사된 광의 광로를 LSM 유닛(212)를 향하는 광로로 변환하는 미러(224b)와, 미러(224b)에서 반사된 광을 집광하는 렌즈(224c)를 갖고 있다.
이와 같은 구성에 있어서, 레이저 광원으로부터 레이저광 도입용 광화이버(212a)를 통하여 출사된 적외 레이저광은 렌즈(212b), 빔 스플리터(212e), XY 스캐너(212f), 광학계(224) 및 대물 렌즈(220)를 통과하여 반도체 디바이스(S)에 조사된다.
이 입사광에 대한 반도체 디바이스(S)로부터의 반사 산란광은 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영하고 있다. 반도체 디바이스(S)로부터의 반사광은 입사광과는 반대의 광로를 통과하여 빔 스플리터(212e)에 도달하고, 빔 스플리터(212e)를 투과한다. 그리고, 빔 스플리터(212e)를 투과한 광은 렌즈(212d)를 통하여 검출용 광화이버(212c)로 입사하고, 검출용 광화이버(212c)에 접속된 광검출기에 의해 검출된다.
검출용 광화이버(212c)를 통하여 광검출기에 의해 검출되는 광의 강도는 상기한 바와 같이, 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영한 강도로 되어 있다. 따라서, XY 스캐너(212f)에 의해 적외 레이저광이 반도체 디바이스(S)위를 X-Y 주사함으로써 반도체 디바이스(S)의 패턴 화상(P1) 등을 선명하게 취득할 수 있다.
제어부(22)는 카메라 제어부(251a)와 LSM 제어부(251b)와 OBIRCH 제어부(251c)와 스테이지 제어부(252)를 갖고 있다. 이들 중, 카메라 제어부(251a), LSM 제어부(251b) 및 OBIRCH 제어부(251c)는 관찰부(21)에 있어서 화상 취득 수단 및 검사 수단 등의 동작을 제어함으로써, 관찰부(21)에서 실행되는 반도체 디바이스(S)의 관찰 화상의 취득이나 관찰 조건의 설정 등을 제어하는 관찰 제어 수단을 구성하고 있다.
구체적으로, 카메라 제어부(251a) 및 LSM 제어부(251b)는 각각 고감도 카메라(210) 및 LSM 유닛(212)의 동작을 제어함으로써, 반도체 디바이스(S)의 관찰 화상의 취득을 제어한다. 또, OBIRCH 제어부(251c)는 불량 관찰 화상으로 사용하는 것이 가능한 OBIRCH 화상을 취득하기 위한 것으로, 레이저광을 주사했을 때에 발생하는 반도체 디바이스(S)에서의 전류 변화 등을 추출한다.
스테이지 제어부(252)는 관찰부(21)에 있어서 XYZ 스테이지(215)의 동작을 제어함으로써, 본 검사 장치(20A)에 있어서 검사 개소가 되는 반도체 디바이스(S)의 관찰 개소의 설정, 또는 그 위치 맞춤, 초점 맞춤 등을 제어한다.
또, 이들 관찰부(21) 및 제어부(22)에 대해 검사 정보 처리부(23)가 마련되어 있다. 검사 정보 처리부(23)는 관찰부(21)에 있어서 취득된 반도체 디바이스(S)의 관찰 화상의 데이터 수집, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 포함한 검사 정보의 불량 해석 장치(10)로의 공급(도 1 참조) 등의 처리를 행한다. 또, 필요가 있으면, 이 검사 정보 처리부(23)에 대해 표시 장치(24)를 접속하는 구성으로 해도 된다. 또한, 도 8에 있어서는 검사 정보 처리부(23) 및 표시 장치(24)에 대해 도시를 생략하고 있다.
본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램에 대해 더욱 구체적으로 설명한다.
우선 도 1 및 도 2에 나타낸 반도체 불량 해석 장치(10)에 있어서, 불량 해석부(13)의 네트 정보 해석부(132)에서 행해지는 불량 네트의 선택 방법의 구체적 인 예에 대해 설명한다. 도 9 ~ 도 14는 불량 네트의 선택 방법의 제1 예를 나타내는 도면이다.
여기서는 구체적인 방법의 일례로, 표시 장치(40)에 표시되는 해석 결과의 표시 윈도우에 대해, 해석 영역 및 선택된 불량 네트 등을 표시하는 해석 상황 표시 윈도우와 추출된 복수의 후보 네트에 대한 네트의 리스트를 그래프화하여 표시하는 네트의 리스트 표시 윈도우를 사용하고, 이러한 표시 내용을 참조하면서 불량 네트의 선택을 행하는 방법을 설명한다. 또한, 이러한 윈도우의 표시에 대해서는 화면상에서 다른 윈도우를 사용해도 되고, 또는 단일 윈도우내에 양자를 표시해도 된다. 또, 해석 결과의 구체적인 표시 방법에 대해서는 이들 예 이외에도 여러 가지 방법을 사용해도 된다.
본 실시예에서는, 도 9(a)의 해석 상황 표시 윈도우에 나타내는 바와 같이, 영역 설정부(131)에 있어서 불량 관찰 화상에 기초하여 9개 해석 영역(B1 ~ B9)이 설정되어 있다. 이에 대해, 네트 정보 해석부(132)에 있어서 해석 영역(B1 ~ B9)을 참조하여 해석이 행해지며, 도 11(a)의 네트의 리스트 표시 윈도우에 나타내는 8개 후보 네트 및 각각의 후보 네트의 해석 영역의 통과 횟수가 추출되고, 통과 횟수가 많은 순서로 표시된다.
이와 같은 추출된 복수의 후보 네트에 대해, 도 11(b)에 나타내는 바와 같이, 네트 1 ~ 네트 8 중에서 가장 해석 영역의 통과 빈도가 높은 「네트 1」이 제1 불량 네트로서 선택된다. 이 제1 불량 네트는 도 9(b)에 나타내는 바와 같이, 해석 상황 표시 윈도우에 있어서 네트(C1)로 하여 하이라이트 표시된다. 이 예에서는 제 1 불량 네트(C1)는 5개 해석 영역(B1, B2, B4, B5, B8)을 통과하고 있다.
다음에, 네트 정보 해석부(132)에 있어서, 제1 불량 네트(C1)가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택이 행해진다. 본 실시예에서는, 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 제1 불량 네트를 제외한 후보 네트의 각각이 지정된 하나의 해석 영역을 통과하는지의 여부를 참조하여 제2 불량 네트의 선택을 행하는 방법을 사용하고 있다.
구체적으로, 도 9(c)에 나타내는 바와 같이, 제1 불량 네트(C1)가 통과하지 않는 해석 영역 중에서 해석 영역(B6)이 조작자 등에 의해 선택된다. 이에 대응하여, 도 12(a)에 나타내는 바와 같이, 선택된 해석 영역(B6)을 통과하는 네트 2, 4, 5, 7이 네트의 리스트에 있어서 하이라이트 표시된다. 또한, 도 12(b)에 나타내는 바와 같이, 이들 네트 2, 4, 5, 7이 상위(上位)로 되도록 네트의 리스트가 소트된다.
계속해서, 도 10(a)에 나타내는 바와 같이, 제1 불량 네트(C1)가 통과하지 않는 해석 영역 중에서, 해석 영역(B6)에 계속되는 2개째 해석 영역(B3)이 선택된다. 이에 대응하여, 도 13(a)에 나타내는 바와 같이, 선택된 해석 영역(B6, B3)의 양자를 통과하는 네트 2, 4, 7이 네트의 리스트에 있어서 하이라이트 표시된다. 또한, 도 13(b)에 나타내는 바와 같이, 이러한 네트 2, 4, 7이 상위로 되도록 네트의 리스트가 소트된다.
또한, 도 10(b)에 나타내는 바와 같이, 제1 불량 네트(C1)가 통과하지 않는 해석 영역 중에서 해석 영역(B6, B3)에 계속되는 3개째 해석 영역(B9)이 선택된다. 이에 대응하여, 도 14(a)에 나타내는 바와 같이, 선택된 해석 영역(B6, B3, B9)을 모두 통과하는 네트 4가 하이라이트 표시된다. 추가로, 도 14(b)에 나타내는 바와 같이, 이 네트 4가 상위로 되도록 네트의 리스트가 소트된다.
이상의 조작에 의해, 제1 불량 네트(C1) 다음으로 의심스러운 후보 네트가 1개로 좁혀졌으므로, 이 「네트 4」가 최종적으로 제2 불량 네트로서 선택된다. 이 제2 불량 네트는 도 10(c)에 나타내는 바와 같이, 해석 상황 표시 윈도우에 있어서 네트(C2)로 하여 하이라이트 표시된다.
또한, 이와 같은 해석 순서에 있어서, 제2 불량 네트를 선택한 후에 해석 영역이 더 남아 있는 경우에는 동양의 해석 순서에 따라서 제3 불량 네트의 선택을 행하는 것이 가능하다. 또, 제2 불량 네트의 선택 결과에 있어서 어떠한 모순이 생기고 있는 등 문제가 있는 경우에는 선택하는 해석 영역을 바꾸어, 재차 제2 불량 네트의 선택을 다시 하는 것이 바람직하다. 또, 필요가 있으면, 제1 불량 네트를 다른 후보 네트로 변경해도 좋다.
또, 상기한 예에서는 제1 불량 네트(C1)가 통과하지 않는 해석 영역 중에서 3개 해석 영역(B6, B3, B9)을 순차적으로 선택하여 제2 불량 네트의 선택을 행하고 있으나, 구체적으로는 여러 가지 순서로 해석을 행하는 것이 가능하다. 예를 들어 1개 해석 영역(B6)을 선택한 후의 도 12(b)에 나타내는 네트의 리스트의 단계에서, 해석 영역(B6)을 통과하는 네트 2, 4, 5, 7 중에서 가장 해석 영역의 통과 빈도가 높은 「네트 2」를 제2 불량 네트로서 선택하고, 그 해석 결과를 확인하여 필요에 따라 불량 네트의 변경, 또는 2개째 해석 영역의 선택 등의 조작을 행하는 방법을 사용해도 된다.
도 15 ~ 도 17은 불량 네트 선택 방법의 제2 예를 나타내는 도면이다. 본 실시예에서는, 네트 정보 해석부(132)에 있어서 영역 설정부(131)로 설정된 해석 영역을 참조하여 네트 해석이 행해진다. 그리고, 도 15(a)의 네트의 리스트 표시 윈도우에 나타내는 20개 후보 네트 및 각각의 후보 네트의 해석 영역의 통과 횟수가 추출되어 통과 횟수가 많은 순서로 표시된다. 여기서, 가장 해석 영역의 통과 빈도가 높은 네트 1은 10개 해석 영역을 통과하고 있고, 이 「네트 1」이 제1 불량 네트(C1)로서 선택된다.
다음에, 네트 정보 해석부(132)에 있어서, 제1 불량 네트(C1)가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택이 행해진다. 본 실시예에서는, 제1 불량 네트를 제외한 후보 네트에 대해, 각각의 후보 네트의 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 제2 불량 네트의 선택을 행하는 방법을 사용하고 있다.
구체적으로, 도 15(b)에 나타내는 바와 같이, 네트 1 ~ 네트 20의 각각에 대해 제1 불량 네트(C1)가 통과하는 해석 영역의 통과 횟수를 그래프내의 박스(도면 중의 흰색 박스)의 갯수로 표시한다. 예를 들어 네트 2를 보면, 네트 1이 통과하는 해석 영역의 통과 횟수(네트 1과 네트 2가 모두 통과하는 해석 영역의 갯수)가 3개, 네트 1이 통과하지 않는 해석 영역의 통과 횟수(네트 1이 통과하지 않고, 네트 2가 통과하는 해석 영역의 갯수)가 4개임을 알 수 있다.
이와 같은 네트의 리스트에 있어서, 네트 1이 통과하는 해석 영역을 1개도 통과하고 있지 않은 「네트 6」을, 제1 불량 네트(C1) 다음으로 의심스러운 제2 불량 네트(C2)로서 선택한다. 그리고, 도 16(a)에 나타내는 바와 같이, 각각의 네트에 대해 제2 불량 네트(C2)가 통과하는 해석 영역의 통과 횟수를, 동양으로 그래프내의 박스(도면 중의 사선 박스)의 갯수로 표시한다.
또한, 네트 1, 네트 2의 적어도 한쪽을 통과하는 해석 영역을 1개도 통과하고 있지 않은 「네트 19」를, 다음으로 의심스러운 제3 불량 네트(C3)로서 선택한다. 그리고, 도 16(b)에 나타내는 바와 같이, 각각의 네트에 대해 제3 불량 네트(C3)이 통과하는 해석 영역의 통과 횟수를, 동양으로 그래프내의 박스(도면 중의 흑색 박스)의 갯수로 표시한다. 또, 이들 선택된 불량 네트(C1, C2, C3) 및 이들이 통과하는 해석 영역을, 도 17에 나타내는 바와 같이 해석 상황 표시 윈도우에 표시한다.
또한, 이와 같은 해석 순서에 있어서, 상기한 예에서는 제1 불량 네트가 통과하는 해석 영역을 1개도 통과하고 있지 않은 후보 네트를 제2 불량 네트로서 선택하고 있으나, 이와 같은 방법에 한하지 않고, 예를 들어 제1 불량 네트가 통과하는 해석 영역을 통과하고 있으나, 그 통과 비율이 작은 후보 네트를 제2 불량 네트로 하는 등, 구체적으로는 여러 가지 선택 방법을 사용해도 된다. 또, 해석 상황 표시 윈도우에서 확인한 결과, 불량 네트의 추가 선택, 또는 선택된 불량 네트의 변경 등이 필요하다고 판단된 경우에는 이러한 조작을 추가로 실시해도 된다.
다음에, 도 1 및 도 2에 나타낸 반도체 불량 해석 장치(10)에 있어서, 불량 해석부(13)의 영역 설정부(131)에서 행해지는 영역 설정 등에 대해 추가로 설명한 다.
상기한 불량 해석 장치(10)에서는 해석 영역 설정부(136)로 해석 영역을 설정하고, 이 해석 영역을 참조하여 반도체 디바이스의 네트 등에 대한 불량 해석을 행하고 있다. 여기서, 이 해석 영역의 설정에 대해서는 상기한 바와 같이 레이아웃 좌표계상의 영역으로 설정함으로써, 다른 데이터와의 사이에서 영역 데이터의 공용이 가능해지는 등 해석 영역의 사용 범위를 넓힐 수 있다. 또, 해석 영역에 레이아웃 좌표계를 적용하는 경우, 패턴 화상(P1) 및 불량 관찰 화상(P2) 등의 관찰 화상에 대해서도 레이아웃 좌표계를 사용해도 된다. 이와 같은 해석 영역 또는 관찰 화상에 대한 레이아웃 좌표계의 적용은 예를 들어 다른 동종 칩 정보와의 중복, 별도 장치로 취득된 정보와의 중복, 과거에 취득한 화상과의 비교 등을 행하는데 있어서 유효하다.
이와 같은 해석 영역의 사용 방법의 일례로, 우량품 반도체 디바이스에 대해 취득되는 관찰 화상을 표준으로 하고, 이 표준 관찰 화상을 참조하여, 다른 반도체 디바이스를 검사할 때의 불량 관찰 화상(P2)에 대해 필요한 마스크 처리를 행하는 방법이 있다. 이 경우, 구체적으로는 예를 들어 불량 해석부(13)의 마스크 영역 설정부(137)에 있어서, 우량품 반도체 디바이스의 관찰 화상을 참조하여 마스크 영역을 설정하는 방법을 사용할 수 있다. 이에 비해, 해석 영역 설정부(136)는 마스크 영역 설정부(137)로 설정된 마스크 영역에 의해 마스크 처리된 불량 관찰 화상(P2)을 사용하여 반응 영역의 추출 및 해석 영역의 설정을 행하는 것이 바람직하다.
이와 같이, 우량품 반도체 디바이스 등을 대상으로 하여 취득된 표준 관찰 화상을 사용하고, 우량품 발광 등에 기인하는 영역에 대응하여 마스크 영역을 설정함으로써, 불량 관찰 화상으로부터 추출된 반응 영역 중에서 불량에 기인하는 것이 아닌 영역을 제외한 연후에 해석 영역의 설정을 행하는 것이 가능하게 된다. 이에 따라, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석의 확실성이 향상된다.
예를 들어 반도체 디바이스의 오픈 불량의 해석을 행하는 경우, LSI를 동작시킨 상태에서 발광 해석을 행하는 것이 유효한 경우가 있으나, 이와 같은 해석에서는 본래의 불량 개소 이외의 부분에서도 발광이 발생하는 경우가 많다. 또, 이 이외에도, 다른 요인으로 불량 개소 이외의 부분에서 발광이 발생하는 경우가 있다. 이에 대해, 우량품 반도체 디바이스에 대해 발광 해석을 행하고, 그 결과를 참조하여 불량 관찰 화상(P2)에 대해 마스크 처리를 행함으로써, 본래의 불량 개소에 대한 불량 해석을 확실하게 실행하는 것이 가능하게 된다. 또한, 불량 관찰 화상(P2)에 대한 마스크 처리의 구체적인 방법에 대해서는, 예를 들어 마스크 영역내에서 각 화소의 휘도값을 0으로 하는 방법, 또는 마스크 영역내에 있는 반응 영역, 해석 영역을 소거하는 방법 등을 사용할 수 있다.
또, 이와 같은 마스크 영역의 지정에 대해서는, 예를 들어 영역에 마스크 속성을 부여하는 등, 구체적으로는 여러 가지 방법을 사용해도 된다. 또, 반도체 디바이스에 있어서 레이아웃상, 발광이 발생하는 것이 사전에 에측되는 개소가 있는 등의 경우에는 이와 같은 개소에 대해 미리 레이아웃 좌표계로 마스크 영역을 설정해도 된다. 또, 불량 관찰 화상에 대한 마스크 처리에 대해서는 상기한 바와 같이 소프트적으로 화상의 가공 처리를 행함으로써 마스크 처리를 행하는 것이 바람직하다. 또, 이와 같은 방법 이외에도, 예를 들어 관찰 화상 취득시에 반도체 디바이스와 촬상 장치 사이에 마스크용의 필터(예를 들어 패턴을 제어 가능한 액정 마스크)를 배치하는 등의 방법으로 하드적으로 마스크 처리를 실시해도 된다.
우량품 등의 표준 반도체 디바이스에 대해 취득된 표준 관찰 화상을 불량 관찰 화상과 함께 불량 해석에 사용하는 경우, 표준 관찰 화상과 불량 관찰 화상 사이에서 차분을 취함으로써 불량 해석 처리를 행하는 방법도 유효하다. 구체적으로, 예를 들어 우량품의 표준 관찰 화상에서의 해석 영역과 불량품의 불량 관찰 화상에서의 해석 영역 사이에서 차분을 취하고, 각각에 있어서 설정되어 있는 해석 영역 중에서 중복된 공통부분을 포함한 것을 제외한다. 이에 따라, 우량품이 오프(OFF), 불량품이 온(ON)인 해석 영역, 및 우량품이 온, 불량품이 오프인 해석 영역 등의 불일치 부분을 의심스러운 영역으로 추출할 수 있다.
또, 불량 해석에 사용되는 불량 관찰 화상(P2)으로서는 도 3 및 도 4에 있어서는 발광 화상을 예시하였으나, 예를 들어 OBIRCH 화상 등의 다른 관찰 화상을 불량 관찰 화상(P2)으로 사용한 경우에도, 동양의 불량 해석 방법이 적용 가능하다. 또, 불량 관찰 화상으로서는 단일 조건에서의 1회의 관찰로 얻어진 화상을 사용할 수 있으나, 이에 한정되지 않고, 예를 들어 도 18에 나타내는 바와 같이, 각각 다른 조건으로 취득된 복수의 불량 관찰 화상을 겹쳐서 생성된 불량 관찰 화상을 사용해도 된다.
도 18에 나타내는 예에 있어서는 도 18(a)은 제1 조건으로 취득된 발광 화상 으로부터 추출된 반응 영역(A1) 및 해석 영역(B1)을 나타내고 있다. 또, 도 18(b)은 제1 조건과는 다른 제2 조건으로 취득된 발광 화상으로부터 추출된 반응 영역(A2) 및 해석 영역(B2)을 나타내고 있다. 또, 도 18(c)은 OBIRCH 화상으로부터 추출된 반응 영역(A3) 및 해석 영역(B3)을 나타내고 있다.
이들 도 18(a) ~ (c)에 나타낸 3종류의 불량 관찰 화상에 대해, 도 18(d)에 나타내는 바와 같이, 이러한 화상(해석 영역)을 겹친다. 이에 따라, 도 18(e)에 나타내는 바와 같이, 해석 영역(B1 ~ B3)의 3개 해석 영역을 사용하여 네트(C)에 대한 불량 해석을 실행하는 것이 가능하게 된다. 또, 이와 같은 불량 관찰 화상의 겹침(해석 영역의 겹침)을 행하는 경우에도, 그 좌표계가 공통의 레이아웃 좌표계로 되어 있는 것이 바람직하다.
또, 해석 영역을 사용한 불량 해석에 있어서는 반도체 디바이스에서의 반응의 발생 상황 및 화상 취득 조건 등에 따라 반도체 디바이스에서 해석 대상이 되는 층을 지정하는 것이 바람직하다. 도 1 및 도 2에 나타낸 반도체 불량 해석 장치(10)에서는 이와 같은 지정을 행하기 위해, 불량 해석부(13)에 있어서, 반도체 디바이스의 적층 구조에 대해 불량 해석의 대상으로 하는 층의 선택을 행하는 해석 대상 선택부(135)를 마련하고 있다. 이와 같은 구성에 의하면, 불량 관찰 화상의 구체적인 취득 방법 등을 참조하여, 필요에 따라 불량 해석의 대상으로 하는 층을 선택, 지정하는 것이 가능하게 된다. 이에 따라, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석의 확실성이 향상된다. 이와 같은 방법으로는 구체적으로, 해석 영역을 설정하여 네트 추출을 행할 때, 해석 영역내를 통과하는 네트의 추출에 대해 원하는 층을 지정하고, 불량 해석에 대해서는 모든 층을 지정하는 등의 방법이 있다. 또, 이와 같은 층의 선택은 1개 층이어도 되고, 또는 복수의 층이어도 된다.
도 19는 해석 대상으로 하는 층의 선택 방법의 예를 나타내는 도면이다. 불량 관찰 화상으로서 OBIRCH 화상을 사용하는 경우, 도 19에 나타내는 바와 같이, 반도체 디바이스의 적층 구조 중에서 측정용의 레이저광이 도달 가능한 범위는 한정되어 있다. 예를 들어 반도체 디바이스에 대해 표면측으로부터 해석을 행하고자 하면 폭이 넓은 전원 라인 등으로 레이저광이 차단되기 때문에 이면 해석이 불가결하다. 한편, 반도체 디바이스의 이면측으로부터 레이저광을 입사시키는 경우, 예를 들어 최하층에서부터 4층 정도까지 밖에 레이저광이 도달하지 않는다. 따라서, 불량 관찰 화상이 OBIRCH 화상인 경우에는 이 레이저광이 도달 가능한 범위에 있는 층을 해석 대상으로 하는 제한을 행하는 것이 바람직하다.
본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램은 상기한 실시 형태 및 구성예에 한정되지 않고 여러 가지 변형이 가능하다. 예를 들어 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 행해지는 제2 불량 네트의 선택 방법에 대해서는 상기한 예에 한하지 않고, 구체적으로는 여러 가지 선택 방법을 사용해도 된다.
여기서, 상기 실시 형태에 의한 반도체 불량 해석 장치에서는 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 장치로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함 한 불량 관찰 화상을 취득하는 검사 정보 취득 수단과, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단을 구비하고, (4) 불량 해석 수단은, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 수단을 갖고, (5) 네트 정보 해석 수단은, 영역 설정 수단으로 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 구성을 사용하고 있다.
또, 반도체 불량 해석 방법에서는 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 방법으로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함한 불량 관찰 화상을 취득하는 검사 정보 취득 단계와, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계를 구비하고, (4) 불량 해석 단계는, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 단계와; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트 에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 단계를 포함하고, (5) 네트 정보 해석 단계에 있어서, 영역 설정 단계에서 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 구성을 사용하고 있다.
또, 반도체 불량 해석 프로그램에서는 반도체 디바이스의 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (1) 반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함한 불량 관찰 화상을 취득하는 검사 정보 취득 처리와, (2) 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와, (3) 불량 관찰 화상 및 레이아웃 정보를 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 처리를 컴퓨터에 실행시키고, (4) 불량 해석 처리는, 불량 관찰 화상을 참조하고 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 처리와; 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 처리를 포함하고, (5) 네트 정보 해석 처리에 있어서, 영역 설정 처리로 복수의 해석 영역이 설정된 경우에, 복수의 네트 중에서 복수의 해석 영역의 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 통과 횟수가 가장 많 은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 구성을 사용하고 있다.
여기서, 제1 불량 네트에 이어지는 제2 불량 네트의 구체적인 선택 방법에 대해서는 상기의 불량 해석 장치에 있어서, 네트 정보 해석 수단은 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 제1 불량 네트를 제외한 후보 네트의 각각이 지정된 하나의 해석 영역을 통과하는지의 여부를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다.
동양으로, 불량 해석 방법은 네트 정보 해석 단계에 있어서 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 제1 불량 네트를 제외한 후보 네트의 각각이 지정된 하나의 해석 영역을 통과하는지의 여부를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 네트 정보 해석 처리에 있어서 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 제1 불량 네트를 제외한 후보 네트의 각각이 지정된 하나의 해석 영역을 통과하는지의 여부를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다.
또는 불량 해석 장치에 있어서, 네트 정보 해석 수단은 제1 불량 네트를 제외한 후보 네트에 대해 각각의 후보 네트의 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다.
동양으로, 불량 해석 방법은 네트 정보 해석 단계에 있어서 제1 불량 네트를 제외한 후보 네트에 대해 각각의 후보 네트의 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 네트 정보 해석 처리에 있어서 제1 불량 네트를 제외한 후보 네트에 대해 각각의 후보 네트의 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 제2 불량 네트의 선택을 행하는 것이 바람직하다. 또, 제2 불량 네트의 선택 방법에 대해서는 이들 방법 이외에도 여러 가지 방법을 사용하는 것이 가능하다.
또, 불량 해석 장치는 네트 정보 해석 수단이 제1 불량 네트 및 제2 불량 네트를 포함한 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 제1 불량 네트 또는 제2 불량 네트의 적어도 한쪽을 다른 후보 네트로 변경하는 것으로 해도 된다.
동양으로, 불량 해석 방법은 네트 정보 해석 단계에 있어서 제1 불량 네트 및 제2 불량 네트를 포함한 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 제1 불량 네트 또는 제2 불량 네트의 적어도 한쪽을 다른 후보 네트로 변경하는 것으로 해도 된다.
동양으로, 불량 해석 프로그램은 네트 정보 해석 처리에 있어서 제1 불량 네트 및 제2 불량 네트를 포함한 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 제1 불량 네트 또는 제2 불량 네트의 적어도 한쪽을 다른 후보 네트로 변경하는 것으로 해도 된다.
이와 같이, 추출된 후보 네트로부터 소정의 순서로 선택된 불량 네트에 대해, 필요에 따라 다른 후보 네트로 변경하는 것이 가능한 구성으로 함으로써, 반도체 디바이스의 불량 해석의 확실성이 향상된다.
또, 불량 해석 장치는 영역 설정 수단이 해석 영역을 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것이 바람직하다. 동양으로, 불량 해석 방법은 영역 설정 단계에 있어서 해석 영역을 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것이 바람직하다. 동양으로, 불량 해석 프로그램은 영역 설정 처리에 있어서 해석 영역을 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것이 바람직하다.
이와 같이, 불량 관찰 화상으로부터 추출, 설정되는 해석 영역을 화상상에서의 좌표계가 아닌 레이아웃 좌표계로 표현함으로써, 반도체 디바이스의 레이아웃에 포함되는 복수의 네트로부터의 불량 네트의 추출을, 레이아웃 좌표계로 설정된 해석 영역을 참조하여 효율적으로 실행하는 가능하게 된다.
또, 불량 해석 장치는 영역 설정 수단 및 네트 정보 해석 수단에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고, 정보 표시 제어 수단은 해석 결과로서 네트 정보 해석 수단에 의해 추출된 후보 네트 및 그 네트의 해석 영역의 통과 횟수를 일람 표시한 네트의 리스트를 표시 수단에 표시하는 것이 바람직하다.
동양으로, 불량 해석 방법은 영역 설정 단계 및 네트 정보 해석 단계에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 단계를 구비하고, 정보 표시 제어 단계에 있어서, 해석 결과로서 네트 정보 해석 단계에 의해 추출된 후보 네트 및 그 네트의 해석 영역의 통과 횟수를 일람 표시한 네트의 리스트를 표시 수단에 표시하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 영역 설정 처리 및 네트 정보 해석 처리에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 처리를 컴퓨터에 실행시키고, 정보 표시 제어 처리에 있어서, 해석 결과로서 네트 정보 해석 처리에 의해 추출된 후보 네트 및 그 네트의 해석 영역의 통과 횟수를 일람 표시한 네트의 리스트를 표시 수단에 표시하는 것이 바람직하다.
이에 따라, 반도체 디바이스의 불량 해석을 행하는 조작자는 불량 네트의 추출 등의 해석 작업을 시인성 좋게 행할 수 있다. 따라서, 불량 관찰 화상을 사용한 반도체 디바이스의 불량 해석을 더욱 확실하고 효율적으로 행하는 것이 가능하게 된다. 또, 네트의 해석 영역의 통과 횟수의 표시에 대해서는 통과 횟수를 그래프화하여 표시하고, 그 시인성을 더욱 향상시켜도 된다.
또, 불량 해석 장치는 영역 설정 수단 및 네트 정보 해석 수단에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고, 정보 표시 제어 수단은 해석 결과로서 영역 설정 수단에 의해 설정된 해석 영역 및 네트 정보 해석 수단에 의해 추출된 해석 영역을 통과하는 네트를 포함한 해석 화상을 표시 수단에 표시하는 동시에, 해석 화상에 있어서 추출된 해석 영역을 통과하는 네트를 하이라이트 표시하는 것이 바람직하다.
동양으로, 불량 해석 방법은 영역 설정 단계 및 네트 정보 해석 단계에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 단계를 구비하고, 정보 표시 제어 단계에 있어서, 해석 결과로서 영역 설정 단계에 의해 설정된 해석 영역 및 네트 정보 해석 단계에 의해 추출된 해석 영역을 통과하는 네트를 포함한 해석 화상을 표시 수단에 표시하는 동시에, 해석 화상에 있어서 추출된 해석 영역을 통과하는 네트를 하이라이트 표시하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 영역 설정 처리 및 네트 정보 해석 처리에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 처리를 컴퓨터에 실행시키고, 정보 표시 제어 처리에 있어서, 해석 결과로서 영역 설정 처리에 의해 설정된 해석 영역 및 네트 정보 해석 처리에 의해 추출된 해석 영역을 통과하는 네트를 포함한 해석 화상을 표시 수단에 표시하는 동시에, 해석 화상에 있어서 추출된 해석 영역을 통과하는 네트를 하이라이트 표시하는 것이 바람직하다.
또는 불량 해석 장치는 영역 설정 수단 및 네트 정보 해석 수단에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고, 정보 표시 제어 수단은 해석 결과로서 네트 정보 해석 수단에 의해 추출된 후보 네트의 해석 영역의 통과 횟수를 히스토그램화한 네트의 그래프를 표시 수단에 표시하는 것이 바람직하다.
동양으로, 불량 해석 방법은 영역 설정 단계 및 네트 정보 해석 단계에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 단계를 구비하고, 정보 표시 제어 단계에 있어서 해석 결과로서 네트 정보 해석 단계에 의해 추출된 후보 네트의 해석 영역의 통과 횟수를 히스토그램화한 네트의 그래프를 표시 수단에 표시하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은 영역 설정 처리 및 네트 정보 해석 처리에 의한 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 처리를 컴퓨터에 실행시키고, 정보 표시 제어 처리에 있어서 해석 결과로서 네트 정보 해석 처리에 의해 추출된 후보 네트의 해석 영역의 통과 횟수를 히스토그램화한 네트의 그래프를 표시 수단에 표시하는 것이 바람직하다.
본 발명은 불량 관찰 화상을 사용한 반도체 디바이스의 불량의 해석을 확실하고 또한 효율적으로 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램으로서 사용 가능하다.

Claims (20)

  1. 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 장치로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 수단과,
    상기 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과,
    상기 불량 관찰 화상 및 상기 레이아웃 정보를 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단을 구비하고,
    상기 불량 해석 수단은 상기 불량 관찰 화상을 참조하고 상기 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 수단과, 상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(net)에 대해 상기 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 수단을 갖고,
    상기 네트 정보 해석 수단은 상기 영역 설정 수단으로 복수의 해석 영역이 설정된 경우에, 상기 복수의 네트 중에서 상기 복수의 해석 영역 중 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 상기 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 상기 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 장치.
  2. 청구항 1에 있어서,
    상기 네트 정보 해석 수단은 상기 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 상기 제1 불량 네트를 제외한 상기 후보 네트의 각각이 지정된 상기 하나의 해석 영역을 통과하는지 여부를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 네트 정보 해석 수단은 상기 제1 불량 네트를 제외한 상기 후보 네트에 대해, 각각의 상기 후보 네트의 상기 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 상기 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 네트 정보 해석 수단은 상기 제1 불량 네트 및 상기 제2 불량 네트를 포함한 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 상기 제1 불량 네트 또는 상기 제2 불량 네트의 적어도 한쪽을 다른 후보 네트로 변경하는 것을 특징으로 하는 반도체 불량 해석 장치.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 영역 설정 수단은 상기 해석 영역을 상기 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것을 특징으로 하는 반도체 불량 해석 장치.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 영역 설정 수단 및 상기 네트 정보 해석 수단에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고,
    상기 정보 표시 제어 수단은 상기 해석 결과로서, 상기 네트 정보 해석 수단에 의해 추출된 상기 후보 네트 및 그 네트의 해석 영역의 상기 통과 횟수를 일람 표시한 네트의 리스트를 상기 표시 수단에 표시하는 것을 특징으로 하는 반도체 불량 해석 장치.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 영역 설정 수단 및 상기 네트 정보 해석 수단에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고,
    상기 정보 표시 제어 수단은 상기 해석 결과로서, 상기 영역 설정 수단에 의해 설정된 상기 해석 영역 및 상기 네트 정보 해석 수단에 의해 추출된 상기 해석 영역을 통과하는 네트를 포함하는 해석 화상을 상기 표시 수단에 표시하는 동시에, 상기 해석 화상에 있어서, 추출된 상기 해석 영역을 통과하는 네트를 하이라이트 표시하는 것을 특징으로 하는 반도체 불량 해석 장치.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 영역 설정 수단 및 상기 네트 정보 해석 수단에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 수단을 구비하고,
    상기 정보 표시 제어 수단은 상기 해석 결과로서, 상기 네트 정보 해석 수단에 의해 추출된 상기 후보 네트의 해석 영역의 상기 통과 횟수를 히스토그램화한 네트의 그래프를 상기 표시 수단에 표시하는 것을 특징으로 하는 반도체 불량 해석 장치.
  9. 반도체 디바이스의 불량을 해석하는 반도체 불량 해석 방법으로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 단계와,
    상기 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와,
    상기 불량 관찰 화상 및 상기 레이아웃 정보를 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계를 구비하고,
    상기 불량 해석 단계는 상기 불량 관찰 화상을 참조하고 상기 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 단계와, 상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 상기 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 단계를 포함하고,
    상기 네트 정보 해석 단계에 있어서, 상기 영역 설정 단계에서 복수의 해석 영역이 설정된 경우에, 상기 복수의 네트 중에서 상기 복수의 해석 영역 중 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 상기 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 상기 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 방법.
  10. 청구항 9에 있어서,
    상기 네트 정보 해석 단계에 있어서, 상기 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 상기 제1 불량 네트를 제외한 상기 후보 네트의 각각이 지정된 상기 하나의 해석 영역을 통과하는지 여부를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 방법.
  11. 청구항 9 또는 청구항 10에 있어서,
    상기 네트 정보 해석 단계에 있어서, 상기 제1 불량 네트를 제외한 상기 후보 네트에 대해, 각각의 상기 후보 네트의 상기 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 상기 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 방법.
  12. 청구항 9 또는 청구항 10에 있어서,
    상기 네트 정보 해석 단계에 있어서, 상기 제1 불량 네트 및 상기 제2 불량 네트를 포함하는 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 상기 제1 불량 네트 또는 상기 제2 불량 네트 중 적어도 한쪽을 다른 후보 네트로 변경하는 것을 특징으로 하는 반도체 불량 해석 방법.
  13. 청구항 9 또는 청구항 10에 있어서,
    상기 영역 설정 단계에 있어서, 상기 해석 영역을 상기 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것을 특징으로 하는 반도체 불량 해석 방법.
  14. 청구항 9 또는 청구항 10에 있어서,
    상기 영역 설정 단계 및 상기 네트 정보 해석 단계에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 단계를 구비하고,
    상기 정보 표시 제어 단계에 있어서, 상기 해석 결과로서, 상기 네트 정보 해석 단계에 의해 추출된 상기 후보 네트 및 그 네트의 해석 영역의 상기 통과 횟수를 일람 표시한 네트의 리스트를 상기 표시 수단에 표시하는 것을 특징으로 하는 반도체 불량 해석 방법.
  15. 반도체 디바이스의 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체로서,
    반도체 디바이스의 관찰 화상으로서, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하는 검사 정보 취득 처리와,
    상기 반도체 디바이스의 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와,
    상기 불량 관찰 화상 및 상기 레이아웃 정보를 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 처리를 컴퓨터에 실행시키고,
    상기 불량 해석 처리는 상기 불량 관찰 화상을 참조하고 상기 반응 정보에 대응하여 해석 영역을 설정하기 위한 영역 설정 처리와, 상기 반도체 디바이스의 레이아웃에 포함되는 복수의 네트에 대해 상기 해석 영역을 참조하여 불량 해석을 행하는 네트 정보 해석 처리를 포함하고,
    상기 네트 정보 해석 처리에 있어서, 상기 영역 설정 처리로 복수의 해석 영역이 설정된 경우에, 상기 복수의 네트 중에서 상기 복수의 해석 영역 중 적어도 하나를 통과하는 후보 네트 및 그 후보 네트의 해석 영역의 통과 횟수를 추출하고, 추출된 복수의 후보 네트에 대해 상기 통과 횟수가 가장 많은 후보 네트를 제1 불량 네트로서 선택하는 동시에, 상기 제1 불량 네트가 통과하지 않는 해석 영역에 주목하여 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
  16. 청구항 15에 있어서,
    상기 네트 정보 해석 처리에 있어서, 상기 제1 불량 네트가 통과하지 않는 해석 영역 중에서 하나의 해석 영역을 지정하고, 상기 제1 불량 네트를 제외한 상기 후보 네트의 각각이 지정된 상기 하나의 해석 영역을 통과하는지 여부를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 네트 정보 해석 처리에 있어서, 상기 제1 불량 네트를 제외한 상기 후보 네트에 대해, 각각의 상기 후보 네트의 상기 제1 불량 네트가 통과하는 해석 영역의 통과 횟수 및 상기 제1 불량 네트가 통과하지 않는 해석 영역의 통과 횟수를 참조하여 상기 제2 불량 네트의 선택을 행하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
  18. 청구항 15 또는 청구항 16에 있어서,
    상기 네트 정보 해석 처리에 있어서, 상기 제1 불량 네트 및 상기 제2 불량 네트를 포함하는 불량 네트의 선택 결과가 소정의 조건을 만족하지 않는 경우, 상기 제1 불량 네트 또는 상기 제2 불량 네트 중 적어도 한쪽을 다른 후보 네트로 변경하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
  19. 청구항 15 또는 청구항 16에 있어서,
    상기 영역 설정 처리에 있어서, 상기 해석 영역을 상기 반도체 디바이스의 레이아웃에 대응하는 레이아웃 좌표계로 설정하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
  20. 청구항 15 또는 청구항 16에 있어서,
    상기 영역 설정 처리 및 상기 네트 정보 해석 처리에 의한 상기 반도체 디바이스의 불량의 해석 결과에 대한 정보를 표시 수단에 표시하는 정보 표시 제어 처리를 컴퓨터에 추가로 실행시키고,
    상기 정보 표시 제어 처리에 있어서, 상기 해석 결과로서, 상기 네트 정보 해석 처리에 의해 추출된 상기 후보 네트 및 그 네트의 해석 영역의 상기 통과 횟수를 일람 표시한 네트의 리스트를 상기 표시 수단에 표시하는 것을 특징으로 하는 반도체 불량 해석 프로그램이 기록된 컴퓨터 독취 가능한 기록 매체.
KR1020087025958A 2006-06-14 2006-10-23 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램 KR101276011B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006165185A JP4931483B2 (ja) 2006-06-14 2006-06-14 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JPJP-P-2006-165185 2006-06-14
PCT/JP2006/321067 WO2007144971A1 (ja) 2006-06-14 2006-10-23 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Publications (2)

Publication Number Publication Date
KR20090027607A KR20090027607A (ko) 2009-03-17
KR101276011B1 true KR101276011B1 (ko) 2013-06-19

Family

ID=38831494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025958A KR101276011B1 (ko) 2006-06-14 2006-10-23 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램

Country Status (7)

Country Link
US (1) US7805691B2 (ko)
EP (1) EP2028500A4 (ko)
JP (1) JP4931483B2 (ko)
KR (1) KR101276011B1 (ko)
CN (1) CN101460858B (ko)
TW (1) TWI397105B (ko)
WO (1) WO2007144971A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US7619227B2 (en) * 2007-02-23 2009-11-17 Corning Incorporated Method of reducing radiation-induced damage in fused silica and articles having such reduction
US7873936B2 (en) * 2008-01-04 2011-01-18 International Business Machines Corporation Method for quantifying the manufactoring complexity of electrical designs
JP5296739B2 (ja) * 2010-04-28 2013-09-25 浜松ホトニクス株式会社 半導体故障解析装置及び故障解析方法
CN105425136B (zh) * 2015-12-25 2018-08-10 中国科学院半导体研究所 一种半导体激光器静电失效分析方法
CN112908875B (zh) * 2021-01-11 2022-05-24 华东师范大学 一种基于图像的失效esd器件无损表征方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144219A1 (en) 2001-03-30 2002-10-03 Zachariah Sujit T. Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム
US20040107412A1 (en) 2002-07-12 2004-06-03 Cadence Design Systems, Inc. Method and system for context-specific mask writing

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2941033B2 (ja) 1990-09-28 1999-08-25 株式会社日立製作所 回路情報表示装置
JP2932794B2 (ja) 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JP3686124B2 (ja) 1995-01-09 2005-08-24 株式会社ルネサステクノロジ 電子ビームテストシステムを使用する故障解析方法
JPH0933599A (ja) * 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) * 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
JPH1063235A (ja) 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
JPH1062502A (ja) * 1996-08-21 1998-03-06 Mitsubishi Electric Corp 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP2956658B2 (ja) 1997-06-26 1999-10-04 日本電気株式会社 Ｌｓｉの異常発光箇所特定方法およびその装置
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
JP3660561B2 (ja) * 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
NO314587B1 (no) * 2000-09-04 2003-04-14 Bionor Immuno As HIV regulatoriske- og hjelpepeptider, antigener, vaksinepreparater, immunoassay testsett og en metode for påvisning av antistoffer fremkaltav HIV
US20020060650A1 (en) * 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
KR20030048483A (ko) * 2000-11-28 2003-06-19 가부시키가이샤 아드반테스트 오류 분석장치
JP2003023056A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
GB2389178B (en) 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) * 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
TWI288449B (en) * 2002-05-28 2007-10-11 Olympus Corp Semiconductor wafer inspection apparatus
US6943572B2 (en) * 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US6891363B2 (en) * 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP3966189B2 (ja) 2003-02-27 2007-08-29 オムロン株式会社 基板検査方法およびこの方法を用いた基板検査装置
JP4138574B2 (ja) 2003-05-21 2008-08-27 株式会社日立製作所 カーナビゲーション装置
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) * 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020144219A1 (en) 2001-03-30 2002-10-03 Zachariah Sujit T. Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP2003086689A (ja) 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用ｃａｄツール及び半導体の不良解析方法
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム
US20040107412A1 (en) 2002-07-12 2004-06-03 Cadence Design Systems, Inc. Method and system for context-specific mask writing

Also Published As

Publication number Publication date
CN101460858B (zh) 2012-04-11
EP2028500A4 (en) 2015-06-03
TWI397105B (zh) 2013-05-21
TW200802517A (en) 2008-01-01
WO2007144971A1 (ja) 2007-12-21
US20070294053A1 (en) 2007-12-20
CN101460858A (zh) 2009-06-17
US7805691B2 (en) 2010-09-28
KR20090027607A (ko) 2009-03-17
EP2028500A1 (en) 2009-02-25
JP2007335603A (ja) 2007-12-27
JP4931483B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
KR101277407B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
KR101276011B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
KR101270384B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
KR101209311B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7