JP4559930B2 - 故障解析システム、故障解析情報処理装置及び故障解析方法 - Google Patents
故障解析システム、故障解析情報処理装置及び故障解析方法 Download PDFInfo
- Publication number
- JP4559930B2 JP4559930B2 JP2005234204A JP2005234204A JP4559930B2 JP 4559930 B2 JP4559930 B2 JP 4559930B2 JP 2005234204 A JP2005234204 A JP 2005234204A JP 2005234204 A JP2005234204 A JP 2005234204A JP 4559930 B2 JP4559930 B2 JP 4559930B2
- Authority
- JP
- Japan
- Prior art keywords
- failure analysis
- information
- test
- test data
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2…テスタ
3…故障診断装置
10…ATPG
20…故障解析情報処理装置
211…パーサ部
212…フェイル情報追加部
213…テストデータ作成部
214…フェイル情報作成部
2121…フォーマット変換部
221…テストデータ領域
222…中間データ領域
223…フェイルログ領域
224…フェイル情報領域
225…故障解析用テストデータ領域
226…故障解析用フェイル情報領域
23…フォーマットデータベース
30…故障解析装置
Claims (5)
- 故障解析対象の半導体集積回路の試験に適用する試験用テストデータを作成するテストパターン自動生成装置と、
前記試験用テストデータに含まれる情報を種類毎に分類して中間データを作成するパーサ部、前記試験用テストデータを用いた前記半導体集積回路の試験から得られる各種テスタそれぞれに対応する各種フォーマットのフェイル情報を前記中間データのフォーマットに変換し、フォーマット変換された前記フェイル情報を前記中間データに追加するフェイル情報追加部、前記フェイル情報が追加された中間データに基づき故障解析用テストデータを作成するテストデータ作成部、及び前記フェイル情報が追加された中間データに基づき故障解析用フェイル情報を作成するフェイル情報作成部を含む故障解析情報処理装置と、
前記故障解析用テストデータ及び前記故障解析用フェイル情報を用いて前記半導体集積回路の故障箇所を解析する故障解析装置
とを備え、
前記テストデータ作成部が、各種試験用テストデータそれぞれに対応した各種フォーマットの情報を参照し、前記半導体集積回路の試験に適用される前記試験用テストデータのフォーマットを前記故障解析装置が処理可能なフォーマットに変換して前記故障解析用テストデータを作成し、
前記フェイル情報作成部が、前記フェイル情報のフォーマットを前記故障解析装置が処理可能なフォーマットに変換して前記故障解析用フェイル情報を作成する
ことを特徴とする故障解析システム。 - 前記故障解析情報処理装置が、前記試験用テストデータのブロック構成及び順序方法と前記ブロックのステートメント記述の構成及び順序方法を含む対応情報を、前記分類された情報毎に付加して前記中間データを作成することを特徴とする請求項1に記載の故障解析システム。
- 解析処理装置が処理する情報を作成する故障解析情報処理装置であって、
故障解析対象の半導体集積回路の試験に適用する試験用テストデータに含まれる情報を種類毎に分類して中間データを作成するパーサ部と、
前記試験用テストデータを用いた前記半導体集積回路の試験から得られる各種テスタそれぞれに対応する各種フォーマットのフェイル情報を前記中間データのフォーマットに変換し、フォーマット変換された前記フェイル情報を前記中間データに追加するフェイル情報追加部と、
前記フェイル情報が追加された中間データに基づき、各種試験用テストデータそれぞれに対応した各種フォーマットの情報を参照して前記半導体集積回路の試験に適用される前記試験用テストデータのフォーマットを前記故障解析装置が処理可能なフォーマットに変換し、故障解析用テストデータを作成するテストデータ作成部と、
前記フェイル情報が追加された中間データに基づき、前記フェイル情報のフォーマットを前記故障解析装置が処理可能なフォーマットに変換して故障解析用フェイル情報を作成するフェイル情報作成部
とを備えることを特徴とする故障解析情報処理装置。 - 前記試験用テストデータのブロック構成及び順序方法と前記ブロックのステートメント記述の構成及び順序方法を含む対応情報を、前記分類された情報毎に付加して前記中間データを作成することを特徴とする請求項3に記載の故障解析情報処理装置。
- テストパターン自動生成装置、故障解析情報処理装置及び故障解析装置を備える故障解析システムを用いる故障解析方法であって、
前記テストパターン自動生成装置が、故障解析対象の半導体集積回路の試験に適用する試験用テストデータを作成するステップと、
前記故障解析情報処理装置が備えるパーサ部が、前記試験用テストデータに含まれる情報を種類毎に分類して中間データを作成するステップと、
前記故障解析情報処理装置が備えるフェイル情報追加部が、前記試験用テストデータを用いた前記半導体集積回路の試験から得られる各種テスタそれぞれに対応する各種フォーマットのフェイル情報を前記中間データのフォーマットに変換し、フォーマット変換された前記フェイル情報を前記中間データに追加するステップと、
前記フェイル情報が追加された中間データに基づき、前記故障解析情報処理装置が備えるテストデータ作成部及びフェイル情報作成部が、各種試験用テストデータそれぞれに対応した各種フォーマットの情報を参照して前記半導体集積回路の試験に適用される前記試験用テストデータのフォーマットを前記故障解析装置が処理可能なフォーマットに変換した故障解析用テストデータ、及び前記フェイル情報のフォーマットを前記故障解析装置が処理可能なフォーマットに変換した故障解析用フェイル情報をそれぞれ作成するステップと、
前記故障解析装置が、前記故障解析用テストデータ及び前記故障解析用フェイル情報を用いて前記半導体集積回路の故障箇所を解析するステップ
とを含むことを特徴とする故障解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234204A JP4559930B2 (ja) | 2005-08-12 | 2005-08-12 | 故障解析システム、故障解析情報処理装置及び故障解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234204A JP4559930B2 (ja) | 2005-08-12 | 2005-08-12 | 故障解析システム、故障解析情報処理装置及び故障解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007047109A JP2007047109A (ja) | 2007-02-22 |
JP4559930B2 true JP4559930B2 (ja) | 2010-10-13 |
Family
ID=37850040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005234204A Expired - Fee Related JP4559930B2 (ja) | 2005-08-12 | 2005-08-12 | 故障解析システム、故障解析情報処理装置及び故障解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4559930B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010203937A (ja) | 2009-03-04 | 2010-09-16 | Sony Corp | テスト装置、テスト方法、およびプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11142482A (ja) * | 1997-11-13 | 1999-05-28 | Fujitsu Ltd | タイミング故障診断方法及び装置 |
JP2000223545A (ja) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | IddQ不良箇所特定方法及びIddQ不良箇所特定装置 |
JP2001166001A (ja) * | 1999-12-06 | 2001-06-22 | Fujitsu Ltd | ショート故障解析方法 |
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2003303746A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム |
JP2004340789A (ja) * | 2003-05-16 | 2004-12-02 | Toshiba Microelectronics Corp | 集積回路試験システム |
-
2005
- 2005-08-12 JP JP2005234204A patent/JP4559930B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11142482A (ja) * | 1997-11-13 | 1999-05-28 | Fujitsu Ltd | タイミング故障診断方法及び装置 |
JP2000223545A (ja) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | IddQ不良箇所特定方法及びIddQ不良箇所特定装置 |
JP2001166001A (ja) * | 1999-12-06 | 2001-06-22 | Fujitsu Ltd | ショート故障解析方法 |
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2003303746A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム |
JP2004340789A (ja) * | 2003-05-16 | 2004-12-02 | Toshiba Microelectronics Corp | 集積回路試験システム |
Also Published As
Publication number | Publication date |
---|---|
JP2007047109A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7478028B2 (en) | Method for automatically searching for functional defects in a description of a circuit | |
CN115202947B (zh) | 基于调试接口的芯片测试向量生成方法 | |
US7596731B1 (en) | Test time reduction algorithm | |
US7490307B2 (en) | Automatic generating of timing constraints for the validation/signoff of test structures | |
US5570376A (en) | Method and apparatus for identifying faults within a system | |
JP2005292144A (ja) | 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置 | |
US7139949B1 (en) | Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information | |
US20140372083A1 (en) | Derived restrictions in a combinatorial model | |
CN109446586B (zh) | 一种高效通用芯片测试系统 | |
JP2004240753A (ja) | 設計検証システム、設計検証方法及び設計検証プログラム | |
JP2006010351A (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
CN112444731A (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
CN115656792A (zh) | 芯片可测性设计的测试方法及测试平台 | |
US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
US6941243B1 (en) | Using conversion of high level descriptive hardware language into low level testing language format for building and testing complex computer products with contract manufacturers without proprietary information | |
CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
US20050022155A1 (en) | Process and apparatus for abstracting IC design files | |
CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
Damljanovic et al. | Post-silicon validation of IEEE 1687 reconfigurable scan networks | |
CN115684895B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
JP4559930B2 (ja) | 故障解析システム、故障解析情報処理装置及び故障解析方法 | |
US20030149915A1 (en) | Testability analysis system and method, and design for testability system and method | |
US6760904B1 (en) | Apparatus and methods for translating test vectors | |
CN115656791A (zh) | 芯片可测性设计的测试方法及测试平台 | |
US7055135B2 (en) | Method for debugging an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |