JP2022013885A - 試験測定システム及び被試験デバイス分析方法 - Google Patents

Abstract

【課題】新しい被試験デバイスの設計を、より短時間で行えるようにする。【解決手段】サーバ２１２は、ネットワーク２０４上の複数の試験測定装置２０２から、被試験デバイス（ＤＵＴ）２２２の電気的マージン試験の結果、試験システム２２４の構成要素に関する情報等のデータを受けて、その記憶装置内にデータベースを構築する。ユーザが、新しいＤＵＴ２２２を試験すると、サーバ２１２は、その試験結果を受けて、過去の類似するＤＵＴ２２２のデータと比較して分析し、新しいＤＵＴ２２２の健全性スコアを回答する。【選択図】図２

Description

本開示技術は、試験測定システムに関するシステムや方法に関し、特に試験測定システムで実施された過去の試験に関連するデータに基づいて、新しい被試験デバイス（ＤＵＴ）を効果的に分析できる試験測定システムに関する。

電気電子デバイスの設計者及び製造業者は、電気電子デバイスが正常に機能することを確認するために、試験測定装置と適切な試験手順を必要とする。このような試験は、新しいデバイスを設計するエンジニアリング特性評価段階で行われ、例えば、デバイスの実際の電気性能をシミュレーションされた性能と比較して、デバイスが設計どおりに動作していることを確認する。

米国特許出願公開第２０２０／０２５０３６８号明細書 米国特許出願公開第２０２０／０２４９２７５号明細書 国際公開第２０２０／１６０４７７号

「BERTScope BSAシリーズ」の紹介サイト、テクトロニクス、［online］、［２０２１年６月２２日検索］、インターネット<https://jp.tek.com/bit-error-rate-tester/bertscope> 「Plugtest」の記事（英語版）、［オンライン］、［２０２１年６月２７日検索］、インターネット<https://en.wikipedia.org/wiki/Plugtest> 「Semiconductor intellectual property core」の記事（英語版）、「Vendors」の項で「Silicon Intellectual Property (SIP, Silicon IP) 」に言及、［オンライン］、［２０２１年６月２７日検索］、インターネット<https://en.wikipedia.org/wiki/Semiconductor_intellectual_property_core>

ユーザは、多くの場合、所定の基準と合致しているか（コンプライアンス）を試験するために、デバイスをビット・エラー・レート・テスタ（ＢＥＲＴ）又はベクトル・ネットワーク・アナライザ（ＶＮＡ）に接続して、デバイスの実際の電気的性能を試験する。しかし、このような試験をセットアップするのは、非常に高価であるだけでなく、かなりの量の手作業を必要とすることがある。新しいデバイスがコンプライアンス試験に合格しない場合は、デバイスを再設計し、試験を繰り返す必要がある。シミュレートした性能は試験に合格するにもかかわらず、実際のデバイスは試験に合格しないことがあり、ユーザは新しく設計されたデバイスのデバッグに時間を費やして、実際のデバイスがシミュレーションと異なる試験結果となる理由を明らかにする必要がある。

本開示技術は、これら及び他の従来技術の欠陥に対処するものである。

以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

実施例１は、試験測定システムであって、過去に１つ以上の被試験デバイスで実行された試験に関連する試験結果のデータベースを記憶するように構成されたメモリと、新しい被試験デバイスに関する新しい試験結果を受けるように構成された入力部と、記憶された試験結果に基づいて上記新しい試験結果を分析するように構成されたデータ分析部と、データ分析部からの分析に基づいて上記新しい被試験デバイスの健全性スコアを生成するように構成された健全性スコア生成部とを具えている。

実施例２は、実施例１の試験測定システムであって、上記新しい試験結果には、上記新しい被試験デバイスについての試験測定装置からの試験結果が含まれる。

実施例３は、実施例２の試験測定システムであって、上記試験測定装置は、マージン・テスタである。

実施例４は、実施例１から３のいずれかの試験測定システムであって、新しい試験結果には、個別のエンド・ユーザの試験システムの情報が含まれる。

実施例５は、実施例１から４のいずれかの試験測定システムであって、新しい試験結果には、シミュレーション・データが含まれる。

実施例６は、実施例１から５のいずれかの試験測定システムであって、健全性スコア生成部は、コンプライアンス試験の結果を生成するように更に構成される。

実施例７は、実施例１から６のいずれかの試験測定システムであって、記憶された試験結果には、少なくとも１つの過去の被試験デバイスの改訂（revision）データが含まれる。

実施例８は、実施例７の試験測定システムであって、上記データ分析部は、分析に基づいて新しい被試験デバイスのための改善提案を決定するよう更に構成され、上記健全性スコア生成部は、上記健全性スコアと共に上記改善提案を出力するよう更に構成されている。

実施例９は、新しい被試験デバイスを分析する方法であって、過去に１つ以上の被試験デバイスで実行された試験に関連する試験結果を記憶する処理と、新しい被試験デバイスに関する新しい試験結果を受ける処理と、記憶された試験結果に基づいて上記新しい試験結果を分析する処理と、分析に基づいて上記新しい被試験デバイスの健全性スコアを生成する処理とを具えている。

実施例１０は、実施例９の方法であって、上記新しい試験結果には、上記新しい被試験デバイスについての試験測定装置からの試験結果が含まれる。

実施例１１は、実施例１０の方法であって、上記試験測定装置は、マージン・テスタである。

実施例１２は、実施例９から１１のいずれかの方法であって、上記新しい試験結果には、個別のエンド・ユーザの試験システムの情報が含まれる。

実施例１３は、実施例９から１２のいずれかの方法であって、上記新しい試験結果には、シミュレーション・データが含まれる。

実施例１４は、実施例９から１３のいずれかの方法であって、分析に基づくコンプライアンス試験の結果を生成する処理を更に具えている。

実施例１５は、請求項９の方法であって、記憶された試験結果には、少なくとも１つの過去の被試験デバイスの改訂データが含まれる。

実施例１６は、実施例１５の方法であって、分析に基づいて新しい被試験デバイスのための改善提案を求める処理と、上記健全性スコアと共に上記改善提案を出力する処理とを更に具えている。

実施例１７は、コンピュータ・プログラムであって、試験測定システムの１つ以上のプロセッサによって実行されると、上記試験測定システムが、新しい被試験デバイスに関する新しい試験結果を受ける処理と、記憶された過去の１つ以上の被試験デバイスの試験結果に基づいて上記新しい試験結果を分析する処理と、分析に基づいて上記新しい被試験デバイスの健全性スコアを生成する処理とを実行する命令を含んでいる。

実施例１８は、実施例１７のコンピュータ・プログラムであって、上記新しい試験結果には、上記新しい被試験デバイスについての試験測定装置からの試験結果が含まれる。

実施例１９は、実施例１８のコンピュータ・プログラムであって、上記試験測定システム中の試験測定装置は、マージン・テスタである。

実施例２０は、実施例１７から１９のいずれかのコンピュータ・プログラムであって、上記新しい試験結果には、シミュレーション・データが含まれる。

本発明の実施形態の態様、特徴及び効果は、添付の図面を参照し、以下の実施形態の説明を読むことで明らかとなろう。

図１は、本開示技術の例によるマージン・テスタのブロック図である。 図２は、本開示技術の例による試験測定システムのブロック図である。 図３は、本開示技術の例による被試験デバイスを分析するためのフローチャートである。

マージン・テスタ（又はマージン試験測定システム）は、被試験デバイス（ＤＵＴ）について、高速電気信号の電気的マージン試験を実行できる試験測定装置である。マージン・テスタは、ＤＵＴの単一レーン又はマルチレーンの高速入出力リンクを確立して、送信方向又は受信方向のいずれか又は両方において、高速入出力リンクの単一のレーン又はマルチレーンの各レーンの電気的マージンを評価することができる。

本願出願人による特許文献１及び２は、ＤＵＴの高速電気信号の電気的マージン試験を実施するシステム及び方法を開示する。本願は、特許文献１及び２の内容が組み込まれているものとする。このようなマージン・テスタは、例えば、PCI Express のようなマルチレーン通信プロトコルを採用するＤＵＴを試験するのに、特に有用なことがある。

図１は、本開示技術の例による多数のインタフェース１０２を有するマージン・テスタ１００を示すブロック図である。多数のインタフェース１０２は、例えば、１本以上のケーブルを介して、少なくとも１つのテスト・フィクスチャに接続されるよう構成される。マージン・テスタ１００は、送信方向及び受信方向の一方又は両方について、ＤＵＴのマルチレーン高速Ｉ/Ｏリンクの電気的マージンを評価する。

マージン・テスタ１００には、コントローラ１０４と、関連するメモリ１０６がある。メモリ１０６は、コントローラ１０４が読み取り、使用又は実行して、本願に記載される機能を実行する命令やその他のデータを記憶できる。マージン・テスタ１００には、ある数のレーンがあり、これらは、コントローラ１０４の制御下で、マージン試験を実施するために、インタフェース１０２を介して標準的なテスト・フィクスチャ、ケーブル又はアダプタに接続されても良い。マージン・テスタ１００には、インターフェイス１０２に接続された送信機や受信機（図示せず）がある。

コントローラ１０４は、マージン・テスタ１００の送信機において、送信する信号にジッタを注入するなど、アイ・パターンのアイ幅の開口を減少させる何らかの処理を行った上で、単一レーン又はマルチレーンの高速入出力（Ｉ/Ｏ）リンクの電気的マージンを評価するように構成されていても良い。このとき、ジッタの注入は、単一レーン又はマルチレーンの高速入出力（Ｉ/Ｏ）リンクの全てのレーンに対して同時に行われても良いし、これらレーン毎に独立して行っても良く、これらを選択的に実行しても良い。また、コントローラ１０４は、マージン・テスタ１００の送信機において、送信する信号にノイズを注入するなど、アイ・パターンのアイ高さの開口を減少させる何らかの処理を行った上で、単一レーン又はマルチレーンの高速入出力（Ｉ/Ｏ）リンクの電気的マージンを評価するように構成されていても良い。このとき、ノイズの注入は、単一レーン又はマルチレーンの高速入出力（Ｉ/Ｏ）リンクの全てのレーンに対して同時に行われても良いし、これらレーン毎に独立して行っても良く、これらを選択的に実行しても良い。

マージン・テスタ１００は、複数のプロトコルをサポートすることができ、マージン・テスタ１００のコントローラ１０４の構成は、異なるプロトコルのレーンと、ホスト／デバイスの機能（role:役割）を構成するためのオプションを含んでいる。また、マージン・テスタ１００は、テスト・フィクスチャにケーブル接続することで、アドイン・カードを試験するために使用することもできる。こうしたテスト・フィクスチャとしては、例えば、アドイン・カード試験用の標準の PCI Expressコンプライアンス・ベース・ボード（CBB）がある。

電気的マージンの評価中、コントローラ１０４は、ＤＵＴの測定された電気的マージンと、期待される電気的マージンとを比較できる。ＤＵＴが、最小限の準拠（コンプライアンス）をしていると見なされるためには、一定のマージンを超える必要がある。ただし、超過する必要のあるマージンは、マージン・テスタと、マージン・テスタとＤＵＴの間に取り付けられたアダプタやアクセサリ（ケーブル、コネクタ等）の影響によって変化する。

コントローラ１０４は、また、メモリ１０６に結合されても良く、このとき、メモリ１０６は、コントローラ１０４が読み取り、使用又は実行して、本願に記載されている機能を実行するための命令や他のデータを記憶していても良い。例えば、メモリ１０６が、マージン・テスタ１００の識別子（identifier）１０８を記憶していても良い。識別子１０８は、限定するものではないが、例えば、マージン・テスタ１００のシリアル番号など、何らかのユニークな（一意に定まる）識別子であっても良い。また、メモリ１０６は、ＤＵＴの期待されるマージンを記憶していても良い。

マージン・テスタ１００のインタフェース１０２は、高速差動信号夫々用に、標準的な同軸のコネクタ及びケーブルを有していても良いし、別の様々な実施形態では、ケーブル数を最小限に抑え、あるＤＵＴから別のＤＵＴへの切り替えをより効率的に行えるように特別に設計した（カスタマイズした）高密度のコネクタ及びフィクスチャを有していても良い。マージン・テスタ１００をＤＵＴに接続するのに、例えば、ＤＵＴの特定のメカ的なフォーム・ファクタ（典型的には、マザーボードの規格。また、広く、筐体や部品の形状や寸法、端子の配置などの物理的な仕様や規格）に接続するための高密度コネクタ・アダプタを使用しても良い。特定のメカ的なフォーム・ファクタの例としては、特定のタイプの PCI Express マザーボード・スロットがある。即ち、このアダプタは、その一端部が、マージン・テスタ１００のインタフェース１０２に接続するのに利用され、他端部は、特定のタイプのPCI Expressマザーボード・スロットに接続するのに利用されても良い。高密度アダプタは、８つ以上の接続ポイントを持つ任意のアダプタであっても良い。

図１で説明したマージン・テスタ１００は、本開示技術の様々な例を説明するために使用されているが、当業者であればわかるように、本開示技術の例は、マージン・テスタ１００に限らず、限定するものではないが、例えば、オシロスコープ、ビット・エラー・レート・テスタ、ベクトル・ネットワーク・アナライザのような任意の試験測定装置に応用されても良い。

図２は、本開示技術の例による例示的な試験測定システム２００のブロック図を示す。図２の例示的な試験測定システム２００では、１つ以上の試験測定装置２０２を、それぞれ通信リンク２０６及び２０８によって、ネットワーク２０４を通して接続できる。通信リンク２０６及び２０８は、ポート２１０を介して試験測定装置２０２に接続されても良い。通信リンク２０６及び２０８は、有線接続又は無線接続であっても良い。

試験測定装置２０２は、サーバ２１２に接続できる。サーバ２１２は、試験測定装置２０２を所有するエンティティ（Entity：企業、法人など）が所有する独自のサーバであっても良いし、又は、エンティティがアカウントを持っているか、さもなくば、アクセスを許可されているクラウド・サーバであっても良い。サーバ２１２は、データベースを記憶するメモリ（大容量記憶装置）を有していても良いし、又は、データを記憶したデータベースを有するメモリにアクセスできても良い。サーバ２１２は、ネットワーク２０４を介して、通信ライン２１４によって、他の試験測定装置２０２に接続されても良い。サーバ２１２は、データ分析部（データ・アナライザ）を有しても良く、これは、任意の既知のプロセッサ又はハードウエアとソフトウェアの任意の組み合わせで実現されても良く、サーバ２１２のメモリのデータベース内に記憶されたデータに基づいて、新たに受信したデータを分析する。サーバ２１２は、また、以下で詳述する健全性スコア（health score）生成部を有していても良く、これも、任意の既知のプロセッサ又はハードウエアとソフトウェアの任意の組み合わせで実現されても良い。サーバ２１２での分析結果や健全性スコアの情報は、ネットワーク２０４を介して各試験測定装置２０２に送られ、そのディスプレイ上でユーザに表示されても良い。

試験測定装置２０２は、プロセッサ２１６及びメモリ２１８に加えて、ディスプレイ、アナログ・デジタル・コンバータ等の他のハードウェア・コンポーネントを有しても良い。試験測定装置２０２は、ユーザからのコマンド、選択又はその他の入力を受けるためのユーザ・インタフェース２２０を有しても良い。また、図示するように、試験測定装置２０２は、被試験デバイス（ＤＵＴ）２２２に接続されても良い。試験測定装置２０２、被試験デバイス（ＤＵＴ）２２２、これらを接続するコネクタ、ケーブル等のアクセサリ等（必要に応じて、フィクスチャなど）は、ここでは、個別のエンド・ユーザの試験システム２２４を構成する。試験システム２２４は、仮にネットワーク２０４に接続されない状態であっても、ユーザが、ＤＵＴ２２２の試験を実施可能ではあるが、ネットワーク２０４に接続することによって、本願発明による大きな利益を得ることができる。なお、図２では、試験測定装置２０２（又は個別の試験システム２２４）を２個のみ示しているが、これは例に過ぎず、全世界に散らばる極めて多数の試験測定装置２０２が、ネットワーク２０４上に存在していても良い。これによって、サーバ２１２は、極めて多数の試験測定装置２０２からのデータを受けて、膨大な数のデータから構成されるビック・データを含むデータベースを形成しても良い。

サーバ２１２がアクセス可能なデータベースは、数百個、数千個、場合によっては、数百万個にも及ぶような、多数の異なるベンダから入手可能な半導体製品（ＩＰコア（intellectual property core：半導体回路情報）など、ハードウエアを伴わないものも含む。以下、同様）、マザーボード及びアドイン・カードと、多数の異なるベンダから入手可能なマージン・テスタ１００、ビット・エラー・レート・テスタ、オシロスコープ、ベクトル・ネットワーク・アナライザのような様々な試験測定装置と間の多数の異なる組み合わせから得られた試験結果を保有している。試験結果には、２０２０年９月２１日に出願された米国特許仮出願第６３/０８１,２６５号に開示されるようなシミュレーションされたデータ又は予測データが含まれても良い（なお、米国特許仮出願第６３/０８１,２６５号は、本願に組み込まれるものとする）。いくつかの例では、データベースが、オプト・イン（原則禁止だが、許可があればアクセス可能）であるか、又は、オープン・ソース（誰もがアクセス可能）としても良く、これによって、試験測定装置２０２によってＤＵＴ２２２について試験が行われるときに、試験結果に加えて、ＤＵＴ２２２の形式、具体的な試験測定装置２０２の情報、使用されるアクセサリ（コネクタ、ケーブルなど）の情報のような試験に関連する個別のエンド・ユーザの試験システム２２４の情報が、サーバ２１２に送られて、メモリ（大容量記憶装置）のデータベース中に記憶されても良い。また、メモリのデータベースは、特に試験されたＤＵＴの設計改訂（revision）データと、設計の各改訂で行われた変更とについての時系列データを有していても良い。

図３は、本開示技術の例によるフローチャートを示す。工程３００では、ＤＵＴに関する情報はもちろん、個別の試験システム２２４の情報を求めるか又は収集しても良い。例えば、そのような試験システム２２４の情報としては、試験測定装置２０２の形式や識別子、使用されるアクセサリ（ケーブル、コネクタなど）、ＤＵＴ２２２に関連する情報（例えば、製品情報、使用されているＩＰコア（半導体回路情報）、マザーボード、ＤＵＴ２２２で使用されるアドイン・カードなどについての情報）などがあっても良い。

こうした情報は、多数の方法によって収集できる。例えば、ユーザ・インタフェース２２０からのユーザの入力情報によって収集しても良いし、ＤＵＴ２２２の写真のような画像に基づいて求めても良い。加えて、又は、これに代えて、ＤＵＴ２２２からの電気信号を用いて情報を収集しても良い。

工程３０２では、ＤＵＴ２２２について試験を行って、試験結果を得ても良い。試験結果と、工程３００における個別の試験システム２２４の情報は、分析のためにサーバ２１２に送られても良い。試験結果と試験システム２２４の情報は、ネットワーク２０４を介して送信されても良いし、又は、有線若しくは無線接続によってサーバ２１２に直接送信されても良い。いくつかの例では、試験結果は、試験測定装置２０２からのものではなく、シミュレーション・プログラムの結果であっても良い。このような場合、試験システム２２４の情報には、シミュレーションに関する情報のみが含まれる。

工程３０４では、サーバ２１２は、工程３００における試験システム２２４の情報と、工程３０２における試験結果とを分析する。次いで、工程３０６において、サーバ２１２は、工程３０４における分析に基づいて健全性スコア（health score）を生成しても良い。工程３０４におけるデータの分析には、試験システム２２４の情報や試験結果が、メモリのデータベースに格納されているデータと、どのように関連するかを決定することが含まれる。例えば、サーバ２１２は、あるＩＰコア（シリコンＩＰ）を用いて構築された類似する製品ファミリーを認識し、これら製品ファミリーの試験結果を、そのＩＰコアを用いた半導体製品のデータに対して比較しても良い。また、工程３０４における分析には、例えば、アイ・パターンのアイ高さやアイ幅など、ＤＵＴの特定の試験項目を選択することも可能である。サーバ２１２は、アクセスしたメモリのデータベースから類似する複数の半導体製品又は類似する製品ファミリーを特定（識別）し、特定の期間に基づいて同じ特定の試験項目について、これらの製品の結果の傾向（トレンド）プロットを生成できる。

健全性スコアは、例えば、特定の試験項目を、コンプライアンス試験仕様と比較することによって生成できる。健全性スコアは、特定の試験項目が、コンプライアンス試験仕様に、どれだけ近い状態で満たされているかに基づいて生成される。例えば、特定のコンプライアンス試験仕様では、特定の高さ又は幅を満たすアイ高さ又はアイ幅を必要とすることがある。特定の試験項目がコンプライアンス試験仕様を満たさない場合は、低い健全性スコアが生成され、特定の試験項目がコンプライアンス試験仕様を超えた場合は、高い健全性スコアが生成される。ＤＵＴと、類似の半導体製品や製品ファミリーのトレンド・プロットは、健全性スコアと共に、ユーザに対して表示することができ、これにより、ユーザは、他の類似製品と比較して、ＤＵＴの設計を評価できる。つまり、健全性スコアは、ＤＵＴがコンプライアンス試験仕様を下回ったか、満たしているか、又は超過したかどうかを示すことができる。

健全性スコアは、ＤＵＴの健全性に関する信頼度スコア、ＤＵＴに関連する特定のパラメータについての合格（Pass）／不合格（Fail）データ、コンプライアンス試験結果を含んでいても良い。加えて、又は、これに代えて、分析には、データベースに記憶されている類似の製品ファミリーに加えられた変更によって、信頼度、合格／不合格、又はコンプライアンスのスコアの向上が生じたのか否かの判断も含まれる。類似する製品形式に関して、改訂（revision）データがメモリのデータベースに記憶されると、サーバ２１２は、ＤＵＴ２２２に関して、設計変更又は他のトラブル・シューティングのヒントを提案できる。例えば、サーバ２１２は、ケーブルなどの特定のアクセサリが摩耗していて、交換する必要があると判断できるので、ケーブルを交換して試験を再実行するようユーザに警告しても良い。加えて、又は、これに代えて、サーバ２１２は、ボードの特定のコンポーネントを（例えば、抵抗器を、異なるサイズのものに）変更すると、ＤＵＴ２２２に関するスコアが向上すると判断でき、その情報を試験測定装置２０２に出力できる。

例えば、設計者は、ある半導体製品やＩＰコアを選んで、新しいビデオ・カードを設計しても良い。設計者は、上述したマージン・テスタ１００を使用して、新しいビデオ・カードの初期バージョンを試験することができる。試験中に収集された電気的マージン・データは、サーバ２１２に送られても良い。

サーバ２１２は、ある１つの（又は類似する複数の）ＩＰコア又は半導体製品（ＩＣチップなど）に基づいて構築された類似のビデオ・カードに関するメモリのデータベース内のデータを特定し、既存のデータに基づいて設計者のデータを分析できる。類似のビデオ・カードのデータには、タイミング・データ、電気的データ、２次元のアイ・データなどが含まれても良い。サーバ２１２は、この新しいビデオ・カードの試験結果と、類似のＩＰコアに基づいて構築された別の類似のビデオ・カードの試験結果との両方に基づいて、設計の健全性に関する健全性スコアを出力できる。例えば、サーバ２１２は、新しいビデオ・カードの設計を、メモリのデータベース内にある既知のビデオ・カードのものと比較し、どのような違いがあるかと、それらの試験結果にどのような違いがあるかを明らかに（つまり、求めることが）できる。このデータに基づいて、サーバ２１２は、メモリのデータベースに記憶されている他のビデオ・カードと比較して、現在のビデオ・カードが同程度で動作しているか、又は、より良く動作しているかを判断できる。この情報に基づいて、サーバ２１２は、設計されたボードの健全性に関する信頼度スコアを生成できる。サーバ２１２は、また、特定のパラメータに関する合格／不合格データを出力できると共に、様々なコンプライアンス試験の結果を出力できる。

加えて、又は、これに代えて、サーバ２１２は、これら類似のビデオ・カードのスコア及び結果を改善した類似のビデオ・カードの設計の改訂情報を呼び出して、分類できる。これら設計の改訂情報に基づいて、サーバ２１２は、設計者に設計変更を推奨できる。例えば、サーバ２１２が、過去において、別の設計者が設計したビデオ・カードのレーン４に問題があったものの、その問題を解決した解決策が判明していたことを発見した場合、サーバ２１２は、現在のビデオ・カードにも同じ問題があるかもしれないと認識できるので、サーバ２１２が、次のように出力（例えば、ディスプレイで表示）しても良い。「設計は、レーン４が原因で、伝送側において PCIe gen ４のコンプライアンスに合格するのに失敗しました。ラインに別の抵抗ファミリーを追加することをお勧めします。」

プロトボード（protoboard：プロトタイプ基板、ブレッドボード）の複数回改訂したもの夫々を試験測定装置２０２で試験したり、各改訂の間に取られた処置／利点に関するデータをユーザが入力したりした時系列のデータを組み合わせることによって、サーバ２１２中のニューラル・ネットワークは、各プロトボードの異なるボード・レイアウトを、異なるリスク・レベルに分類するようにトレーニング（機械学習、後述）される。次いで、これは、物理的シミュレーション・ツールにフィードバックでき、これによって、設計者は、設計の初期段階で、欠陥を予測できる。更に、これによって、新しくシミュレーションされた設計を、メモリのデータベース中の既存のオプション参照用のデータと比較可能になる。

例えば、シミュレーションされた設計（デザイン）は、サーバ２１２に送られても良く、サーバ２１２は、類似する形式の設計を求めてメモリのデータベースを検索することができ、ＤＵＴに対して何らの試験も行うことなしに、設計の健全性に関する情報を提供できることがある。サーバ２１２がアクセスするメモリのデータベース内の相関するデータ、人による入力及びライフサイクル（寿命）データの組み合わせは、現在の単一使用モデルを超えて、シミュレーション・データの価値を劇的に増加させることがある。

本開示技術の例は、ユニバーサル（種々の規格に対応する）なコンプライアンス・ツールをも提供するものであり、これは、より迅速かつ安価なコンプライアンス試験を特に必要する者（例えば、仕様を作成する専門部会（special interest group）など）が、採用することもあろう。現在、ＤＵＴは、コンプライアンスの承認（スタンプ）を得るために、プラグ・フェスト（プラグ・テストとも呼ぶ。非特許文献２）、電源オン、その他のコンプライアンス・イベントに、そのＤＵＴを持って行っている。

しかし、サーバ２１２がアクセスするメモリ内のデータベースは、マルチ・ベンダのデータベースとすることができる。複数のボードや複数のアクセサリ（コネクタ、ケーブルなど）を多種多様に組み替えた場合の実際の試験において電気的マージンの情報（データ）を収集することにより、サーバ２１２が、仮想的なコンプライアンス・チェッカーとして機能できる可能性がある。本開示技術の例を用いて仮想コンプライアンス・チェッカーを構築するために、メモリのデータベースを、最初に、現在のガイドラインに従ったマージン・テスタ１００などからの試験結果から構築する。メモリのデータベース内に十分なデータが入ったら、ＤＵＴ２２２の変数の大多数を捕捉できるので、ＤＵＴ２２２の試験結果をデータベース内のデータと参照することで、コンプライアンスの承認（スタンプ）を与えることができる。

更に、デバイスに関する新世代のプロトコルが開発されたとき、本開示技術の例によれば、デバイスの設計に関する共通する問題の領域を示すことで、専門部会（ＳＩＧ：special interest group）が仕様書を作成する際の補助として利用できる。

特にマージン試験に関しては、半導体製品を製造する多くの企業が、半導体製品と共にパッケージ内にオン・ダイ（on-die：チップ上に直に集積された）電気的マージン・チェッカーを提供している。オン・ダイ電気的マージン・チェッカーは、標準（規格）試験のドキュメントと共に、マザーボード、グラフィックカードなど、様々な方法で半導体製品を展開する下流の企業の設計者（デザイナー）に与えられる。

設計者は、ＩＰコア（シリコンＩＰ）を使用した自分たちの製品の電気的な健全性を試験することが多く、その結果は、シリコンＩＰのプロバイダが提供する結果とは大きく異なる場合がある。シリコンＩＰのプロバイダは、ＩＰコアを使用した半導体製品が健全な電気的マージンで合格するはずだと言う一方で、ボードの設計者は、その製品は不合格で、使用できないと言う状況は、そんなに珍しいことではない。この不一致により、シリコンＩＰのプロバイダ（提供者）と設計者の間で問題が発生することがある。

シリコンＩＰプロバイダ（半導体製造業者も含む）と設計者は、共に、サーバ２１２がアクセスするメモリのデータベースに自分の設計（デザイン）情報と、試験方法や試験結果等の試験関連情報をアップロードできる。サーバ２１２は、シリコンＩＰプロバイダと設計者の双方からの情報をレビューでき、また、データベース内の他の情報にもアクセスできる。このデータを分析することにより、サーバ２１２は、シリコンＩＰ（ＩＰコア、半導体回路情報）又は設計されたボードのいずれかに関する設計上の問題を特定することができ、また、いくつかの例では、設計者によるどの変更が問題を引き起こしているかに関する情報と、考えられる修正案に関する情報とを提供できることもある。例えば、高速シリアル・データ分析では、信号の完全性（Integrity：インテグリティ）をすばやくチェックするのに、アイ・ダイアグラム（アイ・パターン）を使用することがあり、ほとんどの規格では、アイ高さとアイ幅に関するアイ・ダイアグラムの範囲を定義している。ＤＵＴのボードのチャンネル損失は、アイ高さに影響を与えることがある。このため、サーバ２１２が、アイ高さに問題があると気付くか又は判断した場合には、サーバ２１２は、ＤＵＴボードのチャンネル損失に関する設計上の問題があると判断できる。これに代えて、サーバ２１２は、ＩＰコア又は半導体回路情報に存在する問題に関する情報と、どのような変更で問題を修正できるかに関する情報を提供できるかもしれない。

いくつかの例では、サーバ２１２が、ニューラル・ネットワークを有し、これを利用した機械学習（machine learning）機能を有していても良く、これにより、サーバ２１２が、新しいレイアウトをコンピュータ演算処理による機械学習に基づいて設計することが可能になる。上述のように、サーバ２１２は、極めて多数の試験測定装置２０２からのデータに基づくビック・データを利用して、機械学習で必要となるトレーニングを実施することもできる。電力要件、サイズなどの達成基準（success）の定義は、サーバ２１２にアップロードすることができ、サーバ２１２は、この情報を使用して、ＤＵＴ２２２の問題をトラブル・シューティングするときに、ユーザのために新しいボード・レイアウトを有機的に（様々な関連データを考慮して）設計できる。

上述した工程３０４において、個別の試験システム２２４の情報が、コンポーネントの製造情報を含んでいても良い。すると、サーバ２１２は、全てのベンダーにわたるデータを比較し、構成要素又はコンポーネントの不良のバッチ（一群）を認識できる。すると、サーバ２１２は、他のＤＵＴ２２２で問題を引き起こした構成要素又はコンポーネントを取り替えるように、設計者に警告又は推奨を出力（ディスプレイで表示等）できる。

加えて、又は、これに代えて、いくつかの例では、サーバ２１２は、ＤＵＴ２２２の特定の部分が、オーバースペック（過剰に高性能）に設計されているかどうかを判断できる。例えば、サーバ２１２は、ＤＵＴ２２２のある部分が、過去一度も故障したことがないなど、問題が全く生じていないことを発見することがあり、この場合、サーバ２１２は、ＤＵＴ２２２のこれらの部分に対して、潜在的にオーバースペックに設計されているとしてフラグを立てても良い。サーバ２１２は、この情報を工程３０６で提供（表示等）し、より安価で、より小さく、より少ない電力を使用するなどといった代替部品の提案を提供（ディスプレイで表示等）できる。いくつかの例では、上述した例を用いて、サーバ２１２は、提案を提供する前に、設計変更したボードをシミュレートできることもある。提案等の提供には、シミュレーションの結果を含めることもできる。上述の説明では、試験測定装置２０２とは別に、独立してサーバ２１２が存在するという前提で説明しているが、これは例に過ぎず、試験測定装置２０２自身が、サーバ２１２として機能しても良い。

本開示技術の例によれば、新製品の設計に必要な時間と手作業の量を減らすことができる。本開示技術の例は、過去の被試験デバイスで実行された試験のデータを参照して被試験デバイスを分析することによって、従来は利用できなかった被試験デバイスに関する情報を提供することができる。これは、過去に類似の製品で作業した別の設計者において、うまく動作した設計へと設計者をガイドするのに役立つので、設計者による被試験デバイスの再作業の量又は再設計の量を減らすことができる。

本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。

コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Versatile Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。

開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。

加えて、本願の記述は、特定の特徴に言及している。本明細書、特許請求の範囲、要約及び図面に開示される全ての特徴と、開示される全ての方法又は処理における全ての工程は、互いに少なくとも一部分が排他的でない限り、任意に組み合わせても良い。本明細書、特許請求の範囲、要約及び図面に開示される特徴の夫々は、特に明記されていない限り、同じ、等価又は類似の目的に寄与する代替の特徴で置き換えても良い。

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。

１００ マージン・テスタ
１０２ インタフェース
１０４ コントローラ
１０６ メモリ
１０８ 識別子
２００ 試験測定システム
２０２ 試験測定装置
２０４ ネットワーク
２０６ 通信リンク
２０８ 通信リンク
２１０ ポート
２１２ サーバ
２１４ 通信ライン
２１６ プロセッサ
２１８ メモリ
２２０ ユーザ・インタフェース
２２２ 被試験デバイス（ＤＵＴ）
２２４ 個別の試験システム

Claims (12)

1. 過去に１つ以上の被試験デバイスで実行された試験に関連する試験結果のデータベースを記憶するように構成されたメモリと、
   新しい被試験デバイスに関する新しい試験結果を受けるように構成された入力部と、
   記憶された上記試験結果に基づいて上記新しい試験結果を分析するように構成されたデータ分析部と、
   該データ分析部での分析に基づいて上記新しい被試験デバイスの健全性スコアを生成するように構成された健全性スコア生成部と
   を具える試験測定システム。
2. 上記新しい試験結果が、試験システムの情報又はシミュレーション・データを含む請求項１の試験測定システム。
3. 上記健全性スコア生成部が、コンプライアンス試験の結果を生成するように更に構成される請求項１又は２の試験測定システム。
4. 記憶された上記試験結果が、少なくとも１つの過去の被試験デバイスの改訂データを含む請求項１から３のいずれかの試験測定システム。
5. 上記データ分析部は、分析に基づいて上記新しい被試験デバイスのための改善提案を決定するよう更に構成され、
   上記健全性スコア生成部は、上記健全性スコアと共に上記改善提案を出力するよう更に構成される請求項１から４のいずれかの試験測定システム。
6. 過去に１つ以上の被試験デバイスで実行された試験に関連する試験結果を記憶する処理と、
   新しい被試験デバイスに関する新しい試験結果を受ける処理と、
   記憶された上記試験結果に基づいて上記新しい試験結果を分析する処理と、
   分析に基づいて上記新しい被試験デバイスの健全性スコアを生成する処理と
   を具える新しい被試験デバイスを分析する方法。
7. 上記新しい試験結果が、試験システムの情報又はシミュレーション・データを含む請求項６の新しい被試験デバイスを分析する方法。
8. 分析に基づくコンプライアンス試験の結果を生成する処理を更に具える請求項６又は７の新しい被試験デバイスを分析する方法。
9. 記憶された試験結果が、少なくとも１つの過去の被試験デバイスの改訂データを含む請求項６から８のいずれかの新しい被試験デバイスを分析する方法。
10. 分析に基づいて上記新しい被試験デバイスのための改善提案を求める処理と、
    上記健全性スコアと共に上記改善提案を出力する処理と
    を更に具える請求項９の新しい被試験デバイスを分析する方法。
11. 過去に１つ以上の上記被試験デバイスで実行された上記試験に関連する試験結果を記憶する処理が、上記被試験デバイスの試験で使用された過去の試験システムの情報を記憶する処理を有し、
    上記新しい被試験デバイスに関する上記新しい試験結果を受ける処理が、上記新しい試験結果と共に、上記新しい被試験デバイスを試験するのに利用した新しい試験システムの情報を受ける処理を有し、
    分析に基づいて上記新しい被試験デバイスの健全性スコアを生成する処理が、記憶された上記過去の試験システムの情報の中から、上記新しい試験システムに類似する試験システムを特定する処理と、上記類似する試験システムの試験結果と上記新しい試験結果との比較に基づいて、上記健全性スコアを生成する処理とを有する請求項６の新しい被試験デバイスを分析する方法。
12. コンピュータ・プログラムであって、試験測定システムの１つ以上のプロセッサによって実行されると、上記試験測定システムが、請求項６から１１のいずれかの方法を実行する命令を含むコンピュータ・プログラム。

Images