CN113868066A - 用于分析被测设备的测试和测量系统 - Google Patents

用于分析被测设备的测试和测量系统 Download PDF

Info

Publication number
CN113868066A
CN113868066A CN202110733579.2A CN202110733579A CN113868066A CN 113868066 A CN113868066 A CN 113868066A CN 202110733579 A CN202110733579 A CN 202110733579A CN 113868066 A CN113868066 A CN 113868066A
Authority
CN
China
Prior art keywords
test
new
device under
under test
test results
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110733579.2A
Other languages
English (en)
Inventor
S·J·斯特里克林
D·S·弗雷利奇
M·L·鲍德温
J·桑
陈霖永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of CN113868066A publication Critical patent/CN113868066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

用于分析被测设备的测试和测量系统。一种用于分析被测设备的测试和测量系统,包括:数据库,其被配置成存储与用一个或多个先前被测设备执行的测试相关的测试结果;接收器,用于接收关于新的被测设备的新的测试结果;数据分析仪,其被配置成基于存储的测试结果来分析新的测试结果;以及健康分数生成器,其被配置成基于来自数据分析仪的分析针对新的被测设备生成健康分数。

Description

用于分析被测设备的测试和测量系统
优先权
本公开要求于2020年6月30日提交的题为“BIG SILICON DATA ANDCOORDINATION”的美国临时申请第63/046,595号的权益,该美国临时申请通过引用被整体地并入本文中。
技术领域
本公开涉及与测试和测量系统相关的系统和方法,并且特别地涉及可以基于与由测试和测量系统执行的其他测试相关的数据来分析被测设备(DUT)的测试和测量系统。
背景技术
电气设备的设计者和制造商需要测试和测量仪器以及适当的测试程序来确保电气设备正常运转。这样的测试可以在设计新设备的工程表征阶段进行,以例如将设备的实际电气性能与模拟性能进行比较,以确保设备按设计运行(perform)。
通常,为了测试符合性(compliance),用户将把设备连接到比特误码率测试仪(BERT)和/或矢量网络分析仪(VNA)以测试设备的实际电气性能。然而,这样的测试设置不仅可能是非常昂贵的,而且还可能花费大量的人工劳动(manual labor)。如果新设备最终未通过测试,则必须重新设计设备并重复测试。有时,即使模拟性能通过了测试,设备也可能未通过测试,并且用户必须花时间调试他们的新设计的设备,以确定实际设备测试为什么与模拟不同。
本公开的示例解决了现有技术的这些和其他缺陷。
附图说明
根据参考附图的示例的以下描述,本公开的示例的方面、特征和优点将变得显而易见,在附图中:
图1是根据本公开的一些示例的裕度测试仪(margin tester)的框图。
图2是根据本公开的一些示例的测试和测量系统的框图。
图3是根据本公开的一些示例的用于分析被测设备的流程图。
描述
裕度测试仪或系统是测试和测量仪器,其可以对DUT执行高速电气裕度测试。裕度测试仪可以建立DUT的单通道或多通道高速输入/输出链路,以评估单通道或多通道高速输入/输出链路的每个通道在发射方向或接收方向中的任何一个或两者上的电气裕度。
各自2020年1月31日提交的美国专利申请第16/778,249号和美国专利申请第16/778,262号公开了用于对DUT执行高速电气裕度测试的系统和方法,所述美国专利申请中的每个都通过引用被整体地并入。这样的裕度测试仪对于测试采用多通道通信协议(诸如例如外围组件互连(PCI)快速)的DUT可能是特别有用的。
图1是图示根据本公开的示例的具有多个接口102的裕度测试仪100的框图,该接口102被配置成例如经由一根或多根线缆被连接到至少一个测试固定装置,以评估DUT的多通道高速I/O链路在发射和接收方向中的任何一个或两个方向上的电气裕度。
裕度测试仪100包括控制器104和相关联的存储器106,存储器106可以存储控制器104可以读取、使用和/或执行以执行本文中描述的功能的指令和其他数据。裕度测试仪100可以包括一些数量的通道,所述通道可以经由接口102被连接(例如,线缆连接)到标准测试固定装置、线缆或适配器,以在控制器104的控制下执行裕度测试。裕度测试仪100包括连接到接口102的发射器和/或接收器(未示出)。
控制器104可以被配置成通过至少被配置成通过在裕度测试发射器上注入抖动(或实现其他眼宽开度减小方法)来注入眼宽开度(eye width opening)的减小,来评估单通道或多通道高速输入/输出(I/O)链路的电气裕度,抖动的注入可被选择为同时在单通道或多通道高速I/O链路的所有通道上应用,或者在单通道或多通道高速I/O链路的每个通道上独立地应用。此外,控制器104可以被配置成通过至少被配置成通过在裕度测试仪100发射器上注入噪声(或实现其他眼高开度减小方法)来注入眼高开度的减小,来评估单通道或多通道高速I/O链路的电气裕度,噪声的注入可被选择为同时在单通道或多通道高速I/O链路的所有通道上应用,或者在单通道或多通道高速I/O链路的每个通道上独立地应用。
裕度测试仪100可以支持多种协议,并且裕度测试仪100的控制器104的配置包括用于针对不同协议和主机/设备角色配置通道的选项。裕度测试仪100还可以被用于通过线缆连接到测试固定装置来测试附加卡(add-in cards),包括用于测试附加卡的标准PCI快速符合性基板(CBB)。
在评估电气裕度期间,控制器104可以将DUT的测量电气裕度与预期电气裕度进行比较。DUT可能需要超过一定的裕度来被认为是最低限度地符合(minimally compliant)。然而,需要超过的裕度可能基于裕度测试仪以及附接在裕度测试仪和DUT之间的任何适配器或附件的影响而变化。
控制器104还可以被耦合到存储器106,存储器106可以存储控制器104可以读取、使用和/或执行以执行本文中描述的功能的指令和其他数据。例如,存储器106可以存储裕度测试仪100的标识符108。标识符108可以是任何唯一的标识符,诸如但不限于裕度测试仪100的序列号。存储器106还可以存储针对DUT的任何预期裕度。
裕度测试仪100的接口102可以包括用于每个高速差分信号的标准同轴连接器和线缆,或者在各种其他实施例中,包括定制的高密度连接器和固定装置,以最小化线缆计数,并使得从一个DUT切换到另一个DUT更加高效。例如,要连接到DUT的特定机械形状因子(mechanical form-factor)的高密度连接器适配器可以被用于将裕度测试仪100连接到DUT。特定机械形状因子的示例可以是特定类型的PCI快速主板插槽。也就是说,适配器可以具有连接到裕度测试仪100的接口102的一端和是特定类型的PCI快速主板插槽的另一端。高密度适配器可以是具有八个或更多连接点的任何适配器。
虽然图1中讨论的裕度测试仪100被用于描述本公开的各种示例,但是如将被本领域技术人员所理解的,本公开的示例不限于裕度测试仪100,并且可以适用于任何测试和测量仪器,诸如但不限于示波器、误码率测试仪、矢量网络分析仪等。
图2图示了根据本公开的一些示例的示例系统200的框图。在图2的示例系统200中,可以分别通过通信链路206和208通过网络204连接一个或多个测试和测量仪器202。通信链路206和208可以通过端口210连接到仪器202。通信链路206和208可以是有线或无线连接。
测试和测量仪器202可以连接到服务器212。服务器212可以是由拥有仪器202的实体所拥有的专有服务器,或者可以是该实体在其上具有账户或以其他方式具有对其的许可访问权的云服务器。服务器212可以具有存储数据库的存储器,或者可以访问具有存储数据的数据库的存储器。服务器212可以通过连接214通过网络204连接到其他仪器202。服务器212可以具有数据分析仪,其可以是任何已知的处理器,以基于存储在服务器212的存储器的数据库中的数据来分析新接收的数据。服务器212还可以包括健康分数生成器,如下面更详细讨论的那样。
仪器202可以具有处理器216和存储器218,以及其他硬件组件,诸如显示器、模数转换器等。仪器202可以具有用于从用户接收命令、选择或其他输入的用户接口220。此外,如所示,仪器202可以被连接到DUT 222。
对服务器212而言可访问的数据库可以包括来自借助不同测试和测量仪器的硅产品、主板和附加卡的大量(诸如数百、数千或最终数百万等)的不同组合的测试结果,所述测试和测量仪器诸如来自尽可能多的不同供应商的裕度测试仪100、比特误码率测试仪、示波器、矢量网络分析仪等。测试结果还可以包括模拟或预测数据,诸如在2020年9月21日提交的题为“MARGIN TEST DATA TAGGING AND PREDICTIVE EXPECTED MARGINS”的美国临时申请第63/081,265号中讨论的那样,该美国临时申请的公开内容通过引用被整体地并入本文中。在一些示例中,数据库可以是选择加入(be opt in)或开源的,使得当由测试和测量仪器202在DUT 222上执行测试时,与测试相关的信息,诸如DUT 222类型、特定测试和测量仪器202、使用的任何配件等,以及测试结果可以被传输到服务器212以被存储在存储器数据库中。存储器数据库还可以包括针对特别测试的DUT的设计修订数据的时间数据以及在每个设计修订中所做的改变。
图3图示了根据本公开的一些示例的流程图。在操作300中,可以确定或收集测试系统信息以及关于DUT的信息。例如,这样的信息可以包括测试和测量仪器202类型和/或标识符、使用的附件和关于DUT 222的信息,诸如关于在DUT 222中使用的任何硅产品、主板或附加卡的信息。
可以以任何数量的方式收集信息。例如,信息可以从用户输入220收集或可以基于DUT 222的图像(诸如照片)来确定。附加地或替代地,可以使用来自DUT 222的电气信号来收集信息。
在操作302中,可以用DUT 222执行测试以生成测试结果。来自操作300的测试结果和测试系统信息可以被发送到服务器212以用于分析。测试结果和测试系统信息可以通过网络204发送或者可以通过有线或无线连接被直接发送到服务器212。在一些示例中,测试结果可能不是来自测试和测量仪器202,而是可能是来自模拟程序的结果。在这样的情况下,测试系统信息将仅包括关于模拟的信息。
在操作304中,服务器212可以分析操作300中的测试系统信息和操作302中的测试结果,并基于操作304中的分析生成健康分数。操作304中的数据的分析可以包括确定测试系统信息和/或测试结果如何与被存储在存储器数据库内的数据相关。例如,服务器212可以识别由相似硅产品构建的相似产品系列并将测试结果与该数据进行比较。操作304中的分析还可以包括例如从DUT选择特定的测试项目,诸如眼高或眼宽。服务器212可以从由服务器212访问的存储器数据库标识类似的硅产品或产品系列,并基于特定时间段生成它们对相同特定测试项目的结果的趋势图。
例如,可以通过将特定测试项目与符合性测试规范进行比较来生成健康分数。基于特定测试项目有多接近地满足符合性测试规范来生成健康分数。例如,特定的符合性测试规范可能需要满足或超过特定高度或宽度的眼高或眼宽。如果特定测试项目不满足符合性测试规范,则生成较低的健康分数,而如果特定测试项目超过符合性测试规范,则生成较高的健康分数。还可以向用户显示DUT和类似硅产品或产品系列的趋势图以及健康分数,以便用户可以评估与其他类似产品相比的DUT设计。也就是说,健康分数可以指示DUT是否低于、满足或超过符合性测试规范。
健康分数可以包括关于DUT的健康状况的置信度分数、关于与DUT相关的特定参数的通过/失败数据和/或符合性测试结果。附加地或替代地,该分析可以包括确定在存储在数据库中的类似产品系列中所做的任何改变是否导致提高的置信度、通过/失败或符合性分数。如果针对类似产品类型的修订数据被存储在存储器数据库中,则服务器212可以建议针对DUT 222的设计改变或其他故障排除提示。例如,服务器212可以确定诸如线缆的某个附件被磨损并且应该被替换,并且可以警告用户更换(change out)线缆并重新运行测试。附加地或替代地,服务器212可以确定改变板的特定组件(诸如不同大小的电阻器)可以导致提高的DUT 222的分数并且将该信息输出到测试和测量仪器202。
例如,设计者可能采用硅产品并设计新的视频卡。设计者可以使用上面讨论的裕度测试仪100来测试新视频卡的早期版本。在测试期间收集的电气裕度数据可以被发送到服务器212。
服务器212可以识别针对在相似硅产品上构建的相似视频卡的存储器数据库中的数据,并且可以基于现有数据分析设计者数据。针对类似视频卡的数据可以包括定时数据、电气数据、二维眼数据等。服务器212可以基于测试结果和构建在类似硅产品上的其他类似视频卡的测试结果两者来输出关于设计的健康状况的健康分数。例如,服务器212可以将新视频卡的设计与存储器数据库中的已知视频卡进行比较,并且可以确定任何差异以及测试结果之间的差异。基于该数据,服务器212可以确定当前视频卡是否运行与存储在存储器数据库中的其他视频卡一样好还是比存储在存储器数据库中的其他视频卡更好。基于该信息,服务器212可以生成关于所设计的板的健康状况的置信度分数。服务器212还可以输出关于特定参数的通过/失败数据和任何符合性测试的结果。
附加地或替代地,服务器212可以重新调用(recall)针对类似视频卡的设计的修订并对其分类,这提高了那些类似视频卡的分数和结果。基于那些设计修订,服务器212可以向设计者建议设计改变。例如,如果服务器212发现其他设计者对他们设计的视频卡的通道4有问题,但是找到了解决该问题的解决方案,则服务器212可以识别当前视频卡可能具有相同的问题,并且服务器212可以输出:“由于通道4,设计未能在传输侧上通过PCIe gen4符合性。我们建议将不同的电阻器系列添加到线路。”
通过具有时间数据的混合,诸如用测试和测量仪器202测试每个原型板(protoboard)修订,以及具有关于每个修订之间采取的步骤/益处的用户输入数据,服务器212中的神经网络可以被训练以将针对每个原型板的不同板布局划分成不同的风险等级。然后,这可以被反馈回到物理模拟工具中,这可以允许设计者在他们的设计中更早地预料缺陷。此外,它可以允许新的模拟设计与现有选项参考的存储器数据库中的数据进行比较。
例如,模拟设计可以被发送到服务器212,并且服务器212可以搜索存储器数据库以找到相似类型设计,并且甚至在没有对DUT执行任何测试的情况下可以能够提供关于设计的健康状况的信息。由服务器212访问的存储器数据库内的相关数据、人类输入和生命周期数据的混合可以显著增加模拟数据相对于当前单次使用模型的价值。
本公开的示例还可以提供通用的符合性工具,所述符合性工具可以被特殊利益集团(special interest groups)采用以进行更快和更便宜的符合性测试。当前,DUT被带到(take to)符合性事件,诸如插头测试(plug fest)、通电或其他符合性事件,以接收针对DUT的符合性标记。
然而,在存储器中由服务器212访问的数据库可以是多供应商数据库。通过收集针对板和/或附件的多个排列(permutation)的实际测试裕度,服务器212可以充当虚拟符合性检查器(checker)。为了使用本公开的示例来构建虚拟符合性检查器,首先根据测试结果来构建存储器数据库,诸如按照当前指南根据裕度测试仪100来构建存储器数据库。一旦存储器数据库中有足够的数据,捕获(catch)DUT 222中的大多数变量使得可以通过参考来自DUT 222的测试结果和数据库中的数据来给出符合性标记,这就是可能的。
此外,随着开发针对设备的新一代协议,本公开的示例可以被用于通过指示针对设备的设计的常见问题区域来协助为特殊利益集团编写规范。
特别是关于裕度测试,生产硅产品的许多公司在关于硅产品的封装中提供管芯上(on die)电气裕度检查器。将单管芯电气裕度检查器以及标准测试文档给予下游公司中的设计者,所述设计者以各种方式(诸如针对主板、图形卡等)部署硅产品。
设计者通常将测试使用硅产品的他们的产品的电气健康状况,其中结果有时与由硅产品提供者提供的那些结果非常不同。对于硅产品提供者而言,说硅产品以健康的电气裕度通过,而板设计者指示产品已经出故障并且是不可用的,这并不罕见。该差异可能导致硅产品提供者和设计者之间的问题。
硅提供者和设计者两者都可以将他们的设计和测试上传到由服务器212访问的存储器数据库。服务器212可以复查(review)来自硅提供者和设计者两者的信息,并访问数据库中的其他信息。通过分析该数据,服务器212可以确定关于硅产品或设计板的任何设计问题,并且在一些示例中,可以提供输出,该输出具有关于由设计者做出的什么改变导致了问题和潜在的解决的信息。例如,高速串行数据分析可以使用眼图来快速检查信号完整性,并且大多数标准都已经定义了对眼高和眼宽的眼图限制。DUT的板的通道损耗可能影响眼高。因此,如果服务器212注意到或确定存在关于眼高的问题,则服务器212可以能够确定存在关于DUT板的通道损耗的设计问题。替代地,服务器212可以能够输出有关关于硅产品存在的问题以及可以做出什么改变来校正所述问题的信息。
在一些示例中,服务器212可以包括机器学习以允许服务器212计算地设计新布局。成功的定义,诸如功率要求、大小等,可以被上传到服务器212,并且服务器212可以在对关于DUT 222的问题进行故障排除时使用该信息来为用户有机地(organically)设计新的板布局。
在上面讨论的操作304中,测试系统信息可以包括组件制造信息。服务器212然后可以比较跨所有供应商的数据,并且能够识别坏的一批元件或组件。服务器212然后可以向设计者输出警告或建议,以更换已经在其他DUT 222中引起问题的元件或组件。
附加地或替代地,在一些示例中,服务器212可以确定DUT 222的某些部分是否被过度设计(over-engineered)。例如,服务器212可能发现DUT 222的某些部分从未出故障或有其他问题,服务器212可能将DUT 222的那些部分标记为可能被过度设计的。服务器212可以在操作306中输出该信息,并针对更便宜、更小、使用更少功率等的替代组件提供建议。在一些示例中,使用上面讨论的示例,服务器212可以能够在输出建议之前用设计改变来模拟板。然后输出还可以包括模拟的结果。
本公开的示例可以减少设计新产品所需的时间和人工劳动的量。本公开的示例能够通过根据来自对过去的被测设备执行的测试的数据分析被测设备来提供关于先前不可用的被测设备的信息。这可以允许设计者通过帮助指导设计者进行已经针对从事于(workon)类似产品的其他设计者起作用的设计来减少被测设备的重做或重新设计的量。
本公开的方面可以在特别创建的硬件、固件、数字信号处理器上或在特殊编程的计算机上操作,所述特殊编程的计算机包括根据编程指令操作的处理器。如本文中使用的术语“控制器”或“处理器”旨在包括微处理器、微计算机、专用集成电路(ASIC)和专用硬件控制器。本公开的一个或多个方面可以以由一个或多个计算机(包括监视模块)或其他设备执行的计算机可使用数据和计算机可执行指令(诸如以一个或多个程序模块)来实现。通常,程序模块包括当被计算机或其他设备中的处理器执行时执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等。计算机可执行指令可以被存储在计算机可读存储介质上,所述计算机可读存储介质诸如硬盘、光盘、可移除存储介质、固态存储器、随机存取存储器(RAM)等。如本领域技术人员将理解的,在各种方面中,程序模块的功能性可以按照期望来组合或分布。此外,所述功能性可以整体地或部分地以固件或硬件等同物(诸如,集成电路、FPGA以及诸如此类)来体现。特定数据结构可以被用于更有效地实现本公开的一个或多个方面,并且考虑这样的数据结构在本文中描述的计算机可执行指令和计算机可使用数据的范围内。
在一些情况下,所公开的方面可以以硬件、固件、软件或其任何组合来实现。所公开的方面还可以被实现为由一个或多个或计算机可读存储介质来承载或者在其上存储的指令,所述指令可以被一个或多个处理器读取和执行。这样的指令可以被称为计算机程序产品。如本文中讨论的计算机可读介质意指可以由计算设备访问的任何介质。作为示例而非限制,计算机可读介质可以包括计算机存储介质和通信介质。
计算机存储介质意指可以被用于存储计算机可读信息的任何介质。作为示例而非限制,计算机存储介质可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、闪存或其他存储器技术、压缩盘只读存储器(CD-ROM)、数字视频盘(DVD)或其他光盘存储装置、磁带盒、磁带、磁盘存储装置或其他磁存储设备以及以任何技术实现的任何其他易失性或非易失性、可移除或不可移除介质。计算机存储介质排除信号本身和信号传输的暂时性形式。
通信介质意指可以被用于计算机可读信息的通信的任何介质。作为示例而非限制,通信介质可以包括同轴线缆、光纤线缆、空气或适用于电学、光学、射频(RF)、红外、声学或其他类型的信号的通信的任何其他介质。
示例
下面提供本文中公开的技术的说明性示例。所述技术的配置可以包括下面描述的示例中的任何一个或多个以及任何组合。
示例1一种测试和测量系统,包括:存储器,其被配置成存储与用一个或多个先前被测设备执行的测试相关的测试结果的数据库;输入端,其被配置成接收关于新的被测设备的新的测试结果;数据分析仪,其被配置成基于存储的测试信息数据来分析新的测试结果;以及健康分数生成器,其被配置成基于来自数据分析仪的分析针对新的被测设备生成健康分数。
示例2是示例1的测试和测量系统,其中,新的测试结果包括来自测试和测量仪器的新的被测设备的测试结果。
示例3是示例2的测试和测量系统,其中,测试和测量仪器是裕度测试仪。
示例4是示例1-3中的任一项的测试和测量系统,其中,新的测试结果包括测试系统信息。
示例5是示例1-4中的任一项的测试和测量系统,其中,新的测试结果包括模拟数据。
示例6是示例1-5中的任一项的测试和测量系统,其中,健康分数生成器被进一步配置成生成符合性测试结果。
示例7是示例1-6中的任一项的测试和测量系统,其中,存储的测试结果包括来自先前被测设备中的至少一个的修订数据。
示例8是示例7的测试和测量系统,其中,数据分析仪被进一步配置成基于分析来确定针对新的被测设备的建议改进,并且健康分数生成器被进一步配置成输出具有健康分数的建议改进。
示例9是一种用于分析新的被测设备的方法,包括:存储与用一个或多个先前被测设备执行的测试相关的测试结果;接收关于新的被测设备的新的测试结果;基于存储的测试结果来分析新的测试结果;以及基于分析针对新的被测设备生成健康分数。
示例10是示例9的方法,其中,新的测试结果包括来自测试和测量仪器的新的被测设备的测试结果。
示例11是示例10的方法,其中,测试和测量仪器是裕度测试仪。
示例12是示例9-11中的任一项的方法,其中,新的测试结果包括测试系统信息。
示例13是示例9-12中的任一项的方法,其中,新的测试结果包括模拟数据。
示例14是示例9-13中的任一项的方法,进一步包括基于分析来生成符合性测试结果。
示例15是权利要求9的方法,其中,存储的测试结果包括来自先前被测设备中的至少一个的修订数据。
示例16是示例15的方法,进一步包括基于分析来确定针对新的被测设备的建议改进并且输出具有健康分数的建议改进。
示例17是一种或多种非暂时性计算机可读存储介质,其包括指令,所述指令当由测试和测量系统的一个或多个处理器执行时,使测试和测量仪器:接收关于新的被测设备的新的测试结果;基于一个或多个先前被测设备的存储的测试结果来分析新的结果;以及基于分析针对新的被测设备生成健康分数。
示例18是示例17的一种或多种非暂时性计算机可读存储介质,其中新的结果包括来自测试和测量仪器的新的被测设备的测试结果。
示例19是示例18的一种或多种非暂时性计算机可读存储介质,其中测试和测量仪器是裕度测试仪。
示例20是示例17-19中的任一项的一种或多种非暂时性计算机可读存储介质,其中新的测试结果包括模拟数据。
所公开的主题的先前描述的版本具有被描述的或将对本领域普通技术人员显而易见的许多优点。即使如此,这些优点或特征在所公开的装置、系统或方法的所有版本中并不是必需的。
此外,该书面描述参考了特定特征。要理解,说明书中公开的所有特征,包括权利要求、摘要和附图,以及公开的任何方法或过程中的所有步骤,可以以任何组合进行组合,除了至少一些这样的特征和/或步骤相互排斥的组合。说明书中公开的每个特征,包括权利要求、摘要和附图,都可以由用于相同、等同或类似目的的替代特征来替换,除非另有明确说明。
此外,当在本申请中对具有两个或更多个定义的步骤或操作的方法进行参考时,可以以任何次序或同时地执行所定义的步骤或操作,除非上下文排除那些可能性。
虽然已经出于说明的目的图示和描述了本公开的具体示例,但是将理解,在不脱离本公开的精神和范围的情况下,可以进行各种修改。因此,本公开不应被限制,除非如由所附权利要求所限制。

Claims (20)

1.一种测试和测量系统,包括:
存储器,其被配置成存储与用一个或多个先前被测设备执行的测试相关的测试结果的数据库;
输入端,其被配置成接收关于新的被测设备的新的测试结果;
数据分析仪,其被配置成基于存储的测试结果来分析新的测试结果;以及
健康分数生成器,其被配置成基于来自数据分析仪的分析针对新的被测设备生成健康分数。
2.如权利要求1所述的测试和测量系统,其中,新的测试结果包括来自测试和测量仪器的新的被测设备的测试结果。
3.如权利要求2所述的测试和测量系统,其中,测试和测量仪器是裕度测试仪。
4.如权利要求1所述的测试和测量系统,其中,新的测试结果包括测试系统信息。
5.如权利要求1所述的测试和测量系统,其中,新的测试结果包括模拟数据。
6.如权利要求1所述的测试和测量系统,其中,健康分数生成器被进一步配置成生成符合性测试结果。
7.如权利要求1所述的测试和测量系统,其中,存储的测试结果包括来自先前被测设备中的至少一个的修订数据。
8.如权利要求7所述的测试和测量系统,其中,数据分析仪被进一步配置成基于分析来确定针对新的被测设备的建议改进,并且健康分数生成器被进一步配置成输出具有健康分数的建议改进。
9.一种用于分析新的被测设备的方法,包括:
存储与用一个或多个先前被测设备执行的测试相关的测试结果;
接收关于新的被测设备的新的测试结果;
基于存储的测试结果来分析新的测试结果;以及
基于分析针对新的被测设备生成健康分数。
10.如权利要求9所述的方法,其中,新的测试结果包括来自测试和测量仪器的新的被测设备的测试结果。
11.如权利要求10所述的方法,其中,测试和测量仪器是裕度测试仪。
12.如权利要求9所述的方法,其中,新的测试结果包括测试系统信息。
13.如权利要求9所述的方法,其中,新的测试结果包括模拟数据。
14.如权利要求9所述的方法,进一步包括基于分析来生成符合性测试结果。
15.如权利要求9所述的方法,其中,存储的测试结果包括来自先前被测设备中的至少一个的修订数据。
16.如权利要求15所述的方法,进一步包括基于分析来确定针对新的被测设备的建议改进并且输出具有健康分数的建议改进。
17.一种或多种非暂时性计算机可读存储介质,其包括指令,所述指令当由测试和测量系统的一个或多个处理器执行时,使测试和测量仪器:
接收关于新的被测设备的新的测试结果;
基于一个或多个先前被测设备的存储的测试结果来分析新的结果;以及
基于分析针对新的被测设备生成健康分数。
18.如权利要求17所述的一种或多种非暂时性计算机可读存储介质,其中新的测试结果包括来自测试和测量仪器的新的被测设备的测试结果。
19.如权利要求18所述的一种或多种非暂时性计算机可读存储介质,其中测试和测量仪器是裕度测试仪。
20.如权利要求17所述的一种或多种非暂时性计算机可读存储介质,其中新的测试结果包括模拟数据。
CN202110733579.2A 2020-06-30 2021-06-30 用于分析被测设备的测试和测量系统 Pending CN113868066A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063046595P 2020-06-30 2020-06-30
US63/046595 2020-06-30
US17/359,261 US11782809B2 (en) 2020-06-30 2021-06-25 Test and measurement system for analyzing devices under test
US17/359261 2021-06-25

Publications (1)

Publication Number Publication Date
CN113868066A true CN113868066A (zh) 2021-12-31

Family

ID=78827217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110733579.2A Pending CN113868066A (zh) 2020-06-30 2021-06-30 用于分析被测设备的测试和测量系统

Country Status (4)

Country Link
US (2) US11782809B2 (zh)
JP (1) JP2022013885A (zh)
CN (1) CN113868066A (zh)
DE (1) DE102021116906A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940483B2 (en) 2019-01-31 2024-03-26 Tektronix, Inc. Systems, methods and devices for high-speed input/output margin testing
US11828787B2 (en) * 2020-02-28 2023-11-28 Advantest Corporation Eye diagram capture test during production
US12061232B2 (en) * 2020-09-21 2024-08-13 Tektronix, Inc. Margin test data tagging and predictive expected margins
JP2023550646A (ja) 2020-11-24 2023-12-04 テクトロニクス・インコーポレイテッド 高速入出力マージン試験のためのシステム、方法及び装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881230A (en) * 1987-10-05 1989-11-14 Ibm Corporation Expert system for processing errors in a multiplex communications system
KR100299716B1 (ko) * 1997-07-24 2001-09-06 가야시마 고조 Ic시험장치및방법
KR100295055B1 (ko) * 1998-09-25 2001-07-12 윤종용 전압조정이가능한내부전원회로를갖는반도체메모리장치
JP3895925B2 (ja) * 1998-11-05 2007-03-22 エルピーダメモリ株式会社 半導体記憶装置とテストシステム
US6453435B1 (en) * 1998-12-29 2002-09-17 Fujitsu Network Communications, Inc. Method and apparatus for automated testing of circuit boards
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US6473871B1 (en) * 1999-08-31 2002-10-29 Sun Microsystems, Inc. Method and apparatus for HASS testing of busses under programmable control
US6640320B1 (en) * 2000-08-29 2003-10-28 Tektronix, Inc. Hardware circuitry to speed testing of the contents of a memory
US7139676B2 (en) * 2002-01-18 2006-11-21 Agilent Technologies, Inc Revising a test suite using diagnostic efficacy evaluation
US20040138772A1 (en) * 2002-12-27 2004-07-15 Caterpillar Inc. Automated machine component design tool
US7222280B1 (en) * 2003-04-15 2007-05-22 Credence Systems Corporation Diagnostic process for automated test equipment
US7400996B2 (en) * 2003-06-26 2008-07-15 Benjamin Thomas Percer Use of I2C-based potentiometers to enable voltage rail variation under BMC control
US7061304B2 (en) * 2004-01-28 2006-06-13 International Business Machines Corporation Fuse latch with compensated programmable resistive trip point
TWI274166B (en) * 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
US20060067391A1 (en) * 2004-09-30 2006-03-30 Rambus Inc. Methods and systems for margin testing high-speed communication channels
US7434182B2 (en) * 2005-07-14 2008-10-07 International Business Machines Corporation Method for testing sub-systems of a system-on-a-chip using a configurable external system-on-a-chip
DE102006004247B4 (de) * 2006-01-30 2009-05-14 Infineon Technologies Ag Konzept zum Testen einer integrierten Schaltungsanordnung
KR100761836B1 (ko) * 2006-02-04 2007-09-28 삼성전자주식회사 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템
US7945416B2 (en) * 2006-04-12 2011-05-17 Ati Technologies, Ulc Software or hardware test apparatus and method
US7925464B1 (en) * 2006-05-04 2011-04-12 Mark Bazemore Multifunctional distributed analysis tool and method for using same
JP2008198304A (ja) * 2007-02-15 2008-08-28 Toshiba Corp 不揮発性半導体記憶装置
US20080270854A1 (en) * 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
US20090006066A1 (en) * 2007-06-28 2009-01-01 Behm Michael L Method and System for Automatic Selection of Test Cases
US20090112505A1 (en) * 2007-10-25 2009-04-30 Engel Glenn R Method and system for providing test and measurement guidance
US20090164931A1 (en) * 2007-12-19 2009-06-25 Formfactor, Inc. Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8190953B2 (en) * 2008-10-03 2012-05-29 Chakravarthy Sameer H Method and system for selecting test vectors in statistical volume diagnosis using failed test data
US8145959B2 (en) * 2009-10-23 2012-03-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit
US8230265B2 (en) * 2010-03-31 2012-07-24 Microsoft Corporation Testing software in electronic devices
US9098500B1 (en) * 2010-04-08 2015-08-04 Xilinx, Inc. Revision history storage and maintenance
US8228749B2 (en) * 2010-06-04 2012-07-24 Texas Instruments Incorporated Margin testing of static random access memory cells
US8935676B2 (en) * 2011-08-07 2015-01-13 Hewlett-Packard Development Company, L.P. Automated test failure troubleshooter
US8990639B1 (en) * 2012-05-31 2015-03-24 Amazon Technologies, Inc. Automatic testing and remediation based on confidence indicators
US9645916B2 (en) * 2014-05-30 2017-05-09 Apple Inc. Performance testing for blocks of code
EP3282946B1 (en) * 2015-04-17 2021-12-15 The Cleveland Clinic Foundation Apparatus and related method to facilitate testing via a computing device
EP3136242A1 (en) * 2015-08-27 2017-03-01 Google, Inc. Systems and methods for device compatibility testing and reporting
US10097429B2 (en) * 2015-11-25 2018-10-09 Fluke Corporation System and method for applying aggregated cable test result data
JP6726959B2 (ja) * 2015-12-16 2020-07-22 株式会社日立製作所 電圧安定度監視装置および方法
US10024910B2 (en) * 2016-01-29 2018-07-17 International Business Machines Corporation Iterative N-detect based logic diagnostic technique
US9530488B1 (en) * 2016-02-19 2016-12-27 Globalfoundries Inc. Methods, apparatus and system determining dual port DC contention margin
US10598722B1 (en) * 2016-12-23 2020-03-24 Advanced Testing Technologies, Inc. Automated waveform analysis methods using a parallel automated development system
US10673723B2 (en) * 2017-01-13 2020-06-02 A.T.E. Solutions, Inc. Systems and methods for dynamically reconfiguring automatic test equipment
EP3379268B1 (en) * 2017-03-23 2022-05-04 Rohde & Schwarz GmbH & Co. KG Test and measurement device and operating method
KR102293671B1 (ko) * 2017-11-29 2021-08-24 삼성전자주식회사 반도체 장치 테스트 장비 및 반도체 장치 테스트 방법
US10769332B2 (en) * 2018-04-18 2020-09-08 Hcl Technologies Limited Automatic simulation failures analysis flow for functional verification
US20210173010A1 (en) * 2018-05-16 2021-06-10 Advantest Corporation Diagnostic tool for traffic capture with known signature database
JP7034334B2 (ja) * 2018-12-27 2022-03-11 三菱電機株式会社 試験装置及び開発支援装置
US10372573B1 (en) * 2019-01-28 2019-08-06 StradVision, Inc. Method and device for generating test patterns and selecting optimized test patterns among the test patterns in order to verify integrity of convolution operations to enhance fault tolerance and fluctuation robustness in extreme situations
KR20210058351A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 시스템
CN110941522A (zh) * 2019-11-22 2020-03-31 英业达科技有限公司 基板管理控制器的压力测试方法、系统、介质及装置
DE102020001561A1 (de) * 2020-03-10 2021-09-16 Drägerwerk AG & Co. KGaA Medizingeräteanordnung mit einem Prüfmodul
US11204849B2 (en) * 2020-03-13 2021-12-21 Nvidia Corporation Leveraging low power states for fault testing of processing cores at runtime
US11294804B2 (en) * 2020-03-23 2022-04-05 International Business Machines Corporation Test case failure with root cause isolation
US11652050B2 (en) * 2020-12-28 2023-05-16 Advanced Micro Devices, Inc. Inset power post and strap architecture with reduced voltage droop
US20220318111A1 (en) * 2021-12-30 2022-10-06 Intel Corporation Compliance and debug testing of a die-to-die interconnect

Also Published As

Publication number Publication date
US11782809B2 (en) 2023-10-10
JP2022013885A (ja) 2022-01-18
DE102021116906A1 (de) 2021-12-30
US20240004768A1 (en) 2024-01-04
US20210406144A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US11782809B2 (en) Test and measurement system for analyzing devices under test
US9864003B1 (en) Automated waveform analysis using a parallel automated development system
US11927627B2 (en) Systems, methods, and devices for high-speed input/output margin testing
US20090105983A1 (en) Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
EP1816566A2 (en) Method and system for tracing program execution in field programmable gate arrays
US12061232B2 (en) Margin test data tagging and predictive expected margins
CN111324502A (zh) 批量测试系统及其方法
CN108319516B (zh) 一种测试系统及测试方法
US11493549B2 (en) System and method for performing loopback test on PCIe interface
JP6644577B2 (ja) 試験システム
US20190137566A1 (en) System Level Health Monitoring in Test Systems
US10161991B2 (en) System and computer program product for performing comprehensive functional and diagnostic circuit card assembly (CCA) testing
US11635457B2 (en) Apparatus and method for performing time domain reflectormetry
KR20180110641A (ko) Fpga 프로그램 테스트를 위한 시험방법
US7055135B2 (en) Method for debugging an integrated circuit
KR20120015538A (ko) 디지털 회로 검증시스템 설계방법 및 그 검증시스템
CN106019021A (zh) 电子设备测试装置的通用测试工装及其测试方法
US7076747B2 (en) Analytical simulator and analytical simulation method and program
El-Kharashy et al. A novel assertions-based code coverage automatic cad tool
Hung et al. Linking the verification and validation of complex integrated circuits through shared coverage metrics
US11639960B2 (en) Integrated circuit spike check apparatus and method
US20240168471A1 (en) Interoperability predictor using machine learning and repository of tx, channel, and rx models from multiple vendors
CN112446181B (zh) 一种检测单板元器件失效率的方法、系统及测试板
EP2943803B1 (en) Microcontroller analysis tools

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination