KR101668512B1 - 반도체 고장 해석 장치 및 고장 해석 방법 - Google Patents

반도체 고장 해석 장치 및 고장 해석 방법 Download PDF

Info

Publication number
KR101668512B1
KR101668512B1 KR1020127026103A KR20127026103A KR101668512B1 KR 101668512 B1 KR101668512 B1 KR 101668512B1 KR 1020127026103 A KR1020127026103 A KR 1020127026103A KR 20127026103 A KR20127026103 A KR 20127026103A KR 101668512 B1 KR101668512 B1 KR 101668512B1
Authority
KR
South Korea
Prior art keywords
image
images
analyzed
difference
failure analysis
Prior art date
Application number
KR1020127026103A
Other languages
English (en)
Other versions
KR20130058666A (ko
Inventor
도모치카 다케시마
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20130058666A publication Critical patent/KR20130058666A/ko
Application granted granted Critical
Publication of KR101668512B1 publication Critical patent/KR101668512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/246—Analysis of motion using feature-based methods, e.g. the tracking of corners or segments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10048—Infrared image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20076—Probabilistic image processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20224—Image subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

반도체 디바이스(S)에 바이어스 전압을 인가하는 전압 인가부(14)와, 화상을 취득하는 촬상 장치(18)와, 화상 처리를 행하는 화상 처리부(30)를 구비하여 고장 해석 장치(1A)를 구성하고, 촬상 장치(18)는, 전압 인가 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 전압 미인가 상태에서의 복수의 배경 화상을 취득한다. 화상 처리부(30)는, 해석 화상 및 배경 화상의 각각에서의 촬상 위치를 산출하는 촬상 위치 산출부(32)와, 촬상 위치에 대해서 준비된 영역 분할 단위에 기초하여 해석 화상 및 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류부(33)와, N개의 화상 그룹에 대해서 개별로 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분 화상 생성부(34)를 가진다. 이것에 의해, 반도체 디바이스의 발열 해석 화상에서의 촬상 위치 어긋남의 영향을 억제하는 것이 가능한 반도체 고장 해석 장치 및 방법이 실현된다.

Description

반도체 고장 해석 장치 및 고장 해석 방법 {SEMICONDUCTOR FAULT ANALYSIS DEVICE AND FAULT ANALYSIS METHOD}
본 발명은, 반도체 디바이스의 발열상(發熱像)을 이용하여 고장 해석을 행하는 반도체 고장 해석 장치 및 반도체 고장 해석 방법에 관한 것이다.
종래, 반도체 디바이스의 고장 해석을 행하는 장치로서, 반도체 디바이스에서 발생하는 열을 검출하여, 그 고장 개소를 특정하는 고장 해석 장치가 이용되고 있다. 이와 같은 고장 해석 장치에서는, 예를 들면, 반도체 디바이스에 포함되는 전자 회로에 대해서 바이어스(bias) 전압을 인가한다. 그리고, 적외광의 파장 영역에 감도(感度)를 가지는 촬상 장치를 이용하여 반도체 디바이스를 촬상함으로써 발열상을 취득하고, 그 발열상을 해석함에 의해서, 반도체 디바이스에서의 발열 개소를 특정한다(예를 들면, 특허 문헌 1 ~ 3 참조).
[특허 문헌 1] 일본특허 제2758562호 공보 [특허 문헌 2] 일본특허공개 평 9-266238호 공보 [특허 문헌 3] 일본특허공개 평 11-337511호 공보
상기의 반도체 고장 해석 장치에서는, 적외 촬상 장치에 의해서 취득되는 반도체 디바이스의 화상은, 반도체 디바이스에서 발생하는 열에 의한 발열상과, 반도체 디바이스에서의 회로 패턴에 의한 패턴상을 포함한다. 이 경우, 이와 같은 화상으로부터 패턴상을 제거하여 발열상을 추출하는 방법으로서, 차분법(差分法)이 고려된다. 즉, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상+패턴상에 의한 해석 화상과는 별도로, 바이어스 전압이 인가되어 있지 않은 상태에서의 패턴상만에 의한 배경 화상을 취득한다. 그리고, 해석 화상과 배경 화상과의 차분을 취함으로써, 발열상만을 추출할 수 있다.
여기서, 상기의 방법에서는, 해석 화상 및 배경 화상은, 통상, 각각 시계열로 복수개씩 취득되어 고장 해석에 이용된다. 한편, 이와 같은 고장 해석 장치에서는, 온도 변화의 영향에 의해서 촬상 장치에 의한 반도체 디바이스에 대한 촬상 위치가 변동하는 온도 드리프트(drift)가 발생한다. 즉, 해석 화상 및 배경 화상의 시계열로의 취득 중에 온도가 변화하면, 고장 해석 장치를 구성하고 있는 각 부품이, 그 재질이나 사이즈의 차이 등에 따라 다른 조건으로 신축함으로써 위치 변동이 발생하고, 그것에 따라 촬상 위치가 어긋나게 된다.
이와 같은 온도에 의한 촬상 위치 어긋남은, 장치 자체가 열의 발생원이고, 또, 샘플의 출입에 따르는 외기의 입출 등도 있어, 완전하게 배제할 수 없다. 그리고, 촬상 위치 어긋남이 발생한 상태에서 취득된 해석 화상 및 배경 화상에 대해서, 발열상에 대응하는 차분 화상을 생성하면, 반도체 디바이스에서의 회로 패턴의 엣지 부분이 노이즈로서 차분 화상에 나타난다(엣지 노이즈 성분). 이와 같은 엣지 노이즈 성분은, 발열상을 이용하여 반도체 디바이스의 고장 해석을 행하는데 있어서 문제가 된다.
본 발명은, 이상의 문제점을 해결하기 위해 이루어진 것이며, 반도체 디바이스의 발열 해석 화상에서의 촬상 위치 어긋남의 영향을 억제하는 것이 가능한 반도체 고장 해석 장치, 고장 해석 방법, 및 고장 해석 프로그램을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해서, 본 발명에 의한 반도체 고장 해석 장치는, 반도체 디바이스의 발열상(發熱像)을 이용하여 고장 해석을 행하는 반도체 고장 해석 장치로서, (1) 해석 대상이 되는 반도체 디바이스에 대해서 바이어스(bias) 전압을 인가하는 전압 인가 수단과, (2) 반도체 디바이스의 화상을 취득하는 촬상 수단과, (3) 촬상 수단에 의해서 취득된 화상에 대해서, 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 수단을 구비하며, (4) 촬상 수단은, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러, (5) 화상 처리 수단은, 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 수단과, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 촬상 위치가 속하는지에 의해서, 복수의 해석 화상 및 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 수단과, 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분(差分) 화상 생성 수단을 가지는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 고장 해석 방법은, 반도체 디바이스의 발열상을 이용하여 고장 해석을 행하는 반도체 고장 해석 방법으로서, (1) 해석 대상이 되는 반도체 디바이스에 대해서 바이어스 전압을 인가하는 전압 인가 스텝과, (2) 반도체 디바이스의 화상을 취득하는 촬상 스텝과, (3) 촬상 스텝에 의해서 취득된 화상에 대해서, 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 스텝을 구비하며, (4) 촬상 스텝은, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러, (5) 화상 처리 스텝은, 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 스텝과, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 촬상 위치가 속하는지에 의해서, 복수의 해석 화상 및 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 스텝과, 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분 화상 생성 스텝을 가지는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 고장 해석 프로그램은, (a) 해석 대상이 되는 반도체 디바이스에 대해서 바이어스 전압을 인가하는 전압 인가 수단과, 반도체 디바이스의 화상을 취득하는 촬상 수단을 구비하며, 반도체 디바이스의 발열상을 이용하여 고장 해석을 행함과 아울러, (b) 촬상 수단은, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득하는 반도체 고장 해석 장치에 적용되며, (c) 촬상 수단에 의해서 취득된 화상에 대해서, 반도체 디바이스의 고장 해석에 필요한 화상 처리를 컴퓨터로 실행시키기 위한 프로그램으로서, (d) 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 처리와, (e) 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 촬상 위치가 속하는지에 의해서, 복수의 해석 화상 및 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 처리와, (f) 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분 화상 생성 처리를 컴퓨터로 실행시키는 것을 특징으로 한다.
상기의 반도체 고장 해석 장치, 방법, 및 프로그램에서는, 반도체 디바이스에 대해, 바이어스 전압이 인가된 상태에서의 발열상+패턴상의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 패턴상만의 배경 화상을, 각각 시계열로 복수개씩 취득한다. 그리고, 그들 해석 화상 및 배경 화상의 각각에 대해서 촬상 위치를 산출함과 아울러, 촬상 위치의 변동에 대해서 영역 분할 단위를 준비하고, 영역 분할 단위에 의해서 분할된 N개의 영역을 이용하여 해석 화상 및 배경 화상을 N개의 화상 그룹으로 분류하여, 발열상이 추출된 차분 화상의 생성을 행하고 있다.
상기 구성에서는, 촬상 위치 어긋남의 위치 어긋남량에 따라서, 복수의 해석 화상 및 복수의 배경 화상이 N개의 화상 그룹으로 분류되고, 분류 후의 화상 그룹마다 차분 화상이 생성된다. 이와 같은 구성에 의하면, 영역 분할 단위를 적절히 설정하는 것에 의해, 촬상 위치 어긋남의 영향을 저감하여, 반도체 디바이스의 고장 해석에 이용되는 차분 화상에서의, 촬상 위치 어긋남에 의한 엣지 노이즈 성분 등의 노이즈의 발생을 억제하는 것이 가능해진다.
또한, N개의 화상 그룹에 대해서 화상 그룹마다 행해지는 해석 화상과 배경 화상과의 차분 화상의 생성에 대해서는, 반도체 디바이스의 고장 해석의 구체적인 방법 등에 따라서, N개의 화상 그룹의 각각에 대해서 차분 화상을 생성하여, N개의 차분 화상을 취득하는 구성으로 해도 좋다. 혹은, N개의 화상 그룹의 적어도 1개에 대해서 차분 화상을 생성하는 구성으로 해도 좋다.
본 발명의 반도체 고장 해석 장치, 방법, 및 프로그램에 의하면, 해석 대상인 반도체 디바이스에 대해, 바이어스 전압이 인가된 상태에서의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 배경 화상을 복수개씩 취득하고, 해석 화상 및 배경 화상의 각각에 대해서 촬상 위치를 산출함과 아울러, 촬상 위치의 변동에 대해서 영역 분할 단위를 준비하고, 영역 분할 단위에 의해서 분할된 N개의 영역을 이용하여 해석 화상 및 배경 화상을 N개의 화상 그룹으로 분류하여, 발열상에 대응하는 차분 화상의 생성을 행하는 것에 의해, 반도체 디바이스의 발열 해석 화상에서의 촬상 위치 어긋남의 영향을 억제하는 것이 가능해진다.
도 1은, 반도체 고장 해석 장치의 일 실시 형태의 구성을 나타내는 블럭도이다.
도 2는, 도 1에 나타낸 반도체 고장 해석 장치에서 실행되는 고장 해석 방법에 대해서 모식적으로 나타내는 도면이다.
도 3은, 도 1에 나타낸 반도체 고장 해석 장치에서 실행되는 고장 해석 방법에 대해서 모식적으로 나타내는 도면이다.
도 4는, 해석 화상과 배경 화상과의 차분 화상의 생성 방법을 나타내는 도면이다.
도 5는, 촬상 위치의 위치 빈도 분포 및 영역 분할 단위에 대해서 나타내는 도면이다.
도 6은, 촬상 위치의 변동에 의한 위치 빈도 분포의 도출 방법에 대해서 나타내는 도면이다.
도 7은, 위치 빈도 분포를 참조한 영역 분할 단위의 설정 방법에 대해서 나타내는 도면이다.
도 8은, 표시 장치에 표시되는 조작 화면의 일례를 나타내는 도면이다.
도 9는, 반도체 디바이스의 통상의 패턴 화상을 나타내는 도면이다.
도 10은, 해석 화상과 배경 화상과의 차분 화상의 예를 나타내는 도면이다.
도 11은, 해석 화상과 배경 화상과의 차분 화상의 예를 나타내는 도면이다.
도 12는, 해석 화상과 배경 화상과의 차분 화상의 예를 나타내는 도면이다.
이하, 도면과 함께 본 발명에 의한 반도체 고장 해석 장치, 고장 해석 방법, 및 고장 해석 프로그램의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 도면의 설명에서는 동일 요소에는 동일 부호를 부여하고, 중복하는 설명을 생략한다. 또, 도면의 치수 비율은, 설명과 반드시 일치하고 있지 않다.
도 1은, 본 발명에 의한 반도체 고장 해석 장치의 일 실시 형태의 구성을 개략적으로 나타내는 블럭도이다. 이 장치(1A)는, 반도체 디바이스(S)의 발열상(發熱像)을 이용하여 고장 해석을 행하는 고장 해석 장치이다. 도 1에 나타낸 반도체 고장 해석 장치(1A)는, 시료 스테이지(10)와, 전압 인가부(14)와, 촬상 장치(18)와, 제어부(20)와, 화상 처리부(30)를 구비하여 구성되어 있다.
해석 대상이 되는 반도체 디바이스(S)는, X축 방향, Y축 방향(수평 방향), 및 Z축 방향(수직 방향)으로 각각 구동 가능한 XYZ 스테이지를 이용한 시료 스테이지(10) 상에 재치(載置)되어 있다. 이 스테이지(10)는, 스테이지 구동부(12)에 의해서 X, Y, Z 방향으로 구동 가능하게 구성되어 있으며, 이것에 의해, 반도체 디바이스(S)에 대한 촬상의 초점 맞춤, 촬상 위치의 위치 맞춤 등이 행해진다. 스테이지(10)의 상부에는, 반도체 디바이스(S)의 2차원의 화상을 취득하는 촬상 수단인 촬상 장치(18)가 설치되어 있다. 촬상 장치(18)로서는, 반도체 디바이스(S)의 발열상에 의한 화상을 취득하기 위해, 소정의 파장 영역에 감도(感度)를 가지는 촬상 장치, 예를 들면 적외광의 파장 영역에 감도를 가지는 적외 촬상 장치가 바람직하게 이용된다.
스테이지(10)와 촬상 장치(18)와의 사이의 광축 상에는, 반도체 디바이스(10)의 상(像)을 촬상 장치(18)로 안내하는 도광(導光) 광학계(16)가 마련되어 있다. 또, 스테이지(10) 상의 반도체 디바이스(S)에 대해서, 전압 인가부(14)가 마련되어 있다. 전압 인가부(14)는, 발열상에 의한 고장 해석을 행할 때에, 반도체 디바이스(S)의 전자 회로에 대해서 필요한 바이어스 전압을 인가하는 전압 인가 수단이며, 전압 인가용 전원을 포함하여 구성되어 있다. 또한, 도광 광학계(16)에 대해서도, 필요하다면 XYZ 스테이지 등의 구동 기구가 마련된다.
이와 같은 구성에서, 촬상 장치(18)는, 전압 인가부(14)에 의해서 반도체 디바이스(S)에 바이어스 전압이 인가된 상태에서의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 배경 화상을, 각각 복수개씩 시계열로 취득한다. 전압 인가 상태에서 취득되는 해석 화상은, 반도체 디바이스(S)의 발열상과, 반도체 디바이스(S)에서의 회로 패턴에 의한 패턴상을 포함하는 화상이다. 한편, 전압 미인가 상태에서 취득되는 배경 화상은, 반도체 디바이스(S)의 패턴상만을 포함하는 화상이다.
도 1에 나타내는 고장 해석 장치(1A)에서는, 이들 스테이지(10), 스테이지 구동부(12), 전압 인가부(14), 도광 광학계(16), 및 촬상 장치(18)에 대해서, 그들의 동작을 제어하는 제어부(20)가 마련되어 있다. 본 실시 형태에서의 제어부(20)는, 촬상 제어부(21)와, 스테이지 제어부(22)와, 동기 제어부(23)를 가지는 구성으로 되어 있다.
촬상 제어부(21)는, 전압 인가부(14)에 의한 바이어스 전압의 인가 동작, 및 촬상 장치(18)에 의한 화상 취득 동작을 제어하는 것에 의해, 반도체 디바이스(S)의 해석 화상 및 배경 화상의 취득을 제어한다. 또, 스테이지 제어부(22)는, XYZ 스테이지(10) 및 스테이지 구동부(12)의 동작(스테이지(10) 상의 반도체 디바이스(S)의 이동 동작)을 제어한다. 또, 동기 제어부(23)는, 촬상 제어부(21) 및 스테이지 제어부(22)와, 촬상 장치(18)에 대해서 마련된 화상 처리부(30)와의 사이에서 필요한 동기(同期)를 취하기 위한 제어를 행한다.
화상 처리부(30)는, 촬상 장치(18)에 의해서 취득된 화상에 대해서, 반도체 디바이스(S)의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 수단이다. 본 실시 형태에서의 화상 처리부(30)는, 화상 기억부(31)와, 촬상 위치 산출부(32)와, 화상 분류부(33)와, 차분 화상 생성부(34)를 가지는 구성으로 되어 있다. 촬상 장치(18)에서 취득된 반도체 디바이스(S)의 화상은, 화상 처리부(30)에 입력되고, 필요에 따라서 화상 기억부(31)에 기억, 축적된다.
촬상 위치 산출부(32)는, 촬상 장치(18)에서 취득된 반도체 디바이스(S)의 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 수평면 내(XY면 내)에서의 촬상 위치를 산출한다. 여기서, 고장 해석 장치(1A)에서의 화상 취득에서는, 온도 변화의 영향에 의해서 반도체 디바이스(S)에 대한 촬상 위치가 변동한다(온도 드리프트(drift)). 또, 장치(1A)에서의 진동 등에 의해서도 촬상 위치는 변동한다. 촬상 위치 산출부(32)는, 이와 같이 변동하는 촬상 위치를 화상마다 구하여, 그 위치 어긋남량을 평가한다. 여기서, 이와 같은 촬상 위치의 변동 레벨은, 통상, 촬상 장치(18)의 화소 사이즈 보다도 작은 레벨이다.
화상 분류부(33)는, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 그 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비한다. 그리고, 촬상 위치의 분포를 영역 분할 단위에 따라서 N개의 영역(N은 2 이상의 정수)으로 분할하고, 촬상 위치가 분할된 N개의 영역 중 어느 영역에 속하는지에 의해서, 해석 화상 및 배경 화상을 N개의 화상 그룹으로 분류한다. 여기서, 상기와 같이 촬상 위치의 변동이 화소 사이즈 보다도 작은 경우, 화상 분류에 이용되는 영역 분할 단위는 화소 사이즈 보다도 작게 설정되어, 화상의 그룹 분류는 화소 사이즈 보다도 작은 위치 정밀도로 행해진다.
차분 화상 생성부(34)는, 화상 분류부(33)에 의해서 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성한다. 여기서, 해석 화상은, 상기한 바와 같이 발열상과 패턴상을 포함하는 화상이며, 배경 화상은, 패턴상만을 포함하는 화상이다. 따라서, 그들의 차분을 취한 차분 화상은, 고장 해석에 필요한 발열상만이 추출된 화상이 된다. 그리고, 그 차분 화상에서의 발열 개소를 특정함에 의해서, 반도체 디바이스의 고장 해석이 행해진다.
이와 같은 화상 처리부(30)는, 예를 들면 컴퓨터를 이용하여 구성된다. 또, 이 화상 처리부(30)에 대해서, 입력 장치(36) 및 표시 장치(37)가 접속되어 있다. 입력 장치(36)는, 예를 들면 키보드나 마우스 등으로 구성되며, 본 장치(1A)에서의 화상 취득 동작, 고장 해석 동작의 실행에 필요한 정보, 지시의 입력 등에 이용된다. 또, 표시 장치(37)는, 예를 들면 CRT 디스플레이나 액정 디스플레이 등으로 구성되며, 본 장치(1A)에서의 화상 취득 및 고장 해석에 관한 필요한 정보의 표시 등에 이용된다.
또한, 이 화상 처리부(30)에 대해서는, 제어부(20)과 함께 단일의 제어 장치(예를 들면, 단일의 컴퓨터)에 의해서 실현되는 구성으로 해도 좋다. 또, 화상 처리부(30)에 접속되는 입력 장치(36) 및 표시 장치(37)에 대해서도, 마찬가지로, 화상 처리부(30) 뿐만 아니라 제어부(20)에 대한 입력, 표시 장치로서도 기능을 하는 구성으로 해도 좋다.
화상 처리부(30)에서 실행되는 해석 화상 및 배경 화상의 N개의 화상 그룹으로의 분류, 및 차분 화상의 생성에 대해서, 도 2 및 도 3을 참조하여 개략적으로 설명한다. 여기서, 도 2, 도 3은, 도 1에 나타낸 반도체 고장 해석 장치(1A)에서 실행되는 고장 해석 방법에 대해서 모식적으로 나타내는 도면이다. 여기에서는, 간단하게 하기 위해서, 복수의 해석 화상(발열상+패턴상)과, 복수의 배경 화상(패턴상만)을 시계열로 취득할 때(전압 인가 스텝, 촬상 스텝)에, 온도 드리프트 또는 장치의 진동 등의 영향에 의해서, 촬상 장치(18)에 의한 반도체 디바이스(S)의 촬상 위치가 P1, P2의 2개의 위치에 시계열로 변동하는 경우를 고려하고, 그와 같은 경우에 행해지는 화상 처리에 대해서 설명한다(화상 처리 스텝).
각 화상의 촬상 위치를 구한 결과(촬상 위치 산출 스텝), 촬상 위치의 변동에 대해서 얻어지는 위치 빈도 분포에 대해, 화상 분류부(33)는, 도 2의 (a)에 나타내는 바와 같이, 분류 후의 개개의 화상 그룹에서의 촬상 위치의 변동의 허용 범위가 되는 영역 분할 단위(ΔP)를 설정한다. 그리고, 이 영역 분할 단위(ΔP)에 따라서, 촬상 위치의 분포 영역을 복수의 영역, 이 예에서는 제1 영역(R1) 및 제2 영역(R2)의 2개의 영역으로 분할한다. 이 때, 도 2의 (a)의 예에서는 촬상 위치(P1)는 영역(R1)에 속하고, 촬상 위치(P2)는 영역(R2)에 속하고 있다.
이것에 의해, 도 2의 (b), (c)에 나타내는 바와 같이, 영역(R1)에 속하는 위치(P1)가 촬상 위치의 화상이 화상 그룹 1로 분류되고, 또, 영역(R2)에 속하는 위치(P2)가 촬상 위치의 화상이 화상 그룹 2로 분류된다(화상 분류 스텝). 도 2에 나타내는 예에서는, 시계열로 취득된 해석 화상(A1 ~ A6), 배경 화상(B1 ~ B6) 중, 해석 화상(A1, A2, A4) 및 배경 화상(B1, B3, B5)이 화상 그룹 1로 분류되어 있다. 또, 해석 화상(A3, A5, A6) 및 배경 화상(B2, B4, B6)이 화상 그룹 2로 분류되어 있다.
해석 화상 및 배경 화상이 화상 그룹으로 분류되면, 차분 화상 생성부(34)는, 도 3에 나타내는 바와 같이, 화상 그룹마다, 차분 화상을 생성한다(차분 화상 생성 스텝). 우선, 도 3의 (a), (b)에 나타내는 바와 같이, 화상 그룹 1로 분류된 해석 화상(A1, A2, A4)의 평균에 의해서, 평균 해석 화상(A7)을 생성하고, 또, 배경 화상(B1, B3, B5)의 평균에 의해서, 평균 배경 화상(B7)을 생성한다. 마찬가지로, 화상 그룹 2로 분류된 해석 화상(A3, A5, A6)의 평균에 의해서, 평균 해석 화상(A8)을 생성하고, 또, 배경 화상(B2, B4, B6)의 평균에 의해서, 평균 배경 화상(B8)을 생성한다.
그리고, 도 3의 (c)에 나타내는 바와 같이, 화상 그룹 1에 대해서, 해석 화상(A7)과 배경 화상(B7)과의 차분을 취함으로써, 제1 차분 화상(C7(=A7－B7))을 생성한다. 마찬가지로, 화상 그룹 2에 대해서, 해석 화상(A8)과 배경 화상(B8)과의 차분을 취함으로써, 제2 차분 화상(C8(=A8－B8))을 생성한다. 이들 화상 그룹마다의 차분 화상(C7, C8), 혹은 차분 화상(C7, C8)에 대해서 가산, 평균, 선택 등의 처리를 행하여 얻어진 차분 화상이, 실질적으로 발열상만을 포함하며, 고장 해석에 이용되는 발열 해석 화상이 된다.
도 1에 나타낸 고장 해석 장치(1A)의 화상 처리부(30)에서 실행되는 고장 해석 방법에 대응하는 처리는, 촬상 장치(18)에 의해서 취득된 화상에 대해서 반도체 디바이스(S)의 고장 해석에 필요한 화상 처리를 컴퓨터로 실행시키기 위한 반도체 고장 해석 프로그램에 의해서 실현 가능하다. 예를 들면, 화상 처리부(30)는, 화상 처리에 필요한 각 소프트웨어 프로그램을 동작시키는 CPU와, 상기 소프트웨어 프로그램 등이 기억되는 ROM과, 프로그램 실행 중에 일시적으로 데이터가 기억되는 RAM에 의해서 구성할 수 있다. 이와 같은 구성에서, CPU에 의해서 소정의 고장 해석 프로그램을 실행하는 것에 의해, 상기의 화상 처리부(30) 및 고장 해석 장치(1A)를 실현할 수 있다.
또, 고장 해석의 화상 처리를 CPU에 의해서 실행시키기 위한 상기 프로그램은, 컴퓨터 독해 가능한 기록 매체에 기록하여 반포하는 것이 가능하다. 이와 같은 기록 매체에는, 예를 들면, 하드 디스크 및 플렉시블 디스크(flexible disk) 등의 자기(磁氣) 매체, CD－ROM 및 DVD－ROM 등의 광학 매체, 플롭티컬 디스크(floptical disk) 등의 자기 광학 매체, 혹은 프로그램 명령을 실행 또는 격납(格納)하도록 특별히 배치된, 예를 들면 RAM, ROM, 및 반도체 불휘발성 메모리 등의 하드웨어 디바이스 등이 포함된다.
본 실시 형태에 의한 반도체 고장 해석 장치(1A), 반도체 고장 해석 방법, 및 반도체 고장 해석 프로그램의 효과에 대해서 설명한다.
도 1 ~ 도 3에 나타낸 반도체 고장 해석 장치(1A), 고장 해석 방법, 및 고장 해석 프로그램에서는, 반도체 디바이스(S)에 대해, 전압 인가부(14)에 의해서 바이어스 전압이 인가된 상태에서의 발열상+패턴상을 포함하는 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 패턴상만을 포함하는 배경 화상을, 각각 시계열로 복수개씩 취득한다. 그리고, 그들 해석 화상 및 배경 화상의 각각에 대해서, 촬상 위치 산출부(32)에서 촬상 위치를 산출함과 아울러, 화상 분류부(33)에서, 촬상 위치의 변동에 대해서 영역 분할 단위를 준비하고, 영역 분할 단위에 의해서 분할된 N개의 영역을 이용하여 해석 화상 및 배경 화상을 N개의 화상 그룹으로 분류하여, 발열상이 추출된 차분 화상의 생성을 행하고 있다.
상기 구성에서는, 도 2 및 도 3에 나타내는 바와 같이, 촬상 위치 어긋남의 위치 어긋남량에 따라서, 복수의 해석 화상 및 복수의 배경 화상이 N개의 화상 그룹으로 분류되고, 분류 후의 화상 그룹마다 차분 화상이 생성된다. 이와 같은 구성에 의하면, 화상 분류부(33)에서 영역 분할 단위를 적절히 설정하는 것에 의해, 온도 드리프트나 장치의 진동 등에 의한 촬상 위치 어긋남의 영향을 저감하여, 반도체 디바이스(S)의 고장 해석에 이용되는 차분 화상에서의, 촬상 위치 어긋남에 의한 엣지 노이즈 성분 등의 노이즈의 발생을 억제하는 것이 가능해진다.
해석 화상과 배경 화상과의 차분 화상에서 발생하는 엣지 노이즈 성분, 및 그 억제에 대해서, 도 4를 참조하여 설명한다. 도 4의 (a)는, 종래의 고장 해석 방법에 의한 차분 화상의 생성 방법을 나타내고 있다. 또, 도 4의 (b)는, 상기 실시 형태의 고장 해석 방법에 의한 차분 화상의 생성 방법을 나타내고 있다. 또, 도 4에서, 부호 D를 부여한 직사각형 패턴은, 촬상 장치(18)에서 취득되는 2차원 화상에서의 1화소(화소 사이즈)를 나타내고, 또, 부호 E를 부여한 직선은, 반도체 디바이스(S)에서의 회로 패턴에서의 엣지 부분을 나타내고 있다.
도 4의 (a)에 나타내는 예에서는, 바이어스 전압 인가시의 해석 화상으로서 화상(A1, A2)이, 또, 바이어스 전압 미인가시의 배경 화상으로서 화상(B1, B2)이 취득되어 있다. 이들 화상에서는, 화소(D)의 화소 사이즈에 의해서 정해지는 분해능(分解能)에서의 농담(濃淡) 패턴으로서, 패턴 엣지(E)의 상이 취득되어 있다. 또, 해석 화상(A1와 A2), 배경 화상(B1와 B2)에서, 촬상 위치 어긋남에 의해서 화소 구조에 대한 패턴 엣지(E)의 위치가 변동하고 있고, 그 결과, 각 화상에서 얻어지고 있는 화소의 농담 패턴이 다르게 되어 있다.
이와 같은 화상 데이터에 대해, 화상(A1, A2)의 평균으로서 해석 화상(A0)을 구하고, 화상(B1, B2)의 평균으로서 배경 화상(B0)을 구하며, 그들에 대해서 감산(減算) 처리(A0－B0)를 행함으로써 차분 화상(C0)을 생성한다. 이 때, 해석 화상(A0)에서 발열 개소가 포함되어 있지 않음에도 불구하고, 해석 화상(A0)과 배경 화상(B0)과의 사이에서의 촬상 위치 어긋남의 영향으로 패턴 엣지(E)에 의한 노이즈적인 화상이 생성되어 있다. 이와 같은 엣지 노이즈 성분은, 도 4의 (a)로부터 이해되는 바와 같이, 촬상 위치 어긋남이 화소 사이즈 보다도 작은 것이라도, 화소의 콘트라스트 패턴(contrast pattern)이 어긋나는 것에 의해서 노이즈가 발생한다.
이것에 대해서, 도 4의 (b)에 나타내는 예에서는, 해석 화상(A1, A2) 및 배경 화상(B1, B2)에 대해서, 촬상 위치에 의한 화상 그룹으로의 분류를 행한 후에, 차분 화상을 생성한다. 예를 들면, 도 4의 (b)에서, 해석 화상(A2)과 배경 화상(B1)은, 촬상 위치가 거의 동일하며, 화상의 그룹 분류에서 동일한 화상 그룹으로 분류된다. 따라서, 이들 화상(A2, B1)을, 그 화상 그룹에서의 해석 화상(A0 = A2), 배경 화상(B0 = B1)으로 하고, 그들에 대해서 감산 처리(A0－B0)를 행하는 것에 의해, 패턴 엣지(E)에 의한 노이즈가 제거된 차분 화상(C0)을 얻을 수 있다. 또, 해석 화상(A1), 배경 화상(B2)에 대해서도, 다른 화상 그룹에서 동일한 화상 처리가 행해진다.
여기서, 도 2 및 도 3에 나타낸 예에서는, 상술한 바와 같이 촬상 위치가 P1, P2의 2개의 위치에서 이산적(離散的)으로 변동하는 것을 가정하고 있지만, 실제로는, 촬상 위치는 연속적인 위치 빈도 분포로 변동한다. 구체적으로는, 장치의 진동에 의한 촬상 위치 어긋남은, 충분한 매수의 화상이 얻어지고 있다고 하면, 정규 분포상(分布狀)으로 발생한다. 또, 이 진동에 의한 촬상 위치 어긋남의 표준 편차 σ는, 통상, 예를 들면 촬상 장치(18)의 화소 사이즈의 1／10 이하의 레벨이다.
또, 온도 드리프트에 의한 촬상 위치 어긋남에 대해서는, 일반적으로는 전압 인가부(14)의 전원이 ON인 때에 크고, 전원이 OFF인 때에 작게 된다. 따라서, 전압 인가 상태에서 취득되는 해석 화상과, 전압 미인가 상태에서 취득되는 배경 화상에서는 위치 어긋남량이 일치하지 않고, 정규 분포상의 위치 빈도 분포의 중심 위치가 양자에서 다른 상태가 된다.
도 5는, 촬상 위치의 위치 빈도 분포 및 영역 분할 단위에 대해서 나타내는 도면이다. 이 도 5에서, 도 5의 (a), (b), (c)는, 영역 분할 단위를 큰 분할 단위(ΔP1)로 설정한 경우의 해석 화상 및 배경 화상의 화상 그룹으로의 분류의 예를 나타내고 있다. 또, 도 5의 (d), (e), (f)는, 영역 분할 단위를 작은 분할 단위(ΔP2)로 설정한 경우의 해석 화상 및 배경 화상의 화상 그룹으로의 분류의 예를 나타내고 있다. 또, 이들의 도면에서, 도 5의 (a), (d)는, 분류 전의 해석 화상의 촬상 위치의 위치 빈도 분포(화상수 분포, 50), 및 배경 화상의 촬상 위치의 위치 빈도 분포(55)를 나타내고 있다. 이들 위치 빈도 분포(50, 55)는, 중심이 어긋난 정규 분포상의 빈도 분포로 되어 있다.
이것에 대해서, 도 5의 (b)는, 분할 단위(ΔP1)에 의한 분류 후의 해석 화상의 위치 빈도 분포(화상 그룹마다의 화상수 분포, 51)를 나타내고, 도 5의 (c)는, 동일한 분류 후의 배경 화상의 위치 빈도 분포(56)를 나타내고 있다. 또, 도 5의 (e)는, 분할 단위(ΔP2)에 의한 분류 후의 해석 화상의 위치 빈도 분포(52)를 나타내고, 도 5의 (f)는, 동일한 분류 후의 배경 화상의 위치 빈도 분포(57)를 나타내고 있다. 영역 분할 단위(ΔP)의 설정에서는, 후술한 바와 같이, 각 화상 그룹에서의 화상수에 따른 통계적인 평균 효과, 및 영역 분할에서의 위치 재현성 등을 고려하여, 적절히 설정하는 것이 바람직하다.
또한, 분류된 N개의 화상 그룹에 대해서, 화상 그룹마다 행해지는 해석 화상과 배경 화상과의 차분 화상의 생성에 대해서는, 고장 해석의 구체적인 방법 등에 따라서, N개의 화상 그룹의 각각에 대해서 개별로 차분 화상을 생성하여, 전체로서 N개의 차분 화상을 취득하는 구성으로 해도 좋다. 혹은, N개의 화상 그룹 중에서 고장 해석에 필요로 되는 적어도 1개의 화상 그룹에 대해서 차분 화상을 생성하는 구성으로 해도 좋다.
또, 최종적으로 반도체 디바이스(S)의 고장 해석에 이용되는 차분 화상의 생성에 대해서는, 예를 들면, N개의 화상 그룹의 각각에 대해서 구해지는 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 구성을 이용할 수 있다. 또, 이 경우의 구체적인 가중 방법으로서는, 예를 들면, 각 차분 화상을 가중하여 가산하는 방법, 각 차분 화상을 가중하여 가산 평균을 취하는 방법 등을 이용할 수 있다.
혹은, 차분 화상의 생성에 대해서, N개의 화상 그룹의 각각에 대해서 구해지는 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 구성을 이용할 수 있다. 이 경우의 구체적인 선택 방법으로서는, 예를 들면, N개의 화상 그룹 중에서 가장 화상수가 많은 화상 그룹에서의 차분 화상을 선택하는 방법을 이용할 수 있다. 혹은, 화상수가 많은 2 이상의 화상 그룹에서의 차분 화상을 선택하고, 그들 차분 화상으로부터 가산, 평균 등에 의해서 최종적인 차분 화상을 산출하는 방법을 이용해도 좋다. 이들 차분 화상에 대해서 가중, 화상의 선택 등을 행하는 구성에 의하면, 최종적으로 반도체 디바이스(S)의 고장 해석에 이용되는 차분 화상을 바람직하게 도출할 수 있다.
또, 차분 화상 생성부(34)에서 행해지는 차분 화상의 생성에서, 2 이상의 해석 모드를 바꿀 수 있게 하는 구성을 이용해도 좋다. 그와 같은 구성으로서는, 예를 들면, N개의 화상 그룹의 각각에 관한 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 제1 해석 모드와, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 제2 해석 모드를 바꿀 수 있게 하는 구성을 들 수 있다.
이와 같이, 차분 화상 생성부(34)에서의 해석 모드를 바꿀 수 있는 구성에 의해서도, 자동으로, 또는 조작자가 수동으로 해석 모드를 선택하는 것에 의해, 실제로 반도체 디바이스(S)의 고장 해석에 이용되는, 발열상이 추출된 차분 화상을 바람직하게 도출할 수 있다. 이 경우, 구체적으로는, 표시 장치(37)에 해석 모드 선택 화면을 표시하고, 그 표시 내용을 참조하여 조작자가 입력 장치(36)를 통하여 해석 모드를 선택하는 구성으로 하는 것이 바람직하다. 혹은, 차분 화상 생성부(34)가, 실제 화상의 위치 빈도 분포 등을 참조하여, 자동으로 해석 모드를 설정 또는 바꾸는 구성으로 해도 좋다.
도 1에 나타낸 고장 해석 장치(1A)에서, 반도체 디바이스(S)의 화상을 취득하는 촬상 장치(18)로서는, 구체적으로는 예를 들면, 적외광의 파장 영역(예를 들면 파장 3.7μm ~ 5.2μm)에 감도를 가지는 화소수 320 × 240, 촬상 사이즈 9. 6mm × 7.2 mm, 프레임 레이트(frame rate) 140Hz의 적외 InSb 카메라를 이용할 수 있다. 또, 이와 같은 적외 카메라를 이용한 구성에서, 광학계(16)에서 0.8배 대물렌즈를 이용한 경우, 전체의 시야 사이즈는 개산(槪算)으로 X = 11923μm, Y = 8931μm, 1 화소당 사이즈는 37μm이다. 또, 4배 대물렌즈를 이용한 경우, 시야 사이즈는 X = 2379μm, Y = 1788μm, 화소 사이즈는 7.4μm이다. 또, 15배 대물렌즈를 이용한 경우, 시야 사이즈는 X = 629μm, Y = 474μm, 화소 사이즈는 2μm이다.
또, 전압 인가 상태에서의 해석 화상(ON 화상) 및 전압 미인가 상태에서의 배경 화상(OFF 화상)의 취득 화상수에 대해서는, 필요에 따라서 설정하면 좋지만, 통상은 1초 이상은 화상 취득을 행하기 때문에, 예를 들면 상기의 프레임 레이트 140Hz의 촬상 장치를 이용한 경우에는, 각각의 화상수는 140 이상이 된다.
이 화상수에 대해서는, 화상수가 많으면 위치 빈도 분포가 정규 분포에 근접하기 때문에, 어느 정도의 화상수는 필요하다. 이 점을 고려하면, 예를 들면, 해석 화상 및 배경 화상의 각각에 대해서 화상 취득 시간 4초 ~ 8초(화상수 560 ~ 1120) 정도로 설정하는 것이 바람직하다고 생각된다. 한편, 화상수가 많게 되어 화상 취득 시간이 길어지면, 온도 드리프트에 의한 촬상 위치 어긋남이 커질 가능성이 있다. 이 점을 고려하면, 해석 화상 및 배경 화상의 각각에 대해서 화상 취득 시간 10초 이하로 설정하는 것이 바람직하다고 생각된다.
이 경우, 화상 취득 시간의 설정의 일례로서, 반도체 디바이스(S)에서의 발열이 약한 경우는 상기의 8초 정도, 발열이 강한 경우는 4초 정도로 하고, 발열이 특히 강하게 오버 플로우(overflow)의 가능성이 있는 경우에는 1초 정도로 하는 설정이 고려된다. 또, 해석 화상 및 배경 화상의 취득 동작의 반복 회수(ON／OFF 회수)에 대해서는, 통상, 전압 인가 상태에서 소정의 시간으로 복수의 해석 화상을 취득하고, 이어서, 전압 미인가 상태에서 소정의 시간으로 복수의 배경 화상을 취득하는 화상 취득 동작을 1회 행하지만, 발열의 강도나 취득 화상수 등을 고려하여 필요하다면 2회 이상 반복하여 화상 취득 동작을 행하는 구성으로 해도 좋다.
또, 이와 같은 구성의 고장 해석 장치(1A)에서, 촬상 위치의 변동의 원인이 되는 온도 드리프트는, 예를 들면, 금속의 팽창·수축에 의한 변형, 장치 중의 비대칭인 기구, 중심 밸런스의 불균등 등에 의해서 발생한다. 또, 장치의 진동은, 예를 들면, 적외 카메라의 스털링 사이클 쿨러(Stirling cycle cooler) 등의 냉각 기구, 외래(外來)의 진동에 의한 공진(共振), 현미경 광학계, 광학계 스테이지, 시료 스테이지 등에 의해서 발생한다.
고장 해석 장치(1A)의 화상 처리부(30)에서 행해지는 화상 처리에 대해서, 더 구체적으로 설명한다. 먼저, 촬상 위치 산출부(32)에 의한 각 화상에서의 촬상 위치의 산출에 대해서 설명한다. 도 6은, 촬상 장치(18)에서 취득되는 반도체 디바이스(S)의 화상에서의, 촬상 위치의 변동에 의한 위치 빈도 분포의 도출 방법에 대해서 나타내는 도면이다. 해석 화상 및 배경 화상의 각 화상에서의 촬상 위치의 산출은, 통상의 화상 인식 기술을 이용하여 행할 수 있다. 구체적인 산출 방법으로서는, 예를 들면, 옵티컬 플로우(optical flow)에서 인식한 것의 평균값을 이용하는 방법, 위상 상관법, 템플릿 매칭(template matching)에 의한 방법 등이 있다.
옵티컬 플로우를 이용한 촬상 위치의 산출 방법의 일례를 설명한다. 옵티컬 플로우 자체에도 여러 가지 방식이 있지만, 예를 들면 Lucas-Kanade 알고리즘에 의한 방식을 이용할 수 있다. 우선, 도 6의 (a)의 화상(65)에서 모식적으로 나타내는 바와 같이, 1매째의 화상에 대해서, 그 특징점(코너, 66)을 Harris 오퍼레이터에 의해서 인식한다. 특징점(66)의 점수(點數)에 대해서는, 예를 들면, 촬상 장치(18)에서 취득되는 해상도 320 × 240의 화상에 대해서 200점의 특징점을 추출한다. 또, 추출된 특징점을 서브 픽셀화한다.
다음에, 2매째의 화상에 대해서, 마찬가지로, 그 특징점(67)을 Harris 오퍼레이터에 의해서 인식하고, 추출된 특징점을 서브 픽셀화한다. 그리고, 도 6의 (a) 중에 화살표로 나타내는 바와 같이, 1매째와 2매째의 화상 사이에서, 특징점(66, 67) 사이의 거리(화상 사이의 위치 어긋남량)를 계측한다. 여기에서는, 200점의 특징점의 각각에서 특징점 사이의 거리가 구해지지만, 대응이 취해지지 않는 점이 있는 경우에는, 얻어진 거리 데이터는 200점 보다도 적게 된다.
그리고, 그들 특징점 사이의 거리 데이터의 평균값을 구하는 것에 의해서, 1매째의 화상에서의 촬상 위치를 기준 위치 제로로 했을 때의 2매째의 화상의 촬상 위치를 산출한다. 이와 같은 처리를 복수의 해석 화상 및 배경 화상의 각각에 대해서 행하는 것에 의해, 도 6의 (b)의 그래프에 나타내는 바와 같이, 각 화상에서의 촬상 위치, 및 그것에 의한 위치 빈도 분포(60)가 구해진다. 또한, 특징점이 되는 코너 검출의 알고리즘에 대해서는, 구체적으로는, 상기의 Harris 이외에도, 예를 들면 Moravec, SUSAN 등 다른 방법을 이용해도 좋다.
도 6의 (b)에 나타내는 위치 빈도 분포(60)는, 도 5와 마찬가지로, 중심 위치(61)에 대해서 정규 분포상의 빈도 분포로 되어 있다. 이와 같은 위치 빈도 분포에 대한 영역 분할 단위의 설정, 및 그것에 의한 화상의 그룹 분류에 대해서는, 화상 분류부(33)에서, 해석 화상 및 배경 화상의 각각에서의 촬상 위치의 위치 빈도 분포를 구함과 아울러, 해석 화상의 위치 빈도 분포에서의 평균 위치 μ1 및 분포폭 w1과, 배경 화상의 위치 빈도 분포에서의 평균 위치 μ2 및 분포폭 w2에 기초하여, 영역 분할 단위(ΔP)를 설정하는 것이 바람직하다. 이와 같은 구성에 의하면, 촬상 위치 어긋남의 실제의 발생 상황에 따라서 영역 분할 단위를 적절히 설정하여, 해석 화상 및 배경 화상을 바람직하게 N개의 화상 그룹으로 분류할 수 있다. 또한, 위치 빈도 분포의 분포폭 w에 대해서는, 표준 편차 σ, 반값폭 등의 값을 이용할 수 있다.
화상 분류를 위한 영역 분할 단위(ΔP)의 설정에 대해서, 구체적으로 설명한다. 영역 분할 단위의 설정에서는, (1) 평균 효과에 의한 S／N비의 향상을 위해, 각 화상 그룹의 화상수는 많은 것이 바람직하고, 이를 위해서는 분할 단위(ΔP)를 넓게 할 필요가 있다. 한편, (2) 엣지 노이즈 성분의 제거 효과의 향상을 고려하면, 영역 분할에서의 위치 재현성이 높은 것이 바람직하고, 이를 위해서는 분할 단위(ΔP)를 좁게 할 필요가 있다. 따라서, 영역 분할 단위(ΔP)에 대해서는, 조건 (1), (2)의 밸런스를 고려하여 설정하는 것이 바람직하다.
또, 예를 들면 최종적으로 고장 해석에 이용하는 차분 화상을, 각 화상 그룹에서의 화상수에 기초한 가중을 행하여 구하는 경우, 도 6의 (b)에 나타낸 정규 분포상의 위치 빈도 분포(60)에서, 중심의 평균 위치(61)를 포함하는 화상 그룹이 최종적인 차분 화상에 가장 영향을 준다. 이와 같은 점을 고려하면, 이 평균 위치(61)를 포함하는 화상 그룹을 위한 분할 범위를 적절히 설정하는 것이 제일 중요하게 된다고 생각된다.
정규 분포의 특성으로부터, 위치 빈도 분포(60)의 분포폭 w로서 표준 편차 σ를 부여하면, 평균 위치 μ(도 6(b) 중의 위치(61))로부터의 위치 어긋남이 ±1σ 이내의 범위에 촬상 위치가 포함되는 확률은 68.3％, ±1.5σ 이내의 범위에 포함되는 확률은 86.6％, ±2σ 이내의 범위에 포함되는 확률은 95.4％가 된다. 실제로는, 취득되는 화상수는 유한(有限)하고, 또, 노이즈에 의한 촬상 위치의 인식 어긋남, 인식 정밀도 부족 등도 발생한다. 이 때문에, 영역 분할 단위(ΔP)의 위치 범위를 ±2σ 정도로 넓게 설정하면, 평균 위치 μ로부터 ±2σ 떨어진 위치에서는 화상이 얻어지는 빈도가 줄고, 노이즈 성분이 될 가능성도 있다. 구체적으로는, 평균 위치 μ에서의 빈도를 100％으로 하면, 위치 μ±2σ에서의 빈도는 13.5％이다.
이들 정규 분포의 특성 등을 고려하여, 여기에서는, 표준적인 영역 분할 단위(ΔP)로서, 위치 범위 μ±1.5σ를 채용한다. 도 6의 (b)에서, 좌우의 촬상 위치(62)는, 평균 위치(61)로부터 ±1.5σ 떨어진 위치를 나타내고 있다. 이 경우, 평균 위치(61(=μ))에서의 빈도를 마찬가지로 100％로 하면, 위치(62(=μ±1.5σ))에서의 빈도는 32.5％이다. 또, 도 6의 (b)에서, 평균 위치 μ로부터의 위치 어긋남이 ±1.5σ 이내의 범위(63)에 포함되는 화상수는, 전체의 화상수에 대해서 86.6％이다.
도 7은, 해석 화상 및 배경 화상의 각각에 대해서의 위치 빈도 분포를 참조하여 영역 분할 단위를 설정하는 경우의 설정 방법에 대해서 나타내는 도면이다. 여기서, 도 5에 관하여 상술한 바와 같이, 해석 화상과 배경 화상에서는, 통상, 그 위치 빈도 분포는, 서로 중심이 어긋난 정규 분포상의 빈도 분포가 된다. 이 경우, 영역 분할 단위(ΔP)의 설정에서는, 그들의 2개의 위치 빈도 분포를 함께 고려하는 것이 바람직하다. 그와 같은 설정 방법으로서는, 구체적으로는, 해석 화상에 대해서의 영역 단위와, 배경 화상에 대해서의 영역 단위를 구하고, 그들 영역 단위의 공통 범위(영역 단위가 중복하는 범위, 영역 단위의 곱집합(product set))을 영역 분할 단위(ΔP)로서 설정하는 방법을 이용할 수 있다.
도 7의 (a)에 나타내는 예에서는, 해석 화상의 위치 빈도 분포(70)와, 배경 화상의 위치 빈도 분포(75)에서, 그 분포폭 w1, w2에 대응하는 표준 편차 σ1, σ2는, 동일한 값 σ로 되어 있다. 또, 그 평균 위치 μ1, μ2는, 위치 어긋남량(=σ)으로 다른 위치로 되어 있다.
또, 도 7의 (a)의 그래프에서, 해석 화상에 대해서의 영역 단위(71)는, 위치 빈도 분포(70)의 평균 위치 μ1로부터 ±1.5σ의 범위를 나타내고 있다. 마찬가지로, 배경 화상에 대해서의 영역 단위(76)는, 위치 빈도 분포(75)의 평균 위치 μ2로부터 ±1.5σ의 범위를 나타내고 있다. 이들 영역 단위(71, 76)에 대해서, 영역 분할 단위(ΔP)는, 그 공통 범위(72)에 의해서 설정된다. 또, 이 때, 영역 분할 단위(ΔP)에 의해서 분할되는 영역의 중심 영역이 되는 범위(73)에 포함되는 화상수는, 전체의 화상수에 대해서 52.4％이다.
도 7의 (b)에 나타내는 예에서는, 해석 화상의 위치 빈도 분포(80)와, 배경 화상의 위치 빈도 분포(85)에서, 그 분포폭 w1, w2에 대응하는 표준 편차 σ1, σ2가 다르고, σ2 = 1. 2 × σ1으로 되어 있다. 또, 그 평균 위치 μ1, μ2는, 위치 어긋남량(=σ1)으로 다른 위치로 되어 있다.
또, 도 7의 (b)의 그래프에서, 해석 화상에 대해서의 영역 단위(81)는, 위치 빈도 분포(80)의 평균 위치 μ1으로부터 ±1.5σ1의 범위를 나타내고 있다. 마찬가지로, 배경 화상에 대해서의 영역 단위(86)는, 위치 빈도 분포(85)의 평균 위치 μ2로부터 ±1.5σ2의 범위를 나타내고 있다. 이들 영역 단위(81, 86)에 대해서, 영역 분할 단위(ΔP)는, 그 공통 범위(82)에 의해서 설정된다. 또, 이 때, 영역 분할 단위(ΔP)에 의해서 분할되는 영역의 중심 영역이 되는 범위(83)에 포함되는 화상수는, 전체의 화상수에 대해서 56.9％이다.
또, 상기의 영역 분할 단위의 설정예에서는, 위치 범위 μ±1.5σ를 표준적인 영역 분할 단위(ΔP)로 하여 설정하고 있지만, 이 표준 편차 σ(일반적으로는 분포폭 w)에 대해서 분할 단위를 결정하는 계수 1.5에 대해서는, 자동 또는 조작자에 의해 수동으로 변경이 가능한 조정 계수 α로 해도 좋다. 이 경우, 구체적으로는, 화상 분류부(33)에서, 영역 분할 단위(ΔP)를 조정하기 위한 조정 계수 α를 설정함과 아울러, 해석 화상에 대해서의 영역 단위 μ1±α×w1과, 배경 화상에 대해서의 영역 단위 μ2±α×w2를 구하고, 그들 영역 단위의 공통 범위를 영역 분할 단위(ΔP)로 하여 설정하는 구성을 이용할 수 있다. 또, 영역 분할 단위(ΔP)의 설정 방법에 대해서는, 이와 같은 구성에 한정하지 않고, 여러 가지 구성을 이용해도 좋다.
게다가, 조정 계수 α의 구체적인 수치 설정에 대해서는, 해석 화상의 위치 빈도 분포에서의 분포폭 w1과, 배경 화상의 위치 빈도 분포에서의 분포폭 w2를, 표준 편차 σ1, σ2에 의해서 구함과 아울러, 조정 계수 α를, 상기의 α= 1.5를 중심값으로 하여, 조건 1≤α≤2를 만족하는 범위 내에서 가변으로 설정하는 것이 바람직하다. 표준 편차 σ1, σ2에 대한 조정 계수 α의 수치 범위를 상기와 같이 설정하는 것에 의해, 촬상 위치의 변동에 의한 위치 빈도 분포에 대해서, 영역 분할 단위(ΔP)를 적절히 설정할 수 있다. 또, 조정 계수 α의 설정, 변경에서는, 상술한 S／N비를 향상하는 조건 (1)과, 엣지 노이즈 성분의 제거 효과를 향상하는 조건 (2)와의 밸런스를 고려하는 것이 바람직하다.
또, 영역 분할 단위(ΔP)의 설정에서 조정 계수 α를 이용하는 구성에서는, 구체적인 고장 해석 조건 등에 따라서, 화상 분류부(33)에서 조정 계수 α를 자동으로 설정하는 구성을 이용할 수 있다. 혹은, 조작자에 의해서 입력 장치(36)를 통하여 입력된 계수값에 기초하여, 조정 계수 α를 수동으로 설정하는 구성을 이용해도 좋다. 이와 같은 수동 설정의 구성에서는, 촬상 위치 어긋남의 실제의 발생 상황, 및 반도체 디바이스의 구체적인 해석 조건 등을 고려한 조작자의 판단에 기초하여, 영역 분할 단위(ΔP)를 바람직하게 설정할 수 있다.
도 8은, 조정 계수 α의 설정에 관해서, 표시 장치(37)에 표시되는 조작 화면의 일례를 나타내는 도면이다. 이 조작 화면(40)에는, 그 상부 부분에서, 화상 표시 영역(41)과, α값 설정 영역(42)과, 중첩률 설정 영역(43)이 마련되어 있다. 화상 표시 영역(41)은, 반도체 디바이스(S)에 대해서 취득된 해석 화상, 배경 화상, 차분 화상 등의 화상을 표시할 때에 이용된다. 또, 화상 표시 영역(41)에서는, 필요하다면, 본 장치(1A)에서 취득되는 발열 해석 화상에 더하여, 반도체 디바이스(S)의 통상의 패턴 화상, 혹은 반도체 디바이스(S)의 설계 정보를 포함하는 레이아웃 화상 등도 표시하는 구성으로 해도 좋다.
α값 설정 영역(42)은, 영역 분할 단위(ΔP)를 설정할 때에 이용되는 조정 계수 α의 수동으로의 설정, 변경에 이용된다. 도 8에 나타내는 예에서는, 설정 영역(42)에는, 1.5를 표준값으로 하여 1.0≤α≤2.0의 범위에서 조정 계수 α의 값을 설정하기 위한 설정 바(bar)가 마련되어 있다. 또, 중첩률 설정 영역(43)은, 화상 표시 영역(41)에서, 발열 해석 화상에 대해서 통상의 패턴 화상, 및 레이아웃 화상을 중첩하여 표시할 때에 이용되는 중첩률의 설정, 변경에 이용된다. 도 8에 나타내는 예에서는, 설정 영역(43)에는, 패턴 화상, 레이아웃 화상의 중첩률을 설정하기 위한 2개의 설정 바가 마련되어 있다. 또, 이들 설정 영역(42, 43)에서는, 각각 설정 수치의 수동 입력도 가능한 구성으로 되어 있다.
또, 조작 화면(40)의 하부 부분에는, 바이어스 설정 영역(44)과, 화상 취득수 설정 영역(45)과, ON／OFF 횟수 설정 영역(46)이 더 마련되어 있다. 바이어스 설정 영역(44)은, 전압 인가부(14)의 전원으로부터 반도체 디바이스(S)로 공급되는 바이어스 전압, 바이어스 전류의 값을 설정할 때에 이용된다. 또, 화상 취득수 설정 영역(45)은, 전압 인가 상태(전원 ON)에서 취득되는 해석 화상의 화상수, 및 전압 미인가 상태(전원 OFF)에서 취득되는 배경 화상의 화상수를 설정할 때에 이용된다. 또, ON／OFF 횟수 설정 영역(46)은, 전원 ON 상태에서의 복수의 해석 화상의 취득과, 전원 OFF 상태에서의 복수의 배경 화상의 취득에 의한 화상 취득 동작을 몇 회 행하는지를 설정할 때에 이용된다.
상기 실시 형태에 의한 반도체 고장 해석 장치(1A) 및 고장 해석 방법을 이용하여 취득되는 발열 해석 화상에 대해서, 그 구체예와 함께 설명한다. 도 9는, 해석 대상이 되는 반도체 디바이스(S)의 통상의 패턴 화상을 나타내는 도면이다. 이와 같은 패턴 화상은, 예를 들면 촬상 장치(18), 또는 촬상 장치(18)와는 별도로 마련된 촬상계를 이용하여 취득된다. 여기에서는, 이와 같은 회로 패턴의 반도체 디바이스(S)에 대해, 전압 인가부(14)에 의해 전압 100mV, 전류 20mA로 바이어스를 인가하여, 그 발열상을 취득한다.
도 10 ~ 도 12는, 각각, 해석 화상과 배경 화상과의 차분 화상(발열 해석 화상)의 예를 나타내는 도면이다. 또한, 이하의 도 10 ~ 도 12에 나타내는 화상에서는, 모두, 스무딩(smoothing) 처리를 행한 화상을 나타내고 있다.
도 10의 (a)는, 해석 화상 및 배경 화상의 촬상 위치에 의한 분류를 행하지 않는 종래의 방법으로 생성된 차분 화상을 나타내고 있다. 이 차분 화상과, 도 9에 나타낸 패턴 화상을 비교하면, 종래 방법에 의한 차분 화상에서는, 해석 화상과 배경 화상과의 사이에서의 촬상 위치 어긋남의 영향에 의해, 반도체 디바이스(S)의 패턴 엣지에 의한 엣지 노이즈 성분이 발생하고 있는 것을 알 수 있다.
또, 이 때의 해석 화상에서의 평균 위치 μ1, 표준 편차 σ1, 및 배경 화상에서의 평균 위치 μ2, 표준 편차 σ2를 X축 방향, Y축 방향에 대해서 각각 구하면,
평균 위치：μ1X = 0.025, μ1Y = 0.010
표준 편차：σ1X = 0.040, σ1Y = 0.029
평균 위치：μ2X = 0.026, μ2Y = 0.021
표준 편차：σ2X = 0.025, σ2Y = 0.018
이었다. 또한, 상기의 평균 위치 및 표준 편차의 각 수치는, 도광 광학계(16)의 대물렌즈로서 4배 대물렌즈를 이용하여 화상을 취득했을 때의 화소 어긋남량이다. 예를 들면, 해석 화상과 배경 화상과의 사이에서의 Y축 방향의 화소 어긋남량은, μ2Y - μ1Y = 0.011 화소이지만, 이것은 위치 어긋남량으로 하면 약 0.08μm에 상당한다.
도 10의 (b)은, 해석 화상 및 배경 화상을 촬상 위치에 의해서 분류하는 상기 실시 형태의 방법으로 생성된 차분 화상을 나타내고 있다. 이 차분 화상은, 상술한 구체적인 방법에서 조정 계수를 α = 1로 하고, 1σ에 의해서 영역 분할 단위(ΔP)를 설정함과 아울러, 영역 분할수를 N = 9로 한 조건으로 구한 것이다. 이와 같이, 해석 화상 및 배경 화상을 화상 그룹으로 분류하는 방법을 이용하여 얻어진 차분 화상에서는, 촬상 위치 어긋남의 영향이 저감되고, 종래 방법의 차분 화상에 발생하고 있던 엣지 노이즈 성분이 제거되어, 반도체 디바이스(S)의 고장 해석에 이용되는 발열상이 명료하게 확인할 수 있는 것을 알 수 있다.
또, 이와 같은 엣지 노이즈 성분의 제거 효과는, 영역 분할 단위(ΔP)를 바꿈으로써 변화한다. 도 11의 (a)는, 조정 계수를 α = 1.5로 함과 아울러, 영역 분할수를 N = 5로 한 조건으로 구한 차분 화상을 나타내고 있다. 또, 도 11의 (b)는, 조정 계수를 α = 2로 함과 아울러, 영역 분할수를 N = 5로 한 조건으로 구한 차분 화상을 나타내고 있다. 이들 차분 화상에서는, 조정 계수 α의 값을 크게 하여, 영역 분할 단위(ΔP)를 넓게 하는 만큼, 엣지 노이즈 성분의 제거 효과가 감소하고 있다. 단, 상술한 바와 같이, 역으로 영역 분할 단위(ΔP)를 좁게 하면 S／N비가 나빠지기 때문에, 영역 분할 단위(ΔP)의 설정에서는, 그들의 조건의 밸런스를 고려할 필요가 있다.
또, 해석 화상 및 배경 화상을 분류한 화상 그룹의 취급에 대해서는, N개의 화상 그룹의 전부를 차분 화상 생성에 이용하는 구성, 및 N개의 화상 그룹 중에서 화상수가 많은 일부(1 또는 복수)의 화상 그룹을 선택하여 차분 화상 생성에 이용하는 구성이 있다. 일반적으로는, 평균 효과에 의한 S／N비의 향상을 위해서는, 모든 화상 그룹을 이용하는 방법이 유리하다. 한편, 엣지 노이즈 성분의 제거 효과의 향상을 위해서는, 일부의 화상 그룹을 선택하여 이용하는 방법이 유리하다. 따라서, 이들의 방법 중 어느 것을 이용할지에 대해서도, 그들의 조건의 밸런스를 고려할 필요가 있다.
복수의 해석 화상, 배경 화상을 N개의 화상 그룹으로 분류한 경우, 화상 그룹에 포함되는 화상수는, 평균 위치 μ가 포함되는 화상 그룹이 가장 많고, 평균 위치 μ로부터 멀어짐에 따라서 화상수는 감소한다(도 5 ~ 도 7 참조). 이 경우, 평균 위치로부터 떨어진 위치의 화상 그룹에서는, 화상수가 적기 때문에 위치의 편향이 발생하기 쉽고, 차분을 취했을 때에 엣지 노이즈 성분이 발생하기 쉽다. 이 때문에, 얻어져 있는 화상수, S／N비, 구체적인 촬상 조건 등에 의해서는, 전부는 아니고 일부의 화상 그룹을 선택하여 이용하는 구성쪽이 좋은 결과가 얻어지는 경우가 있다.
도 12의 (a)는, 조정 계수를 α = 1.5, 영역 분할수를 N = 5로 설정함과 아울러, 5개의 화상 그룹의 전부를 이용하여 구한 차분 화상을 나타내고 있다. 또, 도 12의 (b)는, 마찬가지로 조정 계수를 α = 1.5, 영역 분할수를 N = 5로 설정함과 아울러, 평균 위치를 포함하는 1개의 화상 그룹만을 이용하여 구한 차분 화상을 나타내고 있다. 이들 차분 화상에서는, 평균 위치를 포함하는 화상 그룹만을 이용한 차분 화상쪽이, 엣지 노이즈 성분의 제거 효과가 향상하고 있다.
본 발명에 의한 반도체 고장 해석 장치, 고장 해석 방법, 및 고장 해석 프로그램은, 상기의 실시 형태 및 구성예에 한정되는 것은 아니고, 여러 가지 변형이 가능하다. 예를 들면, 반도체 디바이스(S)의 화상 취득에 이용되는 스테이지(10), 전압 인가부(14), 도광 광학계(16), 및 촬상 장치(18) 등의 구성에 대해서는, 상기의 구성 이외에도, 구체적으로는 여러 가지 구성을 이용해도 좋다.
상기 실시 형태에 의한 반도체 고장 해석 장치에서는, 반도체 디바이스의 발열상을 이용하여 고장 해석을 행하는 반도체 고장 해석 장치로서, (1) 해석 대상이 되는 반도체 디바이스에 대해서 바이어스 전압을 인가하는 전압 인가 수단과, (2) 반도체 디바이스의 화상을 취득하는 촬상 수단과, (3) 촬상 수단에 의해서 취득된 화상에 대해서, 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 수단을 구비하며, (4) 촬상 수단은, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러, (5) 화상 처리 수단은, 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 수단과, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 촬상 위치가 속하는지에 의해서, 복수의 해석 화상 및 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 수단과, 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분 화상 생성 수단을 가지는 구성을 이용하고 있다.
또, 상기 실시 형태에 의한 반도체 고장 해석 방법에서는, 반도체 디바이스의 발열상을 이용하여 고장 해석을 행하는 반도체 고장 해석 방법으로서, (1) 해석 대상이 되는 반도체 디바이스에 대해서 바이어스 전압을 인가하는 전압 인가 스텝과, (2) 반도체 디바이스의 화상을 취득하는 촬상 스텝과, (3) 촬상 스텝에 의해서 취득된 화상에 대해서, 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 스텝을 구비하며, (4) 촬상 스텝은, 반도체 디바이스에 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러, (5) 화상 처리 스텝은, 복수의 해석 화상 및 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 스텝과, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치에 대해서, 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 촬상 위치가 속하는지에 의해서, 복수의 해석 화상 및 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 스텝과, 분류된 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 해석 화상과 배경 화상과의 차분 화상을 생성하는 차분 화상 생성 스텝을 가지는 구성을 이용하고 있다.
여기서, 해석 화상 및 배경 화상의 N개의 화상 그룹으로의 분류에 대해서는, 복수의 해석 화상 및 복수의 배경 화상의 각각에서의 촬상 위치의 위치 빈도 분포를 구함과 아울러, 복수의 해석 화상의 위치 빈도 분포에서의 평균 위치 μ1 및 분포폭 w1과, 복수의 배경 화상의 위치 빈도 분포에서의 평균 위치 μ2 및 분포폭 w2에 기초하여, 분류에 이용되는 영역 분할 단위를 설정하는 것이 바람직하다. 이와 같은 구성에 의하면, 반도체 디바이스의 화상 취득에서의 촬상 위치 어긋남의 실제의 발생 상황에 따라 영역 분할 단위를 적절히 설정하여, 복수의 해석 화상 및 복수의 배경 화상을 바람직하게 N개의 화상 그룹으로 분류할 수 있다.
상기 구성에서의 영역 분할 단위의 설정에 대해서는, 구체적으로는, 영역 분할 단위를 조정하기 위한 조정 계수 α를 설정함과 아울러, 복수의 해석 화상에 대해서의 영역 단위 μ1±α×w1과, 복수의 배경 화상에 대해서의 영역 단위 μ2±α×w2를 구하고, 그들 영역 단위의 공통 범위를 영역 분할 단위로 하여 설정하는 구성을 이용할 수 있다. 또, 영역 분할 단위의 설정 방법에 대해서는, 이와 같은 구성에 한정하지 않고, 여러 가지 구성을 이용해도 좋다.
또, 상기와 같이 영역 분할 단위의 설정에서 조정 계수 α를 이용하는 구성에서는, 구체적인 고장 해석 조건 등에 따라 조정 계수 α를 자동으로 설정하는 구성을 이용할 수 있다. 혹은, 조작자에 의해서 입력된 계수값에 기초하여, 조정 계수 α를 수동으로 설정하는 구성을 이용해도 좋다. 이와 같은 수동 설정의 구성에서는, 촬상 위치 어긋남의 실제의 발생 상황, 및 반도체 디바이스의 구체적인 해석 조건 등을 고려한 조작자의 판단에 기초하여, 영역 분할 단위를 바람직하게 설정할 수 있다.
게다가, 상기의 조정 계수 α의 구체적인 설정에 대해서는, 복수의 해석 화상의 위치 빈도 분포에서의 분포폭 w1과, 복수의 배경 화상의 위치 빈도 분포에서의 분포폭 w2를, 각각 표준 편차 σ1, σ2에 의해서 구함과 아울러, 조정 계수 α를, 조건 1≤α≤2를 만족하는 범위 내에서 설정하는 것이 바람직하다. 표준 편차 σ1, σ2에 대한 조정 계수 α의 수치 범위를 상기와 같이 설정하는 것에 의해, 촬상 위치의 변동에 의한 위치 빈도 분포에 대해서, 영역 분할 단위를 적절히 설정할 수 있다.
해석 화상과 배경 화상과의 차분 화상의 생성에 대해서는, N개의 화상 그룹의 각각에 대해서 구해지는 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 구성을 이용할 수 있다. 혹은, N개의 화상 그룹의 각각에 대해서 구해지는 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 구성을 이용할 수 있다. 이들의 구성에 의하면, 최종적으로 반도체 디바이스의 고장 해석에 이용되는 차분 화상을 바람직하게 도출할 수 있다.
또, 차분 화상의 생성에 대해서는, N개의 화상 그룹의 각각에 대해서 구해지는 N개의 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 제1 해석 모드와, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 제2 해석 모드를 바꿀 수 있게 구성되어 있는 것으로 해도 좋다. 이와 같은 구성에 의해서도, 자동으로, 또는 조작자가 수동으로 해석 모드를 선택하는 것에 의해서, 최종적으로 반도체 디바이스의 고장 해석에 이용되는 차분 화상을 바람직하게 도출할 수 있다.
[산업상의 이용 가능성]
본 발명은, 반도체 디바이스의 고장 해석에 이용되는 발열 해석 화상에서의 촬상 위치 어긋남의 영향을 억제하는 것이 가능한 반도체 고장 해석 장치, 고장 해석 방법, 및 고장 해석 프로그램으로서 이용 가능하다.
1A … 반도체 고장 해석 장치 S … 반도체 디바이스
10 … 시료 스테이지 12 … 스테이지 구동부
14 … 전압 인가부 16 … 도광 광학계
18 … 촬상 장치 20 … 제어부
21 … 촬상 제어부 22 … 스테이지 제어부
23 … 동기 제어부 30 … 화상 처리부
31 … 화상 기억부 32 … 촬상 위치 산출부
33 … 화상 분류부 34 … 차분 화상 생성부
36 … 입력 장치 37 … 표시 장치

Claims (16)

  1. 반도체 디바이스의 발열상(發熱像)을 이용하여 고장 해석을 행하는 반도체 고장 해석 장치로서,
    해석 대상이 되는 반도체 디바이스에 대해서 바이어스(bias) 전압을 인가하는 전압 인가 수단과,
    상기 반도체 디바이스의 화상을 취득하는 촬상 수단과,
    상기 촬상 수단에 의해서 취득된 화상에 대해서, 상기 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 수단을 구비하며,
    상기 촬상 수단은, 상기 반도체 디바이스에 상기 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 상기 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러,
    상기 화상 처리 수단은,
    상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 수단과,
    상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에서의 상기 촬상 위치에 대해서, 상기 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 상기 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 상기 촬상 위치가 속하는지에 의해서, 상기 복수의 해석 화상 및 상기 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 수단과,
    분류된 상기 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 상기 해석 화상과 상기 배경 화상과의 차분(差分) 화상을 생성하는 차분 화상 생성 수단을 가지는 것을 특징으로 하는 반도체 고장 해석 장치.
  2. 청구항 1에 있어서,
    상기 화상 분류 수단은, 상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에서의 상기 촬상 위치의 상기 위치 빈도 분포를 구함과 아울러, 상기 복수의 해석 화상의 상기 위치 빈도 분포에서의 평균 위치 μ1 및 분포폭 w1과, 상기 복수의 배경 화상의 상기 위치 빈도 분포에서의 평균 위치 μ2 및 분포폭 w2에 기초하여, 상기 영역 분할 단위를 설정하는 것을 특징으로 하는 반도체 고장 해석 장치.
  3. 청구항 2에 있어서,
    상기 화상 분류 수단은, 상기 영역 분할 단위를 조정하기 위한 조정 계수 α를 설정함과 아울러, 상기 복수의 해석 화상에 대해서의 영역 단위 μ1±α×w1과, 상기 복수의 배경 화상에 대해서의 영역 단위 μ2±α×w2를 구하고, 그들 영역 단위의 공통 범위를 상기 영역 분할 단위로서 설정하는 것을 특징으로 하는 반도체 고장 해석 장치.
  4. 청구항 3에 있어서,
    상기 화상 분류 수단은, 조작자에 의해서 입력된 계수값에 기초하여, 상기 조정 계수 α를 설정하는 것을 특징으로 하는 반도체 고장 해석 장치.
  5. 청구항 3에 있어서,
    상기 화상 분류 수단은, 상기 복수의 해석 화상의 상기 위치 빈도 분포에서의 상기 분포폭 w1과, 상기 복수의 배경 화상의 상기 위치 빈도 분포에서의 상기 분포폭 w2를, 각각 표준 편차 σ에 의해서 구함과 아울러, 상기 조정 계수 α를, 조건 1≤α≤2를 만족하는 범위 내로 설정하는 것을 특징으로 하는 반도체 고장 해석 장치.
  6. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 수단은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 것을 특징으로 하는 반도체 고장 해석 장치.
  7. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 수단은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 것을 특징으로 하는 반도체 고장 해석 장치.
  8. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 수단은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 제1 해석 모드와, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 제2 해석 모드를 바꿀 수 있게 구성되어 있는 것을 특징으로 하는 반도체 고장 해석 장치.
  9. 반도체 디바이스의 발열상을 이용하여 고장 해석을 행하는 반도체 고장 해석 방법으로서,
    해석 대상이 되는 반도체 디바이스에 대해서 바이어스 전압을 인가하는 전압 인가 스텝과,
    상기 반도체 디바이스의 화상을 취득하는 촬상 스텝과,
    상기 촬상 스텝에 의해서 취득된 화상에 대해서, 상기 반도체 디바이스의 고장 해석에 필요한 화상 처리를 행하는 화상 처리 스텝을 구비하며,
    상기 촬상 스텝은, 상기 반도체 디바이스에 상기 바이어스 전압이 인가된 상태에서의 발열상을 각각 포함하는 복수의 해석 화상과, 상기 바이어스 전압이 인가되어 있지 않은 상태에서의 복수의 배경 화상을 취득함과 아울러,
    상기 화상 처리 스텝은,
    상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에 대해서, 그 촬상 위치를 산출하는 촬상 위치 산출 스텝과,
    상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에서의 상기 촬상 위치에 대해서, 상기 촬상 위치의 위치 빈도 분포를 참조하여 설정된 영역 분할 단위를 준비하고, 상기 영역 분할 단위에 따라서 분할된 N개의 영역(N은 2 이상의 정수) 중 어느 영역에 상기 촬상 위치가 속하는지에 의해서, 상기 복수의 해석 화상 및 상기 복수의 배경 화상을 N개의 화상 그룹으로 분류하는 화상 분류 스텝과,
    분류된 상기 N개의 화상 그룹에 대해서 개별로, 고장 해석에 이용되는 상기 해석 화상과 상기 배경 화상과의 차분 화상을 생성하는 차분 화상 생성 스텝을 가지는 것을 특징으로 하는 반도체 고장 해석 방법.
  10. 청구항 9에 있어서,
    상기 화상 분류 스텝은, 상기 복수의 해석 화상 및 상기 복수의 배경 화상의 각각에서의 상기 촬상 위치의 상기 위치 빈도 분포를 구함과 아울러, 상기 복수의 해석 화상의 상기 위치 빈도 분포에서의 평균 위치 μ1 및 분포폭 w1과, 상기 복수의 배경 화상의 상기 위치 빈도 분포에서의 평균 위치 μ2 및 분포폭 w2에 기초하여, 상기 영역 분할 단위를 설정하는 것을 특징으로 하는 반도체 고장 해석 방법.
  11. 청구항 10에 있어서,
    상기 화상 분류 스텝은, 상기 영역 분할 단위를 조정하기 위한 조정 계수 α를 설정함과 아울러, 상기 복수의 해석 화상에 대해서의 영역 단위 μ1±α×w1와, 상기 복수의 배경 화상에 대해서의 영역 단위 μ2±α×w2를 구하고, 그들 영역 단위의 공통 범위를 상기 영역 분할 단위로서 설정하는 것을 특징으로 하는 반도체 고장 해석 방법.
  12. 청구항 11에 있어서,
    상기 화상 분류 스텝은, 조작자에 의해서 입력된 계수값에 기초하여, 상기 조정 계수 α를 설정하는 것을 특징으로 하는 반도체 고장 해석 방법.
  13. 청구항 11에 있어서,
    상기 화상 분류 스텝은, 상기 복수의 해석 화상의 상기 위치 빈도 분포에서의 상기 분포폭 w1과, 상기 복수의 배경 화상의 상기 위치 빈도 분포에서의 상기 분포폭 w2을, 각각 표준 편차 σ에 의해서 구함과 아울러, 상기 조정 계수 α를, 조건 1≤α≤2를 만족하는 범위 내로 설정하는 것을 특징으로 하는 반도체 고장 해석 방법.
  14. 청구항 9 내지 청구항 13 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 스텝은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 것을 특징으로 하는 반도체 고장 해석 방법.
  15. 청구항 9 내지 청구항 13 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 스텝은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 것을 특징으로 하는 반도체 고장 해석 방법.
  16. 청구항 9 내지 청구항 13 중 어느 하나의 항에 있어서,
    상기 차분 화상 생성 스텝은, 상기 N개의 화상 그룹의 각각에 대해서 구해지는 N개의 상기 차분 화상에 대해서, 각각의 화상 그룹에 속하는 화상수에 기초한 가중을 행함으로써, 고장 해석에 이용되는 차분 화상을 생성하는 제1 해석 모드와, 각각의 화상 그룹에 속하는 화상수에 기초하여, 고장 해석에 이용되는 차분 화상을 선택하는 제2 해석 모드를 바꿀 수 있게 구성되어 있는 것을 특징으로 하는 반도체 고장 해석 방법.
KR1020127026103A 2010-04-28 2011-02-21 반도체 고장 해석 장치 및 고장 해석 방법 KR101668512B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010103876A JP5296739B2 (ja) 2010-04-28 2010-04-28 半導体故障解析装置及び故障解析方法
JPJP-P-2010-103876 2010-04-28
PCT/JP2011/053728 WO2011135902A1 (ja) 2010-04-28 2011-02-21 半導体故障解析装置及び故障解析方法

Publications (2)

Publication Number Publication Date
KR20130058666A KR20130058666A (ko) 2013-06-04
KR101668512B1 true KR101668512B1 (ko) 2016-10-21

Family

ID=44861223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026103A KR101668512B1 (ko) 2010-04-28 2011-02-21 반도체 고장 해석 장치 및 고장 해석 방법

Country Status (7)

Country Link
US (1) US8885919B2 (ko)
EP (1) EP2565914A4 (ko)
JP (1) JP5296739B2 (ko)
KR (1) KR101668512B1 (ko)
CN (1) CN102859675B (ko)
TW (1) TWI486582B (ko)
WO (1) WO2011135902A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016162930A1 (ja) * 2015-04-06 2016-10-13 三菱電機株式会社 非破壊検査システム及び特異点検出システム
US11060992B2 (en) 2017-03-24 2021-07-13 Rosemount Aerospace Inc. Probe heater remaining useful life determination
US10914777B2 (en) 2017-03-24 2021-02-09 Rosemount Aerospace Inc. Probe heater remaining useful life determination
US10895592B2 (en) 2017-03-24 2021-01-19 Rosemount Aerospace Inc. Probe heater remaining useful life determination
US10197517B2 (en) * 2017-03-24 2019-02-05 Rosemount Aerospace, Inc. Probe heater remaining useful life determination
US10564203B2 (en) 2017-03-24 2020-02-18 Rosemount Aerospace Inc. Probe heater remaining useful life determination
JP6871070B2 (ja) 2017-06-06 2021-05-12 浜松ホトニクス株式会社 半導体デバイス検査方法
JP7025280B2 (ja) * 2018-05-08 2022-02-24 浜松ホトニクス株式会社 メタレンズユニット、半導体故障解析装置、及び半導体故障解析方法
US10962580B2 (en) 2018-12-14 2021-03-30 Rosemount Aerospace Inc. Electric arc detection for probe heater PHM and prediction of remaining useful life
US11061080B2 (en) 2018-12-14 2021-07-13 Rosemount Aerospace Inc. Real time operational leakage current measurement for probe heater PHM and prediction of remaining useful life
US11639954B2 (en) 2019-05-29 2023-05-02 Rosemount Aerospace Inc. Differential leakage current measurement for heater health monitoring
US11472562B2 (en) 2019-06-14 2022-10-18 Rosemount Aerospace Inc. Health monitoring of an electrical heater of an air data probe
US11930563B2 (en) 2019-09-16 2024-03-12 Rosemount Aerospace Inc. Monitoring and extending heater life through power supply polarity switching
US11293995B2 (en) 2020-03-23 2022-04-05 Rosemount Aerospace Inc. Differential leakage current measurement for heater health monitoring
US11630140B2 (en) 2020-04-22 2023-04-18 Rosemount Aerospace Inc. Prognostic health monitoring for heater
US11151710B1 (en) * 2020-05-04 2021-10-19 Applied Materials Israel Ltd. Automatic selection of algorithmic modules for examination of a specimen
CN112468743A (zh) * 2020-11-09 2021-03-09 泓准达科技(上海)有限公司 一种热点变化过程的显示方法、装置、介质及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06281700A (ja) * 1993-03-26 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の故障解析方法及びその故障解析装置
US6002792A (en) * 1993-11-16 1999-12-14 Hamamatsu Photonics Kk Semiconductor device inspection system
JP2758562B2 (ja) * 1994-05-17 1998-05-28 浜松ホトニクス株式会社 内部発熱解析装置
JPH09266238A (ja) 1996-03-29 1997-10-07 Sony Corp 電子回路の欠陥検査装置
JPH11337511A (ja) 1998-05-25 1999-12-10 Advantest Corp 回路検査装置および方法
US20050252545A1 (en) * 2004-05-12 2005-11-17 Spire Corporation Infrared detection of solar cell defects under forward bias
US7474115B1 (en) * 2004-12-28 2009-01-06 Dupont Displays, Inc. Organic electronic device display defect detection
JP4163199B2 (ja) * 2005-07-15 2008-10-08 大日本印刷株式会社 検査装置、検査方法
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4941253B2 (ja) * 2007-11-28 2012-05-30 横河電機株式会社 Ｉｃテスタ
TW200940977A (en) * 2008-03-19 2009-10-01 Viswell Technology Co Ltd Optical imaging apparatus and method for inspection of solar cells
KR20090114940A (ko) * 2008-04-30 2009-11-04 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법 및 압축 테스트 방법
JP2009288090A (ja) * 2008-05-29 2009-12-10 Sanyo Electric Co Ltd 半導体素子の発熱解析方法
JP6078870B2 (ja) * 2012-06-28 2017-02-15 株式会社Ｓｃｒｅｅｎホールディングス 検査装置および検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303746A (ja) 2002-04-08 2003-10-24 Hitachi Ltd 半導体の不良解析方法及びそのシステム並びに半導体の不良解析プログラム

Also Published As

Publication number Publication date
JP5296739B2 (ja) 2013-09-25
US8885919B2 (en) 2014-11-11
WO2011135902A1 (ja) 2011-11-03
US20130039565A1 (en) 2013-02-14
EP2565914A4 (en) 2017-03-08
KR20130058666A (ko) 2013-06-04
JP2011233768A (ja) 2011-11-17
CN102859675B (zh) 2015-06-24
TWI486582B (zh) 2015-06-01
TW201137345A (en) 2011-11-01
EP2565914A1 (en) 2013-03-06
CN102859675A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
KR101668512B1 (ko) 반도체 고장 해석 장치 및 고장 해석 방법
TWI512787B (zh) A defect analysis support means, a program executed by the defect analysis support means, and a defect analysis system
KR101704325B1 (ko) 결함 관찰 방법 및 결함 관찰 장치
KR102057429B1 (ko) 결함 관찰 장치 및 결함 관찰 방법
US20130271595A1 (en) Circuit pattern inspecting device and inspecting method thereof
JP5325802B2 (ja) 観察方法および観察装置
US20070290696A1 (en) Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program
KR20130108413A (ko) 하전 입자선 장치
KR20180102117A (ko) 결함 검사 장치, 결함 검사 방법
JP5838138B2 (ja) 欠陥観察システムおよび欠陥観察方法
KR20130110206A (ko) 하전 입자선 장치 및 화상 해석 장치
JP2010133744A (ja) 欠陥検出方法およびその方法を用いた視覚検査装置
JP2006113073A (ja) パターン欠陥検査装置及びパターン欠陥検査方法
JP2015004641A (ja) ウエハ外観検査装置
JP6049052B2 (ja) ウエハ外観検査装置及びウエハ外観検査装置における感度しきい値設定方法
JP2020094852A (ja) 粒子画像解析装置、粒子画像解析方法、及び粒子画像解析プログラム
JP2004101214A (ja) パターン検査装置、歩留管理システム、パターン検査方法、基板製造方法およびプログラム
US11195255B2 (en) Image processing apparatus and method of controlling the same
CN110062151B (zh) 平滑图像生成装置、异常判定装置、平滑图像生成方法
US11803961B2 (en) Die-to-multi-die wafer inspection
CN109905695B (zh) 异常判定装置、异常判定方法及记录介质
US20220292662A1 (en) Information processing apparatus,information processing method,and non-transitory computer-readable storage medium
KR20240043069A (ko) 마크 검출 방법 및 컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 4