JP4283487B2 - 半導体の不良解析方法及びそのシステム - Google Patents

半導体の不良解析方法及びそのシステム Download PDF

Info

Publication number
JP4283487B2
JP4283487B2 JP2002105006A JP2002105006A JP4283487B2 JP 4283487 B2 JP4283487 B2 JP 4283487B2 JP 2002105006 A JP2002105006 A JP 2002105006A JP 2002105006 A JP2002105006 A JP 2002105006A JP 4283487 B2 JP4283487 B2 JP 4283487B2
Authority
JP
Japan
Prior art keywords
analysis
failure
failure analysis
simulated fault
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002105006A
Other languages
English (en)
Other versions
JP2003303746A (ja
Inventor
有一 濱村
尚史 岩田
朗 嶋瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002105006A priority Critical patent/JP4283487B2/ja
Publication of JP2003303746A publication Critical patent/JP2003303746A/ja
Application granted granted Critical
Publication of JP4283487B2 publication Critical patent/JP4283487B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光若しくは発熱顕微鏡、OBIRCH(Optical Beam Induced Resistance Change)解析装置等の物理解析装置で検出した故障と疑わしき箇所の情報(被擬故障リスト)や、ファンクションテスト、IDDQテスト、スキャンテストなどの電気的な測定・検査(テスティング)によって絞り込んだ被擬故障リストを用いて、その疑わしさの度合いを体系的に定量化し、その後実施される詳細原因解析の対象とする候補の優先順位づけを行う不良解析方法及びそのシステム並びにその不良解析プログラムに関するものである。
【0002】
【従来の技術】
近年、半導体装置の高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進んでおり、この半導体装置を欠陥なく製造することが困難となってきている。欠陥を低減するためには、高集積化された半導体装置の中から原因となった欠陥箇所を特定し、この半導体装置の故障メカニズムを推定し、原因を取り除くといった改善作業が必要である。このうち、欠陥箇所を特定するため、発光顕微鏡やOBIRCH解析装置を用いて半導体装置を解析する手法が用いられてきている。例えば、発光顕微鏡においては、半導体装置に電圧を印加し、半導体素子(トランジスタ)からの異常な発光(反応箇所)の座標を検知して、欠陥箇所特定の手がかりとすることができる。ここでは、反応箇所の座標を設計データであるレイアウトパターンと重ね合わせ、レイアウトパターンの座標として読みとって、反応箇所を特定する手法が用いられるようになった。
【0003】
【発明が解決しようとする課題】
実際の不良解析においては、反応箇所が多く、反応箇所が必ずしも欠陥発生箇所ではない場合が多い。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光するが、この異常な電位が電子回路内部で伝搬することによって、多くの発光現象を引き起こすことがある。このような場合、電子ビームテスターなどで反応箇所とそれに関連する配線を逐次追跡して不良箇所を特定するといった手間のかかる作業を必要としていた。
【0004】
また、被擬故障候補を絞り込むために、発光解析やOBIRCH解析などの複数の不良解析を順次行うことがあるが、発光解析で得られる反応箇所と、OBIRCH解析で得られる反応箇所が異なるため、最も疑わしき故障候補を絞り込む作業に多くの時間を要していた。
【0005】
本発明の目的は、上記課題を解決すべく、各種不良解析ユニットを適宜組み合わせて得られる多くの情報から、体系的に故障候補の疑わしさを定量化し、これに基づいて、故障原因を究明する作業の優先順位付けを正確に行うことができるようにした不良解析方法及びそのシステム並びにその不良解析プログラムを提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の特徴を有する。
即ち、本発明は、半導体デバイスに対して互いに種類の異なる複数の不良解析手段を用いて不良解析を行って、各不良解析手段に相応した故障と疑わしき箇所の情報を有する被擬故障リストを複数生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された複数の被擬故障リストにおける故障候補の重複関係を解析して、前記故障候補の嫌疑の度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
また、本発明は、前記半導体の不良解析方法の統合解析ステップにおいて、重複関係の解析がベン図処理であることを特徴とする。
【0007】
また、本発明は、半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補(短絡欠陥)との配線間距離または隣接した配線長を基に、前記故障候補(短絡欠陥)の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
【0008】
また、本発明は、半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補(断線配線(高抵抗、非導通等の配線))の配線長、もしくは配線候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
【0009】
また、本発明は、半導体デバイスに対して互いに種類の異なる複数の不良解析を行って、各々に相応した故障と疑わしき箇所の情報を有する被擬故障リストを生成する複数の不良解析ユニットと、該複数の不良解析ユニットから得られる複数の被擬故障リストの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を行う統合解析手段とを備えたことを特徴とする半導体の不良解析システムである。
【0010】
また、本発明は、複数の不良解析ユニットから得られる複数の被擬故障リストを記憶するデータ記憶部と、前記複数の被擬故障リストにおける故障候補の重複関係を解析するアルゴリズムを記述したプログラム記憶部と、該プログラム記憶部に記述された故障候補の重複関係を解析するアルゴリズムに基づいて前記データ記憶部に記憶された複数の被擬故障リストの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行うデータ演算部と、該データ演算部で行われた故障候補の嫌疑の度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を出力する出力装置とを備えたことを特徴とする半導体の不良解析ツールである。
【0011】
また、本発明は、互いに種類の異なる複数の不良解析手段から得られる半導体デバイスについての複数の故障と疑わしき箇所の情報を有する被擬故障リストを入力する入力ステップと、該入力ステップで入力された複数の被擬故障リストの故障候補の重複関係を解析して、該故障候補の嫌疑の度合いの重み付け若しくは順位付け(その後実施される詳細原因解析の対象となる故障候補の優先順位付け)を行う統合解析ステップとを有することを特徴とする半導体の不良解析プログラムである。
また、本発明は、前記半導体の不良解析プログラムの統合解析ステップにおいて、前記故障候補の重複関係の解析がベン図処理であることを特徴とする。
【0012】
【発明の実施の形態】
本発明に係る半導体の不良解析方法およびそのシステム並びに半導体の不良解析プログラムの実施の形態について、図面を用いて説明する。
【0013】
近年、半導体装置(半導体デバイス)において、高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進み、如何に短絡や断線(高抵抗、非導通等)などの欠陥の発生を低減することが課題となっている。そのため、高集積化された半導体装置(半導体デバイス)の中から故障(動作および特性不良)の原因となった短絡や断線(高抵抗、非導通等)などの欠陥の箇所を特定し、この故障メカニズムを推定し、原因を取り除くといった改善作業が必要となる。
【0014】
そこで、短絡や断線(高抵抗、非導通等)などの欠陥の箇所を特定するために、各種の不良解析手法が用いられる。この各種の不良解析手法としては、発光顕微鏡を用いる発光解析、発熱顕微鏡を用いる発熱解析、OBIRCH(Optical Beam Induced Resistance Change)解析装置(レーザビームの照射により生じる電流変化をプロ−バで測定するシステム)を用いたOBIRCH解析、EBテスターあるいはEBプロ−バと称されるものを用いたEBテスティングなどの物理解析と、ファンクションテスト、IDDQテスト、スキャンテストなどの電気的な測定・検査(テスティング)と、インライン異物・外観検査と、これらを組み合わせたフェイルビット解析とがある。
【0015】
物理解析である発光顕微鏡を用いた発光解析は、半導体デバイス(半導体装置)に電圧を印加し、半導体素子(トランジスタ)からの異常な発光(反応箇所)の座標を検知するものである。物理解析である発熱顕微鏡を用いる発熱解析も、半導体デバイス(半導体装置)に電圧を印加し、半導体素子(トランジスタ)からの異常な発熱(反応箇所)の座標を検知するものである。
【0016】
物理解析であるOBIRCH解析装置を用いたOBIRCH解析は、半導体デバイスの表面にレーザビームを照射し、その時の抵抗変化に伴う、電流変化を検出することにより被測定デバイスの内部の動作解析を行なうものである。実際には、この電流変化を輝度変化としてモニタ上に表示するものである。このようにOBIRCH解析では、欠陥箇所に対応する異常の電流変化点の画像が検知されることになる。
【0017】
物理解析であるEBテスティングは、半導体デバイスの内部診断のため真空中で被測定デバイスの配線に電子ビームを照射し、その部分から発生する二次電子や反射電子などのエネルギー変化から回路の電圧を測定することによって欠陥箇所の座標を検知するものである。
【0018】
電気的な測定・検査(テスティング)であるファンクションテストは、LSIが所定の機能通りに動作するか否かを確認するためのテストで、テストパターンを所定の動作周波数にて入力端子に順次印加して、出力端子に現れるパターンが期待値の通りであるかを比較チェックするものである。
【0019】
電気的な測定・検査(テスティング)であるIDDQテストは、CMOS回路のリーク故障を異常な電源電流として検出することで故障検出を行なう試験手法で、特別なテスト回路付加が無く、故障検出に有効な手法である。即ち、IDDQ試験は、CMOSデバイスの試験において、デバイスにテストパターンを印加し、各サイクル毎の準静的な電源電流を測定することにより不良検出を行なう方法である。
【0020】
以上説明したように、各種の不良解析手法が、短絡や断線(高抵抗、非導通等)などの欠陥の箇所を特定するために用いられる。
【0021】
次に、各種の不良解析手法を適宜組み合わせて得られた多くの互いに異なる故障と疑わしき箇所の情報(被擬故障リスト)から、体系的に故障候補の疑わしさを定量化し、これに基づいて故障原因を究明する作業の優先順位付けを正確に行う統合不良解析システムの実施の形態について説明する。
【0022】
まず、はじめに、不良となった試料(半導体デバイス)に対し、上述した各種の不良解析装置1A〜1Cを用いて不良解析を順次実施し、その都度、不良解析装置1A〜1Cの各々から互いに異なるフォーマットで被擬故障リスト2A〜2Cを出力する。図1においては、各種の不良解析装置1A〜1Cとしては、例えば、発光若しくは発熱顕微鏡1A、OBRICH解析装置1B、IDDQテスト装置1Cの3種類の場合について示す。勿論、各種の不良解析装置1A〜1Cとしては、上述した各種の組み合わせが考えられる。
【0023】
次に、これら不良解析装置1A〜1Cのそれぞれから得られる被擬故障リスト2A〜2Cを図2(a)、(b)、(c)に示す。
【0024】
不良解析装置1Aを構成する例えば発光若しくは発熱顕微鏡の場合は、異常な発光若しくは発熱(反応箇所)の座標(座標レベル)が発光若しくは発熱顕微鏡画像として検出することが可能となる。そこで、被擬故障リスト2Aとしては、上記発光若しくは発熱顕微鏡画像を基に得られる反応箇所の座標レベルのリストとして得ることもできる。更に、被擬故障リスト2Aとしては、図2に示すように、上記発光若しくは発熱顕微鏡画像と半導体デバイスのレイアウトデータおよびネットリストなどの設計情報とを比較することによって、被擬故障リスト2Aとしては、例えば図2(a)に示す上記反応箇所につながったネットリスト(Failure Analysis Results. Suspect nets are: Wire (配線) 3 - Wire (配線)8 - Wire (配線)12; …; Wire (配線) 195.)として得ることもできる。但し、このように、ネットリストとしても、「Failure Analysis Results. Suspect nets are:」が付加されたものとなる。
【0025】
不良解析装置1Bを構成する例えばOBRICH解析装置の場合は、レーザビームを照射した時の抵抗変化に伴う、電流変化を輝度変化としてモニタ上に表示するものである。即ち、欠陥箇所に対応する異常の電流変化点(反応箇所)の画像が検知されることになる。そこで、被擬故障リスト2Bとしては、上記異常の電流変化点(反応箇所)の画像を基に得られる反応箇所の座標レベルのリストとしても得ることができる。更に、被擬故障リスト2Bとしては、図2に示すように、上記異常の電流変化点の画像と半導体デバイスのレイアウトデータおよびネットリストなどの設計情報とを比較することによって、被擬故障リスト2Bとしては、例えば図2(b)に示す上記異常の電流変化点(反応箇所)のネットリスト(Selected Nodes ---- #1: Wire (配線) 3; #2: Wire (配線) 8; #3: Wire (配線) 14; …; #85: Wire (配線)105.)として得ることができる。但し、このように、ネットリストとしても、「Selected Nodes ----」が付加されたものとなり、図2(a)に示すものとフォーマットが異なるものとなる。
【0026】
不良解析装置1Cを構成する例えばIDDQテストの場合は、CMOS回路のリーク故障を異常な電源電流として検出されることになる。そこで、被擬故障リスト2Cとしては、例えば図2(c)に示す上記異常な電源電流が発生するネットリスト(Wire (配線) 3; Wire (配線) 7; Wire (配線) 18; …; Wire (配線) 115.)又はセルリストとして得ることができる。このように、ネットリストとしても、図2(a)及び図2(b)に示すものとフォーマットが異なるものとなる。
【0027】
以上説明したように、不良解析装置1A〜1Cの各々は機種および特性が異なることにより、得られる被擬故障リスト2A〜2Cは、異なった種類(ネットリスト、座標リスト、セルリストなど)で得られる場合もあり、同じ種類でもフォーマットが異なることになる。
【0028】
そこで、不良解析装置1A〜1Cの各々から得られたそれぞれの被擬故障リスト2A〜2Cのデータを、フォーマット整合処理3により同じ種類(例えばネットリスト)で所望のフォーマットに統一する。このように統一されたフォーマット整合化済み被擬故障リスト4A〜4Cの各々を用いることによって、統合解析5を実施することが可能となる。
【0029】
統合解析5では、故障の疑わしさを定量化するために、重み付け処理、ベン図(オイラーの図)処理、半導体レイアウト解析処理等をワークステーションやパーソナルコンピュータなどの計算機(図3に示す統合解析ツール)30上で行う。最後に、統合解析5によって求められた統合化された被擬故障リスト6を前記した計算機30の出力装置であるモニタ35等に表示させたり、データを転送させたりして、この結果の表示・出力7を行う。
【0030】
次に、本発明の不良解析システムについて図3を用いて説明する。図3は、発光若しくは発熱解析を代表とする各種不良解析ユニット1A〜1Cを組み込んだ不良解析システムの概略図である。不良解析ユニット1Aは、主として発光顕微鏡12と該発光顕微鏡12に接続される解析ツール11とによって構成される。
【0031】
解析ツール11は、発光若しくは発熱顕微鏡12から得られる発光若しくは発熱顕微鏡画像16を基に、被擬故障リスト2Aを作成するもので、データ記憶部20、データ演算部21、およびプログラム記憶部22により構成される。設計データベース17に蓄積されたレイアウトデータ18、ネットリスト19、スケマティック(図示せず)、設計付加情報(テクノロジーファイルなど、図示せず)等は、ネットワーク25を介して、ファイル転送してデータ演算部21などにおいて所望の前処理を施してデータ記憶部20に記憶させる。一方、故障位置特定を行うべき試料(半導体デバイス)13は、発光若しくは発熱顕微鏡12に搭載される。そして、発光若しくは発熱顕微鏡12は、予めプログラミングしておいたテストパターン15に基づいてテスター14を駆動し、試料(半導体デバイス)13に所望の電圧印加を行う。このとき得られた発光若しくは発熱顕微鏡画像16を、ネットワーク25を介して、データ記憶部20に記憶させる。そこで、解析ツール11は、予めプログラム記憶部22に組み込んでおいたプログラムに基づいて、データ演算部21において、レイアウトデータ18、ネットリスト19などの設計情報と、発光若しくは発熱顕微鏡画像16とを用いて故障位置特定作業を行う(詳細な手順は後述する)。即ち、解析ツール11は、異常な発光若しくは発熱(反応箇所)の座標で示す発光若しくは発熱顕微鏡画像16に、設計データであるレイアウトデータ18を重ね合わせることによって、反応箇所の座標をレイアウトパターンの座標として読み込み、該読み込まれたレイアウトパターンの座標からそれにつながった配線を基にネットリストを作成することによって、被擬故障リスト2Aからなる故障位置特定作業を行う。なお、ネットワーク25の代用として、DAT(図示せず)などの記録媒体でデータ通信しても良い。また、入力装置23および出力装置24は、解析ツール11において、ユーザとのインターフェースを可能にする。即ち、ユーザは、入力装置23を介して、解析ツール11により、発光若しくは発熱顕微鏡12の駆動制御するなどの連動をさせる。また、データ演算部21で求めた演算結果(故障位置の座標など)を、データベース(図示せず)に記憶させても良い。
【0032】
次に、不良解析ユニット1Aが発光顕微鏡であった場合の被擬故障リストの作成方法について説明する。半導体に発光が発生しても、発光した場所が必ずしも欠陥発生箇所でない場合がある。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光することがある。このような場合、以下の手順で解析する。図4は、発光顕微鏡を用いたデータ解析手順を示す図である。まず、はじめに、解析ツール11において、レイアウトデータ18と発光顕微鏡12から出力される発光画像70とを重ね合わせて表示する。次に、発光画像70の発光箇所に該当するトランジスタ71を特定する。さらに、回路情報を参照して、このトランジスタ71の入力側に接続されている前段配線経路72を特定する。このとき、さかのぼる前段配線経路72の段数(トランジスタを経由する個数)は、経験的に予め定めておくか、解析ツール11において任意に設定できるようにする。最後に、ここで特定された複数の前段配線経路72を、被擬故障リスト2Aとして出力することで、発光箇所と不良箇所との位置ずれの問題を解決することができる。
【0033】
以上説明したように、不良解析ユニット1Aを構成する解析ツール11にて、作業者が故障位置特定作業(発光箇所に該当するトランジスタの入力側に接続されている前段配線経路からなる被擬故障リスト2A)について解析を終了した後、ネットワーク25経由で、該被擬故障リスト(例えば図2(a)に示すフォーマットのネットリストで構成される。)2Aを統合解析ツール30に転送してデータ記憶部31に記憶される。
【0034】
同様に、発光解析ユニットとは異なる各種不良解析ユニット(例えばOBRICH解析装置)1B、(例えばIDDQテスト)1Cからは、上記試料13に対する不良解析結果が、例えば図2(b)、(c)に示す如く、少なくとも異なったフォーマットで被擬故障リスト2B、2Cとして得られてネットワーク25を経由して統合解析ツール30に転送してデータ記憶部31に記憶される。当然、各種不良解析ユニット1B、1Cから出力される被擬故障リスト2B、2Cとしては、種類が異なる場合もある。
【0035】
次に、統合解析ツール30において、データ記憶部31に記憶された被疑故障リスト2A〜2Cを基にフォーマット整合処理3を行い、該フォーマット整合化済み被疑故障リスト4A〜4Cを基に統合解析5を行い、その統合解析結果である被疑故障リスト6を出力することについて説明する。プログラム記憶部33には、フォーマット整合処理や統合解析処理のアルゴリズム、GUIプログラムなどのソースコードを予め記憶させておく。その結果、データ演算部32は、プログラム記憶部33に記憶されたソースコードに基づいて、データ記憶部31に蓄積した被擬故障リスト2A〜2Cのフォーマット整合処理・演算3や統合解析処理・演算5を実施する。ここで得られた統合化された被擬故障リスト6は出力装置35に出力させるか、ネットワーク25を介して、本システムのユーザに電子ファイルで伝達される。
【0036】
次に、データ演算部32において実行するフォーマット整合処理3について詳説する。図5は、テキスト変換レベルのフォーマット整合処理を示す図である。ここでは、フォーマット変換前後の被擬故障リストのデータ構造を示している。フォーマット整合処理3によって、カンマや改行、故障個所名称の読み込み開始行など、所望のフォーマットに変換する例を示した。図6は、表記形式変換レベルのフォーマット整合処理を示す図である。同図のように被擬故障リスト2が座標レベルでリストアップされ、統合解析においてネットリストでデータ処理を行う場合には、レイアウトやネットリストの対応関係を参照してネットリストレベルでの表記に変更する必要がある。この例に限らず、例えば、ネットリストレベルから座標レベルへのフォーマット変換や、トランジスタレベルやセルレベルでの記載からネットリストレベルへの変換など適宜行うことが可能である。このように、各種変換の場合、解析ツール11において、設計データベース17から得られるネットリスト19およびレイアウトデータ18を用いて各種変換を行っても良い。何れにしても、統合解析前のデータ記憶部31に記憶された被疑故障リスト4A〜4Cは、フォーマット整合された状態となり、統合解析が可能となる。
【0037】
次に、統合解析ツール30において、故障候補の重み付け、優先順位付けを行う統合解析手法について説明する。即ち、統合解析ツール(統合解析手段)30は、複数の不良解析ユニット1A〜1Cから得られるフォーマット整合処理された複数の被擬故障リスト4A〜4Cの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う。
【0038】
更に、統合解析ツール(統合解析手段)30は、具体的には、複数の不良解析ユニットから得られる複数の被擬故障リストを記憶するデータ記憶部31と、前記複数の被擬故障リストにおける故障候補の重複関係を解析するアルゴリズムを記述したプログラム記憶部33と、該プログラム記憶部33に記述された故障候補の重複関係を解析するアルゴリズムに基づいて前記データ記憶部31に記憶された複数の被擬故障リスト4A〜4Cの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行うデータ演算部32と、該データ演算部32で行われた故障候補の嫌疑の度合いの重み付け若しくは順位付けを出力する表示装置や記録媒体やネットワーク等の出力装置35とを備えて構成される。なお、重み付けの値は、画面上において入力装置34を用いて入力してもよい。
【0039】
図7は、ベン図処理による複数の被擬故障リストの統合解析手法を示す図である。まず、はじめに、被擬故障リスト4A、4B、4Cに含まれる故障個所が、図7のベン図に示す領域(A、B、C、AB、BC、AC、ABC)のどの部分に相当するかを解析する。ここでは、既に被擬故障リスト4A、4B、4Cは、フォーマットを統一化され、故障個所の情報(図7(b)に示す例えば配線ネットの名称)が読み込み・記憶できるようになっている。
【0040】
この事例では、被擬故障リスト4A、4B、4Cともに、重み付けを1とした。1種類のみの被擬故障リストに出現した故障候補(領域A、B、C)は重み1とし、2種類のみの被擬故障リストに出現した故障候補(領域AB、BC、AC)は重み2とし、3種類全ての被擬故障リストに出現した故障候補(領域ABC)は重み1の総和の3として表記する。こうすることで、故障候補の疑わしさを各領域の重み値で表記することができ、これにより、その後実施する故障有無の確認作業の優先順位を付与することができる。図7では,重み3(被擬故障リスト4A、4Bおよび4Cの全てに出現した領域ABCにおけるWire (配線) 8, 19)が最も優先順位が高く、最も疑わしい箇所となる。
【0041】
一方、被擬故障リストごとに重み付けを変えて優先順位を決定することも可能である。図8では、被擬故障リスト4Aについては重み付けを3とし、被擬故障リスト4Bについては重み付けを2とし、被擬故障リスト4Cについては重み付けを1とした。その結果、被擬故障リスト4Aのみに出現した故障候補(領域A)は重み3とし、被擬故障リスト4Bのみに出現した故障候補(領域B)は重み2とし、被擬故障リスト4Cのみに出現した故障候補(領域C)は重み1とする。更に、被擬故障リスト4Aおよび4Bの両方に出現した故障候補(領域AB)は重み3と2の総和で5として表記し、被擬故障リスト4Bおよび4Cの両方に出現した故障候補(領域BC)は重み2と1の総和で3として表記し、被擬故障リスト4Aおよび4Cの両方に出現した故障候補(領域AC)は重み3と1の総和で4として表記する。更に、被擬故障リスト4A、4Bおよび4Cの全てに出現した故障候補(領域ABC)は重み3、2および1の総和で6として表記する。この場合、一つのリストのみに出現した候補の領域Aと、二つのリストに出現した候補の領域BCとが、同じ優先順位となる。更に、重み6(被擬故障リスト4A、4Bおよび4Cの全てに出現した領域ABCにおけるWire (配線) 8, 19)が最も優先順位が高く、最も疑わしい故障の箇所となる。次に、重み5(被擬故障リスト4Aおよび4Bの両方に出現した領域ABにおけるWire (配線) 35, 95)が優先順位が高く、次に疑わしい故障の箇所となる。
【0042】
こうすることで、故障候補の疑わしさを各領域の重み値で表記することができ、これにより、その後実施する故障有無の確認作業の優先順位を付与することができる。このように、この重み付けは重要な意味を持つことになる。この重み付けは、不良解析手法の原理的な確度や、故障的中率などの実績データなどに基づいて決定することが望ましい。
【0043】
次に、ショート不良を想定した場合の統合解析ツール30における重み付け手法について説明する。図9は、ショート不良を想定した場合の重み付け方法を示す図である。導電性異物などの欠陥54が、ネットA50とネットB51との間に介在したとする。このようなショート欠陥が発生しても、不良解析手法によっては、ネットA50のみしか被擬候補とならない場合がある。このような場合、例えば被擬故障リスト4Aに記載されたネットA50の重みを3としても、それ以外のネットB51、ネットC52、ネットD53はリストに該当していないため、重みは0となる。従って、別の被擬故障リストにネットB51が出現しなかった場合、この優先順位が上がらないといった現象が生じてしまう。つまり、ネットA50とネットB51との隣接を考慮できない。このような場合、設計データベース17から得られるネットB51は、ネットA50に最も隣接しているので重みを2とし、その次に2ピッチだけ離れて隣接する配線52は重みを1として、被擬故障リスト4Aに加える。以上のようにショートのしやすさを考慮すると、本発明に係る統合解析ツール30における統合解析5の確度をさらに高めることができる。また、統合解析ツール30における重み付けを、設計データベース17から得られる隣接ピッチだけでなく、設計データベース17から得られる隣接する配線長を考慮してもよい。この場合、統合解析ツール30は、クリティカル解析と呼ばれる、配線レイアウトの密集度合いを定量的に評価する計算機シュミレーション手法を用いることができる。例えば、配線レイアウト上に仮想的にランダムに欠陥を多数投下し、各配線とその欠陥の重なりがあるかどうかを判別して、どの程度の頻度でショートに至るかを計算することで、各配線のショートのしやすさを定量的に評価することができる。
【0044】
次に、断線を想定した場合の統合解析ツール30における重み付けの手法について説明する。図10は、断線を想定した場合の重み付け方法を示す図である。半導体の配線62の微細化が進むと、スルーホール63の穴径が小さくなり、非導通の確率が高くなる。そこで、統合解析ツール30は、設計データベース17から得られる一つのネットに含まれるスルーホール63の個数に基づいて重み付けを行うことで、断線のしやすさの重み付けを行うことができる。ネットE60及びネットF61の配線長が等しいとするなら、ネットF61よりネットE60のほうがスルーホール63の個数が多いので、断線する確率は高くなるため、このようにスルーホール63の個数に応じて重み付けをすれば、故障位置特定の確度は高くなる。また、統合解析ツール30は、設計データベース17に基づいてネットの配線62の長さを算出し、これも考慮に入れて、断線の起こりやすさを表現(重み付け)してもよい。スルーホールの個数やネットの配線長は、半導体レイアウトを解析することにより求めることができる。
【0045】
【発明の効果】
本発明によれば、より故障の疑いのある欠陥箇所を絞り込むことが可能となるため、短時間で故障個所を特定することができ、さらに、故障箇所の特定精度を向上することができる効果を奏する。
【0046】
また、本発明によれば、これにより、半導体製品の不良箇所をいち早く分析でき、このメカニズムの推定により、速やかに不良防止・改善策をとることができる。
【図面の簡単な説明】
【図1】本発明に係る統合不良解析の原理を説明するための図である。
【図2】本発明に係る各種の不良解析ユニットから得られる互いに異なるフォーマットを有する被擬故障リスト2A〜2Cを示す図である。
【図3】本発明に係る各種不良解析ユニットを組み込んだ不良解析システムの一実施の形態を示す概略構成図である。
【図4】本発明に係る発光顕微鏡を用いたデータ解析手順を示す図である。
【図5】本発明に係るテキスト変換レベルのフォーマット整合処理を示す図である。
【図6】本発明に係る表記形式変換レベルのフォーマット整合処理を示す図である。
【図7】本発明に係るベン図処理による複数の被擬故障リストの統合解析手法を示す図である。
【図8】本発明に係るベン図処理による重み付けした複数の被擬故障リストの統合解析手法を示す図である。
【図9】本発明に係るショート不良を想定した場合の重み付け方法を示す図である。
【図10】本発明に係る断線を想定した場合の重み付け方法を示す図である。
【符号の説明】
1A、1B、1C…不良解析ユニット、2A〜2C…被擬故障リスト、3…フォーマット整合処理、4A〜4C…フォーマット整合化済み被擬故障リスト、5…統合解析(重み付け・ベン図処理等)、6…統合化された被擬故障リスト、7…表示・出力、11…解析ツール、12…発光若しくは発熱顕微鏡、13…試料(半導体デバイス)、14…テスター、15…テストパターン、16…発光若しくは発熱顕微鏡画像、17…設計データベース、18…レイアウトデータ、19…ネットリスト、20…データ記憶部、21…データ演算部、22…プログラム記憶部、23…入力装置、24…出力装置、25…ネットワーク、30…統合解析ツール、31…データ記憶部、32…データ演算部、33…プログラム記憶部、34…入力装置、35…出力装置、54…欠陥、50…ネットA、51…ネットB、52…ネットC、53…ネットD、60…ネットE、61…ネットF、62…配線、63…スルーホール、70…発光画像、71…トランジスタ、72…前段配線経路。

Claims (4)

  1. 半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、
    該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補との配線間距離または隣接した配線長を基に、前記故障候補の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付けを行う統合解析ステップとを有することを特徴とする半導体の不良解析方法。
  2. 半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、
    該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補の配線長、もしくは故障候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う統合解析ステップとを有することを特徴とする半導体の不良解析方法。
  3. 半導体デバイスに対して不良解析を行って、該不良解析に相応した被擬故障リストを生成する不良解析手段と、
    該不良解析手段で生成された被擬故障リストにおける故障候補との配線間距離または隣接した配線長を基に、前記故障候補の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付けを行う統合解析手段とを備えたことを特徴とする半導体の不良解析システム
  4. 半導体デバイスに対して不良解析を行って、該不良解析に相応した被擬故障リストを生成する不良解析手段と、
    該不良解析手段で生成された被擬故障リストにおける故障候補の配線長、もしくは故障候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う統合解析手段とを備えたことを特徴とする半導体の不良解析システム
JP2002105006A 2002-04-08 2002-04-08 半導体の不良解析方法及びそのシステム Expired - Lifetime JP4283487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002105006A JP4283487B2 (ja) 2002-04-08 2002-04-08 半導体の不良解析方法及びそのシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002105006A JP4283487B2 (ja) 2002-04-08 2002-04-08 半導体の不良解析方法及びそのシステム

Publications (2)

Publication Number Publication Date
JP2003303746A JP2003303746A (ja) 2003-10-24
JP4283487B2 true JP4283487B2 (ja) 2009-06-24

Family

ID=29389912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002105006A Expired - Lifetime JP4283487B2 (ja) 2002-04-08 2002-04-08 半導体の不良解析方法及びそのシステム

Country Status (1)

Country Link
JP (1) JP4283487B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000104B2 (ja) 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4559930B2 (ja) * 2005-08-12 2010-10-13 東芝マイクロエレクトロニクス株式会社 故障解析システム、故障解析情報処理装置及び故障解析方法
JP4694970B2 (ja) * 2006-01-16 2011-06-08 三洋電機株式会社 半導体素子解析方法
JP5091430B2 (ja) 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5155602B2 (ja) * 2007-06-20 2013-03-06 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5025524B2 (ja) * 2008-02-29 2012-09-12 株式会社アドバンテスト 試験装置および試験システムならびに試験方法
JP5296739B2 (ja) * 2010-04-28 2013-09-25 浜松ホトニクス株式会社 半導体故障解析装置及び故障解析方法
US8527817B2 (en) 2010-11-19 2013-09-03 International Business Machines Corporation Detecting system component failures in a computing system

Also Published As

Publication number Publication date
JP2003303746A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
Hapke et al. Cell-aware test
US7853848B2 (en) System and method for signature-based systematic condition detection and analysis
JP5965467B2 (ja) 検査データと組み合わせて設計データを使用するための方法及びシステム
US9430606B2 (en) Failure analysis and inline defect characterization
KR100527911B1 (ko) 논리 집적 회로들의 논리적인 기능 테스트 데이터를물리적인 표시로 맵핑하기 위한 집적 회로 테스트소프트웨어 시스템
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
US7257507B1 (en) System and method for determining probing locations on IC
US20090132976A1 (en) Method for testing an integrated circuit and analyzing test data
JP4283487B2 (ja) 半導体の不良解析方法及びそのシステム
US9864004B1 (en) System and method for diagnosing failure locations in electronic circuits
US8347260B2 (en) Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
Huang et al. Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies
JP4190748B2 (ja) 半導体不良解析用のcadツール及び半導体不良解析方法
CN108073674B (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
Mittal et al. Test chip design for optimal cell-aware diagnosability
Appello et al. Understanding yield losses in logic circuits
Chandrasekar et al. Search State Compatibility based Incremental Learning Framework and output deviation based X-filling for diagnostic test generation
US7516376B2 (en) Test pattern generator, test circuit tester, test pattern generating method, test circuit testing method, and computer product
US20070179736A1 (en) System and method for determining probing locations on ic
Mirabella et al. Testing single via related defects in digital VLSI designs
Appello et al. Yield analysis of logic circuits
Mirabella et al. On the test of single via related defects in digital VLSI designs
US20170220706A1 (en) Systems, methods and apparatus that employ statistical analysis of structural test information to identify yield loss mechanisms
Pichette et al. Knowledge-intensive diagnostics using case-based reasoning and synthetic case generation
Tian On improving estimation of root cause distribution of volume diagnosis

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090319

R150 Certificate of patent or registration of utility model

Ref document number: 4283487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term