JP4283487B2

JP4283487B2 - 半導体の不良解析方法及びそのシステム

Info

Publication number: JP4283487B2
Application number: JP2002105006A
Authority: JP
Inventors: 有一濱村; 尚史岩田; 朗嶋瀬
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-04-08
Filing date: 2002-04-08
Publication date: 2009-06-24
Anticipated expiration: 2022-04-08
Also published as: JP2003303746A

Description

【０００１】
【発明の属する技術分野】
本発明は、発光若しくは発熱顕微鏡、ＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）解析装置等の物理解析装置で検出した故障と疑わしき箇所の情報（被擬故障リスト）や、ファンクションテスト、ＩＤＤＱテスト、スキャンテストなどの電気的な測定・検査（テスティング）によって絞り込んだ被擬故障リストを用いて、その疑わしさの度合いを体系的に定量化し、その後実施される詳細原因解析の対象とする候補の優先順位づけを行う不良解析方法及びそのシステム並びにその不良解析プログラムに関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進んでおり、この半導体装置を欠陥なく製造することが困難となってきている。欠陥を低減するためには、高集積化された半導体装置の中から原因となった欠陥箇所を特定し、この半導体装置の故障メカニズムを推定し、原因を取り除くといった改善作業が必要である。このうち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣＨ解析装置を用いて半導体装置を解析する手法が用いられてきている。例えば、発光顕微鏡においては、半導体装置に電圧を印加し、半導体素子（トランジスタ）からの異常な発光（反応箇所）の座標を検知して、欠陥箇所特定の手がかりとすることができる。ここでは、反応箇所の座標を設計データであるレイアウトパターンと重ね合わせ、レイアウトパターンの座標として読みとって、反応箇所を特定する手法が用いられるようになった。
【０００３】
【発明が解決しようとする課題】
実際の不良解析においては、反応箇所が多く、反応箇所が必ずしも欠陥発生箇所ではない場合が多い。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光するが、この異常な電位が電子回路内部で伝搬することによって、多くの発光現象を引き起こすことがある。このような場合、電子ビームテスターなどで反応箇所とそれに関連する配線を逐次追跡して不良箇所を特定するといった手間のかかる作業を必要としていた。
【０００４】
また、被擬故障候補を絞り込むために、発光解析やＯＢＩＲＣＨ解析などの複数の不良解析を順次行うことがあるが、発光解析で得られる反応箇所と、ＯＢＩＲＣＨ解析で得られる反応箇所が異なるため、最も疑わしき故障候補を絞り込む作業に多くの時間を要していた。
【０００５】
本発明の目的は、上記課題を解決すべく、各種不良解析ユニットを適宜組み合わせて得られる多くの情報から、体系的に故障候補の疑わしさを定量化し、これに基づいて、故障原因を究明する作業の優先順位付けを正確に行うことができるようにした不良解析方法及びそのシステム並びにその不良解析プログラムを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の特徴を有する。
即ち、本発明は、半導体デバイスに対して互いに種類の異なる複数の不良解析手段を用いて不良解析を行って、各不良解析手段に相応した故障と疑わしき箇所の情報を有する被擬故障リストを複数生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された複数の被擬故障リストにおける故障候補の重複関係を解析して、前記故障候補の嫌疑の度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
また、本発明は、前記半導体の不良解析方法の統合解析ステップにおいて、重複関係の解析がベン図処理であることを特徴とする。
【０００７】
また、本発明は、半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補（短絡欠陥）との配線間距離または隣接した配線長を基に、前記故障候補（短絡欠陥）の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
【０００８】
また、本発明は、半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補（断線配線（高抵抗、非導通等の配線））の配線長、もしくは配線候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を行う統合解析ステップとを有することを特徴とする半導体の不良解析方法である。
【０００９】
また、本発明は、半導体デバイスに対して互いに種類の異なる複数の不良解析を行って、各々に相応した故障と疑わしき箇所の情報を有する被擬故障リストを生成する複数の不良解析ユニットと、該複数の不良解析ユニットから得られる複数の被擬故障リストの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を行う統合解析手段とを備えたことを特徴とする半導体の不良解析システムである。
【００１０】
また、本発明は、複数の不良解析ユニットから得られる複数の被擬故障リストを記憶するデータ記憶部と、前記複数の被擬故障リストにおける故障候補の重複関係を解析するアルゴリズムを記述したプログラム記憶部と、該プログラム記憶部に記述された故障候補の重複関係を解析するアルゴリズムに基づいて前記データ記憶部に記憶された複数の被擬故障リストの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行うデータ演算部と、該データ演算部で行われた故障候補の嫌疑の度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を出力する出力装置とを備えたことを特徴とする半導体の不良解析ツールである。
【００１１】
また、本発明は、互いに種類の異なる複数の不良解析手段から得られる半導体デバイスについての複数の故障と疑わしき箇所の情報を有する被擬故障リストを入力する入力ステップと、該入力ステップで入力された複数の被擬故障リストの故障候補の重複関係を解析して、該故障候補の嫌疑の度合いの重み付け若しくは順位付け（その後実施される詳細原因解析の対象となる故障候補の優先順位付け）を行う統合解析ステップとを有することを特徴とする半導体の不良解析プログラムである。
また、本発明は、前記半導体の不良解析プログラムの統合解析ステップにおいて、前記故障候補の重複関係の解析がベン図処理であることを特徴とする。
【００１２】
【発明の実施の形態】
本発明に係る半導体の不良解析方法およびそのシステム並びに半導体の不良解析プログラムの実施の形態について、図面を用いて説明する。
【００１３】
近年、半導体装置（半導体デバイス）において、高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進み、如何に短絡や断線（高抵抗、非導通等）などの欠陥の発生を低減することが課題となっている。そのため、高集積化された半導体装置(半導体デバイス)の中から故障（動作および特性不良）の原因となった短絡や断線（高抵抗、非導通等）などの欠陥の箇所を特定し、この故障メカニズムを推定し、原因を取り除くといった改善作業が必要となる。
【００１４】
そこで、短絡や断線（高抵抗、非導通等）などの欠陥の箇所を特定するために、各種の不良解析手法が用いられる。この各種の不良解析手法としては、発光顕微鏡を用いる発光解析、発熱顕微鏡を用いる発熱解析、ＯＢＩＲＣＨ(Optical Beam Induced Resistance Change)解析装置（レーザビームの照射により生じる電流変化をプロ−バで測定するシステム）を用いたＯＢＩＲＣＨ解析、ＥＢテスターあるいはＥＢプロ−バと称されるものを用いたＥＢテスティングなどの物理解析と、ファンクションテスト、ＩＤＤＱテスト、スキャンテストなどの電気的な測定・検査（テスティング）と、インライン異物・外観検査と、これらを組み合わせたフェイルビット解析とがある。
【００１５】
物理解析である発光顕微鏡を用いた発光解析は、半導体デバイス（半導体装置）に電圧を印加し、半導体素子（トランジスタ）からの異常な発光（反応箇所）の座標を検知するものである。物理解析である発熱顕微鏡を用いる発熱解析も、半導体デバイス（半導体装置）に電圧を印加し、半導体素子（トランジスタ）からの異常な発熱（反応箇所）の座標を検知するものである。
【００１６】
物理解析であるＯＢＩＲＣＨ解析装置を用いたＯＢＩＲＣＨ解析は、半導体デバイスの表面にレーザビームを照射し、その時の抵抗変化に伴う、電流変化を検出することにより被測定デバイスの内部の動作解析を行なうものである。実際には、この電流変化を輝度変化としてモニタ上に表示するものである。このようにＯＢＩＲＣＨ解析では、欠陥箇所に対応する異常の電流変化点の画像が検知されることになる。
【００１７】
物理解析であるＥＢテスティングは、半導体デバイスの内部診断のため真空中で被測定デバイスの配線に電子ビームを照射し、その部分から発生する二次電子や反射電子などのエネルギー変化から回路の電圧を測定することによって欠陥箇所の座標を検知するものである。
【００１８】
電気的な測定・検査（テスティング）であるファンクションテストは、ＬＳＩが所定の機能通りに動作するか否かを確認するためのテストで、テストパターンを所定の動作周波数にて入力端子に順次印加して、出力端子に現れるパターンが期待値の通りであるかを比較チェックするものである。
【００１９】
電気的な測定・検査（テスティング）であるＩＤＤＱテストは、ＣＭＯＳ回路のリーク故障を異常な電源電流として検出することで故障検出を行なう試験手法で、特別なテスト回路付加が無く、故障検出に有効な手法である。即ち、ＩＤＤＱ試験は、ＣＭＯＳデバイスの試験において、デバイスにテストパターンを印加し、各サイクル毎の準静的な電源電流を測定することにより不良検出を行なう方法である。
【００２０】
以上説明したように、各種の不良解析手法が、短絡や断線（高抵抗、非導通等）などの欠陥の箇所を特定するために用いられる。
【００２１】
次に、各種の不良解析手法を適宜組み合わせて得られた多くの互いに異なる故障と疑わしき箇所の情報（被擬故障リスト）から、体系的に故障候補の疑わしさを定量化し、これに基づいて故障原因を究明する作業の優先順位付けを正確に行う統合不良解析システムの実施の形態について説明する。
【００２２】
まず、はじめに、不良となった試料（半導体デバイス）に対し、上述した各種の不良解析装置１Ａ〜１Ｃを用いて不良解析を順次実施し、その都度、不良解析装置１Ａ〜１Ｃの各々から互いに異なるフォーマットで被擬故障リスト２Ａ〜２Ｃを出力する。図１においては、各種の不良解析装置１Ａ〜１Ｃとしては、例えば、発光若しくは発熱顕微鏡１Ａ、ＯＢＲＩＣＨ解析装置１Ｂ、ＩＤＤＱテスト装置１Ｃの３種類の場合について示す。勿論、各種の不良解析装置１Ａ〜１Ｃとしては、上述した各種の組み合わせが考えられる。
【００２３】
次に、これら不良解析装置１Ａ〜１Ｃのそれぞれから得られる被擬故障リスト２Ａ〜２Ｃを図２（ａ）、（ｂ）、（ｃ）に示す。
【００２４】
不良解析装置１Ａを構成する例えば発光若しくは発熱顕微鏡の場合は、異常な発光若しくは発熱(反応箇所)の座標(座標レベル)が発光若しくは発熱顕微鏡画像として検出することが可能となる。そこで、被擬故障リスト２Ａとしては、上記発光若しくは発熱顕微鏡画像を基に得られる反応箇所の座標レベルのリストとして得ることもできる。更に、被擬故障リスト２Ａとしては、図２に示すように、上記発光若しくは発熱顕微鏡画像と半導体デバイスのレイアウトデータおよびネットリストなどの設計情報とを比較することによって、被擬故障リスト２Ａとしては、例えば図２（ａ）に示す上記反応箇所につながったネットリスト（Failure Analysis Results. Suspect nets are: Wire (配線) 3 - Wire (配線)8 - Wire (配線)12; …; Wire (配線) 195.）として得ることもできる。但し、このように、ネットリストとしても、「Failure Analysis Results. Suspect nets are:」が付加されたものとなる。
【００２５】
不良解析装置１Ｂを構成する例えばＯＢＲＩＣＨ解析装置の場合は、レーザビームを照射した時の抵抗変化に伴う、電流変化を輝度変化としてモニタ上に表示するものである。即ち、欠陥箇所に対応する異常の電流変化点（反応箇所）の画像が検知されることになる。そこで、被擬故障リスト２Ｂとしては、上記異常の電流変化点(反応箇所)の画像を基に得られる反応箇所の座標レベルのリストとしても得ることができる。更に、被擬故障リスト２Ｂとしては、図２に示すように、上記異常の電流変化点の画像と半導体デバイスのレイアウトデータおよびネットリストなどの設計情報とを比較することによって、被擬故障リスト２Ｂとしては、例えば図２（ｂ）に示す上記異常の電流変化点（反応箇所）のネットリスト(Selected Nodes ---- #1: Wire (配線) 3; #2: Wire (配線) 8; #3: Wire (配線) 14; …; #85: Wire (配線)105.)として得ることができる。但し、このように、ネットリストとしても、「Selected Nodes ----」が付加されたものとなり、図２（ａ）に示すものとフォーマットが異なるものとなる。
【００２６】
不良解析装置１Ｃを構成する例えばＩＤＤＱテストの場合は、ＣＭＯＳ回路のリーク故障を異常な電源電流として検出されることになる。そこで、被擬故障リスト２Ｃとしては、例えば図２（ｃ）に示す上記異常な電源電流が発生するネットリスト(Wire (配線) 3; Wire (配線) 7; Wire (配線) 18; …; Wire (配線) 115.)又はセルリストとして得ることができる。このように、ネットリストとしても、図２(ａ)及び図２(ｂ)に示すものとフォーマットが異なるものとなる。
【００２７】
以上説明したように、不良解析装置１Ａ〜１Ｃの各々は機種および特性が異なることにより、得られる被擬故障リスト２Ａ〜２Ｃは、異なった種類（ネットリスト、座標リスト、セルリストなど）で得られる場合もあり、同じ種類でもフォーマットが異なることになる。
【００２８】
そこで、不良解析装置１Ａ〜１Ｃの各々から得られたそれぞれの被擬故障リスト２Ａ〜２Ｃのデータを、フォーマット整合処理３により同じ種類(例えばネットリスト)で所望のフォーマットに統一する。このように統一されたフォーマット整合化済み被擬故障リスト４Ａ〜４Ｃの各々を用いることによって、統合解析５を実施することが可能となる。
【００２９】
統合解析５では、故障の疑わしさを定量化するために、重み付け処理、ベン図（オイラーの図）処理、半導体レイアウト解析処理等をワークステーションやパーソナルコンピュータなどの計算機（図３に示す統合解析ツール）３０上で行う。最後に、統合解析５によって求められた統合化された被擬故障リスト６を前記した計算機３０の出力装置であるモニタ３５等に表示させたり、データを転送させたりして、この結果の表示・出力７を行う。
【００３０】
次に、本発明の不良解析システムについて図３を用いて説明する。図３は、発光若しくは発熱解析を代表とする各種不良解析ユニット１Ａ〜１Ｃを組み込んだ不良解析システムの概略図である。不良解析ユニット１Ａは、主として発光顕微鏡１２と該発光顕微鏡１２に接続される解析ツール１１とによって構成される。
【００３１】
解析ツール１１は、発光若しくは発熱顕微鏡１２から得られる発光若しくは発熱顕微鏡画像１６を基に、被擬故障リスト２Ａを作成するもので、データ記憶部２０、データ演算部２１、およびプログラム記憶部２２により構成される。設計データベース１７に蓄積されたレイアウトデータ１８、ネットリスト１９、スケマティック（図示せず）、設計付加情報（テクノロジーファイルなど、図示せず）等は、ネットワーク２５を介して、ファイル転送してデータ演算部２１などにおいて所望の前処理を施してデータ記憶部２０に記憶させる。一方、故障位置特定を行うべき試料（半導体デバイス）１３は、発光若しくは発熱顕微鏡１２に搭載される。そして、発光若しくは発熱顕微鏡１２は、予めプログラミングしておいたテストパターン１５に基づいてテスター１４を駆動し、試料（半導体デバイス）１３に所望の電圧印加を行う。このとき得られた発光若しくは発熱顕微鏡画像１６を、ネットワーク２５を介して、データ記憶部２０に記憶させる。そこで、解析ツール１１は、予めプログラム記憶部２２に組み込んでおいたプログラムに基づいて、データ演算部２１において、レイアウトデータ１８、ネットリスト１９などの設計情報と、発光若しくは発熱顕微鏡画像１６とを用いて故障位置特定作業を行う（詳細な手順は後述する）。即ち、解析ツール１１は、異常な発光若しくは発熱（反応箇所）の座標で示す発光若しくは発熱顕微鏡画像１６に、設計データであるレイアウトデータ１８を重ね合わせることによって、反応箇所の座標をレイアウトパターンの座標として読み込み、該読み込まれたレイアウトパターンの座標からそれにつながった配線を基にネットリストを作成することによって、被擬故障リスト２Ａからなる故障位置特定作業を行う。なお、ネットワーク２５の代用として、ＤＡＴ（図示せず）などの記録媒体でデータ通信しても良い。また、入力装置２３および出力装置２４は、解析ツール１１において、ユーザとのインターフェースを可能にする。即ち、ユーザは、入力装置２３を介して、解析ツール１１により、発光若しくは発熱顕微鏡１２の駆動制御するなどの連動をさせる。また、データ演算部２１で求めた演算結果（故障位置の座標など）を、データベース（図示せず）に記憶させても良い。
【００３２】
次に、不良解析ユニット１Ａが発光顕微鏡であった場合の被擬故障リストの作成方法について説明する。半導体に発光が発生しても、発光した場所が必ずしも欠陥発生箇所でない場合がある。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光することがある。このような場合、以下の手順で解析する。図４は、発光顕微鏡を用いたデータ解析手順を示す図である。まず、はじめに、解析ツール１１において、レイアウトデータ１８と発光顕微鏡１２から出力される発光画像７０とを重ね合わせて表示する。次に、発光画像７０の発光箇所に該当するトランジスタ７１を特定する。さらに、回路情報を参照して、このトランジスタ７１の入力側に接続されている前段配線経路７２を特定する。このとき、さかのぼる前段配線経路７２の段数（トランジスタを経由する個数）は、経験的に予め定めておくか、解析ツール１１において任意に設定できるようにする。最後に、ここで特定された複数の前段配線経路７２を、被擬故障リスト２Ａとして出力することで、発光箇所と不良箇所との位置ずれの問題を解決することができる。
【００３３】
以上説明したように、不良解析ユニット１Ａを構成する解析ツール１１にて、作業者が故障位置特定作業（発光箇所に該当するトランジスタの入力側に接続されている前段配線経路からなる被擬故障リスト２Ａ）について解析を終了した後、ネットワーク２５経由で、該被擬故障リスト（例えば図２（ａ）に示すフォーマットのネットリストで構成される。）２Ａを統合解析ツール３０に転送してデータ記憶部３１に記憶される。
【００３４】
同様に、発光解析ユニットとは異なる各種不良解析ユニット（例えばＯＢＲＩＣＨ解析装置）１Ｂ、（例えばＩＤＤＱテスト）１Ｃからは、上記試料１３に対する不良解析結果が、例えば図２（ｂ）、（ｃ）に示す如く、少なくとも異なったフォーマットで被擬故障リスト２Ｂ、２Ｃとして得られてネットワーク２５を経由して統合解析ツール３０に転送してデータ記憶部３１に記憶される。当然、各種不良解析ユニット１Ｂ、１Ｃから出力される被擬故障リスト２Ｂ、２Ｃとしては、種類が異なる場合もある。
【００３５】
次に、統合解析ツール３０において、データ記憶部３１に記憶された被疑故障リスト２Ａ〜２Ｃを基にフォーマット整合処理３を行い、該フォーマット整合化済み被疑故障リスト４Ａ〜４Ｃを基に統合解析５を行い、その統合解析結果である被疑故障リスト６を出力することについて説明する。プログラム記憶部３３には、フォーマット整合処理や統合解析処理のアルゴリズム、ＧＵＩプログラムなどのソースコードを予め記憶させておく。その結果、データ演算部３２は、プログラム記憶部３３に記憶されたソースコードに基づいて、データ記憶部３１に蓄積した被擬故障リスト２Ａ〜２Ｃのフォーマット整合処理・演算３や統合解析処理・演算５を実施する。ここで得られた統合化された被擬故障リスト６は出力装置３５に出力させるか、ネットワーク２５を介して、本システムのユーザに電子ファイルで伝達される。
【００３６】
次に、データ演算部３２において実行するフォーマット整合処理３について詳説する。図５は、テキスト変換レベルのフォーマット整合処理を示す図である。ここでは、フォーマット変換前後の被擬故障リストのデータ構造を示している。フォーマット整合処理３によって、カンマや改行、故障個所名称の読み込み開始行など、所望のフォーマットに変換する例を示した。図６は、表記形式変換レベルのフォーマット整合処理を示す図である。同図のように被擬故障リスト２が座標レベルでリストアップされ、統合解析においてネットリストでデータ処理を行う場合には、レイアウトやネットリストの対応関係を参照してネットリストレベルでの表記に変更する必要がある。この例に限らず、例えば、ネットリストレベルから座標レベルへのフォーマット変換や、トランジスタレベルやセルレベルでの記載からネットリストレベルへの変換など適宜行うことが可能である。このように、各種変換の場合、解析ツール１１において、設計データベース１７から得られるネットリスト１９およびレイアウトデータ１８を用いて各種変換を行っても良い。何れにしても、統合解析前のデータ記憶部３１に記憶された被疑故障リスト４Ａ〜４Ｃは、フォーマット整合された状態となり、統合解析が可能となる。
【００３７】
次に、統合解析ツール３０において、故障候補の重み付け、優先順位付けを行う統合解析手法について説明する。即ち、統合解析ツール（統合解析手段）３０は、複数の不良解析ユニット１Ａ〜１Ｃから得られるフォーマット整合処理された複数の被擬故障リスト４Ａ〜４Ｃの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う。
【００３８】
更に、統合解析ツール（統合解析手段）３０は、具体的には、複数の不良解析ユニットから得られる複数の被擬故障リストを記憶するデータ記憶部３１と、前記複数の被擬故障リストにおける故障候補の重複関係を解析するアルゴリズムを記述したプログラム記憶部３３と、該プログラム記憶部３３に記述された故障候補の重複関係を解析するアルゴリズムに基づいて前記データ記憶部３１に記憶された複数の被擬故障リスト４Ａ〜４Ｃの故障候補の重複関係を解析して前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行うデータ演算部３２と、該データ演算部３２で行われた故障候補の嫌疑の度合いの重み付け若しくは順位付けを出力する表示装置や記録媒体やネットワーク等の出力装置３５とを備えて構成される。なお、重み付けの値は、画面上において入力装置３４を用いて入力してもよい。
【００３９】
図７は、ベン図処理による複数の被擬故障リストの統合解析手法を示す図である。まず、はじめに、被擬故障リスト４Ａ、４Ｂ、４Ｃに含まれる故障個所が、図７のベン図に示す領域（Ａ、Ｂ、Ｃ、ＡＢ、ＢＣ、ＡＣ、ＡＢＣ）のどの部分に相当するかを解析する。ここでは、既に被擬故障リスト４Ａ、４Ｂ、４Ｃは、フォーマットを統一化され、故障個所の情報（図７（ｂ）に示す例えば配線ネットの名称）が読み込み・記憶できるようになっている。
【００４０】
この事例では、被擬故障リスト４Ａ、４Ｂ、４Ｃともに、重み付けを１とした。１種類のみの被擬故障リストに出現した故障候補（領域Ａ、Ｂ、Ｃ）は重み１とし、２種類のみの被擬故障リストに出現した故障候補（領域ＡＢ、ＢＣ、ＡＣ）は重み２とし、３種類全ての被擬故障リストに出現した故障候補（領域ＡＢＣ）は重み１の総和の３として表記する。こうすることで、故障候補の疑わしさを各領域の重み値で表記することができ、これにより、その後実施する故障有無の確認作業の優先順位を付与することができる。図７では，重み３（被擬故障リスト４Ａ、４Ｂおよび４Ｃの全てに出現した領域ＡＢＣにおけるWire (配線) ８, １９）が最も優先順位が高く、最も疑わしい箇所となる。
【００４１】
一方、被擬故障リストごとに重み付けを変えて優先順位を決定することも可能である。図８では、被擬故障リスト４Ａについては重み付けを３とし、被擬故障リスト４Ｂについては重み付けを２とし、被擬故障リスト４Ｃについては重み付けを１とした。その結果、被擬故障リスト４Ａのみに出現した故障候補（領域Ａ）は重み３とし、被擬故障リスト４Ｂのみに出現した故障候補（領域Ｂ）は重み２とし、被擬故障リスト４Ｃのみに出現した故障候補（領域Ｃ）は重み１とする。更に、被擬故障リスト４Ａおよび４Ｂの両方に出現した故障候補（領域ＡＢ）は重み３と２の総和で５として表記し、被擬故障リスト４Ｂおよび４Ｃの両方に出現した故障候補（領域ＢＣ）は重み２と１の総和で３として表記し、被擬故障リスト４Ａおよび４Ｃの両方に出現した故障候補（領域ＡＣ）は重み３と１の総和で４として表記する。更に、被擬故障リスト４Ａ、４Ｂおよび４Ｃの全てに出現した故障候補（領域ＡＢＣ）は重み３、２および１の総和で６として表記する。この場合、一つのリストのみに出現した候補の領域Ａと、二つのリストに出現した候補の領域ＢＣとが、同じ優先順位となる。更に、重み６（被擬故障リスト４Ａ、４Ｂおよび４Ｃの全てに出現した領域ＡＢＣにおけるWire (配線) ８, １９）が最も優先順位が高く、最も疑わしい故障の箇所となる。次に、重み５（被擬故障リスト４Ａおよび４Ｂの両方に出現した領域ＡＢにおけるWire (配線) ３５, ９５）が優先順位が高く、次に疑わしい故障の箇所となる。
【００４２】
こうすることで、故障候補の疑わしさを各領域の重み値で表記することができ、これにより、その後実施する故障有無の確認作業の優先順位を付与することができる。このように、この重み付けは重要な意味を持つことになる。この重み付けは、不良解析手法の原理的な確度や、故障的中率などの実績データなどに基づいて決定することが望ましい。
【００４３】
次に、ショート不良を想定した場合の統合解析ツール３０における重み付け手法について説明する。図９は、ショート不良を想定した場合の重み付け方法を示す図である。導電性異物などの欠陥５４が、ネットＡ５０とネットＢ５１との間に介在したとする。このようなショート欠陥が発生しても、不良解析手法によっては、ネットＡ５０のみしか被擬候補とならない場合がある。このような場合、例えば被擬故障リスト４Ａに記載されたネットＡ５０の重みを３としても、それ以外のネットＢ５１、ネットＣ５２、ネットＤ５３はリストに該当していないため、重みは０となる。従って、別の被擬故障リストにネットＢ５１が出現しなかった場合、この優先順位が上がらないといった現象が生じてしまう。つまり、ネットＡ５０とネットＢ５１との隣接を考慮できない。このような場合、設計データベース１７から得られるネットＢ５１は、ネットＡ５０に最も隣接しているので重みを２とし、その次に２ピッチだけ離れて隣接する配線５２は重みを１として、被擬故障リスト４Ａに加える。以上のようにショートのしやすさを考慮すると、本発明に係る統合解析ツール３０における統合解析５の確度をさらに高めることができる。また、統合解析ツール３０における重み付けを、設計データベース１７から得られる隣接ピッチだけでなく、設計データベース１７から得られる隣接する配線長を考慮してもよい。この場合、統合解析ツール３０は、クリティカル解析と呼ばれる、配線レイアウトの密集度合いを定量的に評価する計算機シュミレーション手法を用いることができる。例えば、配線レイアウト上に仮想的にランダムに欠陥を多数投下し、各配線とその欠陥の重なりがあるかどうかを判別して、どの程度の頻度でショートに至るかを計算することで、各配線のショートのしやすさを定量的に評価することができる。
【００４４】
次に、断線を想定した場合の統合解析ツール３０における重み付けの手法について説明する。図１０は、断線を想定した場合の重み付け方法を示す図である。半導体の配線６２の微細化が進むと、スルーホール６３の穴径が小さくなり、非導通の確率が高くなる。そこで、統合解析ツール３０は、設計データベース１７から得られる一つのネットに含まれるスルーホール６３の個数に基づいて重み付けを行うことで、断線のしやすさの重み付けを行うことができる。ネットＥ６０及びネットＦ６１の配線長が等しいとするなら、ネットＦ６１よりネットＥ６０のほうがスルーホール６３の個数が多いので、断線する確率は高くなるため、このようにスルーホール６３の個数に応じて重み付けをすれば、故障位置特定の確度は高くなる。また、統合解析ツール３０は、設計データベース１７に基づいてネットの配線６２の長さを算出し、これも考慮に入れて、断線の起こりやすさを表現（重み付け）してもよい。スルーホールの個数やネットの配線長は、半導体レイアウトを解析することにより求めることができる。
【００４５】
【発明の効果】
本発明によれば、より故障の疑いのある欠陥箇所を絞り込むことが可能となるため、短時間で故障個所を特定することができ、さらに、故障箇所の特定精度を向上することができる効果を奏する。
【００４６】
また、本発明によれば、これにより、半導体製品の不良箇所をいち早く分析でき、このメカニズムの推定により、速やかに不良防止・改善策をとることができる。
【図面の簡単な説明】
【図１】本発明に係る統合不良解析の原理を説明するための図である。
【図２】本発明に係る各種の不良解析ユニットから得られる互いに異なるフォーマットを有する被擬故障リスト２Ａ〜２Ｃを示す図である。
【図３】本発明に係る各種不良解析ユニットを組み込んだ不良解析システムの一実施の形態を示す概略構成図である。
【図４】本発明に係る発光顕微鏡を用いたデータ解析手順を示す図である。
【図５】本発明に係るテキスト変換レベルのフォーマット整合処理を示す図である。
【図６】本発明に係る表記形式変換レベルのフォーマット整合処理を示す図である。
【図７】本発明に係るベン図処理による複数の被擬故障リストの統合解析手法を示す図である。
【図８】本発明に係るベン図処理による重み付けした複数の被擬故障リストの統合解析手法を示す図である。
【図９】本発明に係るショート不良を想定した場合の重み付け方法を示す図である。
【図１０】本発明に係る断線を想定した場合の重み付け方法を示す図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ…不良解析ユニット、２Ａ〜２Ｃ…被擬故障リスト、３…フォーマット整合処理、４Ａ〜４Ｃ…フォーマット整合化済み被擬故障リスト、５…統合解析（重み付け・ベン図処理等）、６…統合化された被擬故障リスト、７…表示・出力、１１…解析ツール、１２…発光若しくは発熱顕微鏡、１３…試料（半導体デバイス）、１４…テスター、１５…テストパターン、１６…発光若しくは発熱顕微鏡画像、１７…設計データベース、１８…レイアウトデータ、１９…ネットリスト、２０…データ記憶部、２１…データ演算部、２２…プログラム記憶部、２３…入力装置、２４…出力装置、２５…ネットワーク、３０…統合解析ツール、３１…データ記憶部、３２…データ演算部、３３…プログラム記憶部、３４…入力装置、３５…出力装置、５４…欠陥、５０…ネットＡ、５１…ネットＢ、５２…ネットＣ、５３…ネットＤ、６０…ネットＥ、６１…ネットＦ、６２…配線、６３…スルーホール、７０…発光画像、７１…トランジスタ、７２…前段配線経路。

Claims

半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、
該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補との配線間距離または隣接した配線長を基に、前記故障候補の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付けを行う統合解析ステップとを有することを特徴とする半導体の不良解析方法。
半導体デバイスに対して不良解析手段を用いて不良解析を行って、該不良解析手段に相応した被擬故障リストを生成する被擬故障リスト生成ステップと、
該被擬故障リスト生成ステップで生成された被擬故障リストにおける故障候補の配線長、もしくは故障候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う統合解析ステップとを有することを特徴とする半導体の不良解析方法。
半導体デバイスに対して不良解析を行って、該不良解析に相応した被擬故障リストを生成する不良解析手段と、
該不良解析手段で生成された被擬故障リストにおける故障候補との配線間距離または隣接した配線長を基に、前記故障候補の周辺に存在する配線の嫌疑度合いの重み付け若しくは順位付けを行う統合解析手段とを備えたことを特徴とする半導体の不良解析システム。
半導体デバイスに対して不良解析を行って、該不良解析に相応した被擬故障リストを生成する不良解析手段と、
該不良解析手段で生成された被擬故障リストにおける故障候補の配線長、もしくは故障候補に含まれるスルーホールの個数の少なくともいずれか一方を基に、前記故障候補の嫌疑の度合いの重み付け若しくは順位付けを行う統合解析手段とを備えたことを特徴とする半導体の不良解析システム。