JP7090757B2

JP7090757B2 - 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法

Info

Publication number: JP7090757B2
Application number: JP2021006003A
Authority: JP
Inventors: 知洋河原; 幸彦和田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-06-21
Filing date: 2021-01-18
Publication date: 2022-06-24
Anticipated expiration: 2039-04-19
Also published as: JP6849861B2; JP2021063836A; JPWO2019244465A1; DE112019003114T5; CN112334783A; US20210116493A1; US11808801B2; CN112334783B; WO2019244465A1

Description

本発明は、半導体素子の信頼性評価装置および半導体素子の信頼性評価方法に関する。

パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect Transistor）、またはＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体素子は、インバータ動作などの電力変換動作を実行することができる。インバータ動作では、半導体素子は、高い直流電圧を長時間にわたって保持しつつ、スイッチング動作によって、直流電圧から交流電圧を発生する。一方、自然界には、宇宙線に由来する電磁波または粒子線などの放射線が常に飛び交っている。半導体素子が高電圧を保持している間に宇宙線由来の放射線を受けると、半導体素子が破壊してしまうことがある。このような破壊現象はＳＥＢ（Single Event Burnout）と呼ばれる。

ＳＥＢに対する耐性はＬＴＤＳ（Long Term DC bias Stability）と呼ばれている。ＬＴＤＳの高い半導体素子を製造するためには、半導体素子のＬＴＤＳを計測する必要がある。ＳＥＢは、非常に低い確率でしか発生しないため、半導体素子を自然界に置いてＬＴＤＳを計測する方法では、数百～数千時間以上の長期間の観測が必要となる。

このような長時間の試験を避けて短時間に信頼性を評価するために、加速試験が知られている。加速試験では、自然界の放射線よりもはるかに強い人工的な放射線が半導体素子に照射される。加速試験における半導体素子の破壊確率に基づいて、自然界における破壊確率が推定される（たとえば、特許文献１を参照）。

特許第４９３５７８９号公報

特許文献１に記載された加速試験では、強力な人工的な放射線を発生する放射線発生装置が必要となるとともに、強力な人工的な放射線から作業者を保護するための防護機構が必要となる。

それゆえに、本発明の目的は、人工的な放射線を照射せずに、かつ短時間で半導体素子の信頼性を評価することができる半導体素子の信頼性評価装置および半導体素子の信頼性評価方法を提供することである。

上記課題を解決するために、本発明の半導体素子の信頼性評価装置は、少なくとも１つの試験対象の半導体素子に直流電圧を印加する直流電源と、少なくとも１つの試験対象の半導体素子が含まれる試験回路の漏れ電流を検出する電流検出部と、漏れ電流のパルス波形を記録する計測器と、記録されたパルス波形に基づいて、試験回路に含まれる少なくとも１つの試験対象の半導体素子の信頼性を解析する解析器とを備える。

本発明によれば、人工的な放射線を照射せずに、かつ短時間で半導体素子の信頼性を評価することができる。

実施の形態１の半導体素子の信頼性評価装置の構成図である。解析項目Ａを説明するための図である。解析項目Ａで得られたパルスの大きさＩｈについて、試験対象の半導体素子１－１～１－Ｎに関するデータベースと参照用半導体素子のデータベースとの差異の例を説明するための図である。解析項目Ｂを説明するための図である。解析項目Ｂで得られたパルスの持続時間ｔｗについて、試験対象の半導体素子１－１～１－Ｎに関するデータベースと参照用半導体素子のデータベースとの差異の例を説明するための図である。解析項目Ｃを説明するための図である。パルスの出現頻度に基づいて、ＬＴＤＳを推定する方法を説明するための図である。試験対象の半導体素子１－１～１－Ｎの電荷分布と参照用半導体素子の電荷分布とを表わす図である。実施の形態５の半導体素子の信頼性評価装置１１０の構成図である。実施の形態６の半導体素子の信頼性評価装置３１０の構成図である。実施の形態７の半導体素子の信頼性評価装置４１０の構成図である。実施の形態８の半導体素子の信頼性評価装置２１０の構成図である。実施の形態９の半導体素子の信頼性評価方法の手順を表わすフローチャートである。実施の形態１０の半導体素子の信頼性評価装置の構成図である。信頼性評価装置１０の解析器６のハードウエア構成の一例を表わす図である。信頼性評価装置１０の解析器６のハードウエア構成の別の例を表わす図である。

以下、実施の形態について、図面を参照して説明する。

実施の形態１．
図１は、実施の形態１の半導体素子の信頼性評価装置の構成図である。

試験対象の半導体素子１－１～１－Ｎは、ＭＯＳＦＥＴまたはＩＧＢＴなどである。半導体素子１－１～１－Ｎは、自己消弧型素子に限定されず、ＰｉＮダイオード、またはショットキーバリアダイオードなどの整流素子でもよい。半導体素子の材料は、一般的なＳｉに限定されるものではなく、バンドギャップの大きな、ＳｉＣ、ＧａＮ、Ｇａ２０３、ダイヤモンドなどでもよい。

図１では、Ｎ個の自己消弧型の半導体素子１－１～１－Ｎが示されている。半導体素子１－１を１番目の試験対象の半導体素子、半導体素子１－ＮをＮ番目の試験対象の半導体素子と称する。半導体素子１－１～１－Ｎが並列に接続されることによって試験回路２が構成される。半導体素子１－１～１－Ｎには、同一の電圧が印加される。本実施の形態の信頼性評価装置１０によって、試験回路２に含まれるＮ個の半導体素子１－１～１－Ｎの信頼性が評価される。

半導体素子１－１～１－Ｎのそれぞれのドレイン端子またはコレクタ端子は、ノードＮＤ１に接続される。半導体素子１－１～１－Ｎのそれぞれのソース端子またはエミッタ端子は、ノードＮＤ２に接続される。自己消弧型素子の誤点弧を防止するため、半導体素子１－１～１－Ｎのゲート端子またはベース端子は、半導体素子１－１～１－Ｎのソース端子またはエミッタ端子と短絡される。

信頼性評価装置１０は、直流電源３と、電流検出部４と、電圧計８と、保護抵抗７と、スイッチ９と、計測器５と、解析器６とを備える。

直流電源３と、保護抵抗７と、スイッチ９と、試験回路２と、電圧計８とが閉回路２０を構成する。直流電源３の一端は、保護抵抗７の一端と接続される。直流電源３の他端は、グランドＧＮＤと接続される。保護抵抗７の他端は、スイッチ９の一端と接続される。スイッチ９の他端は、ノードＮＤ１と接続される。試験回路２は、ノードＮＤ１およびノードＮＤ２と接続する。電流検出部４の一端は、ノードＮＤ２と接続される。電流検出部４の他端は、グランドＧＮＤと接続される。

直流電源３の電圧は、試験対象の半導体素子である半導体素子１－１～１－Ｎの定格電圧の５０％以上の任意の値に設定される。

電圧計８は、保護抵抗７の両端電圧を継続的に計測することによって、閉回路２０に流れる電流を計測する。

スイッチ９は、リレーなどによって構成される。半導体素子１－１～１－Ｎに、通常よりもエネルギーの高い放射線が入射された結果、半導体素子１－１～１－Ｎの少なくとも一つ以上が破壊されることによって、継続的に試験回路２に電流が流れるようになった場合に、電圧計８によって計測される閉回路２０を流れる電流が継続して閾値以上となる。このような場合に、スイッチ９をオフにすることによって、閉回路２０が破壊または焼損するのを防ぐことができる。保護抵抗７は、継続的に閉回路２０に電流が流れた場合でも、焼損しない十分な容量を持ったものが選定され、例えば数ｋΩ、数Ｗのものが用いられる。

半導体素子１－１～１－Ｎのいずれかに放射線が入射したときには、放射線が入射した半導体素子（１－ｉとする）の内部に電荷が発生する。その結果、半導体素子１－ｉの抵抗が下がる。これによって、並列に接続された残りの（Ｎ－１）個の半導体素子から電荷Ｑが半導体素子１－ｉへ供給される。半導体素子１－ｉには、半導体素子１－ｉ内部の電荷Ｑと、（Ｎ－１）個の半導体素子から流れる（Ｎ－１）×Ｑの電荷とが蓄積される。したがって、半導体素子１－ｉには、Ｎ×Ｑの電荷が蓄積される。電荷Ｑは、各半導体素子の出力容量Ｃｏｓｓと各半導体素子に印加されている電圧Ｖｄｓの積によって算出できる。半導体素子１－ｉの内部の電荷Ｎ×Ｑが、半導体素子１－ｉを破壊するのに必要な閾値電荷Ｑｔｈ以上となると、半導体素子１－ｉが破壊される。したがって、半導体素子１－ｉが破壊されないようにするため、Ｎ×Ｃｏｓｓ×ＶｄｓがＱｔｈ未満となるように、Ｎ、Ｃｏｓｓ、Ｖｄｓが設定される。Ｑｔｈは、故障率が既知のデバイスに対する参照用半導体素子のデータベースに登録されている値を用いることができる。あるいは、デバイスシミュレーションを用いてＱｔｈの値を推定してもよい。

電流検出部４は、ノードＮＤ２と、グランドＧＮＤとの間の電圧を計測することによって、試験回路２に流れる電流を検出する。電流検出部４は、半導体素子１－１～１－Ｎのゲート端子またはベース端子にオフ電圧が印加されているときに、半導体素子１－１～１－Ｎの漏れ電流の和を計測する。電流検出部４は、電流プローブ、または抵抗器によって構成される。

計測器５は、電流検出部４によって計測される電圧を常に監視する。計測器５は、オシロスコープ等によって構成される。計測器５は、電流検出部４によって計測された漏れ電流の値が閾値Ｉｔ以上になった瞬間から一定時間後まで、電流検出部４によって計測される漏れ電流の時間的変化を記録する。いずれの半導体素子にも放射線が入射されていないときには、漏れ電流の大きさは、閾値Ｉｔ以下である。したがって、計測器５は、漏れ電流を記録しない。いずれかの半導体素子に放射線が入射されると、瞬時的なパルス状の漏れ電流が発生する。計測器５は、パルスの大きさが閾値Ｉｔ以上となった瞬間から、パルスの記録を開始する。

解析器６は、計測器５に接続されている。解析器６は、計測器５がパルス波形の記録を開始すると、計測器５からのパルス波形を通信線を通じて受信し、蓄積する。パルス波形が解析器６に取り込まれた後、計測器５は、次のパルスを待ち受ける。解析器６は、計測器５からのパルスの波形を解析処理し、解析結果を保存する。

実施の形態１では、解析器６は、解析項目Ａを解析処理する。解析項目Ａは、パルスの大きさである。パルスの大きさは、パルスの高さ、またはパルスの振幅を意味する。パルスの大きさは、たとえば、通常時の漏れ電流の大きさと、パルス状の漏れ電流の頂点との差とすることができる。

解析器６は、試験対象の半導体素子のデータベースと、参照用半導体素子のデータベースとを比較する。解析器６は、試験対象の半導体素子１－１～１－Ｎのデータベースと参照用半導体素子のデータベースとに基づいて、試験対象の半導体素子１－１～１－Ｎの全体としてのＬＴＤＳを推定する。ここで、ＬＴＤＳは、故障確率の逆数である。故障確率は、たとえばFIT(Failure In Time)などが用いられる。参照用半導体素子のデータベースは、予め作成されるか、あるいは試験対象の半導体素子のデータベースと同時に実行される別の計測によって作成される。参照用半導体素子のデータベースは、ＬＴＤＳが既知の参照用の半導体素子に関して、解析項目Ａ、Ｂ、Ｃに関する複数のデータの集まりを含む。解析項目Ｂ、Ｃについては、後述する。参照用の半導体素子はＬＴＤＳが既知であるため、試験対象の半導体素子１－１～１－ＮのＬＴＤＳは、参照用の半導体素子のＬＴＤＳに対する相対的な値として推定されることができる。

以上のようにして、半導体素子１－１～１－Ｎが破壊されるまで待つことなく、半導体素子１－１～１－Ｎの全体としてのＬＴＤＳが推定される。

次に、具体的な解析の内容について説明する。

図２は、解析項目Ａを説明するための図である。

図２には、一例として、計測器５で計測された漏れ電流のパルス波形４０が示されている。横軸が時間ｔを示し、縦軸が漏れ電流Ｉを示す。時間軸上の時刻０以前においては漏れ電流ＩはＩｂである。Ｉｂの値は閾値Ｉｔよりも小さい。時刻０において、漏れ電流Ｉは閾値Ｉｔを超える。これによって、計測器５は、パルス波形の記録を開始する。漏れ電流はパルス状の変化を示し、パルスの頂点において漏れ電流ＩはＩｐとなる。解析器６は、ＩｐとＩｂの差Ｉｈをパルスの大きさとして算出する。

解析器６は、試験対象の半導体素子１－１～１－Ｎについて記録された複数個のパルス波形の時間的な特徴と、参照用半導体素子についての複数個のパルス波形の時間的な特徴とに基づいて、試験回路２に含まれる試験対象の半導体素子１－１～１－Ｎの信頼性を評価する。

図３は、解析項目Ａで得られたパルスの大きさＩｈについて、試験対象の半導体素子１－１～１－Ｎに関するデータベースと参照用半導体素子のデータベースとの差異の例を説明するための図である。横軸はＩｈの大きさを示し、縦軸は出現頻度を示す。図３には、試験対象の半導体素子１－１～１－ＮのデータベースにおけるＩｈの分布を示すヒストグラム１１と、参照用半導体素子のデータベースにおけるＩｈのヒストグラム１２が示されている。

ヒストグラム１１および１２を参照すると、試験対象の半導体素子１－１～１－ＮのデータベースのＩｈの平均値が、参照用半導体素子のデータベースのＩｈの平均値よりも大きい。また、試験対象の半導体素子１－１～１－ＮのデータベースのＩｈの頻度が最大となる最頻値が、参照用半導体素子のデータベースのＩｈの頻度が最大となる最頻値よりも大きい。このことは、試験対象の半導体素子１－１～１－Ｎは、参照用半導体素子に比べて、放射線の照射によって生じる漏れ電流が大きいことを意味し、放射線によって破壊されやすいことを意味する。したがって、解析器６は、試験対象の半導体素子１－１～１－ＮのＬＴＤＳが参照用半導体素子のＬＴＤＳよりも小さいと推定することができる。

解析器６は、試験対象の半導体素子１－１～１－ＮのデータベースのＩｈの平均値あるいは最頻値と、参照用の半導体素子のデータべ―スのＩｈの平均値あるいは最頻値との差に基づいて、参照用半導体素子のＬＴＤＳと試験対象の半導体素子のＬＴＤＳとの差を推定することができる。すなわち、解析器６は、試験対象の半導体素子１－１～１－ＮのデータベースのＩｈの平均値あるいは最頻値と参照用半導体素子のデータベースのＩｈの平均値あるいは最頻値との差が大きいほど、試験対象の半導体素子１－１～１－ＮのＬＴＤＳと参照用の半導体素子のＬＴＤＳとの差が大きいと推定することができる。

解析器６は、第１の試験対象の半導体素子のデータベースのＩｈの平均値あるいは最頻値ＩＨＭ１の逆数（１／ＩＨＭ１）と、参照用半導体素子のデータベースのＩｈの平均値あるいは最頻値ＩＨＭＲの逆数（１／ＩＨＭＲ）との差Ｄ１と、第２の試験対象の半導体素子のデータベースのＩｈの平均値あるいは最頻値ＩＨＭ２の逆数（１／ＩＨＭ２）と、参照用半導体素子のデータベースのＩｈの平均値あるいは最頻値ＩＨＭＲの逆数（１／ＩＨＭＲ）との差Ｄ２との比（Ｄ１／Ｄ２）を計算する。解析器６は、この比（Ｄ１／Ｄ２）が第１の試験対象の半導体素子のＬＴＤＳと第２の試験対象の半導体素子のＬＴＤＳの比とすることができる。

以上のように、本実施の形態による半導体素子の信頼性評価装置によれば、実際に半導体素子が破壊するまで待つことなく、半導体素子のＬＴＤＳを推定することができる。これにより、評価に要する時間を大幅に縮小できるので、半導体素子の開発の期間を短縮し、開発コストを低減することができる。本実施の形態では、試験対象の半導体素子に関して解析項目Ａのヒストグラムを作成する必要があるが、ヒストグラムの作成に要する時間は、試験対象の半導体素子が実際に破壊するまで待つ時間よりもはるかに短い。

本実施の形態によれば、半導体素子の破壊に寄与しない、微小なリーク電流の変動の特徴から、故障率を推定できる。

なお、本実施の形態の半導体素子の信頼性評価装置は、放射線発生装置から人工的な放射線を放射しなくても、試験対象の半導体素子のＬＴＤＳを推定することができる。また、本実施の形態の半導体素子の信頼性評価装置は、放射線発生装置から放射された人工的な放射線と、宇宙線に由来する放射線との両方を用いて、試験対象の半導体素子のＬＴＤＳを推定することもできる。

なお、本実施の形態による半導体素子の信頼性評価装置は、半導体素子が実際に使用される環境に応じて、適切な場所に設置されることによって、より精度の高いＬＴＤＳを推定することができる。例えば、標高の低い地上で使用される半導体素子であれば、本実施の形態の信頼性評価装置を地上に設置することによって、実際に使用された場合と同じＬＴＤＳを求めることができる。一方、標高の高い地上で使用される半導体素子、または高度の高い航空機または宇宙船の中で使用される半導体素子であれば、本実施の形態の信頼性評価装置をそれに応じた環境に設置することによって、実際に使用された場合と同じＬＴＤＳを求めることができる。

実施の形態２．
実施の形態２では、解析器６は、解析項目Ｂを解析処理する。解析項目Ｂは、パルスの持続時間である。パルスの持続時間は、パルスの時間的な幅に相当する。パルスの持続時間は、漏れ電流が定められた閾値を超えた時刻から、漏れ電流が定められた閾値に低下する時刻までの時間とすることができる。

図４は、解析項目Ｂを説明するための図である。図４には、一例として、計測器５で計測された漏れ電流のパルス波形４０が示される。図４において、横軸が時間ｔを示し、縦軸が漏れ電流Ｉの大きさを示す。

時間軸上の時刻０において、漏れ電流Ｉは、第１の閾値Ｉｔ０を超える。その結果、計測器５は、波形を記録する。Ｉｔ０は、実施の形態１のＩｔと同じ値であってもよい。漏れ電流Ｉは、パルス状に変化する。漏れ電流Ｉは、ピークに達するまで増加した後、減少する。時刻ｔ１において、漏れ電流Ｉは、第２の閾値Ｉｔ１よりも小さくなる。解析器６は、時刻０から時刻ｔ１までの時間をパルスの持続時間ｔｗとして算出する。

第１の閾値Ｉｔ０と第２の閾値Ｉｔ１は、相互に異なっていてもよいし、同じでもよい。図４の例では、第２の閾値Ｉｔ１は第１の閾値Ｉｔ０よりも大きく設定されている。第２の閾値Ｉｔ１を大きく設定した計測（以下、第１の計測）では、パルスの持続時間ｔｗは、短くなる。第１の計測は、パルスの主要部分を重視した通常の計測である。一方、第２の閾値Ｉｔ１を小さく設定した計測（以下、第２の計測）では、パルスの持続時間ｔｗは、長くなる。第２の計測は、パルスの裾に当たるテール部分を重視した計測である。半導体素子１－１～１－Ｎの内部温度が上昇している場合、リーク電流による発熱が生じる。そのため、半導体素子１－１～１－Ｎのゲートを制御することによって半導体素子１－１～１－Ｎをオフにすることができなくなり、半導体素子１－１～１－Ｎが破壊する場合がある。テール部分の電流波形を重視して計測によって、発熱による影響を評価することができる。また、第１および第２の両方の計測によって、パルスの形状の特徴をより正確に捉えることができる。したがって、複数の第２の閾値Ｉｔ１を設定して、それぞれのＩｔ１に対応する持続時間ｔｗを求めて、試験対象の半導体素子１－１～１－Ｎのデータベースに記録することによって、より柔軟な比較が可能になる。

図５は、解析項目Ｂで得られたパルスの持続時間ｔｗについて、試験対象の半導体素子１－１～１－Ｎに関するデータベースと参照用半導体素子のデータベースとの差異の例を説明するための図である。図５において、横軸はパルスの持続時間ｔｗを示し、縦軸は出現頻度を示す。図５には、試験対象の半導体素子１－１～１－Ｎのデータベースにおけるパルスの持続時間ｔｗの分布を示すヒストグラム１３と、参照用半導体素子のデータベースにおけるパルスの持続時間ｔｗのヒストグラム１４が示されている。

ヒストグラム１３および１４を参照すると、試験対象の半導体素子１－１～１－Ｎのデータベースのｔｗの平均値が、参照用半導体素子のデータベースのｔｗの平均値よりも大きい。また、試験対象の半導体素子１－１～１－Ｎのデータベースのｔｗの頻度が最大となる最頻値が、参照用半導体素子のデータベースのｔｗの頻度が最大となる最頻値よりも大きい。このことは、試験対象の半導体素子１－１～１－Ｎは、参照用半導体素子に比べて、放射線の照射によって生じる漏れ電流が長い時間流れることを意味し、放射線によって破壊されやすいことを意味する。したがって、解析器６は、試験対象の半導体素子１－１～１－ＮのＬＴＤＳが参照用半導体素子のＬＴＤＳよりも小さいと推定することができる。

解析器６は、試験対象の半導体素子１－１～１－Ｎのデータベースのｔｗの平均値あるいは最頻値と、参照用の半導体素子のデータべ―スのｔｗの平均値あるいは最頻値との差に基づいて、参照用半導体素子のＬＴＤＳと試験対象の半導体素子１－１～１－ＮのＬＴＤＳとの差を推定することができる。すなわち、解析器６は、試験対象の半導体素子１－１～１－Ｎのデータベースのｔｗの平均値あるいは最頻値と参照用半導体素子のデータベースのｔｗの平均値あるいは最頻値との差が大きいほど、試験対象の半導体素子１－１～１－ＮのＬＴＤＳと参照用の半導体素子のＬＴＤＳとの差が大きいと推定することができる。

解析器６は、第１の試験対象の半導体素子１－１～１－Ｎのデータベースのｔｗの平均値あるいは最頻値ＴＷＭ１の逆数（１／ＴＷＭ１）と、参照用半導体素子のデータベースのｔｗの平均値あるいは最頻値ＴＷＭＲの逆数（１／ＴＷＭＲ）との差Ｅ１と、第２の試験対象の半導体素子のデータベースのｔｗの平均値あるいは最頻値ＴＷＭ２の逆数（１／ＴＷＭ２）と、参照用半導体素子のデータベースのｔｗの平均値あるいは最頻値ＴＷＭＲの逆数（１／ＴＷＭＲ）との差Ｅ２との比（Ｅ１／Ｅ２）を計算する。解析器６は、この比（Ｅ１／Ｅ２）を第１の試験対象の半導体素子１－１～１－ＮのＬＴＤＳと第２の試験対象の半導体素子のＬＴＤＳの比とすることができる。

なお、解析器６は、複数のＩｔ１に対応するｔｗの相互比較によって、より精度の高いＬＴＤＳの推定値を求めるようにしてもよい。

実施の形態３．
実施の形態３では、解析器６は、解析項目Ｃを解析処理する。解析項目Ｃは、パルスの発生頻度である。パルスの発生頻度は、漏れ電流Ｉが定められた閾値を超えるようなパルスが単位時間に発生した回数とすることができる。

図６は、解析項目Ｃを説明するための図である。図６には、一例として、計測器５で計測された漏れ電流のパルス波形４０が示されている。横軸が時間ｔを示し、縦軸が漏れ電流Ｉを示す。時間軸上の時刻０において、漏れ電流Ｉは閾値Ｉｔを超える。その結果、計測器５は、波形を記録する。解析器６は、波形を記録した回数に基づいて、単位時間あたりのパルスの発生頻度を計算する。漏れ電流Ｉが瞬時的な変動をしたとしても、図６の波形１５で示されるように、漏れ電流Ｉが閾値Ｉｔを超えない場合は、波形が記録されない。閾値Ｉｔを適切な値に設定することで、ＬＴＤＳとより相関の高いパルスの出現頻度を計算することができる。

図７は、パルスの出現頻度に基づいて、ＬＴＤＳを推定する方法を説明するための図である。図７において、横軸はパルスの出現頻度ｎを示し、縦軸はＬＴＤＳを示す。図７において、４種類の既知の参照用半導体素子について、パルスの出現頻度とＬＴＤＳとの関係を表わすサンプル点Ｐ１～Ｐ４が示されている。図７には、サンプル点Ｐ１～Ｐ４を結ぶ曲線が出現頻度ｎとＬＴＤＳの相関を表わす曲線１６として示されている。曲線１６によって示されるように、パルスの出現頻度ｎの高い半導体素子は、ＬＴＤＳが小さく、パルスの出現頻度ｎの低い半導体素子はＬＴＤＳが大きい。

解析器６は、試験対象の半導体素子１－１～１－Ｎのパルスの出現頻度がｎｘの場合に、曲線１６上のパルスの出現頻度ｎｘに対するＬＴＤＳを、パルスの出現頻度ｎｘに対するＬＴＤＳｘとして求めることができる。

実施の形態４．
解析器６は、解析項目Ａ、Ｂ、Ｃのうちの少なくとも２つを組み合わせて解析処理してもよい。たとえば、解析器６は、計測されたパルス波形を解析項目Ｂで指定した持続時間で積分することによって、パルス波形によって生成された電荷量を計算することができる。解析器６は、これらの解析項目を解析した後、解析結果を内部に保存し、試験対象の半導体素子１－１～１－Ｎに関するデータベースを更新する。

図８は、試験対象の半導体素子１－１～１－Ｎの電荷分布と参照用半導体素子の電荷分布とを表わす図である。図８において、横軸はパルスの電荷量を示し、縦軸はパルスの発生頻度を表わす。パルスの電荷量は、計測器５によって得られた電流波形と解析項目Ｂで得られたパルスの持続時間から算出される。パルスの発生頻度は、解析項目Ｃで得られる。

図８には、試験対象の半導体素子１－１～１－Ｎの電荷分布１７と、参照用半導体素子の電荷分布１８とが示されている。半導体素子の素子構造、および半導体素子のＬＴＤＳによって、電荷分布が異なる。よって、解析器６は、ＬＴＤＳが既知の参照用半導体素子の電荷分布と試験対象の半導体素子１－１～１－Ｎの電荷分布とを比較することによって、試験対象の半導体素子１－１～１－ＮのＬＴＤＳを推定することができる。

たとえば、解析器６は、パルスの電荷量が大きい領域において、試験対象の半導体素子１－１～１－Ｎのパルス発生頻度が参照用半導体素子のパルスの発生頻度よりも高いときに、試験対象の半導体素子１－１～１－ＮのＬＴＤＳは、参照用半導体素子のＬＴＤＳよりも小さいと推定することができる。解析器６は、パルスの電荷量が大きい領域において、試験対象の半導体素子１－１～１－Ｎのパルス発生頻度が参照用半導体素子のパルスの発生頻度よりも低いときに、試験対象の半導体素子１－１～１－ＮのＬＴＤＳは、参照用半導体素子のＬＴＤＳよりも大きいと推定することができる。

図８に示すように、パルスの電荷量の検知下限ＵＬを設けてもよい。パルスの電荷量の検知下限ＵＬは、パルスの持続時間ｔｗと第１の閾値Ｉｔ０の積とすることができる。パルスの電荷量が第１の閾値Ｉｔ０以上のときに、パルス波形が記憶されて解析対象となる。第１の閾値Ｉｔ０を調整することによって、検知下限ＵＬを適切な値に調整することができる。その結果、ＬＴＤＳとの相関性の高いパルス波形のみを解析対象とすることができる。

実施の形態５．
実施の形態１では、電流検出部４から算出した漏れ電流の時間変化によって発生電荷を推定する方法を述べたが、これに限定されるものではない。

図９は、実施の形態５の半導体素子の信頼性評価装置１１０の構成図である。

信頼性評価装置１１０は、電流検出部４の代わりに、積分器２４と、電荷供給用コンデンサ２２と、制限抵抗２３とを備える。

半導体素子１－１～１－Ｎが並列に接続されることによって試験回路２が構成される。半導体素子１－１～１－Ｎには、同一の電圧が印加される。

半導体素子１－１～１－Ｎのそれぞれのドレイン端子またはコレクタ端子は、ノードＮＤ１に接続される。半導体素子１－１～１－Ｎのそれぞれのソース端子またはエミッタ端子は、グランドＧＮＤに接続される。自己消弧型素子の誤点弧を防止するため、半導体素子１－１～１－Ｎのゲート端子またはベース端子は、半導体素子１－１～１－Ｎのソース端子またはエミッタ端子と短絡される。

直流電源３と、保護抵抗７と、スイッチ９と、試験回路２とが閉回路１２０を構成する。直流電源３の一端は、保護抵抗７の一端と接続される。直流電源３の他端は、グランドＧＮＤと接続される。保護抵抗７の他端は、スイッチ９の一端と接続される。スイッチ９の他端は、ノードＮＤ１と接続される。試験回路２は、ノードＮＤ１およびグランドＧＮＤと接続する。

電荷供給用コンデンサ２２の一端は、ノードＮＤ１と接続される。電荷供給用コンデンサ２２の他端は、制限抵抗２３の一端と接続される、制限抵抗２３の他端は、積分器２４の入力と接続される。積分器２４の出力は、計測器５と接続される。

積分器２４によって、半導体素子１－１～１－Ｎに流れるパルス状の電流を検出する。積分器２４を使用することによって、半導体素子１－１～１－Ｎに発生するパルス電流を精度よく計測できる。

積分器２４は、並列に接続されたオペアンプ２４ａと、コンデンサ２４ｂと、抵抗２４ｃとを備える。積分器２４によって得られる電流の大きさは、パルス状ではないが、漏れ電流のパルスの大きさ、およびパルスの持続時間は、積分器２４による積分結果である積分波形に反映される。また、積分波形を用いても、時定数を調整するなどによってパルスの発生頻度を検出することができる。したがって、解析器６は、積分波形を解析することによって、実施の形態１～３と同様に、解析項目Ａ、Ｂ、Ｃに基づいて解析処理することができる。ただし、実施の形態５における閾値Ｉｔ０、Ｉｔ１、Ｉｔは、実施の形態１における閾値Ｉｔ０、Ｉｔ１、Ｉｔと相違する。

実施の形態６.
図１０は、実施の形態６の半導体素子の信頼性評価装置３１０の構成図である。

図１０では、ＮＡ個の自己消弧型の半導体素子１Ａ－１～１Ａ－ＮＡと、ＮＢ個の自己消弧型の半導体素子１Ｂ－１～１Ｂ－ＮＢが示されている。

半導体素子１Ａ－１～１Ａ－ＮＡが並列に接続されることによって第１相の試験回路２Ａが構成される。半導体素子１Ａ－１～１Ａ－ＮＡには、同一の電圧が印加される。半導体素子１Ａ－１～１Ａ－ＮＡのそれぞれのドレイン端子またはコレクタ端子は、ノードＮＤ１に接続される。半導体素子１Ａ－１～１Ａ－ＮＡのそれぞれのソース端子またはエミッタ端子は、ノードＮＤ２Ａに接続される。自己消弧型素子の誤点弧を防止するため、半導体素子１Ａ－１～１Ａ－ＮＡのゲート端子またはベース端子は、半導体素子１Ａ－１～１Ａ－ＮＡのソース端子またはエミッタ端子と短絡される。

半導体素子１Ｂ－１～１Ｂ－ＮＢが並列に接続されることによって第２相の試験回路２Ｂが構成される。半導体素子１Ｂ－１～１Ｂ－ＮＢには、同一の電圧が印加される。半導体素子１Ｂ－１～１Ｂ－ＮＢのそれぞれのドレイン端子またはコレクタ端子は、ノードＮＤ１に接続される。半導体素子１Ｂ－１～１Ｂ－ＮＢのそれぞれのソース端子またはエミッタ端子は、ノードＮＤ２Ｂに接続される。自己消弧型素子の誤点弧を防止するため、半導体素子１Ｂ－１～１Ｂ－ＮＢのゲート端子またはベース端子は、半導体素子１Ｂ－１～１Ｂ－ＮＢのソース端子またはエミッタ端子と短絡される。

本実施の形態の信頼性評価装置３１０によって、試験回路２Ａに含まれるＮＡ個の半導体素子１Ａ－１～１Ａ－ＮＡの全体としての信頼性が評価され、試験回路２Ｂに含まれるＮＢ個の半導体素子１Ｂ－１～１Ｂ－ＮＢの全体としての信頼性が評価される。試験回路２Ａに含まれるＮＡ個の半導体素子１Ａ－１～１Ａ－ＮＡと、試験回路２Ｂに含まれるＮＢ個の半導体素子１Ｂ－１～１Ｂ－ＮＢとを同一仕様の半導体素子とすれば、試験回路２Ａおよび試験回路２Ｂの両方の全体としての信頼性を同時に評価することができる。

信頼性評価装置３１０は、直流電源３と、電流検出部４と、電圧計８と、保護抵抗７と、スイッチ９と、計測器５と、解析器６とを備える。電流検出部４は、電流検出器４Ａと、電流検出器４Ｂとを備える。

直流電源３と、保護抵抗７と、スイッチ９と、第１相の試験回路２Ａと、電圧計８とが閉回路３２０Ａを構成する。直流電源３の一端は、保護抵抗７の一端と接続される。直流電源３の他端は、グランドＧＮＤと接続される。保護抵抗７の他端は、スイッチ９の一端と接続される。スイッチ９の他端は、ノードＮＤ１と接続される。試験回路２Ａは、ノードＮＤ１およびノードＮＤ２Ａと接続する。電流検出器４Ａの一端は、ノードＮＤ２Ａと接続される。電流検出器４Ａの他端は、グランドＧＮＤと接続される。

直流電源３と、保護抵抗７と、スイッチ９と、第２相の試験回路２Ｂと、電圧計８とが閉回路３２０Ｂを構成する。試験回路２Ｂは、ノードＮＤ１およびノードＮＤ２Ｂと接続する。電流検出器４Ｂの一端は、ノードＮＤ２Ｂと接続される。電流検出器４Ｂの他端は、グランドＧＮＤと接続される。

半導体素子１Ａ－１～１Ａ－ＮＡのいずれかに放射線が入射したときには、放射線が入射した半導体素子（１Ａ－ｉとする）の内部に電荷が発生する。その結果、半導体素子１Ａ－ｉの抵抗が下がる。これによって、並列に接続された残りの（ＮＡ－１）個の半導体素子から電荷Ｑが半導体素子１Ａ－ｉへ供給される。半導体素子１Ａ－ｉには、半導体素子１Ａ－ｉ内部の電荷Ｑと、（ＮＡ－１）個の半導体素子から流れる（ＮＡ－１）×Ｑの電荷とが蓄積される。したがって、半導体素子１Ａ－ｉには、ＮＡ×Ｑの電荷が蓄積される。電荷Ｑは、各半導体素子の出力容量Ｃｏｓｓと各半導体素子に印加されている電圧Ｖｄｓの積で計算される。半導体素子１Ａ－ｉの内部の電荷ＮＡ×Ｑが、半導体素子１Ａ－ｉを破壊するのに必要な閾値電荷Ｑｔｈ以上となると、半導体素子１Ａ－ｉが破壊される。したがって、半導体素子１Ａ－ｉが破壊されないようにするため、ＮＡ×Ｃｏｓｓ×ＶｄｓがＱｔｈ未満となるように、ＮＡ、Ｃｏｓｓ、Ｖｄｓが設定される。Ｑｔｈは、故障率が既知のデバイスに対する参照用半導体素子のデータベースに登録されている値を用いることができる。あるいは、デバイスシミュレーションを用いてＱｔｈの値を推定してもよい。

電流検出器４Ａは、ノードＮＤ２Ａと、グランドＧＮＤとの間の電圧を計測することによって、試験回路２Ａに流れる電流を検出する。電流検出器４Ａは、半導体素子１Ａ－１～１Ａ－ＮＡのゲート端子またはベース端子にオフ電圧が印加されているときに、半導体素子１Ａ－１～１Ａ－ＮＡの全体の漏れ電流を計測する。電流検出器４Ａは、電流プローブ、または抵抗器によって構成される。

電流検出器４Ａを抵抗で構成する場合には、電流検出器４Ａの抵抗値ＲＡと試験回路２Ａ内のＮＡ個の半導体素子１Ａ－１～１Ａ－ＮＡの出力容量の総和（ＮＡ×Ｃｏｓｓ）の積（ＲＡ×ＮＡ×Ｃｏｓｓ）である時定数τＡが少なくとも１μｓを超えるようにする。時定数τＡが１μｓ以下の場合には、電流検出器４Ａを流れる電流のピーク値が上昇し、かつ電流が流れる時間が短くなる。電流が流れる時間が短いと、パルスの高さ、パルスの持続時間、およびパルスの発生頻度の検出が難しくなる。

半導体素子１Ｂ－１～１Ｂ－ＮＢのいずれかに放射線が入射したときには、放射線が入射した半導体素子（１Ｂ－ｉとする）の内部に電荷が発生する。その結果、半導体素子１Ｂ－ｉの抵抗が下がる。これによって、並列に接続された残りの（ＮＢ－１）個の半導体素子から電荷Ｑが半導体素子１Ｂ－ｉへ供給される。半導体素子１Ｂ－ｉには、半導体素子１Ｂ－ｉ内部の電荷Ｑと、（ＮＢ－１）個の半導体素子から流れる（ＮＢ－１）×Ｑの電荷が蓄積される。したがって、半導体素子１Ｂ－ｉには、ＮＢ×Ｑの電荷が蓄積される。電荷Ｑは、各半導体素子の出力容量Ｃｏｓｓと各半導体素子に印加されている電圧Ｖｄｓの積で計算される。半導体素子１Ｂ－ｉの内部の電荷ＮＢ×Ｑが、半導体素子１Ｂ－ｉを破壊するのに必要な閾値電荷Ｑｔｈ以上となると、半導体素子１Ｂ－ｉが破壊される。したがって、半導体素子１Ｂ－ｉが破壊されないようにするため、ＮＢ×Ｃｏｓｓ×ＶｄｓがＱｔｈ未満となるように、ＮＢ、Ｃｏｓｓ、Ｖｄｓが設定される。Ｑｔｈは、故障率が既知のデバイスに対する参照用半導体素子のデータベースに登録されている値を用いることができる。あるいは、デバイスシミュレーションを用いてＱｔｈの値を推定してもよい。

電流検出器４Ｂは、ノードＮＤ２Ｂと、グランドＧＮＤとの間の電圧を計測することによって、試験回路２Ｂに流れる電流を検出する。電流検出器４Ｂは、半導体素子１Ｂ－１～１Ｂ－ＮＢのゲート端子またはベース端子にオフ電圧が印加されているときに、半導体素子１Ｂ－１～１Ｂ－ＮＢの全体の漏れ電流を計測する。電流検出器４Ｂは、電流プローブ、または抵抗器によって構成される。

計測器５は、電流検出器４Ａで検出される漏れ電流の第１のパルス波形および電流検出器４Ｂで検出される漏れ電流の第２のパルス波形を記録する。

解析器６は、記録された第１のパルス波形に基づいて、試験回路２Ａに含まれる試験対象の半導体素子１Ａ－１～１Ａ－ＮＡの信頼性を解析する。解析器６は、記録された第２のパルス波形に基づいて、試験回路２Ｂに含まれる試験対象の半導体素子１Ｂ－１～１Ｂ－ＮＢの信頼性を解析する。

電流検出器４Ｂを抵抗で構成する場合は、電流検出器４Ｂの抵抗値ＲＢと試験回路２０Ｂ内のＮＢ個の半導体素子１Ｂ－１～１Ｂ－ＮＢの出力容量の総和（ＮＢ×Ｃｏｓｓ）の積（ＲＢ×ＮＢ×Ｃｏｓｓ）である時定数τＢが少なくとも１μｓを超えるようにする。時定数τＢが１μｓ以下の場合には、電流検出器４Ｂを流れる電流のピーク値が上昇し、かつ電流が流れる時間が短くなる。電流が流れる時間が短いと、パルスの高さ、パルスの持続時間、およびパルスの発生頻度の検出が難しくなる。

１つの試験回路が多数の並列接続された半導体素子を含む場合には、宇宙線に由来する放射線が入射して抵抗が下がった半導体素子へ並列接続されている半導体素子から電荷が供給されてしまう。これによって、電流検出器を流れる電流量が減少し、宇宙線に由来する放射線が入射した場合の漏れ電流の変動が計測できなくなる可能性が増加する。実施の形態６では、１つの試験回路には、少数の並列接続された半導体素子しか含まないようにすることができる。これによって、試験対象の半導体素子が多数の場合でも、宇宙線に由来する放射線が入射した場合の漏れ電流の検出感度を維持することができる。

なお、図１０の信頼性評価装置は、２相の試験回路と接続されるものとしたが、これに限定されるものではない。信頼性評価装置に３相以上の試験回路を接続し、各相用に電流検出器を設けるものとしてもよい。

実施の形態７．
図１１は、実施の形態７の半導体素子の信頼性評価装置４１０の構成図である。

図１１の信頼性評価装置４１０が、図１の信頼性評価装置１０と相違する点は、抵抗器などの電流検出部４に代えて、電流検出部６０を備える点である。

電流検出部６０は、空芯コイル等のインダクタンス成分からなる誘導性負荷を含む。

パルス状の電流のピーク値をｉｐ、ピークまでの時間をｔｐとすると、電流の増加率はｉｐ／ｔｐとなる。本実施の形態では、電流検出部６０が誘導性負荷なので、電流検出部６０の両端に電圧Ｖ１（=L*ip/tp）が発生する。Ｌは、誘導性負荷のインダクタンスである。一方、実施の形態１のように電流検出部４が抵抗負荷の場合、電流検出部４の両端に電圧Ｖ２（R*ip）が発生する。Ｒは、抵抗性負荷の抵抗である。検出対象が、短時間での急峻なパルス電流においては、ｉｐ／ｔｐが大きいので、誘導性負荷の方が抵抗性負荷よりも測定感度が高くなる。

実施の形態８.
図１２は、実施の形態８の半導体素子の信頼性評価装置２１０の構成図である。

図１２の実施の形態８の信頼性評価装置２１０は、図１の実施の形態１の信頼性評価装置１０の構成要素に加えて、整流回路２５０を備える。整流回路２５０は、ダイオード３０－１～３０－Ｎを備える。

半導体素子１－１～１－Ｎが並列に接続されることによって試験回路２が構成される。半導体素子１－１～１－Ｎには、同一の電圧が印加される。半導体素子１－１～１－Ｎのそれぞれのソース端子またはエミッタ端子は、ノードＮＤ２に接続される。自己消弧型素子の誤点弧を防止するため、半導体素子１－１～１－Ｎのゲート端子またはベース端子は、半導体素子１－１～１－Ｎのソース端子またはエミッタ端子と短絡される。

直流電源３と、保護抵抗７と、スイッチ９と、整流回路２５０と、試験回路２と、電圧計８とが閉回路２２０を構成する。直流電源３の一端は、保護抵抗７の一端と接続される。直流電源３の他端は、グランドＧＮＤと接続される。保護抵抗７の他端は、スイッチ９の一端と接続される。スイッチ９の他端は、ノードＮＤ１と接続される。ノードＮＤ１とノードＮＤ２との間に整流回路２５０と試験回路２が直列に接続される。電流検出部４の一端は、ノードＮＤ２と接続される。電流検出部４の他端は、グランドＧＮＤと接続される。

ダイオード３０－ｉは、半導体素子１－ｉのドレイン端子またはコレクタ端子と、ノードＮＤ１の間に配置される。

１つの半導体素子１－ｉに放射線が入射し、その半導体素子１－ｉ内に瞬間的に電荷が発生すると、その半導体素子１－ｉの抵抗は下がる。順方向にダイオード３０－ｉが半導体素子１－ｉに接続されている。すなわち、ダイオード３０－ｉのアノードがノードＮＤ１に接続され、ダイオード３０－ｉのカソードが、半導体素子１－ｉのドレイン端子またはコレクタ端子に接続される。これによって、半導体素子１－ｉに並列に接続されている他の半導体素子からの電荷が半導体素子１－ｉに供給されない。その結果、直流電源３からのみ電荷が半導体素子１－ｉに供給されて、電流検出部４の両端電圧が変動する。計測器５は、オシロスコープ等のリアルタイム性の計測器で構成されており、電流検出部４の両端電圧を常に監視する。これによって、並列接続されている他の半導体素子からの影響を排除して、宇宙線が入射した半導体素子１－ｉへ直流電源３からのみ電荷を供給することができる。

実施の形態９．
図１３は、実施の形態９の半導体素子の信頼性評価方法の手順を表わすフローチャートである。

ステップＳ１０１において、直流電源３は、試験対象の半導体素子１－１～１－Ｎに直流電圧を印加する。

ステップＳ１０２において、電流検出部４は、試験対象の半導体素子１－１～１－Ｎが含まれる試験回路２の漏れ電流を検出する。

ステップＳ１０３において、計測器５は、漏れ電流のパルス波形を記録する。

ステップＳ１０４において、解析器６は、記録されたパルス波形に基づいて、試験回路２に含まれる試験対象の半導体素子１－１～１－Ｎの信頼性を解析する。

実施の形態１０．
図１４は、実施の形態１０の半導体素子の信頼性評価装置の構成図である。

実施の形態１０の信頼性評価装置は、図１の実施の形態１の信頼性評価装置１０の構成要素に加えて、フィルタ回路７１を備える。

フィルタ回路７１は、直流電源３と保護抵抗７の間に配置される。

フィルタ回路７１は、例えばカットオフ周波数が数Ｈｚ程度のローパスフィルタである。フィルタ回路７１は、直流電源３に生じる高周波ノイズを低減する。

フィルタ回路７１によって、直流電源３からのノイズを低減することができるので、電流検出部４に生じる変動を抑えることができる。その結果、宇宙線により誘起された電流をより高精度に検出できる。

実施の形態１１．
信頼性評価装置１０の解析器６の具体的なハードウエア構成について説明する。

図１５は、信頼性評価装置１０の解析器６のハードウエア構成の一例を表わす図である。

図１の信頼性評価装置１０における解析器６は、処理回路６００によって構成される。処理回路６００は、たとえば、単一回路、複合回路、プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたものとすることができる。

図１６は、信頼性評価装置１０の解析器６のハードウエア構成の別の例を表わす図である。

図１の信頼性評価装置１０における解析器６は、ソフトウエア、ファームウエア、またはソフトウエアとファームウエアとの組み合わせによって実現される。ソフトウエアおよびファームウエアは、プログラムとして記述され、メモリ１３０に格納される。メモリ１３０は、たとえば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などの不揮発性または揮発性の半導体メモリ、磁気ディスク、フレシキブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはＤＶＤ（Digital Versatile Disc）などによって構成される。プロセッサ１４０は、メモリ１３０に記憶されたプログラムを実行することによって、解析器６の機能を実現する。このプログラムは、解析器６の手順および方法をコンピュータに実行させるものであるともいえる。

なお、解析器６の機能について、一部を専用のハードウエアで実現し、他の一部をソフトウエアまたはファームウエアで実現するようにしてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１－１～１－Ｎ，１Ａ－１～１Ａ－ＮＡ，１Ｂ－１～１Ｂ－ＮＢ半導体素子、２，２Ａ，２Ｂ試験回路、３直流電源、４，６０電流検出部、４Ａ，４Ｂ電流検出器、５計測器、６解析器、７保護抵抗、８電圧計、９リレースイッチ、１０，１１０，２１０，３１０，４１０半導体素子の信頼性評価装置、２０，１２０，２２０，３２０Ａ，３２０Ｂ，４２０閉回路、２２電荷供給用コンデンサ、２３制限抵抗、２４積分器、２４ａオペアンプ、２４ｂコンデンサ、２４ｃ抵抗、３０－１～３０－Ｎダイオード、７１フィルタ回路、６００処理回路、１３０メモリ、１４０プロセッサ、２５０整流回路。

Claims

少なくとも１つの試験対象の半導体素子の主電流端子間に直流電圧を印加する直流電源と、
前記少なくとも１つの試験対象の半導体素子が含まれる試験回路の放射線の入射による漏れ電流を検出する電流検出部と、
前記放射線の入射による漏れ電流のパルス状の時間的変化を記録する計測器と、
前記記録されたパルス状の時間応答波形に基づいて、前記試験回路に含まれる前記少なくとも１つの試験対象の半導体素子の故障確率を解析する解析器とを備える、半導体素子の信頼性評価装置。
前記直流電源は、並列に接続された複数の試験対象の半導体素子の主電流端子間に前記直流電圧を印加し、
前記電流検出部は、前記複数の試験対象の半導体素子の放射線の入射による漏れ電流の和を検出する、請求項１記載の半導体素子の信頼性評価装置。
前記直流電源から前記試験対象の半導体素子へ順方向に接続されたダイオードを備える、請求項１に記載の半導体素子の信頼性評価装置。
前記電流検出部は、インダクタンス成分を含む、請求項１に記載の半導体素子の信頼性評価装置。
前記電流検出部は、１個または並列に接続された複数の試験対象の半導体素子を含む第１の試験回路の放射線の入射による漏れ電流を検出する第１の電流検出器と、１個または並列に接続された複数の試験対象の半導体素子を含む第２の試験回路の放射線の入射による漏れ電流を検出する第２の電流検出器とを含み、
前記計測器は、前記第１の電流検出器で検出される放射線の入射による漏れ電流の第１のパルス状の時間応答波形および前記第２の電流検出器で検出される放射線の入射による漏れ電流の第２のパルス状の時間応答波形を記録し、
前記解析器は、前記記録された第１のパルス状の時間応答波形に基づいて、前記第１の試験回路に含まれる１個以上の試験対象の半導体素子の信頼性を解析し、前記記録された第２のパルス状の時間応答波形に基づいて、前記第２の試験回路に含まれる１個以上の試験対象の半導体素子の信頼性を解析する、請求項１記載の半導体素子の信頼性評価装置。
前記解析器は、前記パルス状の時間応答波形の大きさに基づいて、前記試験回路に含まれる少なくとも１つの試験対象の半導体素子の信頼性を解析する、請求項１記載の半導体素子の信頼性評価装置。
前記解析器は、前記パルス状の時間応答波形の持続時間に基づいて、前記試験回路に含まれる少なくとも１つの試験対象の半導体素子の信頼性を解析する、請求項１記載の半導体素子の信頼性評価装置。
前記直流電源と、前記半導体素子の間に配置されるフィルタ回路を備える、請求項１記載の半導体素子の信頼性評価装置。
少なくとも１つの試験対象の半導体素子の主電流端子間に直流電圧を印加するステップと、
前記少なくとも１つの試験対象の半導体素子が含まれる試験回路の放射線の入射による漏れ電流を検出するステップと、
前記放射線の入射による漏れ電流のパルス状の時間的変化を記録するステップと、
前記記録されたパルス状の時間応答波形に基づいて、前記試験回路に含まれる前記少なくとも１つの試験対象の半導体素子の故障確率を解析するステップとを備える、半導体素子の信頼性評価方法。