CN112334783A - 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 - Google Patents

半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 Download PDF

Info

Publication number
CN112334783A
CN112334783A CN201980039608.6A CN201980039608A CN112334783A CN 112334783 A CN112334783 A CN 112334783A CN 201980039608 A CN201980039608 A CN 201980039608A CN 112334783 A CN112334783 A CN 112334783A
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor
reliability
reliability evaluation
evaluation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980039608.6A
Other languages
English (en)
Other versions
CN112334783B (zh
Inventor
河原知洋
和田幸彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112334783A publication Critical patent/CN112334783A/zh
Application granted granted Critical
Publication of CN112334783B publication Critical patent/CN112334783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N17/00—Investigating resistance of materials to the weather, to corrosion, or to light
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Ecology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Environmental Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

直流电源(3)对试验对象的半导体元件(1‑1)～(1‑N)施加直流电压。电流检测部(4)检测包括试验对象的半导体元件(1‑1)～(1‑N)的试验电路(2)的漏电流。测量器(5)记录漏电流的脉冲波形。分析器(6)基于所记录的脉冲波形对试验电路(2)中包括的试验对象的半导体元件(1‑1)～(1‑N)的可靠性进行分析。

Description

半导体元件的可靠性评价装置和半导体元件的可靠性评价 方法
技术领域
本发明涉及一种半导体元件的可靠性评价装置和半导体元件的可靠性评价方法。
背景技术
功率MOSFET(Metal-Oxide-Semiconductor-Field-Effect Transi stor：金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipo lar Transistor：绝缘栅双极型晶体管)等半导体元件能够执行逆变器动作等电力变换动作。在逆变器动作中，半导体元件长时间保持高的直流电压，并且通过开关动作来从直流电压产生交流电压。另一方面，在自然界，常有源自宇宙射线的电磁波或粒子射线等放射线纷飞。如果在半导体元件保持着高电压的期间受到源自宇宙射线的放射线，则有时导致半导体元件破坏。这样的破坏现象被称为SEB(Single Event Burnout：单粒子烧毁)。
针对SEB的耐受性被称为LTDS(Long Term DC bias Stability，长期直流偏置稳定性)。为了制造LTDS高的半导体元件，需要测量半导体元件的LTDS。SEB是仅以非常低的概率发生的，因此在将半导体元件置于自然界来测量LTDS的方法中，需要进行数百～数千小时以上的长期的观测。
为了避免这样的长时间的试验而以短时间评价可靠性，已知加速试验。在加速试验中，远远强于自然界的放射线的人工放射线被照射到半导体元件。基于加速试验中的半导体元件的破坏概率，估计自然界中的破坏概率(例如参照专利文献1)。
专利文献1：日本专利第4935789号公报
发明内容
发明要解决的问题
在专利文献1所记载的加速试验中，需要产生强力的人工放射线的放射线产生装置，并且需要用于从强力的人工放射线保护作业者的防护机构。
因此，本发明的目的在于提供一种能够不照射人工放射线且以短时间评价半导体元件的可靠性的半导体元件的可靠性评价装置和半导体元件的可靠性评价方法。
用于解决问题的方案
为了解决上述问题，本发明的半导体元件的可靠性评价装置具备：直流电源，对至少一个试验对象的半导体元件施加直流电压；电流检测部，检测包括至少一个试验对象的半导体元件的试验电路的漏电流；测量器，记录漏电流的脉冲波形；以及分析器，基于所记录的脉冲波形，对试验电路中包括的至少一个试验对象的半导体元件的可靠性进行分析。
发明的效果
根据本发明，能够不照射人工放射线且以短时间评价半导体元件的可靠性。
附图说明
图1是实施方式1的半导体元件的可靠性评价装置的结构图。
图2是用于说明分析项目A的图。
图3是用于关于通过分析项目A得到的脉冲的大小Ih说明与试验对象的半导体元件1-1～1-N有关的数据库与参照用半导体元件的数据库的差异的例子的图。
图4是用于说明分析项目B的图。
图5是用于关于通过分析项目B得到的脉冲的持续时间tw说明与试验对象的半导体元件1-1～1-N有关的数据库与参照用半导体元件的数据库的差异的例子的图。
图6是用于说明分析项目C的图。
图7是用于说明基于脉冲的出现频度估计LTDS的方法的图。
图8是表示试验对象的半导体元件1-1～1-N的电荷分布和参照用半导体元件的电荷分布的图。
图9是实施方式5的半导体元件的可靠性评价装置110的结构图。
图10是实施方式6的半导体元件的可靠性评价装置310的结构图。
图11是实施方式7的半导体元件的可靠性评价装置410的结构图。
图12是实施方式8的半导体元件的可靠性评价装置210的结构图。
图13是表示实施方式9的半导体元件的可靠性评价方法的过程的流程图。
图14是实施方式10的半导体元件的可靠性评价装置的结构图。
图15是表示可靠性评价装置10的分析器6的硬件结构的一例的图。
图16是表示可靠性评价装置10的分析器6的硬件结构的其它例的图。
(附图标记说明)
1-1～1-N、1A-1～1A-NA、1B-1～1B-NB：半导体元件；2、2A、2B：试验电路；3：直流电源；4、60：电流检测部；4A、4B：电流检测器；5：测量器；6：分析器；7：保护电阻；8：电压计；9：继电器开关；10、110、210、310、410：半导体元件的可靠性评价装置；20、120、220、320A、320B、420：闭合电路；22：电荷供给用电容器；23：限制电阻；24：积分器；24a：运算放大器；24b：电容器；24c：电阻；30-1～30-N：二极管；71：滤波器电路；600：处理电路；130：存储器；140：处理器；250：整流电路。
具体实施方式
以下，关于实施方式，参照附图来进行说明。
实施方式1.
图1是实施方式1的半导体元件的可靠性评价装置的结构图。
试验对象的半导体元件1-1～1-N是MOSFET或IGBT等。半导体元件1-1～1-N不限定于自消弧型元件，也可以是PiN二极管或肖特基势垒二极管等整流元件。半导体元件的材料不限定于一般的Si，也可以是带隙大的SiC、GaN、Ga203、金刚石等。
在图1中，示出了N个自消弧型的半导体元件1-1～1-N。将半导体元件1-1称为第一个试验对象的半导体元件，将半导体元件1-N称为第N个试验对象的半导体元件。通过将半导体元件1-1～1-N并联连接来构成试验电路2。对半导体元件1-1～1-N施加相同的电压。通过本实施方式的可靠性评价装置10对试验电路2中包括的N个半导体元件1-1～1-N的可靠性进行评价。
半导体元件1-1～1-N各自的漏极端子或集电极端子连接于节点ND1。半导体元件1-1～1-N各自的源极端子或发射极端子连接于节点ND2。为了防止自消弧型元件的误触发，半导体元件1-1～1-N的栅极端子或基极端子与半导体元件1-1～1-N的源极端子或发射极端子短路。
可靠性评价装置10具备直流电源3、电流检测部4、电压计8、保护电阻7、开关9、测量器5以及分析器6。
直流电源3、保护电阻7、开关9、试验电路2以及电压计8构成闭合电路20。直流电源3的一端与保护电阻7的一端连接。直流电源3的另一端与地GND连接。保护电阻7的另一端与开关9的一端连接。开关9的另一端与节点ND1连接。试验电路2与节点ND1及节点ND2连接。电流检测部4的一端与节点ND2连接。电流检测部4的另一端与地GND连接。
直流电源3的电压被设定为作为试验对象的半导体元件的半导体元件1-1～1-N的额定电压的50％以上的任意值。
电压计8通过持续地测量保护电阻7的两端电压，来测量流过闭合电路20的电流。
开关9包括继电器等。半导体元件1-1～1-N被入射了能量比通常高的放射线的结果，半导体元件1-1～1-N的至少一个以上被破坏，从而电流持续地流过试验电路2的情况下，由电压计8测量的在闭合电路20中流动的电流持续成为阈值以上。在这样的情况下，通过断开开关9，能够防止闭合电路20破坏或烧毁。作为保护电阻7，选定具有即使在电流持续地流过闭合电路20的情况下也不烧毁的足够的容量的电阻，例如使用数kΩ、数W的电阻。
在放射线入射到半导体元件1-1～1-N中的任意半导体元件时，在被入射放射线的半导体元件(设为1-i)的内部产生电荷。其结果，半导体元件1-i的电阻下降。由此，从并联连接的其余的(N-1)个半导体元件向半导体元件1-i供给电荷Q。在半导体元件1-i中蓄积半导体元件1-i内部的电荷Q和从(N-1)个半导体元件流出的(N-1)×Q的电荷。因而，在半导体元件1-i中蓄积N×Q的电荷。关于电荷Q，能够通过各半导体元件的输出电容Coss与施加到各半导体元件的电压Vds之积来计算。当半导体元件1-i的内部的电荷N×Q成为破坏半导体元件1-i所需的阈值电荷Qth以上时，半导体元件1-i被破坏。因而，为了避免半导体元件1-i被破坏，以使N×Coss×Vds小于Qth的方式设定N、Coss、Vds。作为Qth，能够使用被登记在针对故障率已知的器件的参照用半导体元件的数据库中的值。或者，也可以使用器件仿真来估计Qth的值。
电流检测部4通过测量节点ND2与地GND之间的电压来检测流过试验电路2的电流。电流检测部4在半导体元件1-1～1-N的栅极端子或基极端子被施加了关断电压时测量半导体元件1-1～1～N的漏电流之和。电流检测部4包括电流探测器或电阻器。
测量器5始终监视由电流检测部4测量的电压。测量器5包括示波器等。测量器5从由电流检测部4测量出的漏电流的值变为阈值It以上的瞬间起至一定时间后为止记录由电流检测部4测量的漏电流的时间上的变化。在任一个半导体元件均未被入射放射线时，漏电流的大小为阈值It以下。因而，测量器5不记录漏电流。当任意的半导体元件被入射放射线时，产生瞬时性的脉冲状的漏电流。测量器5从脉冲的大小变为阈值It以上的瞬间起开始脉冲的记录。
分析器6连接于测量器5。当测量器5开始脉冲波形的记录时，分析器6通过通信线接收来自测量器5的脉冲波形并蓄积。在脉冲波形被取入分析器6之后，测量器5等待下一个脉冲。分析器6对来自测量器5的脉冲的波形进行分析处理，保存分析结果。
在实施方式1中，分析器6对分析项目A进行分析处理。分析项目A是脉冲的大小。脉冲的大小是指脉冲的高度或脉冲的振幅。将脉冲的大小例如能够设为通常时的漏电流的大小与脉冲状的漏电流的顶点之差。
分析器6将试验对象的半导体元件的数据库与参照用半导体元件的数据库进行比较。分析器6基于试验对象的半导体元件1-1～1-N的数据库和参照用半导体元件的数据库估计试验对象的半导体元件1-1～1-N的作为整体的LTDS。在此，LTDS是故障概率的倒数。作为故障概率，例如使用FIT(Failure In Time：失效率)等。参照用半导体元件的数据库是预先制作的，或者是通过与试验对象的半导体元件的数据库同时执行的其它测量来制作的。参照用半导体元件的数据库关于LTDS已知的参照用的半导体元件包含与分析项目A、B、C有关的多个数据的集合。关于分析项目B、C，稍后叙述。参照用的半导体元件的LTDS是已知的，因此能够将试验对象的半导体元件1-1～1-N的LTDS估计为相对于参照用的半导体元件的LTDS的相对值。
通过如以上那样，无需等到半导体元件1-1～1-N被破坏而估计半导体元件1-1～1-N的作为整体的LTDS。
接着，说明具体的分析的内容。
图2是用于说明分析项目A的图。
在图2中作为一例示出了由测量器5测量出的漏电流的脉冲波形40。横轴表示时间t，纵轴表示漏电流I。在时间轴上的时刻0以前，漏电流I是Ib。Ib的值小于阈值It。在时刻0，漏电流I超过阈值It。由此，测量器5开始脉冲波形的记录。漏电流呈现脉冲状的变化，在脉冲的顶点处漏电流I变为Ip。分析器6计算Ip与Ib之差Ih来作为脉冲的大小。
分析器6基于关于试验对象的半导体元件1-1～1-N记录的多个脉冲波形的时间上的特征和关于参照用半导体元件的多个脉冲波形的时间上的特征，对试验电路2中包括的试验对象的半导体元件1-1～1-N的可靠性进行评价。
图3是用于关于通过分析项目A得到的脉冲的大小Ih说明与试验对象的半导体元件1-1～1-N有关的数据库与参照用半导体元件的数据库的差异的例子的图。横轴表示Ih的大小，纵轴表示出现频度。在图3中示出了表示试验对象的半导体元件1-1～1-N的数据库中的Ih的分布的直方图11和参照用半导体元件的数据库中的Ih的直方图12。
参照直方图11及12，试验对象的半导体元件1-1～1-N的数据库的Ih的平均值大于参照用半导体元件的数据库的Ih的平均值。另外，试验对象的半导体元件1-1～1-N的数据库中Ih的频度最大的最频值大于参照用半导体元件的数据库中Ih的频度最大的最频值。这意味着，试验对象的半导体元件1-1～1-N与参照用半导体元件相比通过放射线的照射所产生的漏电流大，意味着容易因放射线被破坏。因而，分析器6能够估计为试验对象的半导体元件1-1～1-N的LTDS小于参照用半导体元件的LTDS。
分析器6能够基于试验对象的半导体元件1-1～1-N的数据库的Ih的平均值或最频值与参照用的半导体元件的数据库的Ih的平均值或最频值之差，估计参照用半导体元件的LTDS与试验对象的半导体元件的LTDS之差。即，分析器6能够以如下方式进行估计：试验对象的半导体元件1-1～1-N的数据库的Ih的平均值或最频值与参照用半导体元件的数据库的Ih的平均值或最频值之差越大，试验对象的半导体元件1-1～1-N的LTDS与参照用的半导体元件的LTDS之差越大。
分析器6计算D1与D2之比(D1/D2)，该D1是第一试验对象的半导体元件的数据库的Ih的平均值或最频值IHM1的倒数(1/IHM1)与参照用半导体元件的数据库的Ih的平均值或最频值IHMR的倒数(1/IHMR)之差，该D2是第二试验对象的半导体元件的数据库的Ih的平均值或最频值IHM2的倒数(1/IHM2)与参照用半导体元件的数据库的Ih的平均值或最频值IHMR的倒数(1/IHMR)之差。分析器6能够将该比(D1/D2)设为第一试验对象的半导体元件的LTDS与第二试验对象的半导体元件的LTDS之比。
如以上那样，根据基于本实施方式的半导体元件的可靠性评价装置，无需等到半导体元件实际被破坏而能够估计半导体元件的LTDS。由此，能够大幅缩小评价所需的时间，因此能够缩短半导体元件的开发的期间并降低开发成本。在本实施方式中，需要关于试验对象的半导体元件制作分析项目A的直方图，但是直方图的制作所需的时间远远短于直到试验对象的半导体元件实际被破坏为止等待的时间。
根据本实施方式，能够根据无助于半导体元件的破坏的、微小的泄漏电流的变动的特征估计故障率。
此外，本实施方式的半导体元件的可靠性评价装置即使不从放射线产生装置放射人工放射线，也能够估计试验对象的半导体元件的LTDS。另外，本实施方式的半导体元件的可靠性评价装置还能够使用从放射线产生装置放射的人工放射线和源自宇宙射线的放射线这两方来估计试验对象的半导体元件的LTDS。
此外，基于本实施方式的半导体元件的可靠性评价装置根据实际使用半导体元件的环境被设置于适当的场所，由此能够估计出精度更高的LTDS。例如，如果是在海拔低的地上使用的半导体元件，则通过将本实施方式的可靠性评价装置设置于地上，能够求出与实际使用的情况相同的LTDS。另一方面，如果是在海拔高的地上使用的半导体元件、或者在高度高的航空器或宇宙船中使用的半导体元件，则通过将本实施方式的可靠性评价装置设置于与此相应的环境，能够求出与实际使用的情况相同的LTDS。
实施方式2.
在实施方式2中，分析器6对分析项目B进行分析处理。分析项目B是脉冲的持续时间。脉冲的持续时间相当于脉冲的时间上的宽度。能够将脉冲的持续时间设为从漏电流超过所决定的阈值的时刻起至漏电流下降为所决定的阈值的时刻为止的时间。
图4是用于说明分析项目B的图。在图4中作为一例示出了由测量器5测量出的漏电流的脉冲波形40。在图4中，横轴表示时间t，纵轴表示漏电流I的大小。
在时间轴上的时刻0，漏电流I超过第一阈值It0。其结果，测量器5记录波形。It0也可以是与实施方式1的It相同的值。漏电流以脉冲状变化。漏电流在直到达到峰值为止增加之后减少。在时刻t1，漏电流I变得小于第二阈值It1。分析器6计算从时刻0至时刻t1为止的时间来作为脉冲的持续时间tw。
第一阈值It0和第二阈值It1既可以互不相同，也可以相同。在图4的例子中，第二阈值It1被设定为大于第一阈值It0。在将第二阈值It1设定得大的测量(以下为第一测量)中，脉冲的持续时间tw变短。第一测量是重视脉冲的主要部分的通常的测量。另一方面，在将第二阈值It1设定得小的测量(以下为第二测量)中，脉冲的持续时间tw变长。第二测量是重视相当于脉冲的下降边的尾部分的测量。在半导体元件1-1～1-N的内部温度上升的情况下，产生因泄漏电流引起的发热。因此，有时无法通过控制半导体元件1-1～1-N的栅极来使半导体元件1-1～1-N关断而半导体元件1-1～1-N被破坏。通过重视尾部分的电流波形来进行测量，能够评价因发热产生的影响。另外，通过第一及第二这两方的测量，能够更准确地捕捉脉冲的形状的特征。因而，通过设定多个第二阈值It1，求出与各个It1对应的持续时间tw并记录到试验对象的半导体元件1-1～1-N的数据库，能够进行更灵活的比较。
图5是用于关于通过分析项目B得到的脉冲的持续时间tw说明与试验对象的半导体元件1-1～1-N有关的数据库与参照用半导体元件的数据库的差异的例子的图。在图5中，横轴表示脉冲的持续时间tw，纵轴表示出现频度。在图5中示出了表示试验对象的半导体元件1-1～1-N的数据库中的脉冲的持续时间tw的分布的直方图13和参照用半导体元件的数据库中的脉冲的持续时间tw的直方图14。
参照直方图13及14，试验对象的半导体元件1-1～1-N的数据库的tw的平均值大于参照用半导体元件的数据库的tw的平均值。另外，试验对象的半导体元件1-1～1-N的数据库中tw的频度最大的最频值大于参照用半导体元件的数据库中tw的频度最大的最频值。这意味着，试验对象的半导体元件1-1～1-N与参照用半导体元件相比通过放射线的照射所产生的漏电流长时间流动，意味着容易因放射线被破坏。因而，分析器6能够估计为试验对象的半导体元件1-1～1-N的LTDS小于参照用半导体元件的LTDS。
分析器6能够基于试验对象的半导体元件1-1～1-N的数据库的tw的平均值或最频值与参照用的半导体元件的数据库的tw的平均值或最频值之差，估计参照用半导体元件的LTDS与试验对象的半导体元件1-1～1-N的LTDS之差。即，分析器6能够以如下方式进行估计：试验对象的半导体元件1-1～1-N的数据库的tw的平均值或最频值与参照用半导体元件的数据库的tw的平均值或最频值之差越大，则试验对象的半导体元件1-1～1-N的LTDS与参照用的半导体元件的LTDS之差越大。
分析器6计算E1与E2之比(E1/E2)，该E1是第一试验对象的半导体元件1-1～1-N的数据库的tw的平均值或最频值TWM1的倒数(1/TWM1)与参照用半导体元件的数据库的tw的平均值或最频值TWMR的倒数(1/TWMR)之差，该E2是第二试验对象的半导体元件的数据库的tw的平均值或最频值TWM2的倒数(1/TWM2)与参照用半导体元件的数据库的tw的平均值或最频值TWMR的倒数(1/TWMR)之差。分析器6能够将该比(E1/E2)设为第一试验对象的半导体元件1-1～1-N的LTDS与第二试验对象的半导体元件的LTDS之比。
此外，分析器6也可以通过与多个It1对应的tw的相互比较来求出精度更高的LTDS的估计值。
实施方式3.
在实施方式3中，分析器6对分析项目C进行分析处理。分析项目C是脉冲的产生频度。能够将脉冲的产生频度设为漏电流I超过所决定的阈值的脉冲在单位时间中产生的次数。
图6是用于说明分析项目C的图。在图6中作为一例示出了由测量器5测量出的漏电流的脉冲波形40。横轴表示时间t，纵轴表示漏电流I。在时间轴上的时刻0，漏电流I超过阈值It。其结果，测量器5记录波形。分析器6基于记录了波形的次数计算每单位时间的脉冲的产生频度。即使漏电流I发生瞬时性的变动，在如图6的波形15所示那样漏电流I不超过阈值It的情况下，也不记录波形。通过将阈值It设定为适当的值，能够计算与LTDS更高相关的脉冲的出现频度。
图7是用于说明基于脉冲的出现频度估计LTDS的方法的图。在图7中，横轴表示脉冲的出现频度n，纵轴表示LTDS。在图7中，关于4种已知的参照用半导体元件示出了表示脉冲的出现频度与LTDS的关系的采样点P1～P4。在图7中作为表示出现频度n与LTDS的相关的曲线16示出了连结采样点P1～P4的曲线。如由曲线16所示，脉冲的出现频度n高的半导体元件的LTDS小，脉冲的出现频度n低的半导体元件的LTDS大。
分析器6在试验对象的半导体元件1-1～1-N的脉冲的出现频度为nx的情况下，能够将曲线16上的与脉冲的出现频度nx对应的LTDS作为与脉冲的出现频度nx对应的LTDSx来求出。
实施方式4.
分析器6也可以将分析项目A、B、C中的至少2个进行组合来进行分析处理。例如，分析器6能够通过以由分析项目B指定的持续时间对测量出的脉冲波形进行积分，来计算由脉冲波形生成的电荷量。分析器6在对这些分析项目进行分析之后，将分析结果保存在内部，更新与试验对象的半导体元件1-1～1-N有关的数据库。
图8是表示试验对象的半导体元件1-1～1-N的电荷分布和参照用半导体元件的电荷分布的图。在图8中，横轴表示脉冲的电荷量，纵轴表示脉冲的产生频度。脉冲的电荷量是根据由测量器5得到的电流波形和通过分析项目B得到的脉冲的持续时间计算出的。脉冲的产生频度是通过分析项目C得到的。
在图8中示出了试验对象的半导体元件1-1～1-N的电荷分布17和参照用半导体元件的电荷分布18。电荷分布根据半导体元件的元件构造和半导体元件的LTDS而不同。因此，分析器6能够通过将LTDS已知的参照用半导体元件的电荷分布与试验对象的半导体元件1-1～1-N的电荷分布进行比较，来估计试验对象的半导体元件1-1～1-N的LTDS。
例如，分析器6在脉冲的电荷量大的区域中，在试验对象的半导体元件1-1～1-N的脉冲产生频度高于参照用半导体元件的脉冲的产生频度时，能够估计为试验对象的半导体元件1-1～1-N的LTDS小于参照用半导体元件的LTDS。分析器6在脉冲的电荷量大的区域中，在试验对象的半导体元件1-1～1-N的脉冲产生频度低于参照用半导体元件的脉冲的产生频度时，能够估计为试验对象的半导体元件1-1～1-N的LTDS大于参照用半导体元件的LTDS。
如图8所示，也可以设置脉冲的电荷量的探测下限UL。能够将脉冲的电荷量的探测下限UL设为脉冲的持续时间tw与第一阈值It0之积。在脉冲的电荷量为第一阈值It0以上时，脉冲波形被存储而成为分析对象。通过调整第一阈值It0，能够将探测下限UL调整为适当的值。其结果，能够仅将与LTDS的相关性高的脉冲波形设为分析对象。
实施方式5.
在实施方式1中叙述了根据由电流检测部4计算出的漏电流的时间变化来估计产生电荷的方法，但是不限定于此。
图9是实施方式5的半导体元件的可靠性评价装置110的结构图。
可靠性评价装置110具备积分器24、电荷供给用电容器22以及限制电阻23来代替电流检测部4。
通过将半导体元件1-1～1-N并联连接来构成试验电路2。对半导体元件1-1～1-N施加相同的电压。
半导体元件1-1～1-N各自的漏极端子或集电极端子连接于节点ND1。半导体元件1-1～1-N各自的源极端子或发射极端子连接于地GND。为了防止自消弧型元件的误触发，半导体元件1-1～1-N的栅极端子或基极端子与半导体元件1-1～1-N的源极端子或发射极端子短路。
直流电源3、保护电阻7、开关9以及试验电路2构成闭合电路120。直流电源3的一端与保护电阻7的一端连接。直流电源3的另一端与地GND连接。保护电阻7的另一端与开关9的一端连接。开关9的另一端与节点ND1连接。试验电路2与节点ND1及地GND连接。
电荷供给用电容器22的一端与节点ND1连接。电荷供给用电容器22的另一端与限制电阻23的一端连接，限制电阻23的另一端与积分器24的输入连接。积分器24的输出与测量器5连接。
通过积分器24来检测流过半导体元件1-1～1-N的脉冲状的电流。通过使用积分器24，能够高精度地测量在半导体元件1-1～1-N中产生的脉冲电流。
积分器24具备并联连接的运算放大器24a、电容器24b以及电阻24c。由积分器24得到的电流的大小不是脉冲状，但是漏电流的脉冲的大小和脉冲的持续时间被反映到作为积分器24的积分结果的积分波形。另外，即使使用积分波形，也能够通过调整时间常数等来检测脉冲的产生频度。因而，分析器6能够通过对积分波形进行分析，与实施方式1～3同样地基于分析项目A、B、C进行分析处理。但是，实施方式5中的阈值It0、It1、It与实施方式1中的阈值It0、It1、It不同。
实施方式6.
图10是实施方式6的半导体元件的可靠性评价装置310的结构图。
在图10中示出了NA个自消弧型的半导体元件1A-1～1A-NA和NB个自消弧型的半导体元件1B-1～1B-NB。
通过将半导体元件1A-1～1A-NA并联连接来构成第一相的试验电路2A。对半导体元件1A-1～1A-NA施加相同的电压。半导体元件1A-1～1A-NA各自的漏极端子或集电极端子连接于节点ND1。半导体元件1A-1～1A-NA各自的源极端子或发射极端子连接于节点ND2A。为了防止自消弧型元件的误触发，半导体元件1A-1～1A-NA的栅极端子或基极端子与半导体元件1A-1～1A-NA的源极端子或发射极端子短路。
通过将半导体元件1B-1～1B-NB并联连接来构成第二相的试验电路2B。对半导体元件1B-1～1B-NB施加相同的电压。半导体元件1B-1～1B-NB各自的漏极端子或集电极端子连接于节点ND1。半导体元件1B-1～1B-NB各自的源极端子或发射极端子连接于节点ND2B。为了防止自消弧型元件的误触发，半导体元件1B-1～1B-NB的栅极端子或基极端子与半导体元件1B-1～1B-NB的源极端子或发射极端子短路。
通过本实施方式的可靠性评价装置310对试验电路2A中包括的NA个半导体元件1A-1～1A-NA的作为整体的可靠性进行评价，对试验电路2B中包括的NB个半导体元件1B-1～1B-NB的作为整体的可靠性进行评价。如果将试验电路2A中包括的NA个半导体元件1A-1～1A-NA和试验电路2B中包括的NB个半导体元件1B-1～1B-NB设为相同规格的半导体元件，则能够对试验电路2A和试验电路2B这两方的作为整体的可靠性同时进行评价。
可靠性评价装置310具备直流电源3、电流检测部4、电压计8、保护电阻7、开关9、测量器5以及分析器6。电流检测部4具备电流检测器4A和电流检测器4B。
直流电源3、保护电阻7、开关9、第一相的试验电路2A以及电压计8构成闭合电路320A。直流电源3的一端与保护电阻7的一端连接。直流电源3的另一端与地GND连接。保护电阻7的另一端与开关9的一端连接。开关9的另一端与节点ND1连接。试验电路2A与节点ND1及节点ND2A连接。电流检测器4A的一端与节点ND2A连接。电流检测器4A的另一端与地GND连接。
直流电源3、保护电阻7、开关9、第二相的试验电路2B以及电压计8构成闭合电路320B。试验电路2B与节点ND1及节点ND2B连接。电流检测器4B的一端与节点ND2B连接。电流检测器4B的另一端与地GND连接。
在放射线入射到半导体元件1A-1～1A-NA中的任意半导体元件时，在被入射放射线的半导体元件(设为1A-i)的内部产生电荷。其结果，半导体元件1A-i的电阻下降。由此，从并联连接的其余的(NA-1)个半导体元件向半导体元件1A-i供给电荷Q。在半导体元件1A-i中蓄积半导体元件1A-i内部的电荷Q和从(NA-1)个半导体元件流出的(NA-1)×Q的电荷。因而，在半导体元件1A-i中蓄积NA×Q的电荷。关于电荷Q，通过各半导体元件的输出电容Coss与施加到各半导体元件的电压Vds之积来计算。当半导体元件1A-i的内部的电荷NA×Q成为破坏半导体元件1A-i所需的阈值电荷Qth以上时，半导体元件1A-i被破坏。因而，为了避免半导体元件1A-i被破坏，以使NA×Coss×Vds小于Qth的方式设定NA、Coss、Vds。作为Qth，能够使用被登记在针对故障率已知的器件的参照用半导体元件的数据库中的值。或者，也可以使用器件仿真来估计Qth的值。
电流检测器4A通过测量节点ND2A与地GND之间的电压来检测流过试验电路2A的电流。电流检测器4A在半导体元件1A-1～1A-NA的栅极端子或基极端子被施加了关断电压时测量半导体元件1A-1～1A～NA的整体的漏电流。电流检测器4A包括电流探测器或电阻器。
在电流检测器4A包括电阻的情况下，使作为电流检测器4A的电阻值RA与试验电路2A内的NA个半导体元件1A-1～1A-NA的输出电容的总和(NA×Coss)之积(RA×NA×Coss)的时间常数τA至少超过1μs。在时间常数τA为1μs以下的情况下，在电流检测器4A中流动的电流的峰值上升，且电流流动的时间变短。如果电流流动的时间短，则难以检测脉冲的高度、脉冲的持续时间以及脉冲的产生频度。
在放射线入射到半导体元件1B-1～1B-NB中的任意半导体元件时，在被入射放射线的半导体元件(设为1B-i)的内部产生电荷。其结果，半导体元件1B-i的电阻下降。由此，从并联连接的其余的(NB-1)个半导体元件向半导体元件1B-i供给电荷Q。在半导体元件1B-i中蓄积半导体元件1B-i内部的电荷Q和从(NB-1)个半导体元件流出的(NB-1)×Q的电荷。因而，在半导体元件1B-i中蓄积NB×Q的电荷。关于电荷Q，通过各半导体元件的输出电容Coss与施加到各半导体元件的电压Vds之积来计算。当半导体元件1B-i的内部的电荷NB×Q成为破坏半导体元件1B-i所需的阈值电荷Qth以上时，半导体元件1B-i被破坏。因而，为了避免半导体元件1B-i被破坏，以使NB×Coss×Vds小于Qth的方式设定NB、Coss、Vds。作为Qth，能够使用被登记在针对故障率已知的器件的参照用半导体元件的数据库中的值。或者，也可以使用器件仿真来估计Qth的值。
电流检测器4B通过测量节点ND2B与地GND之间的电压来检测流过试验电路2B的电流。电流检测器4B在半导体元件1B-1～1B-NB的栅极端子或基极端子被施加了关断电压时测量半导体元件1B-1～1B～NB的整体的漏电流。电流检测器4B包括电流探测器或电阻器。
测量器5记录由电流检测器4A检测的漏电流的第一脉冲波形和由电流检测器4B检测的漏电流的第二脉冲波形。
分析器6基于所记录的第一脉冲波形对试验电路2A中包括的试验对象的半导体元件1A-1～1A-NA的可靠性进行分析。分析器6基于所记录的第二脉冲波形对试验电路2B中包括的试验对象的半导体元件1B-1～1B-NB的可靠性进行分析。
在电流检测器4B包括电阻的情况下，使作为电流检测器4B的电阻值RB与试验电路20B内的NB个半导体元件1B-1～1B-NB的输出电容的总和(NB×Coss)之积(RB×NB×Coss)的时间常数τB至少超过1μs。在时间常数τB为1μs以下的情况下，在电流检测器4B中流动的电流的峰值上升，且电流流动的时间变短。如果电流流动的时间短，则难以检测脉冲的高度、脉冲的持续时间以及脉冲的产生频度。
在一个试验电路包括大量的并联连接的半导体元件的情况下，导致从并联连接的半导体元件向被入射源自宇宙射线的放射线而电阻下降的半导体元件供给电荷。由此，在电流检测器中流动的电流量减少，无法测量入射了源自宇宙射线的放射线的情况下的漏电流的变动的可能性增加。在实施方式6中，能够使一个试验电路只包括少量的并联连接的半导体元件。由此，即使在试验对象的半导体元件为大量的情况下，也能够维持入射了源自宇宙射线的放射线的情况下的漏电流的检测灵敏度。
此外，设为图10的可靠性评价装置与2相的试验电路连接，但是不限定于此。也可以对可靠性评价装置连接3相以上的试验电路，设置各相用的电流检测器。
实施方式7.
图11是实施方式7的半导体元件的可靠性评价装置410的结构图。
图11的可靠性评价装置410与图1的可靠性评价装置10的不同点在于具备电流检测部60来代替电阻器等电流检测部4。
电流检测部60包括由空芯线圈等电感成分构成的感应性负载。
当将脉冲状的电流的峰值设为ip、将到峰值为止的时间设为tp时，电流的增加率为ip/tp。在本实施方式中，电流检测部60是感应性负载，因此在电流检测部60的两端产生电压V1(＝L*ip/tp)。L是感应性负载的电感。另一方面，在如实施方式1那样电流检测部4是电阻负载的情况下，在电流检测部4的两端产生电压V2(R*ip)。R是电阻性负载的电阻。检测对象为短时间下的急剧的脉冲电流时ip/tp大，因此感应性负载相比于电阻性负载而言测定灵敏度高。
实施方式8.
图12是实施方式8的半导体元件的可靠性评价装置210的结构图。
图12的实施方式8的可靠性评价装置210除了图1的实施方式1的可靠性评价装置10的结构要素以外，还具备整流电路250。整流电路250具备二极管30-1～30-N。
通过将半导体元件1-1～1-N并联连接来构成试验电路2。对半导体元件1-1～1-N施加相同的电压。半导体元件1-1～1-N各自的源极端子或发射极端子连接于节点ND2。为了防止自消弧型元件的误触发，半导体元件1-1～1-N的栅极端子或基极端子与半导体元件1-1～1-N的源极端子或发射极端子短路。
直流电源3、保护电阻7、开关9、整流电路250、试验电路2以及电压计8构成闭合电路220。直流电源3的一端与保护电阻7的一端连接。直流电源3的另一端与地GND连接。保护电阻7的另一端与开关9的一端连接。开关9的另一端与节点ND1连接。在节点ND1与节点ND2之间整流电路250与试验电路2串联连接。电流检测部4的一端与节点ND2连接。电流检测部4的另一端与地GND连接。
二极管30-i配置于半导体元件1-i的漏极端子或集电极端子与节点ND1之间。
当一个半导体元件1-i被入射放射线而在该半导体元件1-i内瞬间性地产生电荷时，该半导体元件1-i的电阻下降。二极管30-i以正向连接于半导体元件1-i。即，二极管30-i的阳极连接于节点ND1，二极管30-i的阴极连接于半导体元件1-i的漏极端子或集电极端子。由此，来自与半导体元件1-i并联连接的其它半导体元件的电荷不被供给到半导体元件1-i。其结果，仅从直流电源3向半导体元件1-i供给电荷而电流检测部4的两端电压发生变动。测量器5包括示波器等实时性的测量器，始终监视电流检测部4的两端电压。由此，能够排除来自并联连接的其它半导体元件的影响，仅从直流电源3向被入射宇宙射线的半导体元件1-i供给电荷。
实施方式9.
图13是表示实施方式9的半导体元件的可靠性评价方法的过程的流程图。
在步骤S101中，直流电源3对试验对象的半导体元件1-1～1-N施加直流电压。
在步骤S102中，电流检测部4检测包括试验对象的半导体元件1-1～1-N的试验电路2的漏电流。
在步骤S103中，测量器5记录漏电流的脉冲波形。
在步骤S104中，分析器6基于所记录的脉冲波形对试验电路2中包括的试验对象的半导体元件1-1～1-N的可靠性进行分析。
实施方式10.
图14是实施方式10的半导体元件的可靠性评价装置的结构图。
实施方式10的可靠性评价装置除了图1的实施方式1的可靠性评价装置10的结构要素以外，还具备滤波器电路71。
滤波器电路71配置于直流电源3与保护电阻7之间。
滤波器电路71例如是截止频率为数Hz左右的低通滤波器。滤波器电路71降低在直流电源3中产生的高频噪声。
能够利用滤波器电路71降低来自直流电源3的噪声，因此能够抑制在电流检测部4中产生的变动。其结果，能够更高精度地检测因宇宙射线引起的电流。
实施方式11.
说明可靠性评价装置11的分析器6的具体的硬件结构。
图15是表示可靠性评价装置10的分析器6的硬件结构的一例的图。
图1的可靠性评价装置10中的分析器6包括处理电路600。能够将处理电路600例如设为单一电路、复合电路、被编程的处理器、ASIC(Application Specific IntegratedCircuit：专用集成电路)、FPGA(Field Programmable Gate Array：现场可编程门阵列)、或将它们组合而成的部件。
图16是表示可靠性评价装置10的分析器6的硬件结构的其它例的图。
图1的可靠性评价装置10中的分析器6是通过软件、固件或软件与固件的组合来实现的。软件和固件被描述为程序，被保存在存储器130中。存储器130例如包括ROM(ReadOnly Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)、快闪存储器、EPROM(Erasable Programmable Read Only)、EEPROM(Electrically ErasableProgrammable Read-Only Memory：电可擦除可编程只读存储器)等非易失性或易失性的半导体存储器、磁盘、软盘、光盘、高密度磁盘、迷你盘或DVD(Digital Versatile Disc：数字多功能盘)等。处理器140通过执行存储器130中存储的程序来实现分析器6的功能。可以说该程序用于使计算机执行分析器6的过程和方法。
此外，关于分析器6的功能，也可以将一部分通过专用的硬件来实现，将其它一部分通过软件或固件来实现。
应认为本次公开的实施方式在所有方面均是例示性的，而不是限制性的。本公开的范围不是由上述的说明来表示，而是由权利要求书来表示，意图包括与权利要求书均等的含义及范围内的所有变更。

Claims (14)

1.一种半导体元件的可靠性评价装置，具备：
直流电源，对至少一个试验对象的半导体元件施加直流电压；
电流检测部，检测包括所述至少一个试验对象的半导体元件的试验电路的漏电流；
测量器，记录所述漏电流的脉冲波形；以及
分析器，基于所记录的所述脉冲波形，对在所述试验电路中包括的所述至少一个试验对象的半导体元件的可靠性进行分析。
2.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述直流电源对并联连接的多个试验对象的半导体元件施加所述直流电压，
所述电流检测部检测所述多个试验对象的半导体元件的漏电流之和。
3.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述半导体元件的可靠性评价装置具备二极管，该二极管从所述直流电源向所述试验对象的半导体元件以正向连接。
4.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述电流检测部包括电感成分。
5.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述电流检测部具备电荷供给用电容器、限制电阻以及积分器。
6.根据权利要求2所述的半导体元件的可靠性评价装置，其中，
连接于所述电流检测部的所述多个试验对象的半导体元件的电容的合计值与所述直流电压之积小于因通过放射线产生的电荷而所述试验对象的半导体元件被破坏所需的电荷的阈值。
7.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述电流检测部包括：第一电流检测器，检测包括一个或并联连接的多个试验对象的半导体元件的第一试验电路的漏电流；以及第二电流检测器，检测包括一个或并联连接的多个试验对象的半导体元件的第二试验电路的漏电流，
所述测量器记录由所述第一电流检测器检测的漏电流的第一脉冲波形和由所述第二电流检测器检测的漏电流的第二脉冲波形，
所述分析器基于所记录的所述第一脉冲波形，对在所述第一试验电路中包括的一个以上的试验对象的半导体元件的可靠性进行分析，基于所记录的所述第二脉冲波形，对在所述第二试验电路中包括的一个以上的试验对象的半导体元件的可靠性进行分析。
8.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述分析器基于所述脉冲波形的大小，对在所述试验电路中包括的至少一个试验对象的半导体元件的可靠性进行分析。
9.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述分析器基于所述脉冲波形的持续时间，对在所述试验电路中包括的至少一个试验对象的半导体元件的可靠性进行分析。
10.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述分析器基于所述脉冲波形的产生频度，对在所述试验电路中包括的至少一个试验对象的半导体元件的可靠性进行分析。
11.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述分析器基于通过所述脉冲波形的大小与所述脉冲波形的持续时间之积计算的电荷以及所述脉冲波形的产生频度，对在所述试验电路中包括的至少一个试验对象的半导体元件的可靠性进行分析。
12.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述分析器基于所记录的所述多个脉冲波形的时间上的特征和关于参照用半导体元件的多个脉冲波形的时间上的特征，对在所述试验电路中包括的至少一个试验对象的半导体元件的可靠性进行评价。
13.根据权利要求1所述的半导体元件的可靠性评价装置，其中，
所述半导体元件的可靠性评价装置具备滤波器电路，该滤波器电路配置于所述直流电源与所述半导体元件之间。
14.一种半导体元件的可靠性评价方法，具备：
对至少一个试验对象的半导体元件施加直流电压的步骤；
检测包括所述至少一个试验对象的半导体元件的试验电路的漏电流的步骤；
记录所述漏电流的脉冲波形的步骤；以及
基于所记录的所述脉冲波形，对在所述试验电路中包括的所述至少一个试验对象的半导体元件的可靠性进行分析的步骤。
CN201980039608.6A 2018-06-21 2019-04-19 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 Active CN112334783B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-117700 2018-06-21
JP2018117700 2018-06-21
PCT/JP2019/016774 WO2019244465A1 (ja) 2018-06-21 2019-04-19 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法

Publications (2)

Publication Number Publication Date
CN112334783A true CN112334783A (zh) 2021-02-05
CN112334783B CN112334783B (zh) 2024-03-22

Family

ID=68983978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980039608.6A Active CN112334783B (zh) 2018-06-21 2019-04-19 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法

Country Status (5)

Country Link
US (1) US11808801B2 (zh)
JP (2) JP6849861B2 (zh)
CN (1) CN112334783B (zh)
DE (1) DE112019003114T5 (zh)
WO (1) WO2019244465A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7170871B2 (ja) * 2019-06-25 2022-11-14 三菱電機株式会社 半導体装置および電力変換装置
CN111458617B (zh) * 2020-03-19 2023-01-24 深圳供电局有限公司 半导体器件可靠性检测方法、装置、计算机设备及介质
JP7461665B2 (ja) 2022-03-18 2024-04-04 株式会社ケミトックス 半導体装置の信頼性試験装置
KR102444023B1 (ko) * 2022-05-31 2022-09-16 큐알티 주식회사 다종 반도체 소자의 평가 장치, 및 이의 평가 방법
WO2024055141A1 (en) * 2022-09-13 2024-03-21 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor testing device and method of operating semiconductor testing device

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111137A (en) * 1990-10-29 1992-05-05 Hewlett-Packard Company Method and apparatus for the detection of leakage current
JPH0766260A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 半導体装置の不良判別方法及び不良判別手段を備えた半導体装置
JPH08111443A (ja) * 1994-10-07 1996-04-30 Ricoh Co Ltd 半導体素子の信頼性評価方法及び装置
JPH08227936A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置及びその製造方法
JP2000228255A (ja) * 1999-02-04 2000-08-15 Sony Corp コネクタ
US6249137B1 (en) * 1999-10-14 2001-06-19 Qualitau, Inc. Circuit and method for pulsed reliability testing
JP2002098733A (ja) * 2000-09-25 2002-04-05 Sharp Corp 半導体装置の選別方法
JP2002323546A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd リーク電流試験方法及び半導体集積回路
JP2004104933A (ja) * 2002-09-11 2004-04-02 Fuji Electric Fa Components & Systems Co Ltd Ｐｗｍインバータの制御方法
US20060267573A1 (en) * 2005-05-24 2006-11-30 Hideki Horii System and method of determining pulse properties of semiconductor device
JP2007121032A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体素子の評価方法
JP2007292675A (ja) * 2006-04-27 2007-11-08 Shindengen Electric Mfg Co Ltd 信頼性試験装置
JP2008034432A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置の検査方法
JP2012038398A (ja) * 2010-08-11 2012-02-23 Toshiba Corp 半導体記憶装置
DE102012219318A1 (de) * 2012-10-23 2014-04-24 Kuka Laboratories Gmbh Elektrische Vorrichtung mit einem getakteten Netzteil und Verfahren zum Testen des Netzteils der elektrischen Vorrichtung
CN105974294A (zh) * 2016-07-05 2016-09-28 西交利物浦大学 一种半导体器件γ射线辐射响应的实时在线测试系统
JP2017009331A (ja) * 2015-06-18 2017-01-12 三菱電機株式会社 試験装置
JP2017102002A (ja) * 2015-12-01 2017-06-08 三菱電機株式会社 検査装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5183476A (ja) * 1975-01-20 1976-07-22 Fuji Electric Co Ltd Moredenryusokuteisochi
JPS51119940A (en) * 1975-04-14 1976-10-20 Hitachi Ltd Ground-fault relay circuit
JPS584082U (ja) * 1981-07-02 1983-01-11 日本電気株式会社 半導体素子試験装置
JPH053337A (ja) * 1990-11-28 1993-01-08 Hitachi Ltd 半導体放射線検出装置及び半導体放射線検出器並びにその製造方法
JPH06148267A (ja) * 1992-11-06 1994-05-27 Hitachi Ltd 放射線環境下で使用される電子回路
JPH0894703A (ja) * 1994-09-20 1996-04-12 Mitsubishi Electric Corp 半導体電気的特性測定装置
JPH08213384A (ja) 1995-02-01 1996-08-20 Hitachi Ltd 電子回路の製造方法及びその製造装置
JP4017765B2 (ja) * 1998-10-01 2007-12-05 関西電力株式会社 半導体デバイス劣化判定方法および判定装置
JP3813752B2 (ja) * 1999-01-05 2006-08-23 関西電力株式会社 半導体素子の加速試験方法及びその装置
JP2005276360A (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp 半導体デバイスのエラー評価支援方法および装置
JP4640203B2 (ja) * 2006-02-17 2011-03-02 信越半導体株式会社 半導体ウエーハの評価方法
JP2009115459A (ja) * 2007-11-01 2009-05-28 Sanyo Electric Co Ltd 半導体素子解析装置
JP4845910B2 (ja) * 2008-03-17 2011-12-28 三菱電機株式会社 漏電遮断器
JP4935789B2 (ja) 2008-10-06 2012-05-23 トヨタ自動車株式会社 半導体装置の放射線照射試験方法
US8120356B2 (en) * 2009-06-11 2012-02-21 International Business Machines Corporation Measurement methodology and array structure for statistical stress and test of reliabilty structures
US9000791B2 (en) * 2010-04-30 2015-04-07 Katholieke Universiteit Leuven Voltage clamping circuit and use thereof
JP2012151160A (ja) 2011-01-17 2012-08-09 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP5742642B2 (ja) * 2011-10-06 2015-07-01 三菱電機株式会社 半導体素子の接合温度の推定方法、推定システムおよび推定プログラム
JP5953116B2 (ja) * 2012-05-18 2016-07-20 Ｊｘ金属株式会社 放射線検出素子用化合物半導体結晶、放射線検出素子、および放射線検出器
JP2014119379A (ja) * 2012-12-18 2014-06-30 Sharp Corp 半導体トランジスタのテスト方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US20170038425A1 (en) * 2015-08-03 2017-02-09 Fisher Controls International Llc Apparatus and methods to detect semiconductor device degradation due to radiation exposure
JP6697746B2 (ja) * 2016-11-29 2020-05-27 パナソニックＩｐマネジメント株式会社 漏電検出装置
JP7145826B2 (ja) * 2019-08-27 2022-10-03 三菱電機株式会社 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111137A (en) * 1990-10-29 1992-05-05 Hewlett-Packard Company Method and apparatus for the detection of leakage current
JPH0766260A (ja) * 1993-08-25 1995-03-10 Toshiba Corp 半導体装置の不良判別方法及び不良判別手段を備えた半導体装置
JPH08111443A (ja) * 1994-10-07 1996-04-30 Ricoh Co Ltd 半導体素子の信頼性評価方法及び装置
JPH08227936A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置及びその製造方法
JP2000228255A (ja) * 1999-02-04 2000-08-15 Sony Corp コネクタ
US6249137B1 (en) * 1999-10-14 2001-06-19 Qualitau, Inc. Circuit and method for pulsed reliability testing
JP2002098733A (ja) * 2000-09-25 2002-04-05 Sharp Corp 半導体装置の選別方法
JP2002323546A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd リーク電流試験方法及び半導体集積回路
JP2004104933A (ja) * 2002-09-11 2004-04-02 Fuji Electric Fa Components & Systems Co Ltd Ｐｗｍインバータの制御方法
US20060267573A1 (en) * 2005-05-24 2006-11-30 Hideki Horii System and method of determining pulse properties of semiconductor device
JP2007121032A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体素子の評価方法
JP2007292675A (ja) * 2006-04-27 2007-11-08 Shindengen Electric Mfg Co Ltd 信頼性試験装置
JP2008034432A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置の検査方法
JP2012038398A (ja) * 2010-08-11 2012-02-23 Toshiba Corp 半導体記憶装置
DE102012219318A1 (de) * 2012-10-23 2014-04-24 Kuka Laboratories Gmbh Elektrische Vorrichtung mit einem getakteten Netzteil und Verfahren zum Testen des Netzteils der elektrischen Vorrichtung
JP2017009331A (ja) * 2015-06-18 2017-01-12 三菱電機株式会社 試験装置
JP2017102002A (ja) * 2015-12-01 2017-06-08 三菱電機株式会社 検査装置
CN105974294A (zh) * 2016-07-05 2016-09-28 西交利物浦大学 一种半导体器件γ射线辐射响应的实时在线测试系统

Also Published As

Publication number Publication date
JP7090757B2 (ja) 2022-06-24
DE112019003114T5 (de) 2021-03-11
JP2021063836A (ja) 2021-04-22
US20210116493A1 (en) 2021-04-22
JPWO2019244465A1 (ja) 2020-09-24
CN112334783B (zh) 2024-03-22
JP6849861B2 (ja) 2021-03-31
US11808801B2 (en) 2023-11-07
WO2019244465A1 (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
CN112334783B (zh) 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法
US11397209B2 (en) Methods of monitoring conditions associated with aging of silicon carbide power MOSFET devices in-situ, related circuits and computer program products
US6943578B1 (en) Method and application of PICA (picosecond imaging circuit analysis) for high current pulsed phenomena
Gonzalez et al. Bias temperature instability and condition monitoring in SiC power MOSFETs
Marano et al. Improved SPICE electrical model of silicon photomultipliers
CN103376456A (zh) 用于分析eds信号的方法
Praus et al. Laser induced transient current pulse shape formation in (CdZn) Te detectors
Kempiak et al. Impact of Threshold Voltage Instabilities of SiC MOSFETs on the Methodology of Power Cycling Tests
Höbel et al. Dead‐time and afterpulsing correction in multiphoton timing with nonideal detectors
Lelis et al. Effect of dynamic threshold-voltage instability on dynamic on-state resistance in SiC MOSFETs
Zhu et al. Accurate measurement of dynamic ON-resistance in GaN transistors at steady-state
Götz et al. Partial discharge analysis in gas-insulated HVDC systems using conventional and non-conventional methods
Xu et al. Performance characterization of a silicon strip detector for spectral computed tomography utilizing a laser testing system
Girard et al. Characterisation of silicon photomultipliers based on statistical analysis of pulse-shape and time distributions
Hara et al. Design of punch-through protection of silicon microstrip detector against accelerator beam splash
Oleynikov et al. After-pulsing and cross-talk comparison for PM1125NS-SB0 (KETEK), S10362-11-100C (HAMAMATSU) and S13360-3050CS (HAMAMATSU)
Putignano et al. A non-linear algorithm for current signal filtering and peak detection in SiPM
Mari et al. Aging of SiC MOSFETS through multistep voltage gate switching stress
Bellini et al. Active target for lifetime measurements of charmed particles and related signal processing
Busatto et al. Single-event effects in power MOSFETs during heavy ion irradiations performed after gamma-ray degradation
Marathe et al. Implementation and practical experience with an automatic secondary ESD detection algorithm
White et al. Digitized waveform signal processing for fast timing: an application to SiPM timing in the presence of dark count noise
Gonzalez et al. Non-Intrusive Methodologies for Characterization of Bias Temperature Instability in SiC Power MOSFETs
Pu Realibility Assessment, Condition Monitoring and Lifetime Estimation of Silicon Carbide Mosfets
Thomas et al. Characterization of mid-bandgap defect states in 4H-SiC for optimization of SiC photoconductive semiconductor switches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant