JP2008034432A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2008034432A JP2008034432A JP2006202977A JP2006202977A JP2008034432A JP 2008034432 A JP2008034432 A JP 2008034432A JP 2006202977 A JP2006202977 A JP 2006202977A JP 2006202977 A JP2006202977 A JP 2006202977A JP 2008034432 A JP2008034432 A JP 2008034432A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- breakdown
- voltage
- semiconductor
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】トレンチが異常形状になると、ドレイン−ソース間耐圧の電圧−電流波形が異常波形になることに着目し、半導体素子のドレイン−ソース間に逆方向電圧を印加してブレークダウンさせ、第1ブレークダウン電流I1と、第1ブレークダウン電流I1よりも大きな第2ブレークダウン電流I2を流したときの各耐圧とその耐圧差(差分耐圧、BV2)を求める。そして、その差分耐圧がトレンチの深さ規格に対応した耐圧範囲内であるか否かを判定することにより、トレンチの異常を検出する。
【選択図】図4
Description
以下、本発明の第1実施形態について図を参照して説明する。以下では、半導体素子としてトレンチゲート構造を有する縦型の半導体素子として、Nch型パワーMOSトランジスタを例に説明する。
上記実施形態では、耐圧規格BV1と差分耐圧BV2とを比較する際、比較条件をBV1≧BV2としていたが、工程バラツキを考慮して、BV1≧BV2×1.33とすることが望ましい。この1.33という数値は、トレンチ3を形成した際にトレンチ深さに生じる分布を考慮した値であり、統計学から導かれる値である。比較条件をこのように設定することで、より厳しく異常品判定を行うことができる。
Claims (3)
- 表面が第1導電型の半導体基板(1)と、前記第1導電型の半導体基板(1)の表面側に第2導電型領域(2)が形成され、かつ前記第2導電型領域(2)内の基板最表面に第1導電型領域(6)が形成され、かつ前記半導体基板(1)の深さ方向にトレンチ(3)が形成され、このトレンチ内にゲート絶縁膜(4)およびゲート電極(5)が形成されたトレンチゲート構造を有すると共に、前記半導体基板の表面側に形成された第1電極(8)と裏面側に形成された第2電極(9)との間に電流を流すように構成された半導体素子が備えられてなる半導体装置の検査方法であって、
前記トレンチの深さが異なる半導体素子を前記半導体基板に複数製造し、前記第1電極と前記第2電極との間に、前記第1導電型の半導体基板(1)と前記第2導電型領域(2)との間に逆方向電圧を印加して当該半導体素子をブレークダウンさせ、第1ブレークダウン電流(I1)を流したときの、前記トレンチの深さの基準値の最大値に対応する基準最小耐圧と前記トレンチの深さの基準値の最小値に対応する基準最大耐圧とをそれぞれ測定すると共に、前記基準最大耐圧と前記基準最小耐圧との差分を耐圧規格BV1として取得する第1検査工程と、
測定対象となる半導体素子が形成された半導体基板を用意し、当該半導体基板の第1電極と第2電極との間に、前記第1導電型の半導体基板(1)と前記第2導電型領域(2)との間に逆方向電圧を印加して当該半導体素子をブレークダウンさせ、前記第1ブレークダウン電流(I1)を流したときの耐圧を第1耐圧として測定する第2検査工程と、
前記半導体素子に対して、前記第1電極と前記第2電極との間に前記第1ブレークダウン電流(I1)よりも大きい第2ブレークダウン電流(I2)を流したときの耐圧を第2耐圧として測定する第3検査工程と、
前記第1耐圧と前記第2耐圧との差分を差分耐圧BV2として取得し、前記耐圧規格BV1と前記差分耐圧BV2とがBV1≧BV2の条件を満たさない場合、前記測定対象となった半導体素子に形成されたトレンチに異常が発生しているとして、前記測定対象となった半導体素子を異常品として検出する第4検査工程と、を含んでいることを特徴とする半導体装置の検査方法。 - 前記第1検査工程ないし前記第3検査工程における、前記第1ブレークダウン電流(I1)および前記第2ブレークダウン電流(I2)として、トレンチ深さ、形状が正常な半導体素子が、完全にブレークダウンした後に流れる電流値であり、かつ、前記第1電極と前記第2電極との間に流れるリーク電流値以上の電流を流すことを特徴とする請求項1に記載の半導体装置の検査方法。
- 前記第2検査工程ないし前記第4検査工程は、ウェハ電気検査工程にて、出荷前の半導体素子全数に対して行われることを特徴とする請求項1または2に記載の半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006202977A JP4984714B2 (ja) | 2006-07-26 | 2006-07-26 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006202977A JP4984714B2 (ja) | 2006-07-26 | 2006-07-26 | 半導体装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034432A true JP2008034432A (ja) | 2008-02-14 |
JP4984714B2 JP4984714B2 (ja) | 2012-07-25 |
Family
ID=39123575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006202977A Expired - Fee Related JP4984714B2 (ja) | 2006-07-26 | 2006-07-26 | 半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984714B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177232A (ja) * | 2009-01-27 | 2010-08-12 | Toyota Motor Corp | 半導体装置とその検査方法 |
KR20140143703A (ko) * | 2013-06-07 | 2014-12-17 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 검사방법 |
CN112334783A (zh) * | 2018-06-21 | 2021-02-05 | 三菱电机株式会社 | 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 |
JP7528868B2 (ja) | 2021-06-04 | 2024-08-06 | 株式会社デンソー | 半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124542A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体集積回路 |
JP2002176177A (ja) * | 2000-12-07 | 2002-06-21 | Denso Corp | 半導体装置及びその製造方法 |
JP2004140040A (ja) * | 2002-10-15 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 縦型mosfetの評価方法 |
JP2005150426A (ja) * | 2003-11-17 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の試験方法 |
-
2006
- 2006-07-26 JP JP2006202977A patent/JP4984714B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124542A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体集積回路 |
JP2002176177A (ja) * | 2000-12-07 | 2002-06-21 | Denso Corp | 半導体装置及びその製造方法 |
JP2004140040A (ja) * | 2002-10-15 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 縦型mosfetの評価方法 |
JP2005150426A (ja) * | 2003-11-17 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の試験方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177232A (ja) * | 2009-01-27 | 2010-08-12 | Toyota Motor Corp | 半導体装置とその検査方法 |
KR20140143703A (ko) * | 2013-06-07 | 2014-12-17 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 검사방법 |
KR101630612B1 (ko) | 2013-06-07 | 2016-06-15 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 검사방법 |
CN112334783A (zh) * | 2018-06-21 | 2021-02-05 | 三菱电机株式会社 | 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 |
JP2021063836A (ja) * | 2018-06-21 | 2021-04-22 | 三菱電機株式会社 | 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法 |
JP7090757B2 (ja) | 2018-06-21 | 2022-06-24 | 三菱電機株式会社 | 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法 |
CN112334783B (zh) * | 2018-06-21 | 2024-03-22 | 三菱电机株式会社 | 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 |
JP7528868B2 (ja) | 2021-06-04 | 2024-08-06 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4984714B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164091B2 (en) | Multi-purpose poly edge test structure | |
CN107452715B (zh) | 用于测试晶体管结构的栅极绝缘的半导体器件和方法 | |
JP4984714B2 (ja) | 半導体装置の検査方法 | |
CN107636815A (zh) | 用作腐蚀探测器的触点过孔链 | |
US20120181615A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
KR20060091025A (ko) | 회로에 설계된 모스 트랜지스터의 tddb불량 검출 방법 | |
US7932105B1 (en) | Systems and methods for detecting and monitoring nickel-silicide process and induced failures | |
US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
JP7052367B2 (ja) | 半導体装置の製造方法 | |
JP6348755B2 (ja) | 半導体トランジスタのテスト方法 | |
US6255707B1 (en) | Semiconductor laser reliability test structure and method | |
KR19990067822A (ko) | 반도체 장치의 시험방법 및 마킹용 트랜지스터 회로가 설치된 반도체 장치 | |
JP2005150426A (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
US6927080B1 (en) | Structures for analyzing electromigration, and methods of using same | |
JP4593526B2 (ja) | 半導体装置のスクリーニング方法および半導体装置 | |
JP6971082B2 (ja) | 半導体装置の検査方法、半導体装置の製造方法、及び検査装置 | |
JP2008205230A (ja) | トレンチ構造のmos半導体装置、寿命評価装置及び寿命評価方法 | |
JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
TWI662678B (zh) | 測試鍵結構 | |
KR20100062400A (ko) | 반도체 웨이퍼의 결함 분석 방법 | |
US6289291B1 (en) | Statistical method of monitoring gate oxide layer yield | |
JP4577506B2 (ja) | 半導体素子の試験方法及び規格値決定方法 | |
CN109166842B (zh) | 用于评估栅氧层tddb极性差异的测试结构及测试方法 | |
KR20090088158A (ko) | 반도체 소자의 테스트 패턴 및 그 형성 방법 | |
KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4984714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |