CN109166842B - 用于评估栅氧层tddb极性差异的测试结构及测试方法 - Google Patents

用于评估栅氧层tddb极性差异的测试结构及测试方法 Download PDF

Info

Publication number
CN109166842B
CN109166842B CN201810981692.0A CN201810981692A CN109166842B CN 109166842 B CN109166842 B CN 109166842B CN 201810981692 A CN201810981692 A CN 201810981692A CN 109166842 B CN109166842 B CN 109166842B
Authority
CN
China
Prior art keywords
test transistor
oxide layer
gate oxide
test
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810981692.0A
Other languages
English (en)
Other versions
CN109166842A (zh
Inventor
杨盛玮
韩坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810981692.0A priority Critical patent/CN109166842B/zh
Publication of CN109166842A publication Critical patent/CN109166842A/zh
Application granted granted Critical
Publication of CN109166842B publication Critical patent/CN109166842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种用于评估栅氧层TDDB极性差异的测试结构及测试方法，测试结构包括：第一测试晶体管，第一测试晶体管中，第一背栅极分别与第一源级和第一漏极连接；与第一栅极连接的第一量测模块；第二测试晶体管，第二测试晶体管中，第二背栅极分别与第二源级和第二漏极连接，第二背栅极和第一背栅极连接；与第二栅极连接的第二量测模块，第二量测模块和第一量测模块适于给第一测试晶体管和第二测试晶体管进行恒流加压，恒流加压时，第一测试晶体管和第二测试晶体管所处的电性状态的极性不同；分别与第二背栅极和第一背栅极连接的第三量测模块。所述测试结构提高了评估栅氧层TDDB性能的可靠性。

Description

用于评估栅氧层TDDB极性差异的测试结构及测试方法
技术领域
本发明涉及半导体测试领域，尤其涉及一种用于评估栅氧层TDDB极性差异的测试结构及测试方法。
背景技术
随着超大规模集成电路的集成度不断提高，MOS晶体管中栅氧层也日益减薄，但较高的电场强度对栅氧层的性能的影响就成为一个突出的问题。因此栅氧层的击穿，如栅氧层的经时击穿(TDDB，time dependent dielectric breakdown)一直是超大规模集成电路可靠性研究领域关注的热点问题。
所述栅氧层的上界面和下界面会受到许多工艺的影响，从而使得栅氧层的经时击穿性能受到影响，栅氧层的经时击穿性能表现出对极性的依赖。所述栅氧层的经时击穿性能对极性的依赖指的是：在MOS晶体管所处的电性状态的极性为积累和反型两种状态时，栅氧层的经时击穿性能不同。
然而，在现有技术中，通常一次测试中仅能测试得到栅氧层的在一种极性状态下的经时击穿性能。
发明内容
本发明解决的问题是提供一种用于评估栅氧层TDDB极性差异的测试结构及测试方法，提高评估栅氧层TDDB性能的可靠性。
为解决上述问题，本发明提供一种用于评估栅氧层TDDB极性差异的测试结构，包括：第一测试晶体管，第一测试晶体管具有第一源级、第一漏极、第一栅极和第一背栅极，第一背栅极分别与第一源级和第一漏极连接；与第一栅极连接的第一量测模块；第二测试晶体管，第二测试晶体管和第一测试晶体管是两个完全相同的晶体管，第二测试晶体管具有第二源级、第二漏极、第二栅极和第二背栅极，第二背栅极分别与第二源级和第二漏极连接，第二背栅极和第一背栅极连接；与第二栅极连接的第二量测模块，第二量测模块和第一量测模块适于给第一测试晶体管和第二测试晶体管进行恒流加压，第二量测模块和第一量测模块恒流加压时，第一测试晶体管和第二测试晶体管所处的电性状态的极性不同；分别与第二背栅极和第一背栅极连接的第三量测模块，第三量测模块适于和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况，第三量测模块适于和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况。
可选的，在第二量测模块和第一量测模块给第一测试晶体管和第二测试晶体管恒流加压时，所述第一测试晶体管所处的电性状态的极性为反型，所述第二测试晶体管所处的电性状态的极性为积累型。
可选的，所述第一测试晶体管和第二测试晶体管均为PMOS晶体管，第一量测模块施加在第一栅极上的电势小于第二量测模块施加在第二栅极上的电势。
可选的，所述第一测试晶体管和第二测试晶体管均为NMOS晶体管，第一量测模块施加在第一栅极上的电势大于第二量测模块施加在第二栅极上的电势。
可选的，在第二量测模块和第一量测模块给第一测试晶体管和第二测试晶体管恒流加压时，所述第一测试晶体管所处的电性状态的极性为积累型，所述第二测试晶体管所处的电性状态的极性为反型。
可选的，所述第一测试晶体管和第二测试晶体管均为PMOS晶体管，第一量测模块施加在第一栅极上的电势大于第二量测模块施加在第二栅极上的电势。
可选的，所述第一测试晶体管和第二测试晶体管均为NMOS晶体管，第一量测模块施加在第一栅极上的电势小于第二量测模块施加在第二栅极上的电势。
可选的，在第三量测模块和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况的过程中，所述第三量测模块还适于对自身输出的功率进行限制；在第三量测模块和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况的过程中，所述第三量测模块还适于对自身输出的功率进行限制。
本发明还提供一种测试方法，包括：提供上述任意一项的测试结构；第一量测模块和第二量测模块给第一测试晶体管和第二测试晶体管恒流加压，所述第一测试晶体管和所述第二测试晶体管所处的电性状态的极性不同；在第一量测模块和第二量测模块恒流加压的过程中，第一栅极和第二栅极两端之间的电势差随时间发生第一次突变，第一次突变对应的时刻为第一时刻；在第一次突变后，第一栅极和第二栅极两端之间的电势差随时间发生第二次突变，第二次突变对应的时刻为第二时刻；在第一次突变之后且在第二次突变之前，采用第三量测模块和第一量测模块检测出第一测试晶体管的漏电情况，或者采用第三量测模块和第二量测模块检测出第二测试晶体管中的栅氧层的漏电情况；根据第一测试晶体管中的栅氧层的漏电情况或根据第二测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层；根据第一时刻发生击穿的情况，判断在第二时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
可选的，采用第三量测模块和第一量测模块检测出第一测试晶体管中的栅氧层的漏电情况；根据第一测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
可选的，若第一测试晶体管的漏电电流大于漏电阈值，判断第一测试晶体管中栅氧层在第一时刻发生击穿，第二测试晶体管中栅氧层在第一时刻未发生击穿；若第一测试晶体管的漏电电流小于漏电阈值，判断第一测试晶体管中栅氧层在第一时刻未发生击穿，第二测试晶体管中栅氧层在第一时刻发生击穿。
可选的，采用第三量测模块和第二量测模块检测出第二测试晶体管中的栅氧层的漏电情况；根据第二测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
可选的，若第二测试晶体管的漏电电流大于漏电阈值，判断第二测试晶体管中栅氧层在第一时刻发生击穿，第一测试晶体管中栅氧层在第一时刻未发生击穿；若第二测试晶体管的漏电电流小于漏电阈值，判断第二测试晶体管中栅氧层在第一时刻未发生击穿，第一测试晶体管中栅氧层在第一时刻发生击穿。
可选的，若第一测试晶体管中栅氧层在第一时刻发生击穿，则第二测试晶体管中栅氧层在第二时刻发生击穿；若第二测试晶体管中栅氧层在第一时刻发生击穿，则第一测试晶体管中栅氧层在第二时刻发生击穿。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的用于评估栅氧层TDDB极性差异的测试结构中，第二测试晶体管和第一测试晶体管是两个完全相同的晶体管。第二量测模块和第一量测模块适于给第一测试晶体管和第二测试晶体管进行恒流加压。第一测试晶体管和第二测试晶体管在所述恒流加压过程中所处的电性状态的极性不同，因此第二测试晶体管中栅氧层和第一测试晶体管中栅氧层先后在不同时刻击穿。第三量测模块适于和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况，第三量测模块适于和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况，这样通过检测第一测试晶体管和第二测试晶体管的漏电情况，能够确定不同击穿时刻分别与第一测试晶体管和第二测试晶体管的对应关系。因此所述测试结构能测试能够同时表征在两种极性状态下栅氧层的经时击穿性能。因此，提高了评估栅氧层TDDB性能的可靠性。
附图说明
图1是本发明一实施例中测试结构的示意图；
图2是本发明另一实施例中测试过程的流程图；
图3是本发明测试过程中第一栅极和第二栅极之间压差随时间变化的分布图。
具体实施方式
正如背景技术所述，现有的测试结构的性能较差。
对于MOS晶体管中的栅氧层，栅氧层的上界面和下界面会受到许多工艺的影响，从而使得栅氧层的经时击穿性能受到影响，栅氧层的经时击穿性能表现出对极性的依赖。所述栅氧层的经时击穿性能对极性的依赖指的是：在MOS晶体管所处的电性状态的极性为积累和反型两种状态时，栅氧层的经时击穿性能不同。
例如，对于NMOS晶体管，当在NMOS晶体管的栅极上施加正电势，在背栅极上施加负电势，则NMOS晶体管处于反型，当在NMOS晶体管的栅极上施加负电势，在背栅极上施加正电势，则NMOS晶体管处于积累型。NMOS晶体管在反型和积累型两种极性状态下，栅氧层的经时击穿性能不同。
然而，现有设计的测试结构中，一套测试结构仅能针对栅氧层的一种极性状态下进行测试，相应的，测试得到栅介质层的在一种极性状态下的经时击穿性能。因此评估栅氧层TDDB性能的可靠性较差。
在此基础上，本发明提供一种用于评估栅氧层TDDB极性差异的测试结构，包括：第一测试晶体管，第一背栅极分别与第一源级和第一漏极连接；与第一栅极连接的第一量测模块；第二测试晶体管，第二测试晶体管和第一测试晶体管是两个完全相同的晶体管，第二背栅极分别与第二源级和第二漏极连接，第二背栅极和第一背栅极连接；与第二栅极连接的第二量测模块，第二量测模块和第一量测模块适于给第一测试晶体管和第二测试晶体管进行恒流加压，恒流加压时，第一测试晶体管和第二测试晶体管所处的电性状态的极性不同；分别与第二背栅极和第一背栅极连接的第三量测模块，第三量测模块适于和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况，第三量测模块适于和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况。所述测试结构提高了评估栅氧层TDDB性能的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明一实施例提供一种用于评估栅氧层TDDB极性差异的测试结构，请参考图1，包括：
第一测试晶体管10，第一测试晶体管10具有第一源级、第一漏极、第一栅极和第一背栅极，第一背栅极分别与第一源级和第一漏极连接；
与第一栅极连接的第一量测模块30；
第二测试晶体管20，第二测试晶体管20和第一测试晶体管10是两个完全相同的晶体管，第二测试晶体管20具有第二源级、第二漏极、第二栅极和第二背栅极，第二背栅极分别与第二源级和第二漏极连接，第二背栅极和第一背栅极连接；
与第二栅极连接的第二量测模块40，第二量测模块40和第一量测模块30适于给第一测试晶体管10和第二测试晶体管20进行恒流加压，第二量测模块40和第一量测模块30恒流加压时，所述第一测试晶体管10和所述第二测试晶体管20所处的电性状态的极性不同；
分别与第二背栅极和第一背栅极连接的第三量测模块50，第三量测模块50适于和第一量测模块30一起检测第一测试晶体管10中的栅氧层的漏电情况，第三量测模块50适于和第二量测模块40一起检测第二测试晶体管20中的栅氧层的漏电情况。
通常在集成电路中，有多个重复的晶体管，第一测试晶体管10和第二测试晶体管20对应同一个集成电路中所述重复晶体管中两个晶体管。
第二测试晶体管和第一测试晶体管是两个完全相同的晶体管，第二测试晶体管20和第一测试晶体管10在相同制程工艺中同时形成的。第二测试晶体管20和第一测试晶体管10的导电类型、尺寸和性能均相同。
需要说明的是，当第一测试晶体管10为PMOS晶体管时，第二测试晶体管20为PMOS晶体管；当第一测试晶体管10为NMOS晶体管时，第二测试晶体管20为NMOS晶体管。
第二量测模块40和第一量测模块30适于给第一测试晶体管10和第二测试晶体管20进行恒流加压，具体的，第一量测模块30给第一栅极施加第一电势，第二量测模块40给第二栅极施加第二电势，第二电势和第一电势具有压差。且第一电势和第二电势均可调节变化。
第二量测模块40和第一量测模块30恒流加压时，所述第一测试晶体管10和所述第二测试晶体管20所处的电性状态的极性不同。具体的，在一个实施流中，在第二量测模块40和第一量测模块30给第一测试晶体管10和第二测试晶体管20恒流加压时，所述第一测试晶体管10所处的电性状态的极性为反型，所述第二测试晶体管20所处的电性状态的极性为积累型。在另一个实施例中，在第二量测模块40和第一量测模块30给第一测试晶体管10和第二测试晶体管20恒流加压时，所述第一测试晶体管10所处的电性状态的极性为积累型，所述第二测试晶体管20所处的电性状态的极性为反型。
在所述第一测试晶体管10所处的电性状态的极性为反型，所述第二测试晶体管20所处的电性状态的极性为积累型的情况下，若所述第一测试晶体管10和第二测试晶体管20均为PMOS晶体管，则第一量测模块施加30在第一栅极上的电势小于第二量测模块40施加在第二栅极上的电势。
在所述第一测试晶体管10所处的电性状态的极性为反型，所述第二测试晶体管20所处的电性状态的极性为积累型的情况下，若所述第一测试晶体管10和第二测试晶体管20均为NMOS晶体管，则第一量测模块30施加在第一栅极上的电势大于第二量测模块40施加在第二栅极上的电势。
在所述第一测试晶体管10所处的电性状态的极性为积累型，所述第二测试晶体管20所处的电性状态的极性为反型的情况下，若所述第一测试晶体管10和第二测试晶体管20均为PMOS晶体管，第一量测模块30施加在第一栅极上的电势大于第二量测模块40施加在第二栅极上的电势。
在所述第一测试晶体管10所处的电性状态的极性为积累型，所述第二测试晶体管20所处的电性状态的极性为反型的情况下，若所述第一测试晶体管10和第二测试晶体管20均为NMOS晶体管，第一量测模块30施加在第一栅极上的电势小于第二量测模块40施加在第二栅极上的电势。
在第三量测模块50和第一量测模块30一起检测第一测试晶体管10中的栅氧层的漏电情况的过程中，所述第三量测模块50还适于对自身输出的功率进行限制。这样的好处包括：若第一测试晶体管10中的栅氧层被击穿，那么在第三量测模块50和第一量测模块30检测第一测试晶体管10中的栅氧层的漏电情况的过程中，防止第一测试晶体管10中漏电流过大而造成第一测试晶体管10损毁。
在第三量测模块50和第二量测模块40一起检测第二测试晶体管20中的栅氧层的漏电情况的过程中，所述第三量测模块50还适于对自身输出的功率进行限制。这样的好处包括：若第二测试晶体管20中的栅氧层被击穿，那么在第三量测模块50和第二量测模块40检测第二测试晶体管20中的栅氧层的漏电情况的过程中，防止第二测试晶体管20中漏电流过大而造成第二测试晶体管20损毁。
相应的，本实施例还提供一种测试方法，请参考图2，包括以下步骤：
S01：提供上述的测试结构(参考图1)；
S02：第一量测模块30和第二量测模块40给第一测试晶体管10和第二测试晶体管20恒流加压，所述第一测试晶体管10和所述第二测试晶体管20所处的电性状态的极性不同；
S03：在第一量测模块30和第二量测模块40恒流加压的过程中，第一栅极和第二栅极两端之间的电势差Voltage(参考图3)随时间Time(参考图3)发生第一次突变，第一次突变对应的时刻为第一时刻t1(参考图3)；
S04：在第一次突变后，第一栅极和第二栅极两端之间的电势差随时间发生第二次突变，第二次突变对应的时刻为第二时刻t2(参考图3)；
S05：在第一次突变之后且在第二次突变之前，采用第三量测模块50和第一量测模块30检测出第一测试晶体管10的漏电情况，或者采用第三量测模块50和第二量测模块40检测出第二测试晶体管20中的栅氧层的漏电情况；
S06：根据第一测试晶体管10中的栅氧层的漏电情况或根据第二测试晶体管20中的栅氧层的漏电情况，判断在第一时刻t1发生击穿的是第一测试晶体管10中栅氧层或第二测试晶体管20中栅氧层；
S07：根据第一时刻t1发生击穿的情况，判断在第二时刻t2发生击穿的是第一测试晶体管10中栅氧层或第二测试晶体管20中栅氧层。
在一个实施例中，采用第三量测模块50和第一量测模块30检测出第一测试晶体管10中的栅氧层的漏电情况；根据第一测试晶体管10中的栅氧层的漏电情况，判断在第一时刻t1发生击穿的是第一测试晶体管10中栅氧层或第二测试晶体管20中栅氧层。
第三量测模块50给第一背栅极和第二背栅极施加第三电势。利用第三电势和第一电势之间的压差检测第一测试晶体管10的漏电情况。
在一个具体的实施例中，利用第三电势和第一电势之间的压差检测第一测试晶体管10的漏电情况时，第三电势和第一电势之间的压差设置为1.2伏～5伏。
若第一电势大于第二电势，则当利用第三电势和第一电势之间的压差检测第一测试晶体管10的漏电情况时，需要使第三电势小于第一电势；若第二电势大于第一电势，则当利用第三电势和第一电势之间的压差检测第一测试晶体管10的漏电情况时，需要使第三电势大于第一电势。
若第一测试晶体管10的漏电电流大于漏电阈值，判断第一测试晶体管10中栅氧层在第一时刻t1发生击穿，第二测试晶体管20中栅氧层在第一时刻t1未发生击穿；若第一测试晶体管10的漏电电流小于漏电阈值，判断第一测试晶体管10中栅氧层在第一时刻t1未发生击穿，第二测试晶体管20中栅氧层在第一时刻t1发生击穿。
在另一个实施例中，采用第三量测模块50和第二量测模块40检测出第二测试晶体管20中的栅氧层的漏电情况；根据第二测试晶体管20中的栅氧层的漏电情况，判断在第一时刻t1发生击穿的是第一测试晶体管10中栅氧层或第二测试晶体管20中栅氧层。
第三量测模块50给第一背栅极和第二背栅极施加第三电势。利用第三电势和第二电势之间的压差检测第二测试晶体管20的漏电情况。
在一个具体的实施例中，利用第三电势和第二电势之间的压差检测第二测试晶体管20的漏电情况时，第三电势和第二电势之间的压差设置为1.2伏～5伏。
若第一电势大于第二电势，则当利用第三电势和第二电势之间的压差检测第二测试晶体管20的漏电情况时，需要使第三电势大于第二电势；若第二电势大于第一电势，则当利用第三电势和第二电势之间的压差检测第二测试晶体管20的漏电情况时，需要使第三电势小于第二电势。
若第二测试晶体管20的漏电电流大于漏电阈值，判断第二测试晶体管20中栅氧层在第一时刻t1发生击穿，第一测试晶体管10中栅氧层在第一时刻t1未发生击穿；若第二测试晶体管20的漏电电流小于漏电阈值，判断第二测试晶体管20中栅氧层在第一时刻t1未发生击穿，第一测试晶体管10中栅氧层在第一时刻t1发生击穿。
在一个具体的实施例中，所述漏电阈值为0.1uA～100uA。
若第一测试晶体管10中栅氧层在第一时刻t1发生击穿，那么第二测试晶体管20中栅氧层在第二时刻t2发生击穿；若第二测试晶体管20中栅氧层在第一时刻t1发生击穿，那么第一测试晶体管10中栅氧层在第二时刻t2发生击穿。
本实施例中，通过检测第一测试晶体管10和第二测试晶体管20的漏电情况，能够确定不同击穿时刻分别与第一测试晶体管10和第二测试晶体管20的对应关系。因此所述测试结构能测试能够同时表征在两种极性状态下栅氧层的经时击穿性能。因此，提高了评估栅氧层TDDB性能的可靠性。
本实施例中，在一套测试结构中，对第一测试晶体管10和第二测试晶体管20的经时击穿测试同时开始进行，这样整个测试时间较短，提高了测试效率。且对第一测试晶体管10和第二测试晶体管20的经时击穿测试共用一套量测模块(包括第一量测模块、第二量测模块和第三测模块)，在测试过程中需要的配套设备较少。
本发明中涉及的量测模块(包括第一量测模块、第二量测模块和第三测模块)，指的是SUM仪器(source measure unit)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种用于评估栅氧层TDDB极性差异的测试结构，其特征在于，包括：
第一测试晶体管，第一测试晶体管具有第一源级、第一漏极、第一栅极和第一背栅极，第一背栅极分别与第一源级和第一漏极连接；
与第一栅极连接的第一量测模块；
第二测试晶体管，第二测试晶体管和第一测试晶体管是两个完全相同的晶体管，第二测试晶体管具有第二源级、第二漏极、第二栅极和第二背栅极，第二背栅极分别与第二源级和第二漏极连接，第二背栅极和第一背栅极连接；
与第二栅极连接的第二量测模块，第二量测模块和第一量测模块适于给第一测试晶体管和第二测试晶体管进行恒流加压，第二量测模块和第一量测模块恒流加压时，第一测试晶体管和第二测试晶体管所处的电性状态的极性不同；在第二量测模块和第一量测模块给第一测试晶体管和第二测试晶体管恒流加压时：所述第一测试晶体管所处的电性状态的极性为反型，所述第二测试晶体管所处的电性状态的极性为积累型，或，所述第一测试晶体管所处的电性状态的极性为积累型，所述第二测试晶体管所处的电性状态的极性为反型；
分别与第二背栅极和第一背栅极连接的第三量测模块，第三量测模块适于和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况，第三量测模块适于和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况。
2.根据权利要求1所述的测试结构，其特征在于，所述第一测试晶体管所处的电性状态的极性为反型，所述第二测试晶体管所处的电性状态的极性为积累型时，所述第一测试晶体管和第二测试晶体管均为PMOS晶体管，第一量测模块施加在第一栅极上的电势小于第二量测模块施加在第二栅极上的电势。
3.根据权利要求1所述的测试结构，其特征在于，所述第一测试晶体管所处的电性状态的极性为反型，所述第二测试晶体管所处的电性状态的极性为积累型时，所述第一测试晶体管和第二测试晶体管均为NMOS晶体管，第一量测模块施加在第一栅极上的电势大于第二量测模块施加在第二栅极上的电势。
4.根据权利要求1所述的测试结构，其特征在于，所述第一测试晶体管所处的电性状态的极性为积累型，所述第二测试晶体管所处的电性状态的极性为反型时，所述第一测试晶体管和第二测试晶体管均为PMOS晶体管，第一量测模块施加在第一栅极上的电势大于第二量测模块施加在第二栅极上的电势。
5.根据权利要求1所述的测试结构，其特征在于，所述第一测试晶体管所处的电性状态的极性为积累型，所述第二测试晶体管所处的电性状态的极性为反型时，所述第一测试晶体管和第二测试晶体管均为NMOS晶体管，第一量测模块施加在第一栅极上的电势小于第二量测模块施加在第二栅极上的电势。
6.根据权利要求1所述的测试结构，其特征在于，在第三量测模块和第一量测模块一起检测第一测试晶体管中的栅氧层的漏电情况的过程中，所述第三量测模块还适于对自身输出的功率进行限制；在第三量测模块和第二量测模块一起检测第二测试晶体管中的栅氧层的漏电情况的过程中，所述第三量测模块还适于对自身输出的功率进行限制。
7.一种测试方法，其特征在于，包括：
提供如权利要求1至6任意一项所述的测试结构；
第一量测模块和第二量测模块给第一测试晶体管和第二测试晶体管恒流加压，所述第一测试晶体管和所述第二测试晶体管所处的电性状态的极性不同；
在第一量测模块和第二量测模块恒流加压的过程中，第一栅极和第二栅极两端之间的电势差随时间发生第一次突变，第一次突变对应的时刻为第一时刻；
在第一次突变后，第一栅极和第二栅极两端之间的电势差随时间发生第二次突变，第二次突变对应的时刻为第二时刻；
在第一次突变之后且在第二次突变之前，采用第三量测模块和第一量测模块检测出第一测试晶体管的漏电情况，或者采用第三量测模块和第二量测模块检测出第二测试晶体管中的栅氧层的漏电情况；
根据第一测试晶体管中的栅氧层的漏电情况或根据第二测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层；
根据第一时刻发生击穿的情况，判断在第二时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
8.根据权利要求7所述的测试方法，其特征在于，采用第三量测模块和第一量测模块检测出第一测试晶体管中的栅氧层的漏电情况；根据第一测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
9.根据权利要求8所述的测试方法，其特征在于，若第一测试晶体管的漏电电流大于漏电阈值，判断第一测试晶体管中栅氧层在第一时刻发生击穿，第二测试晶体管中栅氧层在第一时刻未发生击穿；若第一测试晶体管的漏电电流小于漏电阈值，判断第一测试晶体管中栅氧层在第一时刻未发生击穿，第二测试晶体管中栅氧层在第一时刻发生击穿。
10.根据权利要求7所述的测试方法，其特征在于，采用第三量测模块和第二量测模块检测出第二测试晶体管中的栅氧层的漏电情况；根据第二测试晶体管中的栅氧层的漏电情况，判断在第一时刻发生击穿的是第一测试晶体管中栅氧层或第二测试晶体管中栅氧层。
11.根据权利要求10所述的测试方法，其特征在于，若第二测试晶体管的漏电电流大于漏电阈值，判断第二测试晶体管中栅氧层在第一时刻发生击穿，第一测试晶体管中栅氧层在第一时刻未发生击穿；若第二测试晶体管的漏电电流小于漏电阈值，判断第二测试晶体管中栅氧层在第一时刻未发生击穿，第一测试晶体管中栅氧层在第一时刻发生击穿。
12.根据权利要求7所述的测试方法，其特征在于，若第一测试晶体管中栅氧层在第一时刻发生击穿，则第二测试晶体管中栅氧层在第二时刻发生击穿；若第二测试晶体管中栅氧层在第一时刻发生击穿，则第一测试晶体管中栅氧层在第二时刻发生击穿。
CN201810981692.0A 2018-08-27 2018-08-27 用于评估栅氧层tddb极性差异的测试结构及测试方法 Active CN109166842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810981692.0A CN109166842B (zh) 2018-08-27 2018-08-27 用于评估栅氧层tddb极性差异的测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810981692.0A CN109166842B (zh) 2018-08-27 2018-08-27 用于评估栅氧层tddb极性差异的测试结构及测试方法

Publications (2)

Publication Number Publication Date
CN109166842A CN109166842A (zh) 2019-01-08
CN109166842B true CN109166842B (zh) 2020-04-28

Family

ID=64896708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810981692.0A Active CN109166842B (zh) 2018-08-27 2018-08-27 用于评估栅氧层tddb极性差异的测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN109166842B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941171B (zh) * 2013-01-22 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法
CN104465614B (zh) * 2013-09-18 2017-02-22 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法
CN106908707A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种栅氧击穿电压的测试方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法

Also Published As

Publication number Publication date
CN109166842A (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
US11169200B2 (en) Method for the characterization and monitoring of integrated circuits
US8283941B2 (en) Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation
CN101796424A (zh) 具有减小的电流泄漏的半导体器件测试系统
US11754621B2 (en) Method and device for wafer-level testing
KR20100037807A (ko) 오버 슈트 전압의 산출 방법 및 그를 이용한 게이트 절연막열화분석방법
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
US8000935B2 (en) Diagnostic method for root-cause analysis of FET performance variation
KR20060091025A (ko) 회로에 설계된 모스 트랜지스터의 ｔｄｄｂ불량 검출 방법
CN109166842B (zh) 用于评估栅氧层tddb极性差异的测试结构及测试方法
JP2016045042A (ja) 半導体トランジスタのテスト方法
JP6348755B2 (ja) 半導体トランジスタのテスト方法
TWI775435B (zh) 用於晶圓級測試之方法及半導體裝置
Mallarapu et al. Iddq testing on a custom automotive IC
JP5969941B2 (ja) 半導体トランジスタのテスト方法
van Duivenbode et al. An empiric approach to establishing MOSFET failure rate induced by single-event burnout
JP2014070895A (ja) 半導体装置の検査方法および検査装置
US20140320156A1 (en) Apparatus for detecting misalignment of test pad
JP2014163851A (ja) オープン検出端子付き半導体集積回路
US20230366925A1 (en) Method and device for wafer-level testing
JP2014033000A (ja) 半導体装置および半導体装置の試験方法
CN109564264B (zh) 测试系统
JP2014119379A (ja) 半導体トランジスタのテスト方法
CN113049921B (zh) Tddb测试结构、tddb测试系统及其测试方法
CN117761496A (zh) 晶体管测试设备及其测试方法
US7768289B2 (en) Testing method and testing device for an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant