CN109564264B - 测试系统 - Google Patents
测试系统 Download PDFInfo
- Publication number
- CN109564264B CN109564264B CN201880002014.3A CN201880002014A CN109564264B CN 109564264 B CN109564264 B CN 109564264B CN 201880002014 A CN201880002014 A CN 201880002014A CN 109564264 B CN109564264 B CN 109564264B
- Authority
- CN
- China
- Prior art keywords
- voltage drop
- branch
- tested
- line
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/02—Testing or calibrating of apparatus covered by the other groups of this subclass of auxiliary devices, e.g. of instrument transformers according to prescribed transformation ratio, phase angle, or wattage rating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Abstract
一种测试系统,包括第一测试装置以及第二测试装置,所述第一测试装置(ATE)的电源通过驱动支路(F)、检测支路(S)与待测对象(DUT)形成电连接,所述驱动支路(F)用于在测试时通过所述电源向待测对象(DUT)提供原始驱动电流,所述检测支路(S)用于检测到达所述待测对象(DUT)的有效驱动电流;所述第二测试装置包括第一压降支路,所述第一压降支路与所述检测支路(S)连接,通过所述驱动支路(F)检测到的压降以确定所述检测支路(S)与所述待测对象(DUT)形成电连接的有效性。
Description
技术领域
本申请实施例涉及电路技术领域,尤其涉及提供一种针对集成电路的测试系统。
背景技术
在使用自动化测试设备(Automatic test equipment,简称ATE)对集成电路(Integrated circuit,简称IC)进行测试时,经常会将自动化测试设备ATE的设备电源电连接到待测对象(Device Under Test,简称DUT)。为实现与待测对象DUT的电连接,设备电源通常配置有驱动线(又称之为FORCE线,以下简称F线)和检测线(又称之为SENSE线,以下简称S线)。F线主要用于给待测对象DUT传输驱动电流,S线主要用于检测到达待测对象DUT的真实驱动电压是否满足待测对象DUT正常工作所需的电压。
由上述可见,为了保证在测试的过程中,通过上述F线给待测对象DUT传输驱动电流,通过上述S线检测到达待测对象DUT的真实驱动电压是否满足待测对象DUT正常工作所需的电压,一旦S线与待测对象DUT没有形成有效电连接,就会导致无法检测到达待测对象DUT的真实驱动电压是否满足待测对象DUT正常工作所需的电压,因此需要提供一种技术方案以测试F线、S线与待测对象DUT之间是否形成了有效电连接。
发明内容
有鉴于此,本申请实施例所解决的技术问题之一在于提供一种测试系统,用以克服现有技术中上述缺陷。
本申请实施例提供了一种测试系统,其包括:第一测试装置以及第二测试装置,所述第一测试装置的电源通过驱动支路、检测支路与待测对象形成电连接,所述驱动支路用于在测试时通过所述电源向待测对象提供原始驱动电流,所述检测支路用于检测到达所述待测对象的有效驱动电流;所述第二测试装置包括第一压降支路,所述第一压降支路与所述检测支路连接,通过所述驱动支路检测到的压降以确定所述驱动支路、所述检测支路与所述待测对象形成电连接的有效性。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一压降支路的压降,则所述检测支路与所述待测对象形成了有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述待测对象中第一压降支路的压降,则所述检测支路均与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象不包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路或者所述检测电路与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,所述第一压降支路包括第一开关器件以及第二开关器件,所述第一开关器件的正极接地,所述第一开关器件的负极与第二开关器件的一端连接,且所述第二开关器件的另一端与所述检测支路连接。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一压降支路的压降,则所述检测支路与所述待测对象形成了有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述待测对象中第一压降支路的压降,则所述检测支路与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,若所述待测对象不包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路或者所述检测电路与所述待测对象未形成有效的电连接。
可选地,在本申请的一实施例中,所述第一压降支路包括第一开关器件以及第二开关器件,所述第一开关器件的负极接地,所述第一开关器件的正极与第二开关器件的一端连接,且所述第二开关器件的另一端与所述检测支路连接。
可选地,在本申请的一实施例中,所述第二测试装置设置在用于搭建对芯片进行功能/性能测试的测试板上。
本申请实施例中,由于测试系统包括第一测试装置以及第二测试装置,所述第一测试装置的电源通过驱动支路、检测支路与待测对象形成电连接,所述驱动支路用于在测试时通过所述电源向待测对象提供原始驱动电流,所述检测支路用于检测到达所述待测对象的有效驱动电流;所述第二测试装置包括第一压降支路,所述第一压降支路与所述检测支路连接,通过所述驱动支路检测到的压降以确定所述驱动支路、所述检测支路与所述待测对象形成电连接的有效性。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解,这些附图未必是按比例绘制的。附图中:
图1为本申请实施例一测试系统的结构示意图;
图2为本申请实施例二测试系统的结构示意图;
图3为本申请实施例三测试系统的结构示意图;
图4为本申请实施例四测试系统的结构示意图;
图5为本申请实施例五测试系统的结构示意图;
图6为本申请实施例六测试系统的结构示意图。
具体实施方式
实施本申请实施例的任一技术方案必不一定需要同时达到以上的所有优点。
为了使本领域的人员更好地理解本申请实施例中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请实施例一部分实施例,而不是全部的实施例。基于本申请实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本申请实施例保护的范围。
下面结合本申请实施例附图进一步说明本申请实施例具体实现。
本申请下述实施例提供的测试系统中,所述第一测试装置的电源通过驱动支路、检测支路与待测对象形成电连接,所述驱动支路用于在测试时通过所述电源向待测对象提供原始驱动电流,所述检测支路用于检测到达所述待测对象的有效驱动电流;所述第二测试装置包括第一压降支路,所述第一压降支路与所述检测支路连接,通过所述驱动支路检测到的压降以确定所述驱动支路、所述检测支路与所述待测对象形成电连接的有效性。
下述实施例中,以将上述测试系统应用到测试集成电路IC领域为例进行说明,对应的待测对象DUT为待测芯片,第一测试装置为自动化测试设备ATE,进一步地,所述驱动支路即为F线,检测支路即为S线,而在对待测芯片进行测试时,F线、S线要与待测芯片上的焊脚(又称之PAD)进行有效的电连接。
上述第二测试装置可以独立于测试板(loadBoard,简称LB)之外,但是,处于成本以及紧凑度考虑,下述实施例中直接将第二测试装置直接集成在测试板,因此,相当于所述测试板LB除了要基于搭建对芯片进行功能/性能测试而进行相关的电路配置,也要基于对所述检测支路与所述待测对象形成的电连接进行有效性检测而配置电路。
另外,下述实施例中,将从如下角度进行区分:
(1)以所述第一压降支路包括第一开关器件(如二极管)以及第二开关器件(如继电器)为例,以及该第一开关器件以及第二开关器件具体在电路的中的不同设置位置以及该第一压降支路的不同设置数量进行示例性说明。本实施例中,第二开关器件可以是指能实现单向导通性能的开关器件。
(2)结合所述待待测芯片中是否同样包括第二压降支路进行示例性说明,若包括,则第二压降支路具体包括一第一开关器件(如二极管)进行示例性说明,所述第二压降支路中的二极管具体可以为待测芯片中静电释放电路(Electro-Static discharge,简称ESD)中的二极管。
(3)通过自动化测试设备ATE的电源向待测芯片提供正相驱动电流(又称之为原始驱动电流为正相)时进行电连接有效性的测试,或者向待测芯片提供负相驱动电流(又称之为原始驱动电流为负相)时进行电连接有效性的测试。
图1为本申请实施例一测试系统的结构示意图;本实施例中,以通过自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流时进行电连接有效性的测试,对应地,以第二测试装置只包括一条第一压降支路(其包括二极管D2和继电器K2)、同时待测芯片DUT中包括一条第二压降支路(其包括二极管D4)为例进行说明。
具体地,如图1所示,由于自动化测试设备ATE的电源DPS向待测芯片提供负相驱动电流时进行电连接有效性的测试,因此,第一压降支路中的所述二极管D2的正极接地,所述二极管D2的负极与继电器K2的一端连接,与此同时,继电器K2的另外一端与S线连接;同时,第二压降支路中的所述二极管D4的正极接地且其负极与待测芯片的PAD连接。如前所述,要对待测芯片进行有效的测试,F线、S线必须与待测芯片的PAD形成有效的电连接。而由于在S线上连接有第一压降支路,因此,通过F线检测到的压降,即可能确定出F线、S线与待测芯片的PAD是否真正接触以形成有效的电连接,假设第一压降支路中二极管不存在开短路,具体过程具体如下:
通过自动化测试设备ATE的电源(Device Power Supplies,简称DPS)向待测芯片提供负相驱动电流,如图1所示,由于是负相驱动电流,在上述图1的电路结构中,电流的流向实际上从待测芯片流向自动化测试设备的电源DPS,即如图1中F线上看的话从左至右的箭头所示;与此同时,通过自动化测试设备ATE控制第二测试装置中的继电器K2闭合,因此,如果S线与待测芯片的PAD接触良好则其就会导通二极管D2继而会产生对应的压降。为了能使得在F线上检测到的压降即为第二测试装置中的二极管D2的压降,所以,对于二极管D2来说,在选型时,优选当导通时压降小于待测芯片DUT中的二极管D4导通时压降的二极管。在实际应用场景中,由于待测芯片DUT中的二极管D4往往是硅二极管(导通时的压降大约为0.6V),因此第二测试装置中的二极管D2选用锗二极管(导通时的压降大约为0.3V)即可。
进一步地,如果能在F线上检测到压降(对应某个二极管导通的压降),则表明F线与待测芯片的PAD具有良好的接触进而可形成有效的电连接,否则,是通过F线无法检测到对应某个二极管(D2或者D4)导通的压降。
进一步地,如果检测到的压降等于所述锗二极管(即D2)的压降,则表明S线与待测芯片的PAD之间具有良好的接触进而可形成有效的电连接;如果检测到的压降等于所述硅二极管(即D4)的压降,则表明S线与待测芯片的PAD之间不具有良好的接触进而未形成有效的电连接。如果检测到的压降等于所述自动化检测设备ATE的钳位电压,则表明F线与待测芯片的PAD之间未形成良好的接触,而此时至于S线与待测芯片的PAD之间是否形成良好的接触有待进一步确定。比如,当表明F线与待测芯片的PAD之间未形成良好的接触后,首先解决F线与待测芯片的PAD之间未形成良好的接触的问题,再进一步确定S线与待测芯片的PAD之间是否形成良好的接触。
对于如果检测到的压降等于所述锗二极管的压降,则表明S线与待测芯片的PAD之间具有良好的接触进而可形成有效的电连接,详细解释如下:理论上,如果说S线与待测芯片DUT形成了有效的电连接,但是由于硅二极管的压降大于所述锗二极管的压降,因此,所述锗二极管导通而所述硅二极管未导通,此时,通过F线检测到的压降只能对应到所述锗二极管导通的情形,而只有S线与待测芯片形成了有效的电连接,才会出现此种情形。
相反,如果在选型时,第二测试装置中的二极管D2选用导通时压降大于待测芯片中硅二极管D4导通的压降,则当S线与待测芯片的PAD接触良好时,待测芯片中的硅二极管D4导通而所述第二测试装置中的二极管未导通,通过F线检测到的压降对应待测芯片中的硅二极管导通的情形;而当S线与待测芯片的PAD接触不良时,通过F线检测到的压降只能对应待测芯片中的硅二极管导通的情形。由此可见,当第二测试装置中的二极管选用导通时压降大于待测芯片中硅二极管导通的压降,无论S线是否与待测芯片的PAD接触良好,通过F线检测到的压降均是待测芯片中硅二极管导通的压降,换言之,S线是否与待测芯片的PAD接触良好,并不会导致在F线检测到的压降会有不同,进而也就无法确定出S线是否与待测芯片的PAD接触良好。
在上述实施例中,还可以对第二测试装置中的第一压降支路中的二极管开短路情况进行测试。详细如下:
继电器K2断开时,通过F线提供负相驱动电流,而F线检测到的压降为第二压降支路中的二极管D4的压降(0.6V左右),表明第二压降支路中的二极管D4没有出现开短路;之后,继电器K2导通时,通过F线提供驱动负相电流,而F线检测到的压降为0V(接地电平),则此时确定出第二测试装置中的二极管D2出现短路。若在继电器K2导通时,而F线检测到的压降为第二压降支路中的二极管D4的压降(0.6V左右),表明S线与待测芯片的PAD之间没有形成良好的接触或者第二测试装置中的二极管D2出现了开路情形。此时优先确定S线与待测芯片的PAD之间是否形成良好的接触,比如使用万用表测量F线与S线之间的电阻,如果测量的电阻为无穷大,表示S线与待测芯片的PAD之间没有形成良好的接触,如果测量的电阻为0欧姆,表示F线和S线都和PAD接触良好。若确认S线和待测芯片的PAD之间接触良好,则确定出第二测试装置中的二极管D2出现短路。
图2为本申请实施例二测试系统的结构示意图;本实施例中,以通过自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流时进行电连接有效性的测试,对应地,以第二测试装置只包括一条第一压降支路,但是,与上述图1实施例不同的是,待测芯片DUT并不包括第二压降支路为例进行说明。
具体地,如图2所示,由于自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流时进行电连接有效性的测试,因此,第一压降支路中的所述二极管D2的正极接地,所述二极管的负极与继电器K2的一端连接,与此同时,继电器K2的另外一端与S线连接。与此同时,如前所述,要对待测芯片DUT进行有效的测试,F线、S线必须与待测芯片DUT的PAD形成有效的电连接。而由于在S线上连接有第一压降支路,因此,通过F线检测到的压降,即可能确定出F线、S线与待测芯片DUT的PAD是否真正接触以形成有效的电连接,假设第一压降支路中二极管不存在开短路,具体过程具体如下。
通过自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流,如图2所示,由于是负相驱动电流,因此,电流的流向实际上从待测芯片DUT流向自动化测试设备ATE的电源DPS,即如图2中F线上从左至右的箭头所示;与此同时,通过自动化测试设备ATE控制第二测试装置中的继电器K2闭合,因此,如果S线与待测芯片DUT的PAD接触良好,同时如能在F线上检测到压降对应二极管的压降,且该压降对应第二测试装置中的二极管D2导通时的压降,则表恰好证明S线与待测芯片DUT的PAD之间接触良好,且F线也与待测芯片DUT的PAD之间接触良好,进而形成了有效的电连接。反之,如果检测到的压降等于所述自动化检测设备ATE的钳位电压,则表明F线与待测芯片DUT的PAD之间未形成良好的接触,而此时至于S线与待测芯片DUT的PAD之间是否形成良好的接触有待进一步确定。比如,当表明F线与待测芯片DUT的PAD之间未形成良好的接触后,首先解决F线与待测芯片DUT的PAD之间未形成良好接触的问题,再进一步确定S线与待测芯片DUT的PAD之间是否形成良好的接触。
对第二测试装置中的第一压降支路中的二极管开短路情况进行测试详细如下:
继电器K2导通时,通过F线提供负相驱动电流,而F线检测到的压降为0V(接地电平),则此时确定出F线、S线与待测芯片的PAD之间形成了良好的接触且第二测试装置中的二极管D2出现短路。若而F线检测到的压降为钳位电压,表明F线或者S线与待测芯片的PAD之间没有形成良好的接触或者第二测试装置中的二极管D2出现了开路情形。此时优先确定F线、S线与待测芯片的PAD之间是否形成良好的接触,比如使用万用表测量F线与S线之间的电阻,如果测量的电阻为无穷大,表示F线或者S线与待测芯片的PAD之间没有形成良好的接触,如果测量的电阻为0欧姆,表示F线和S线都和PAD接触良好。若确认F线、S线和待测芯片的PAD之间接触良好,则确定出第二测试装置中的二极管D2出现开路。
图3为本申请实施例三测试系统的结构示意图;本实施例中,以通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,对应地,以第二测试装置只包括一条第一压降支路(其包括二极管D1以及继电器K1)、同时待测芯片DUT中包括一条第二压降支路(其包括二极管D3)为例进行说明。
具体地,如图3所示,由于自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,因此,第一压降支路中的所述二极管D1的负极接地,所述二极管D1的正极与继电器K1的一端连接,与此同时,继电器K1的另外一端与S线连接;因此同时,第二压降支路中的所述二极管的负极接地且其正极与待测芯片DUT的PAD连接。假设第一压降支路中二极管不存在开短路,具体检测过程具体如下。
通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流,如图3所示,由于是正相驱动电流,因此,电流的流向实际上从自动化测试设备ATE的电源DPS流向待测芯片DUT,即如图3中F线上从右至左的箭头所示;与此同时,通过自动化测试设备ATE控制第二测试装置中的继电器K1闭合,因此,如果S线与待测芯片DUT的PAD接触良好则其就会导通继而会产生对应的压降,为了能使得在F线上检测到的压降即为第一测试装置中的的压降,所以,在选型时,二极管D1优选当导通时压降小于第二测试装置中的二极管D3导通时压降的二极管。在实际应用场景中,由于第二测试装置中的二极管D3往往是硅二极管(导通时的压降大约为0.6V),因此第二测试装置中的二极管D1选用锗二极管(导通时的压降大约为0.3V)即可。
进一步地,如果能在F线上检测到压降(对应某个二极管导通的压降),则表明F线与待测芯片DUT的PAD具有良好的接触进而可形成有效的电连接,否则,是通过F线无法检测到对应某个二极管导通的压降,只能检测到所述自动化检测设备ATE的钳位电压。
进一步地,如果检测到的压降等于所述锗二极管D1的压降,则表明S线与待测芯片DUT的PAD之间具有良好的接触进而可形成有效的电连接;如果检测到的压降等于所述硅二极管的压降,则表明S线与待测芯片DUT的PAD之间不具有良好的接触进而未形成有效的电连接。如果检测到的压降等于所述自动化检测设备ATE的钳位电压,则表明F线与待测芯片DUT的PAD之间未形成良好的接触,而此时至于S线与待测芯片DUT的PAD之间是否形成良好的接触有待进一步确定。比如,当表明F线与待测芯片DUT的PAD之间未形成良好的接触后,首先解决F线与待测芯片DUT的PAD之间未形成良好的接触的问题,再进一步确定S线与待测芯片DUT的PAD之间是否形成良好的接触。
如果检测到的压降等于所述锗二极管D1的压降,则表明S线与待测芯片DUT的PAD之间具有良好的接触进而可形成有效的电连接详细解释可参见上述图1所记载。
相反,当第二测试装置中的二极管D1选用导通时压降大于待测芯片DUT中硅二极管导通的压降,无论S线是否与待测芯片DUT的PAD接触良好,通过F线检测到的压降均是待测芯片DUT中硅二极管D3导通的压降,换言之,S线是否与待测芯片DUT的PAD接触良好,并不会导致在F线检测到的压降会有不同,进而也就无法确定出S线是否与待测芯片DUT的PAD接触良好,详细原因可参见上述图1的记载。
对第二测试装置中的第一压降支路中的二极管开短路情况进行测试详细如下:
继电器K1断开时,通过F线提供正相驱动电流,而F线检测到的压降为第二压降支路中的二极管D3的压降(0.6V左右),表明与待测芯片的PAD形成了良好的接触,之后,继电器K1导通时,通过F线提供正相驱动电流,而F线检测到的压降为0V(接地电平),则此时确定出F线、S线与待测芯片的PAD形成了良好的接触且第二测试装置中的二极管D1出现短路。若在继电器K1导通时,而F线检测到的压降为第二压降支路中的二极管D3的压降(0.6V左右),表明S线与待测芯片的PAD之间没有形成良好的接触或者第二测试装置中的二极管D1出现了开路情形。此时优先确定S线与待测芯片的PAD之间是否形成良好的接触,比如使用万用表测量F线与S线之间的电阻,如果测量的电阻为无穷大,表示F线或者S线与待测芯片的PAD之间没有形成良好的接触,如果测量的电阻为0欧姆,表示F线和S线都和待测芯片的PAD接触良好。若确认S线和待测芯片的PAD之间接触良好,则确定出第二测试装置中的二极管D1出现开路。
图4为本申请实施例四测试系统的结构示意图;本实施例中,以通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,对应地,以第二测试装置只包括一条第一压降支路(其包括二极管D1以及继电器K1),但是,与上述图3实施例不同的是,待测芯片DUT并不包括第二压降支路为例进行说明。
具体地,如图4所示,由于自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,因此,第一压降支路中的所述二极管D1的负极接地,所述二极管D1的正极与继电器K1的一端连接,与此同时,继电器K1的另外一端与S线连接。假设第一压降支路中二极管不存在开短路,具体检测过程具体如下。
通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流,如图4所示,由于是正相驱动电流,因此,电流的流向实际上从自动化测试设备ATE的电源DPS流向待测芯片DUT,即如图4中F线处从右至左的箭头所示;与此同时,通过自动化测试设备ATE控制第二测试装置中的继电器K1闭合,因此,假如S线与待测芯片DUT的PAD接触良好,同时如能在F线上检测到压降对应该二极管的压降,且该压降对应第二测试装置中的二极管D2导通时的压降,则恰好证明S线与待测芯片DUT的PAD之间接触良好,且F线也与待测芯片DUT的PAD之间接触良好,进而形成了有效的电连接。反之,如果检测到的压降等于所述自动化检测设备ATE的钳位电压,则表明F线与待测芯片DUT的PAD之间未形成良好的接触,而此时至于S线与待测芯片DUT的PAD之间是否形成良好的接触有待进一步确定。比如,当表明F线与待测芯片DUT的PAD之间未形成良好的接触后,首先解决F线与待测芯片DUT的PAD之间未形成良好接触的问题,再进一步确定S线与待测芯片DUT的PAD之间是否形成良好的接触。
对第二测试装置中的第一压降支路中的二极管开短路情况进行测试类似上述实施例一,详细请参见上述实施例1的记载。
继电器K1导通时,通过F线提供正相驱动电流,而F线检测到的压降为0V(接地电平),则此时确定出F线、S线与待测芯片的PAD之间形成了良好的接触且第二测试装置中的二极管D1出现短路。若而F线检测到的压降为钳位电压,表明F线或者S线与待测芯片的PAD之间没有形成良好的接触或者第二测试装置中的二极管D1出现了开路情形。此时优先确定F线、S线与待测芯片的PAD之间是否形成良好的接触,比如使用万用表测量F线与S线之间的电阻,如果测量的电阻为无穷大,表示F线或者S线与待测芯片的PAD之间没有形成良好的接触,如果测量的电阻为0欧姆,表示F线和S线都和PAD接触良好。若确认S线和待测芯片的PAD之间接触良好,则确定出第二测试装置中的二极管D1出现开路。
图5为本申请实施例五测试系统的结构示意图;如图5所示,本实施例中,第二测试装置包括两条第一压降支路,其中一条第一压降支路中的二极管D2、继电器K2的连接方式如图1,另外一条第一压降支路中的二极管D1、继电器K1的连接方式如图3所示,对应地,待测芯片DUT中也包括两条第二压降支路,其中一条第二压降支路中的二极管D4的连接方式如图1,另外一条第二压降支路中的二极管D3的连接方式如图3所示。
如果要通过自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流时进行电连接有效性的测试,则可参照图1所示。如果要通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,则可参照图3所示。
由此可见,即本实施例中,可以由电源DPS提供负相驱动电流或者正相驱动电流以进行电连接有效性的测试。当然,在其他实施例中,也可以先后提供负相驱动电流、正相驱动电流,或者正相驱动电流、负相驱动电流,利用两次测试的结果相互进行复核。
对第二测试装置中的第一压降支路中的二极管开短路情况进行测试类似上述实施例一,详细请参见上述实施例1和图3的记载。
图6为本申请实施例六测试系统的结构示意图;如图6所示,本实施例中,第二测试装置包括两条第一压降支路,其中一条第一压降支路中的二极管D2、继电器K2的连接方式如图1,另外一条第一压降支路中的二极管D1、继电器K1的连接方式如图3所示,而待测芯片DUT中不包括第二压降支路。
如果要通过自动化测试设备ATE的电源DPS向待测芯片DUT提供负相驱动电流时进行电连接有效性的测试,则可参照图2所示。如果要通过自动化测试设备ATE的电源DPS向待测芯片DUT提供正相驱动电流时进行电连接有效性的测试,则可参照图4所示。
由此可见,即本实施例中,可以由电源DPS提供负相驱动电流或者正相驱动电流以进行电连接有效性的测试。当然,在其他实施例中,也可以先后提供负相驱动电流、正相驱动电流,或者正相驱动电流、负相驱动电流,利用两次测试的结果相互进行复核。
对第二测试装置中的第一压降支路中的二极管开短路情况进行测试类似上述实施例一,详细请参见上述实施例2和4的记载。
当通过上述实施例确定F线、S线均与待测芯片DUT的PAD之间形成了有效电连接,则自动化测试设备ATE会根据S线检测到的真实驱动电流去调整通过F线传输的驱动电流,从而使到达待测对象DUT的真实驱动电流满足待测对象DUT正常工作所需。
另外,需要说明的是,在上述实施例中,对于待测芯片DUT的电源引脚VCC来说,在测试时,为了方便数据的查看,其电压可以配置成0V,此处,通过F线检测到的压降直接对应二极管的压降,比如为0.3V或者0.6V。但是,在其他实施例中,也可以给电源引脚VCC配置一定的驱动电压,比如2.8V,那么F线测量到的压降为该驱动电压与对应二极管压降之和,比如2.8V+0.3V=3.1V,或者2.8V+0.6V=3.4V。对于F线与待测芯片的PAD未接触好时,F线测量的压降为钳位电压。
至此,已经对本主题的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作可以按照不同的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序,以实现期望的结果。在某些实施方式中,多任务处理和并行处理可以是有利的。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个测试系统”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定事务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行事务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (11)
1.一种测试系统,其特征在于,包括:第一测试装置以及第二测试装置,所述第一测试装置的电源通过驱动支路、检测支路与待测对象形成电连接,所述驱动支路用于在测试时通过所述电源向待测对象提供原始驱动电流,所述检测支路用于检测到达所述待测对象的有效驱动电流;所述第二测试装置包括第一压降支路,所述第一压降支路与所述检测支路连接,通过所述驱动支路检测到的压降以确定所述驱动支路、所述检测支路与所述待测对象形成电连接的有效性;其中,所述第一压降支路包括第一开关器件以及第二开关器件,所述第一开关器件的负极接地,所述第一开关器件的正极与第二开关器件的一端连接,且所述第二开关器件的另一端与所述检测支路连接。
2.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一压降支路的压降,则所述检测支路与所述待测对象形成了有效的电连接。
3.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述待测对象中第二压降支路的压降,则所述检测支路与所述待测对象未形成有效的电连接。
4.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路与所述待测对象未形成有效的电连接。
5.根据权利要求1所述的系统,若所述待测对象不包括第二压降支路,且所述原始驱动电流为负相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路或者所述检测电路与所述待测对象未形成有效的电连接。
6.根据权利要求2-5任一项所述的系统,其特征在于,所述第一压降支路包括第一开关器件以及第二开关器件,所述第一开关器件的正极接地,所述第一开关器件的负极与第二开关器件的一端连接,且所述第二开关器件的另一端与所述检测支路连接。
7.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一压降支路的压降,则所述检测支路与所述待测对象形成了有效的电连接。
8.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述待测对象中第二压降支路的压降,则所述检测支路与所述待测对象未形成有效的电连接。
9.根据权利要求1所述的系统,其特征在于,若所述待测对象包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路与所述待测对象未形成有效的电连接。
10.根据权利要求1所述的系统,若所述待测对象不包括第二压降支路,且所述原始驱动电流为正相时,若通过所述驱动电路检测到的压降为所述第一测试装置的钳位电压,则所述驱动支路或者所述检测电路与所述待测对象未形成有效的电连接。
11.根据权利要求1所述的系统,其特征在于,所述第二测试装置设置在用于搭建对芯片进行功能/性能测试的测试板上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/113081 WO2020087363A1 (zh) | 2018-10-31 | 2018-10-31 | 测试系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109564264A CN109564264A (zh) | 2019-04-02 |
CN109564264B true CN109564264B (zh) | 2021-05-14 |
Family
ID=65872617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880002014.3A Active CN109564264B (zh) | 2018-10-31 | 2018-10-31 | 测试系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11486955B2 (zh) |
CN (1) | CN109564264B (zh) |
WO (1) | WO2020087363A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04329651A (ja) * | 1991-04-30 | 1992-11-18 | Fujitsu Ltd | 接続良否判定試験用回路内蔵集積回路 |
EP0575061A1 (en) * | 1992-06-15 | 1993-12-22 | Marconi Instruments Limited | Method of testing continuity of a connection between an IC and a PCB |
CN102121955A (zh) * | 2010-01-07 | 2011-07-13 | 淮南矿业(集团)有限责任公司 | 电路检测装置 |
CN203012068U (zh) * | 2012-12-26 | 2013-06-19 | 成都市中州半导体科技有限公司 | 一种开/短路测试系统 |
CN104569661A (zh) * | 2014-12-23 | 2015-04-29 | 深圳市九洲电器有限公司 | 一种hdmi接口测试电路及装置 |
CN106104782A (zh) * | 2014-03-26 | 2016-11-09 | 泰拉丁公司 | 用于晶圆级高精度电压测量的等阻探头分布 |
CN107995951A (zh) * | 2017-10-18 | 2018-05-04 | 深圳市汇顶科技股份有限公司 | 一种指纹模块的测试系统及测试方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2394780B (en) * | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
DE102007045756B4 (de) * | 2007-09-25 | 2014-05-15 | Texas Instruments Deutschland Gmbh | Elektronische Leiterplatte und Verfahren für das automatische Prüfen |
CN201637817U (zh) * | 2010-03-25 | 2010-11-17 | 华润赛美科微电子(深圳)有限公司 | 测试系统 |
JP5437935B2 (ja) * | 2010-07-12 | 2014-03-12 | タツモ株式会社 | 検査方法及びこれを実施するために用いる検査装置 |
CN102495354B (zh) * | 2011-12-30 | 2013-12-18 | 常州工学院 | 电路板测试系统的测试工作方法 |
CN102723935A (zh) * | 2012-05-22 | 2012-10-10 | 柏德胜 | 一种自关断器件驱动保护电路 |
CN204086438U (zh) * | 2014-05-08 | 2015-01-07 | 江苏联康电子有限公司 | 一种利用芯片保护二极管测量电路开短路的装置 |
CN105717354A (zh) * | 2016-01-28 | 2016-06-29 | 宜确半导体(苏州)有限公司 | 一种功率检测电路及检测方法 |
TWM544633U (zh) * | 2017-03-06 | 2017-07-01 | Han-Win Technology Co Ltd | 電路板測試裝置 |
CN207263883U (zh) * | 2017-09-18 | 2018-04-20 | 深圳市汇顶科技股份有限公司 | 芯片开短路测试装置及系统 |
-
2018
- 2018-10-31 CN CN201880002014.3A patent/CN109564264B/zh active Active
- 2018-10-31 WO PCT/CN2018/113081 patent/WO2020087363A1/zh active Application Filing
-
2020
- 2020-07-29 US US16/941,761 patent/US11486955B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04329651A (ja) * | 1991-04-30 | 1992-11-18 | Fujitsu Ltd | 接続良否判定試験用回路内蔵集積回路 |
EP0575061A1 (en) * | 1992-06-15 | 1993-12-22 | Marconi Instruments Limited | Method of testing continuity of a connection between an IC and a PCB |
CN102121955A (zh) * | 2010-01-07 | 2011-07-13 | 淮南矿业(集团)有限责任公司 | 电路检测装置 |
CN203012068U (zh) * | 2012-12-26 | 2013-06-19 | 成都市中州半导体科技有限公司 | 一种开/短路测试系统 |
CN106104782A (zh) * | 2014-03-26 | 2016-11-09 | 泰拉丁公司 | 用于晶圆级高精度电压测量的等阻探头分布 |
CN104569661A (zh) * | 2014-12-23 | 2015-04-29 | 深圳市九洲电器有限公司 | 一种hdmi接口测试电路及装置 |
CN107995951A (zh) * | 2017-10-18 | 2018-05-04 | 深圳市汇顶科技股份有限公司 | 一种指纹模块的测试系统及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109564264A (zh) | 2019-04-02 |
WO2020087363A1 (zh) | 2020-05-07 |
US20200355777A1 (en) | 2020-11-12 |
US11486955B2 (en) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9753445B1 (en) | DUT continuity test with only digital IO structures apparatus and methods associated thereof | |
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
JPS6321154B2 (zh) | ||
US9244118B2 (en) | Testing system with an isolated switching module | |
US20150024693A1 (en) | Structure, system and method for device radio frequency (rf) reliability | |
CN105676115A (zh) | 电路板故障检测系统 | |
US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
US9448274B2 (en) | Circuitry to protect a test instrument | |
US10522529B2 (en) | Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus | |
CN109564264B (zh) | 测试系统 | |
CN108417504A (zh) | 半导体器件 | |
JP2017220965A (ja) | 太陽電池検査装置および太陽電池検査方法 | |
JP5969941B2 (ja) | 半導体トランジスタのテスト方法 | |
US11067623B2 (en) | Test system and method of operating the same | |
CN116203292A (zh) | 一种测试方法、设备及机台 | |
US11385284B2 (en) | Test system and test method | |
JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
JP7001680B2 (ja) | 被試験装置を保護する制限回路を含むシステム | |
CN109166842B (zh) | 用于评估栅氧层tddb极性差异的测试结构及测试方法 | |
US9299458B1 (en) | Voltage comparator circuit and usage thereof | |
TWI647458B (zh) | Capacitor insulation resistance measuring device | |
JP2015114198A (ja) | コンタクト検査装置、コンタクト検査方法及び電子部品 | |
CN105448756A (zh) | 用于并行测试系统的栅氧化层完整性的测试结构 | |
CN113687219A (zh) | 测试板的在线检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |