CN207263883U - 芯片开短路测试装置及系统 - Google Patents

Abstract

本实用新型实施例提供一种芯片开短路测试装置及系统，属于芯片测试技术领域。芯片开短路测试装置包括集成电路板、第一保护单元和第二保护单元，集成电路板包括控制单元、第一电压输出单元和第二电压输出单元；其中，第一电压输出单元通过第一保护单元与待测芯片中的第一待测点连接；第二电压输出单元通过第二保护单元与待测芯片中的第二待测点连接；控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。该芯片开短路测试装置结构简单，测试效果好。

Description

芯片开短路测试装置及系统

技术领域

本实用新型实施例涉及芯片检测技术领域，尤其涉及一种芯片开短路测试装置及系统。

背景技术

现有技术中的IC(Integrated Circuit，集成电路)测试采用的是IC在封装厂封装完之后，送到测试厂，由测试厂利用大型的ATE(Automatic Test Equipment，自动化测试设备)进行测试。在IC测试领域存在一个十倍法则，即坏品在后道工序被发现，比在前道工序被发现所付出的成本是十倍之多。因此，若测试后发现芯片存在封装或加工问题，需要将芯片再反馈到封装厂，由封装厂改善，由此造成芯片修正成本急剧增加。

为了降低成本，保证生产质量，封装厂也越来越注重提前发现问题。为此，封装厂在芯片封装之前提前进行抽样，力争把问题在前端解决掉。对于封装厂的前端IC测试来说，对芯片进行开短路测试是最为主要的测试之一。但对于封装厂而言，利用大型ATE来测试，成本较高，ATE中除用于开短路测试的部分之外，其它大部分资源是冗余的。这就造成了封装厂采用ATE对IC进行测试成本高,且ATE的大部分功能被闲置浪费。

实用新型内容

有鉴于此，本实用新型实施例所解决的技术问题之一在于提供一种芯片开短路测试装置、方法及系统，用以克服现有技术中的芯片开短路测试成本高的缺陷，达到芯片开短路测试成本较低的效果。

本实用新型实施例提供一种芯片开短路测试装置，用于对待测芯片进行开短路测试，待测芯片包括管脚保护电路，管脚保护电路具有第一待测点和第二待测点，芯片开短路测试装置包括集成电路板、第一保护单元和第二保护单元，集成电路板包括控制单元、第一电压输出单元和第二电压输出单元；其中，第一电压输出单元通过第一保护单元与待测芯片中的第一待测点连接；第二电压输出单元通过第二保护单元与待测芯片中的第二待测点连接；控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。

可选地，在本实用新型一具体实施例中，集成电路板为集成MCU电路板，集成MCU电路板包括VDD模块、GND模块和IO模块，第一电压输出单元为VDD模块、GND模块或IO模块。

可选地，在本实用新型一具体实施例中，第二电压输出单元为集成MCU电路板的IO模块。

可选地，在本实用新型一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。

可选地，在本实用新型一具体实施例中，当第一电压输出单元为集成MCU电路板的VDD模块时，VDD模块包括第一DAC接口、第二ADC接口和第三ADC接口，第一DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的VDD端，第二ADC接口与第一保护单元的第一端连接，第三ADC接口连接在第一保护单元的第二端和第一待测点之间。

可选地，在本实用新型一具体实施例中，当第一电压输出单元为集成MCU电路板的GND模块时，GND模块包括第二DAC接口、第四ADC接口和第五ADC接口，第二DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的GND端，第四ADC接口连接在第一保护单元的第一端上，第五ADC接口连接在第一保护单元的第二端和第一待测点之间。

可选地，在本实用新型一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；当第一电压输出单元为集成MCU电路板的IO模块时，IO模块包括IO接口和第一ADC接口，第一电压输出单元的IO接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一电压输出单元的第一ADC接口连接在第一待测点上；第二电压输出单元为IO模块，第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的另一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。

可选地，在本实用新型一具体实施例中，控制单元若确定第一待测点和第二待测点的压差小于预定压降范围的最小值，则确定第一待测点和第二待测点之间短路；若确定第一待测点和第二待测点的压差大于预定压降范围的最大值，则确定第一待测点和第二待测点之间开路。

可选地，在本实用新型一具体实施例中，控制单元若确定第一待测点的电压等于第二待测点的电压，则确定管脚保护电路的第一待测点和第二待测点之间短路。

根据本实用新型的另一方面，提供一种芯片开短路测试系统，其包括指令发送装置、如上述的芯片开短路测试装置和待测芯片，其中，指令发送装置与芯片开短路测试装置连接，接收并发送测试指令到芯片开短路测试装置，芯片开短路测试装置与待测芯片连接，并根据测试指令测试待测芯片。

由以上技术方案可见，本实用新型实施例的芯片开短路测试装置利用集成电路板上的第一电压输出单元、第二电压输出单元、控制单元和电阻与待测芯片组成测试回路，在开短路测试时没有额外电路，电路简单小巧，测试方案灵活，效率高，测量准确，成本极低。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本实用新型的实施例的芯片开短路测试装置与待测芯片连接的结构示意图；

图2示出了根据本实用新型的实施例的芯片开短路测试装置的第一电压输出单元为VDD模块的测试电路原理图；

图3示出了根据本实用新型的实施例的芯片开短路测试装置的第一电压输出单元为GND模块的测试电路原理图；

图4示出了根据本实用新型的实施例的芯片开短路测试装置的第一电压输出单元为IO模块的测试电路原理图；

图5示出了根据本实用新型的实施例的芯片开短路测试方法的流程示意图；

图6示出了根据本实用新型的实施例的芯片开短路测试系统的结构示意图。

附图标记说明：

1、集成电路板；11、VDD模块；111、第一DAC接口；112、第二ADC接口；113、第三ADC接口；12、GND模块；121、第二DAC接口；122、第四ADC接口；123、第五ADC接口；13、IO模块；131、IO接口；132、第一ADC接口；2、待测芯片；3、第一保护单元；4、第二保护单元。

具体实施方式

当然，实施本实用新型实施例的任一技术方案必不一定需要同时达到以上的所有优点。

为了使本领域的人员更好地理解本实用新型实施例中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型实施例一部分实施例，而不是全部的实施例。基于本实用新型实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本实用新型实施例保护的范围。

下面结合本实用新型实施例附图进一步说明本实用新型实施例具体实现。

如图1所示，根据本实用新型的实施例，芯片开短路测试装置用于对待测芯片2进行开短路测试，待测芯片2包括管脚保护电路，管脚保护电路具有第一待测点和第二待测点。芯片开短路测试装置包括集成电路板1、第一保护单元和第二保护单元，集成电路板1包括控制单元、第一电压输出单元和第二电压输出单元。其中，第一电压输出单元通过第一保护单元与待测芯片2中的第一待测点连接。第二电压输出单元通过第二保护单元与待测芯片2中的第二待测点连接。控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。

该芯片开短路测试装置的集成电路板1通过第一保护单元和第二保护单元与待测芯片2实现连接，利用集成电路板1自有的控制单元、第一电压输出单元和第二电压输出单元实现电压的输出和检测，控制单元根据第一待测点和第二待测点的压差就可以确定管脚保护电路是否开短路，从而实现对待测芯片2的开短路的测试。该芯片开短路测试装置利用集成电路板和电阻就可以实现开短路测试，电路简单小巧，测试方案灵活，效率高，测量准确，成本极低，可以适用于各种芯片的测试。

第一保护单元和第二保护单元主要用于保护待测芯片2，与集成电路板1组成恒流源，对待测芯片2进行测试。第一保护单元和第二保护单元可以是电阻，也可以是任何能够形成等效电阻的结构、电路和单元等。

芯片的开短路测试又称open/short test(OS测试)。开短路测试的原理是基于芯片本身管脚(pin)的ESD(Electro-Static discharge)防静电保护电路中的二极管的正向导通压降的原理进行测试。通常需要进行开短路测试的器件的管脚，如IO管脚、对地(GND)或者对电源端(VDD)都有ESD保护二极管，利用二极管正向导通的原理，就可以判别该管脚的通断情况。

在本实施例中，待测芯片2的管脚保护电路包括多个保护支路，每个保护支路包括两个串联的保护二极管。当然，在其他实施例中，待测芯片2的管脚保护电路的结构可以是不同结构。本实施例的芯片开短路测试装置能够实现对任意结构管脚保护电路的芯片的开短路测试。

可选地，第一电压输出单元的结构可以与第二电压输出单元的结构相同，也可以不同，只要能够实现对第一待测点和第二待测点施加电压，并产生压差即可。第一电压输出单元和第二电压输出单元还可以具有电压检测功能等。控制单元可以根据第一待测点和第二待测点之间的压差确定管脚保护电路是否开短路。

例如，第一电压输出单元包括电压输出接口和至少一个电压检测接口。其中，第一电压输出单元用于输出电压，电压检测接口用于检测的电压值。根据集成电路板的结构的不同，第一电压输出单元可以包含任意数量的电压检测接口。第二电压输出单元也包括电压输出接口和至少一个电压检测接口。其中，第二电压输出单元的电压输出接口用于输出电压，电压检测接口用于检测电压值。第一电压输出单元的电压输出接口输出的电压应与第二电压输出单元的电压输出接口输出的电压不同，以形成压差。控制单元控制电压输出接口输出电压，并能够调节电压输出接口输出的电压值。控制单元可以接收电压检测接口检测的电压值，并根据这些电压值进行判断。

可选地，第一电压输出单元的电压输出接口通过第一保护单元与第一待测点连接，第一电压输出单元的至少一个电压检测接口与第一待测点连接，以检测第一待测点的电压。第二电压输出单元的电压输出接口通过第二保护单元与第二待测点连接，第二电压输出单元的至少一个电压检测接口与第二待测点连接，并检测第二待测点的电压。

如图1所示，在本实施例中，第一待测点可以是待测芯片2的VDD端、GND端或者IO端，其中，IO端位于保护支路的串联的两个保护二极管之间。第二待测点可以是待测芯片2的IO端，其中IO端位于保护支路的串联的两个保护二极管之间。若第一待测点和第二待测点均为IO端，则它们应位于两个不同的保护支路上。

在本实施例中，集成电路板1为集成MCU(Microcontroller Unit，微控制单元)电路板。集成MCU电路板又称单片微型计算机(Single Chip Microcomputer)或者单片机，是把中央处理器(Central Process Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。控制单元可以是集成MCU电路板上自有的处理器或单片机等，也可以是其他结构。

参考图1-4，该集成MCU电路板包括VDD模块11、GND模块12和IO模块13。利用该集成MCU电路板的资源就能够对待测芯片2的管脚的开短路进行测试。当然，在其他实施例中，可以利用其他具有ADC(Analog-to-Digital Converter，模拟/数字转换器，是指将连续变化的模拟信号转换为离散的数字信号的器件，真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。通过模/数转换器可以将模拟信号转换为数字信号)功能和DAC(Digital to analog converter，数字信号转换为模拟信号，是一种将数字信号转换为模拟信号(以电流、电压或电荷的形式)的设备)功能的电路板实现对待测芯片的测试。

如图1所示，在待测芯片2与集成电路板1连接时，待测芯片2的VDD端与集成电路板1的VDD端连接，待测芯片2的GND端与集成电路板的GND端连接，待测芯片2的IO端与集成电路板的IO端连接。即，形成检测回路时，第一电压输出单元可以为集成MCU电路板的VDD模块11、GND模块12或IO模块13。第二电压输出单元为集成MCU电路板的IO模块13。

这样连接后的电路从结构上看，可以分为普通Pin单元、电源Pin单元和地Pin单元三种，其中，电源Pin单元是指VDD端通过保护电阻与集成MCU电路板的VDD模块11连接时形成的电路结构。地Pin单元是指待测芯片2的GND端通过一个保护电阻与集成MCU电路板的GND模块12连接时形成的电路结构。普通Pin单元是指待测芯片2的普通IO端通过一个保护电阻与集成MCU电路板的IO模块13连接时形成的电路结构。

下面对不同组合的测试过程进行说明：

如图2所示，进行VDD端与普通Pin之间的测试时，以管脚保护电路的一个保护支路的测试为例，其他保护支路的测试方法和过程与之一致：

第一电压输出单元为集成MCU电路板的VDD模块11，第二电压输出单元为集成MCU电路板的任意一个IO模块13。

VDD模块11包括第一DAC接口111、第二ADC接口112和第三ADC接口113。其中，第一DAC接口111用于输出电压。第二ADC接口112和第三ADC接口113用于检测电压。

IO模块13包括IO接口131和第一ADC接口132。其中，IO接口131用于输出电压。第一ADC接口132用于检测电压。

结合参见图1和2，第一DAC接口111通过第一保护单元3(例如第一电阻)与待测芯片2的第一待测点串联，第一待测点为待测芯片2的VDD端，第二ADC接口112与第一保护单元3的第一端连接，第三ADC接口113连接在第一保护单元3的第二端和第一待测点之间。

IO接口131通过第二保护单元4(例如第二电阻)与待测芯片2的第二待测点串联，第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一ADC接口132与第二待测点连接。

控制单元获取第一待测点和第二待测点之间的预定压降范围以及第一待测点和第二待测点的压差。例如，通过第三ADC接口113检测第一待测点的电压，通过第一ADC接口132检测第二待测点的电压。

若第一待测点和第二待测点的压差小于预定压降范围的最小值，则确定第一待测点和第二待测点之间短路。若第一待测点和第二待测点的压差大于预定压降范围的最大值，则确定第一待测点和第二待测点之间开路。

预定压降范围可以是预先设定的压降范围，例如根据保护二极管的特性确定一个合理的压降范围。

测试时：

集成MCU电路板通过控制单元将IO模块13(第二电压输出单元)中的IO接口131的电平拉高，通常将IO接口131的电压调整到3.3V左右。

调节VDD模块11中的第一DAC接口111的输出电压，形成如图2所示的电流支路，通过第二ADC接口112检测第一保护单元3的第一端的电压，通过第三ADC接口113检测第一保护单元3的第二端的电压，从而计算出第一保护单元3上的压降，进而结合第一保护单元3的阻值可以求得支路电流Cur的大小。通过调节第一DAC接口111的电压，可以调节支路电流大小到合适的范围，例如300μA(微安)左右。支路电流Cur计算公式如下：

Cur＝(V₁₁₃–V₁₁₂)/R₁

其中，Cur为支路电流；

V₁₁₃为第一保护单元3的第二端(与待测芯片2的VDD端连接的一端)的电压；

V₁₁₂为第一保护单元3的第一端(与VDD模块11的第一DAC接口111连接的一端)的电压；

R₁为第一保护单元3的阻值。

需要说明的是，合适的支路电流的大小可以根据保护二极管的特性确定，例如，其可以在100μA到300μA之间。

支路电流调节到合适范围之后，可以确定保护二极管的压降，并判断压降是否合理，从而确定是否存在开短路情况。例如，通过IO模块13的第一ADC接口132检测与之相连接的第二待测点处的电压，结合第三ADC接口113检测到的第一待测点处的电压和第一ADC接口132检测到的第二待测点处的电压，可以确定保护二极管上的压降。保护二极管上的压降计算公式如下：

V＝V₁₃₂-V₁₁₃

其中，V为保护二极管上的压降；

V₁₃₂为第一ADC接口132检测的第二待测点的电压值；

V₁₁₃为第三ADC接口113检测的第一待测点的电压值。

以合理支路电流为300μA为例，保护二极管的合理压降范围为200-900mV，若保护二极管上的压降大于900mV认为对电源开路，若保护二极管上的压降小于200mV认为是短路。

通过上述方式，可以进行待测芯片2的VDD端与普通Pin之间的开短路测试。

如图3所示，进行GND端与普通Pin之间的测试时，以对管脚保护电路的一个保护支路的测试为例，其他保护支路的测试方法和过程与之一致：

第一电压输出单元为集成MCU电路板的GND模块12，第二电压输出单元为集成MCU电路板的任意一个IO模块13。

GND模块12包括第二DAC接口121、第四ADC接口122和第五ADC接口123。其中，第二DAC接口121用于输出电压。第四ADC接口122和第五ADC接口123用于检测电压。

IO模块13包括IO接口131和第一ADC接口132。其中，IO接口131用于输出电压。第一ADC接口132用于检测电压。

结合参见图1和图3，第二DAC接口121通过第一保护单元3与待测芯片2的第一待测点串联，第一待测点为待测芯片2的GND端，第四ADC接口122连接在第一保护单元3的第一端上，第五ADC接口123连接在第一保护单元3的第二端和第一待测点之间。

IO接口131通过第二保护单元4与第二待测点串联，第二测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一ADC接口132与第二待测点连接。

测试时：

集成MCU电路板通过控制单元将IO模块13(第二电压输出单元)中的IO接口131的电平拉低，通常将IO接口131的电压调整到0V。

调节GND模块12中的第二DAC接口121的输出电压，形成如图3所示的电流支路，通过第四ADC接口122检测第一保护单元3的第一端的电压，通过第五ADC接口123检测第一保护单元3的第二端的电压(此电压值同时也是第一待测点的电压)，从而计算出第一保护单元3上的压降，进而可以求得支路电流Cur的大小。通过调节GND模块12中的第二DAC接口121的输出电压，可以调节支路电流Cur的大小到合适的范围。支路电流Cur的计算公式如下：

Cur＝(V₁₂₂–V₁₂₃)/R₁

其中，Cur为支路电流；

V₁₂₂为第四ADC接口122检测的第一保护单元3的第一端的电压值；

V₁₂₃为第五ADC接口123检测的第一保护单元3的第二端的电压值，这一电压值同时也可以等价于待测芯片2的第一待测点的电压值；

R₁为第一保护单元3的阻值。

需要说明的是，合适的支路电流的大小可以根据保护二极管的特性确定，例如，其可以在100μA到300μA之间。

支路电流调节到合适范围之后，可以检测保护二极管上的压降，并根据这一压降值是否合理确定是否存在开短路情况。例如，通过IO模块13的第一ADC接口132检测与之相连接的第二待测点处的电压，结合第五ADC接口123检测的第一待测点处的电压，可以确定保护二极管上的压降。保护二极管上的压降计算公式如下：

V＝V₁₂₃-V₁₃₂

其中，V为保护二极管上的压降；

V₁₂₃为第五ADC接口123检测的第一待测点的电压值；

V₁₃₂为第一ADC接口132检测的第二待测点的电压值。

以合理支路电流为300μA为例，保护二极管的合理压降范围为200-900mV，若保护二极管上的压降大于900mV认为对电源开路，若保护二极管上的压降小于200mV认为是短路。

通过上述方式，可以进行待测芯片2的GND端与普通Pin之间的开短路测试。

如图4所示，进行普通Pin与普通Pin之间的测试时，以对管脚保护电路的相邻两个保护支路的测试为例，其他保护支路的测试方法和过程与之一致：

第一电压输出单元为IO模块13，第二电压输出单元为集成MCU电路板的另一IO模块13。

第一电压输出单元和第二电压输出单元的IO模块13均包括IO接口131和第一ADC接口132。其中，IO接口131用于输出电压，第一ADC接口132用于检测电压。

第一电压输出单元的IO接口131通过第一保护单元3与待测芯片2的第一待测点串联，第一待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一电压输出单元的第一ADC接口132连接在第一待测点上。

第二电压输出单元的IO接口131通过第二保护单元4与待测芯片2的第二待测点连接，第二待测点位于多个保护支路中的另一个保护支路的两个保护二级管之间，第二电压输出电压的第一ADC接口132连接在待测芯片2的第二待测点上。

控制单元根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路，若第一待测点的电压等于第二待测点的电压，则管脚保护电路的第一待测点和第二待测点之间短路。

测试时：

将第一电压输出单元的IO接口131的电平拉高，将第二电压输出单元的IO接口131的电平拉低，或将第一电压输出单元的IO接口131的电平拉低，将第二电压输出单元的IO接口131的电平拉高均可形成如图4所示电路。

通过第一电压输出单元的第一ADC接口132检测第一待测点的电压，通过第二电压输出单元的第一ADC接口132检测第二待测点的电压，根据第一待测点和第二待测点的电压，判断这两个普通Pin是否短路。短路时，待测芯片2的第一待测点和第二待测点之间的电阻为0，第一待测点处的电压值与第二待测点处的电压值相等或很接近。

通过集成电路板和电阻与待测芯片2连接，实现对待测芯片2的开短路测试，这种测试装置电路实现简单，通过调节支路电流来代替恒流源模块，只需要一个集成了DAC功能、ADC功能的集成MCU电路板和反馈电阻(第一保护单元和第二保护单元均可称为反馈电阻)就可以完成OS测试，这样测试电路基本没有额外的外围电路，基本功能都可以通过软件和集成MCU电路板的片上资源实现，代替封装测试设备(例如WAT机台)。电路非常简单小巧。应用时做成单元模块，灵活附加到测试接口板上就能够完成封装不良检测。

该芯片开短路测试装置模块小巧，测量方案灵活，可以独立测试，也可以很方便地集成到封装现有的接口板或者测试板。上述测试过程中，第一保护单元主要用于测试时提供反馈压降计算电流，第二保护单元主要用于保护测试芯片2。第一保护单元的反馈电阻主要作用是根据反馈电阻两端电压计算电流，从而调节电流。

如图5所示，根据本实用新型的另一方面，提供一种芯片开短路测试方法，方法包括：

步骤S502：由上述的芯片开短路测试装置中的控制单元通过控制第一电压输出单元和第二电压输出单元中的一个输出高电压，第一电压输出单元和第二电压输出单元中的另一个输出低电压，调整待测芯片2的第一待测点和第二待测点的电压。

通过第一电压输出单元和第二电压输出单元对待测芯片2施加电压，从而根据待测芯片2的保护支路中的二极管正向导通原理测试待测芯片2是否存在开短路。

例如，通过控制第一电压输出单元的电压输出接口输出高电压，控制第二电压输出单元的电压输出接口输出低电压，从而调整待测芯片2的第一待测点和第二待测点的电压，以在待测芯片2上形成压差，由于电压输出接口输出的电压可以方便灵活地调节，因此可以更加方便准确地控制支路电流，使电流在合理范围内，更好地体现待测芯片2的保护二极管的特性，从而保证检测准确性。

当然为了满足保护二极管的正向导通特性，也可以控制第一电压输出单元的电压输出接口输出低电压，控制第二电压输出单元的电压输出接口输出高电压。

步骤S504：上述的芯片开短路测试装置中的控制单元通过第一电压输出单元和第二电压输出单元测量待测芯片2的第一待测点和第二待测点的电压，并计算第一待测点和第二待测点之间的压差，根据压差确定第一待测点和第二待测点之间是否开短路。

例如，若第一待测点为待测芯片2的管脚保护电路的VDD端或GND端，则测量待测芯片2的第一待测点和第二待测点的电压，并计算第一待测点和第二待测点之间的压差，根据压差确定第一待测点和第二待测点之间是否开短路包括：

测量第一保护单元3的第一端和第二端的电压，并计算第一保护单元3上的压降，根据压降和第一保护单元3的阻值，计算电流值。该电流值用于确定合适的电流范围，以较好地体现保护二极管的特性，从而确保测试准确性。

测量第一待测点和第二待测点的电压，并计算第一待测点和第二待测点之间的实际压降，根据电流值和实际压降判断第一待测点和第二待测点之间是否存在开短路。

其具体包括：

获取与电流值对应的第一待测点和第二待测点之间的预定压降范围。该预定压降范围可以是预先设定的，符合保护二极管特性的合理压降范围，例如当电流值为300μA时，保护二极管的合理的预定压降范围为200mV-900mV。

若实际压降小于预定压降范围的最小值，则确定第一待测点和第二待测点之间短路。若实际压降大于预定压降范围的最大值，则确定第一待测点和第二待测点之间开路。

又例如，若第一待测点位于管脚保护电路的多个保护支路中的一个保护支路的两个保护二级管之间，第二待测点位于另一个保护支路的两个保护二极管之间，则测量待测芯片2的第一待测点和第二待测点的电压，并计算第一待测点和第二待测点之间的压差，根据压差确定第一待测点和第二待测点之间是否开短路包括：

若第一待测点的电压等于第二待测点的电压，则确定第一待测点与第二待测点之间短路。

上述芯片开短路测试方法通过改变集成MCU电路板的电压输出，来改变支路电流的流向和调节支路电流的大小(如通过调节IO接口131和DAC接口的电压高低改变电流流向，通过调节DAC接口的电压调节电流大小)，通过集成MCU电路板可以得到各节点(第一待测点、第二待测点)的电压，从而得到需要的压降，从而根据压降确定是否存在开短路。该芯片开短路测试方法包括了普通Pin对VDD是否开短路的检测、普通Pin对GND是否开短路的检测、和普通Pin对普通Pin是否短路的检测，利用集成电路板上的第一电压输出单元和第二电压输出单元即可充当恒流源，检测电路简单。

根据本实用新型的另一方面，提供一种芯片开短路测试系统，其包括指令发送装置、如上述的芯片开短路测试装置和待测芯片2，其中，指令发送装置与芯片开短路测试装置连接，接收并发送测试指令到芯片开短路测试装置，芯片开短路测试装置与待测芯片2连接，并根据测试指令测试待测芯片2。

如图6所示，指令发送装置可以是任何能够接收并发送指令的设备，包括但不限于计算机、工控机等。芯片开短路测试装置可以是STM32(STM32是使用意法半导体(STMicroelectronics)基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARMCortex-M3内核的MCU系列。)，其作为集成MCU电路板提供ADC接口、DAC接口及普通IO接口，根据上述电路连接方法可以对待测芯片进行开短路测试。当然芯片开短路测试装置可以是其他能够实现同样功能的集成电路板。待测芯片2与芯片开短路测试装置连接。

指令发送装置可以用于发送测试命令及保存测试Log。

可选地，芯片开短路测试系统还可以包括LCD(Liquid Crystal Display，液晶显示屏)，用于显示测试结果，需要说明的是LCD属于可选模块，去掉LCD也不影响测试。

芯片开短路测试装置、方法和系统能够对待测芯片的开短路进行测试，适应用于IC的IO阻抗测试，电路实现简单，模块小巧，测量方案灵活，测量精度高，可以满足OS测试需求。利用集成MCU电路板上的DAC和ADC资源实现可调电流源，简化测试电路，降低测试成本，提高测试灵活性。和以往的OS测试相比，利用集成MCU电路板自带的ADC、DAC与反馈电阻组合，代替原本的恒流源，只需要一个有足够ADC、DAC的集成MCU电路板及电阻就可以完成开短路测试。电路简单小巧，测试方案灵活，效率高，测量准确，成本极低。解决了现有技术中OS测试都是使用大型的ATE测试，但是如果封装厂使用ATE测试，ATE的大部分资源是冗余的，造成的测试成本高的问题。与以往大型的ATE测试机相比能够实现开短路测试，且电路简单小巧，成本极低，可以满足封装厂对OS测试的需求。

以上实施方式仅用于说明本实用新型实施例，而并非对本实用新型实施例的限制，有关技术领域的普通技术人员，在不脱离本实用新型实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型实施例的范畴，本实用新型实施例的专利保护范围应由权利要求限定。

Claims (10)

1.一种芯片开短路测试装置，用于对待测芯片(2)进行开短路测试，所述待测芯片(2)包括管脚保护电路，所述管脚保护电路具有第一待测点和第二待测点，其特征在于，所述芯片开短路测试装置包括集成电路板(1)、第一保护单元(3)和第二保护单元(4)，所述集成电路板(1)包括控制单元、第一电压输出单元和第二电压输出单元；

其中，

所述第一电压输出单元通过第一保护单元(3)与所述待测芯片(2)中的第一待测点连接；

所述第二电压输出单元通过第二保护单元(4)与所述待测芯片(2)中的第二待测点连接；

所述控制单元通过所述第一电压输出单元和所述第二电压输出单元调节并测量所述第一待测点和所述第二待测点的电压，并根据所述第一待测点和所述第二待测点的压差确定所述管脚保护电路是否开短路。

2.根据权利要求1所述的芯片开短路测试装置，其特征在于，所述集成电路板(1)为集成MCU电路板，所述集成MCU电路板包括VDD模块(11)、GND模块(12)和IO模块(13)，所述第一电压输出单元为所述VDD模块(11)、所述GND模块(12)或所述IO模块(13)。

3.根据权利要求2所述的芯片开短路测试装置，其特征在于，所述第二电压输出单元为所述集成MCU电路板的IO模块(13)。

4.根据权利要求3所述的芯片开短路测试装置，其特征在于，所述管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；所述第二电压输出单元的所述IO模块(13)包括IO接口(131)和第一ADC接口(132)，所述IO接口(131)通过所述第二保护单元(4)与所述待测芯片(2)的第二待测点串联，所述第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，所述第一ADC接口(132)与所述第二待测点连接。

5.根据权利要求2或4所述的芯片开短路测试装置，其特征在于，当所述第一电压输出单元为所述集成MCU电路板的VDD模块(11)时，

所述VDD模块(11)包括第一DAC接口(111)、第二ADC接口(112)和第三ADC接口(113)，所述第一DAC接口(111)通过所述第一保护单元(3)与所述待测芯片(2)的第一待测点串联，所述第一待测点为所述待测芯片(2)的VDD端，所述第二ADC接口(112)与所述第一保护单元(3)的第一端连接，所述第三ADC接口(113)连接在所述第一保护单元(3)的第二端和所述第一待测点之间。

6.根据权利要求2或4所述的芯片开短路测试装置，其特征在于，当所述第一电压输出单元为所述集成MCU电路板的GND模块(12)时，

所述GND模块(12)包括第二DAC接口(121)、第四ADC接口(122)和第五ADC接口(123)，所述第二DAC接口(121)通过第一保护单元(3)与所述待测芯片(2)的第一待测点串联，所述第一待测点为所述待测芯片(2)的GND端，所述第四ADC接口(122)连接在所述第一保护单元(3)的第一端上，所述第五ADC接口(123)连接在所述第一保护单元(3)的第二端和所述第一待测点之间。

7.根据权利要求2所述的芯片开短路测试装置，其特征在于，所述管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；当所述第一电压输出单元为所述集成MCU电路板的IO模块(13)时，

所述IO模块(13)包括IO接口(131)和第一ADC接口(132)，所述第一电压输出单元的IO接口(131)通过第一保护单元(3)与所述待测芯片(2)的第一待测点串联，所述第一待测点位于多个所述保护支路中的一个保护支路的两个保护二级管之间，所述第一电压输出单元的第一ADC接口(132)连接在所述第一待测点上；

所述第二电压输出单元为IO模块(13)，所述第二电压输出单元的所述IO模块(13)包括IO接口(131)和第一ADC接口(132)，所述IO接口(131)通过所述第二保护单元(4)与所述待测芯片(2)的第二待测点串联，所述第二待测点位于多个保护支路中的另一个保护支路的两个保护二级管之间，所述第一ADC接口(132)与所述第二待测点连接。

8.根据权利要求1所述的芯片开短路测试装置，其特征在于，所述控制单元若确定所述第一待测点和所述第二待测点的压差小于预定压降范围的最小值，则确定所述第一待测点和所述第二待测点之间短路；

若确定所述第一待测点和所述第二待测点的压差大于所述预定压降范围的最大值，则确定所述第一待测点和所述第二待测点之间开路。

9.根据权利要求1所述的芯片开短路测试装置，其特征在于，所述控制单元若确定所述第一待测点的电压等于第二待测点的电压，则确定管脚保护电路的第一待测点和第二待测点之间短路。

10.一种芯片开短路测试系统，其特征在于，包括指令发送装置、如权利要求1-9中任一项所述的芯片开短路测试装置和待测芯片(2)，其中，所述指令发送装置与所述芯片开短路测试装置连接，接收并发送测试指令到所述芯片开短路测试装置，所述芯片开短路测试装置与所述待测芯片(2)连接，并根据所述测试指令测试所述待测芯片(2)。